JPH1050617A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1050617A
JPH1050617A JP8201401A JP20140196A JPH1050617A JP H1050617 A JPH1050617 A JP H1050617A JP 8201401 A JP8201401 A JP 8201401A JP 20140196 A JP20140196 A JP 20140196A JP H1050617 A JPH1050617 A JP H1050617A
Authority
JP
Japan
Prior art keywords
reaction chamber
flow rate
source gas
raw material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8201401A
Other languages
English (en)
Inventor
Shigeru Fujita
繁 藤田
Makoto Furuno
誠 古野
Hideji Itaya
秀治 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Kokusai Electric Corp
Original Assignee
Sony Corp
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Kokusai Electric Corp filed Critical Sony Corp
Priority to JP8201401A priority Critical patent/JPH1050617A/ja
Publication of JPH1050617A publication Critical patent/JPH1050617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 枚葉式減圧CVD装置によって成膜を行うに
際して、異物の発生や成膜面に荒れが生じるといった現
象を防止した、半導体装置の製造方法の提供が望まれて
いる。 【解決手段】 枚葉式の反応室2を備えた減圧CVD装
置1の反応室2内に原料ガスを導入し、予め反応室2内
に配置したウエハW上に原料ガスからなる堆積物を堆積
して成膜を行う、半導体装置の製造方法である。反応室
2の容積を10〜30リットルとする。反応室2内への
原料ガスの導入を、その流量を0sccmから無段階で漸次
上げていき、20秒以上をかけて設定流量に到達するよ
うに行う。設定流量を50〜1000sccmとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、特に、減圧CVD
装置で成膜を行う際に異物の発生を防止した、半導体装
置の製造方法に関する。
【0002】
【従来の技術】従来、半導体装置を製造するにあたって
は、特にポリシリコン膜やSi3 4膜などを形成する
場合、減圧CVD装置がよく用いられている。減圧CV
D装置としては、現在のところ縦型のバッチ式CVD装
置が主流である。しかし、将来的にウエハの大口径化が
見込まれ、また、開発期間の短縮のために短TAT(tu
rn around time)化が必要となってきていることなどか
ら、縦型のバッチ式CVD装置に代わって枚葉式のCV
D装置が開発され、一部の半導体デバイス開発ラインに
導入されはじめている。
【0003】このような枚葉式の減圧CVD装置として
は、例えば図4に示す構造のものが知られている。図4
中符号1は枚葉式の減圧CVD装置(以下、CVD装置
と略称する)であり、このCVD装置1には反応室2が
備えられている。反応室2には、該反応室2内にN2
導入して該反応室2内にクリーニングするためのN2
入管3と、反応室2内に原料ガスを導入するための原料
ガス導入管4と、反応室2内を排気するための排気管5
とが接続されている。ここで、N2 導入管3にはN2
充填したボンベなどからなるN2 源(図示略)が接続さ
れ、原料ガス導入管4には原料ガス源(図示略)が接続
され、排気管5には真空ポンプ等の負圧源(図示略)が
接続されている。
【0004】原料ガス導入管4と排気管5との間には、
原料ガスを反応室2に流すことなく直接排気するための
ベント管6が接続されている。また、N2 導入管3には
2導入弁7が、原料ガス導入管4には原料ガス導入弁
8が、排気管5には圧力コントロール弁9が、ベント管
6にはベント弁10がそれぞれ設けられている。ここ
で、原料ガス導入弁8はベント管6との分岐位置より反
応室2側に設けられており、また、圧力コントロール弁
9はベント管6との合流位置より反応室2側に設けられ
ている。
【0005】このようなCVD装置1により、ウエハW
に例えばポリシリコンを成膜するには、まず、反応室2
内の所定位置にウエハWをセットし、N2 導入弁7を開
いて反応室2内にN2 を導入し、反応室2内をN2 で置
換する。さらに、N2 の導入を続け、その導入量を調節
して反応室2内を成膜条件圧力に調整しておく。また、
この状態のもとで、ベント弁10を開いて原料ガス、こ
の例ではSiH4 をベント管6から排気管5に流してお
き、さらに、原料ガス源(図示略)側に設けられたマス
・フロー・コントローラを調節してSiH4 の流量を成
膜条件に適合する設定流量となるように調整しておく。
【0006】次いで、N2 導入弁7およびベント弁10
を閉じ、かつ原料ガス導入弁8を開いて原料ガスを先に
調整した設定流量で反応室2内に導入する。そして、こ
のように設定流量の原料ガス(SiH4 )を導入し、ウ
エハWに所定の成膜を行ったら、原料ガス導入弁8を閉
じて原料ガスの反応室2内への導入を停止し、その状態
で真空ポンプ(負圧源)による真空引きを続けて反応室
2内を真空排気する。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな枚葉式減圧CVD装置によるポリシリコンの成膜で
は、例えば8インチのウエハ1枚に対して200〜30
0個の異物(パーティクル)の発生が起こったり、成膜
面に荒れが生じるといった、従来の縦型減圧CVD装置
では見られない現象が起こった。
【0008】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、枚葉式減圧CVD装置に
よって成膜を行うに際して、異物の発生や成膜面に荒れ
が生じるといった現象を防止した、半導体装置の製造方
法を提供することにある。
【0009】
【課題を解決するための手段】本発明者は、前記課題を
解決すべく鋭意研究を重ねた結果、異物の発生や成膜面
に荒れが生じるといった現象が以下の機構に基づくとの
考えに到った。枚葉式減圧CVD装置では、従来の縦型
減圧CVD装置に比較して反応室の大きさ(容積)が当
然小さくなっている。このため、前述したように従来の
縦型減圧CVD装置の場合と同様に、成膜開始時に設定
流量のままで直接原料ガスを反応室に導入すると、反応
室内には、その容積に対して一度に大量の原料ガスが流
れ込むことになってしまう。そして、このように一度に
大量の原料ガスが流れ込むと、当然導入された原料ガス
の流速が従来の縦型減圧CVD装置の場合に比べて非常
に速くなってしまい、これに起因して正規の反応でない
気相反応が起こり、シリコン粒が発生してこれが異物と
なったり、ウエハWの成膜面が荒らされるといった現象
が引き起こされる。
【0010】そして、本発明者は、このような現象が起
こるのを抑えるべくさらに研究を重ねた結果、本発明を
完成させた。すなわち、本発明の半導体装置の製造方法
では、枚葉式の反応室を備えた減圧CVD装置の反応室
内に原料ガスを導入し、予め反応室内に配置したウエハ
上に原料ガスからなる堆積物を堆積して成膜を行う方法
において、前記反応室の容積を10〜30リットルと
し、前記反応室内への原料ガスの導入を、その流量を0
sccmから無段階で漸次上げていき、20秒以上をかけて
設定流量に到達するように行うとともに、該設定流量を
50〜1000sccmとすることを前記課題の解決手段と
した。
【0011】この半導体装置の製造方法によれば、従来
のごとく原料ガスをいきなり設定流量で導入することな
く、容積が10〜30リットルである反応室内へ、原料
ガスを、その流量を0sccmから無段階で漸次上げてい
き、20秒以上をかけて50〜1000sccmの範囲の設
定流量に到達するようにしたので、従来のように一度に
大量の原料ガスが導入されることに起因して、正規の反
応でない気相反応が起こることが防止される。
【0012】
【発明の実施の形態】以下、本発明をその実施形態例に
基づいて詳しく説明する。図1(a)、(b)、図2
(a)、(b)、図3は本発明の半導体装置の製造方法
の一実施形態例を工程順に説明するための図である。こ
の実施形態例では、図4に示したCVD装置1を用いて
ポリシリコンの成膜を行うようにしている。なお、ここ
で用いるCVD装置1として具体的には、反応室2を、
その容積が10〜30リットル(10000〜3000
0cm3 )のものとしている。このような容積の反応室
は、枚葉式のものとして好適であり、かつ一般的であ
る。
【0013】すなわち、10リットル未満であると、ウ
エハに対する相対的な容積が小さくなりすぎ、将来的に
ウエハの大口径化などに対応し得ないからであり、ま
た、30リットルを越えると、ウエハに対する相対的な
容積が大きくなりすぎ、反応室内において原料ガスに滞
留ムラが生じたり、反応副生成物などが十分に排気され
なくなるおそれがあるからである。また、本実施形態例
においては、反応室2としてその容積、正確には反応室
2の容積に、N2 導入管3におけるN2 導入弁7から反
応室2までの間の容積、および原料ガス導入管4におけ
る原料ガス導入弁8から反応室2までの間の容積を加え
た容積が、約20リットルのものを用いている。
【0014】このようなCVD装置1を用いてウエハW
にポリシリコンを成膜するには、まず、反応室2内の温
度を成膜設定温度である650℃に調整しておく、その
状態で従来と同様にウエハWを反応室2内の所定位置に
セットする。続いて、図1(a)に示すようにN2 導入
弁7を開いて反応室2内にN2 を導入するとともに、圧
力コントロール弁9を開いて排気を行うことにより、反
応室2内をN2 で置換する。
【0015】このようにして反応室2内をN2 で十分に
置換したら、図1(b)に示すようにN2 導入弁7のみ
を閉め、反応室2内の真空引きを行う。次いで、原料ガ
ス源(図示略)側に設けられたマス・フロー・コントロ
ーラを調節し、SiH4 の流量を成膜条件に適合する設
定流量、この例では400sccmとなるように調整してお
き、その状態で、原料ガス導入弁8を閉じた状態から図
2(a)に示すように無段階式で徐々に開いていく。す
ると、原料ガス導入管4から導入される原料ガス(Si
4 )の流量は、原料ガス導入弁8が閉じられた状態で
は当然0sccmであり、この状態から原料ガス導入弁8が
無段階式で徐々に開かれることにより、流量も漸次上昇
することになる。
【0016】ここで、このように原料ガス導入弁8を徐
々に開いていき、全開にして導入する原料ガスの流量を
設定流量にするまでの操作を、20秒以上(本実施形態
例では約25秒)かけて行う。すなわち、本実施形態例
では、反応室2内への原料ガス(SiH4 )の導入を、
その流量を0sccmから無段階で漸次上げていき、約25
秒かけて図2(b)に示すように前記マス・フロー・コ
ントローラで調節された設定流量に到達させるのであ
る。原料ガス導入弁8を徐々に開いていく操作を、20
秒以上かけて行うのは、20秒未満では反応室2内に導
入される原料ガスの流量変化が大きく、従来と同様に正
規の反応でない気相反応が起こるおそれがあるからであ
る。なお、この操作については、時間を長くする分には
特に制限はないものの、スループットの観点から、60
秒程度を上限値とするのが好ましい。
【0017】そして、このように原料ガス導入弁8を全
開にし、原料ガス(SiH4 )を設定流量である400
sccmで反応室2内に導入し、かつ圧力コントロール弁9
を調整して反応室2内を成膜設定圧力である60Paに
調整し、これによりポリシリコンの成膜を実質的に開始
する。このときの成膜レートは約30nm/minであ
った。
【0018】このようにして所望する厚さにポリシリコ
ンを成膜したら、図3に示すように原料ガス導入弁8を
閉め、この状態で引き続き反応室2内の排気を行うこと
により、反応室2内に残存する原料ガスや反応副生成物
などを排出する。その後、反応室2内からウエハWを取
り出す。取り出したウエハWのポリシリコン膜を観察し
たところ、異物(パーティクル)は数個〜数十個程度で
あり、従来に比べ異物の発生が格段に低下していること
が確認され、また、成膜面に荒れも認められなかった。
【0019】このような製造方法にあっては、従来のご
とく原料ガスをいきなり設定流量で反応室内に導入する
ことなく、その流量を0sccmから無段階で漸次上げてい
き、20秒以上をかけて設定流量に到達するようにした
ので、従来のように一度に大量の原料ガスが導入される
ことに起因して、正規の反応でない気相反応が起こるこ
とを防止することができ、これにより成膜時に異物の発
生や成膜面に荒れが生じるといった現象が起こるのを防
止することができる。
【0020】なお、前記実施形態例では、反応室2内に
導入する原料ガスの設定流量を400sccmとしたが、本
発明はこれに限定されることなく、一般に減圧CVDで
採られる流量である、50〜1000sccmの範囲の流量
を採用することができる。また、前記実施形態例では、
本発明をポリシリコン膜の形成に適用した場合について
説明したが、本発明はこれに限定されることなく、例え
ば原料ガス種をSiH2 Cl2 とNH3 とに変えること
により、Si3 4 の成膜にも適用することができるな
ど、減圧CVDにより成膜可能なプロセスには全て適用
することができる。
【0021】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、従来のごとく原料ガスをいきなり設定流
量で導入することなく、容積が10〜30リットルであ
る反応室内へ、原料ガスを、その流量を0sccmから無段
階で漸次上げていき、20秒以上をかけて50〜100
0sccmの範囲の設定流量に到達するようにしたものであ
るから、従来のように一度に大量の原料ガスが導入され
ることに起因して、正規の反応でない気相反応が起こる
ことを防止することができ、これにより成膜時に異物の
発生や成膜面に荒れが生じるといった現象が起こるのを
防止し、良好な成膜を行うことができる。
【図面の簡単な説明】
【図1】(a)〜(b)は、本発明における半導体装置
の製造方法の一実施形態例を工程順に説明するための図
である。
【図2】(a)〜(b)は、図1(b)に続く製造工程
をその工程順に説明するための図である。
【図3】図2(b)に続く製造工程を説明するための図
である。
【図4】本発明に係る枚葉式減圧CVD装置の概略構成
図である。
【符号の説明】
1 枚葉式の減圧CVD装置 2 反応室 3 N
2 導入管 4 原料ガス導入管 5 排気管 6 ベント管
7 N2 導入管 8 原料ガス導入管 9 圧力コントロール弁 1
0 ベント管 W ウエハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板谷 秀治 東京都中野区東中野三丁目14番20号 国際 電気株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 枚葉式の反応室を備えた減圧CVD装置
    の反応室内に原料ガスを導入し、予め反応室内に配置し
    たウエハ上に原料ガスからなる堆積物を堆積して成膜を
    行う、半導体装置の製造方法であって、 前記反応室の容積が10〜30リットルであり、 前記反応室内への原料ガスの導入を、その流量を0sccm
    から無段階で漸次上げていき、20秒以上をかけて設定
    流量に到達するように行うとともに、該設定流量を50
    〜1000sccmとすることを特徴とする半導体装置の製
    造方法。
JP8201401A 1996-07-31 1996-07-31 半導体装置の製造方法 Pending JPH1050617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8201401A JPH1050617A (ja) 1996-07-31 1996-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8201401A JPH1050617A (ja) 1996-07-31 1996-07-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1050617A true JPH1050617A (ja) 1998-02-20

Family

ID=16440482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8201401A Pending JPH1050617A (ja) 1996-07-31 1996-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1050617A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001114542A (ja) * 1999-10-15 2001-04-24 Kurosaki Harima Corp 消石灰系スラリー急結剤
JP2006273598A (ja) * 2005-03-28 2006-10-12 Toray Ind Inc 消石灰スラリーの製造方法
JP2006298732A (ja) * 2005-04-25 2006-11-02 Tokuyama Corp 水酸化カルシウムスラリーの製造方法
JP2007031212A (ja) * 2005-07-27 2007-02-08 Touso Sangyo Kk 超微粒子水酸化カルシウムスラリー
JP2008110908A (ja) * 2006-10-31 2008-05-15 Toray Ind Inc 消石灰スラリーの製造方法
WO2010001965A1 (ja) * 2008-07-04 2010-01-07 株式会社トクヤマ 塗布組成物
WO2012002324A1 (ja) * 2010-06-28 2012-01-05 王子製紙株式会社 消石灰粒子、軽質炭酸カルシウム、それを用いた紙および塗被紙ならびに軽質炭酸カルシウムの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001114542A (ja) * 1999-10-15 2001-04-24 Kurosaki Harima Corp 消石灰系スラリー急結剤
JP2006273598A (ja) * 2005-03-28 2006-10-12 Toray Ind Inc 消石灰スラリーの製造方法
JP2006298732A (ja) * 2005-04-25 2006-11-02 Tokuyama Corp 水酸化カルシウムスラリーの製造方法
JP2007031212A (ja) * 2005-07-27 2007-02-08 Touso Sangyo Kk 超微粒子水酸化カルシウムスラリー
JP2008110908A (ja) * 2006-10-31 2008-05-15 Toray Ind Inc 消石灰スラリーの製造方法
WO2010001965A1 (ja) * 2008-07-04 2010-01-07 株式会社トクヤマ 塗布組成物
WO2012002324A1 (ja) * 2010-06-28 2012-01-05 王子製紙株式会社 消石灰粒子、軽質炭酸カルシウム、それを用いた紙および塗被紙ならびに軽質炭酸カルシウムの製造方法

Similar Documents

Publication Publication Date Title
KR102430053B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
JP3990792B2 (ja) 堆積プロセスにおけるSiH4ソーク及びパージの利用
US9169553B2 (en) Semiconductor device producing method
US8337960B2 (en) Seasoning method for film-forming apparatus
US20060121211A1 (en) Chemical vapor deposition apparatus and chemical vapor deposition method using the same
US6410408B1 (en) CVD film formation method
JP2021136349A (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP3381774B2 (ja) CVD−Ti膜の成膜方法
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
WO2018179354A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPH10189489A (ja) Cvd成膜方法
US6191035B1 (en) Recipe design to prevent tungsten (W) coating on wafer backside for those wafers with poly Si on wafer backside
JPH1050617A (ja) 半導体装置の製造方法
JP2000232071A (ja) 基板処理方法および基板処理装置
JP3008577B2 (ja) 化学気相成長方法および装置
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JPH11260734A (ja) 半導体装置の製造方法
JPH10284474A (ja) 半導体製造装置
JPH10256183A (ja) 半導体装置の製造方法
JP3197969B2 (ja) 半導体基板の処理方法
KR20030040070A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP3068516B2 (ja) 半導体装置の製造方法
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JPH06232116A (ja) シリコン酸化膜の成膜方法
JP2000353697A (ja) 半導体処理装置およびそれを用いて製造された半導体装置