JPH103404A - ハードウェアのデータ採取方法および装置 - Google Patents
ハードウェアのデータ採取方法および装置Info
- Publication number
- JPH103404A JPH103404A JP8158047A JP15804796A JPH103404A JP H103404 A JPH103404 A JP H103404A JP 8158047 A JP8158047 A JP 8158047A JP 15804796 A JP15804796 A JP 15804796A JP H103404 A JPH103404 A JP H103404A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- stop condition
- signal
- stop
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 マイクロプログラムの内容を意識することな
く条件設定を可能にするハードウェアのデータ採集を行
う。 【解決手段】 任意の数のハードウェア信号をストップ
条件信号生成手段１に入力する。ストップ条件信号生成
手段１は入力信号を選択しかつ演算を行いストップ条件
信号２を出力する。ストップ条件信号２はシーケンス判
別手段３に入力され、ストップ条件信号２のアクティブ
となる順序がオペレータが診断用端末８から診断用端末
８を介して入力条件と一致したとき、クロックストップ
信号４はアクティブとなり、ＯＲ回路９を経て入力する
プロセッサ６のクロック信号５を停止させる。プロセッ
サ６の動作が停止すると、内部のデータは保持され、オ
ペレータが診断プロセッサ７を介して診断用端末８から
データを採取する。
く条件設定を可能にするハードウェアのデータ採集を行
う。 【解決手段】 任意の数のハードウェア信号をストップ
条件信号生成手段１に入力する。ストップ条件信号生成
手段１は入力信号を選択しかつ演算を行いストップ条件
信号２を出力する。ストップ条件信号２はシーケンス判
別手段３に入力され、ストップ条件信号２のアクティブ
となる順序がオペレータが診断用端末８から診断用端末
８を介して入力条件と一致したとき、クロックストップ
信号４はアクティブとなり、ＯＲ回路９を経て入力する
プロセッサ６のクロック信号５を停止させる。プロセッ
サ６の動作が停止すると、内部のデータは保持され、オ
ペレータが診断プロセッサ７を介して診断用端末８から
データを採取する。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードウェアおよ
びファームウェアのデバグを行うためのハードウェアの
データ採取方法およびその装置に関する。
びファームウェアのデバグを行うためのハードウェアの
データ採取方法およびその装置に関する。
【０００２】
【従来の技術】従来、デバグの際にハードウェアのデー
タ採取を行う場合、データ採取の条件となるマイクロ命
令のアドレス（以下、ストップアドレスという）と実行
されているマイクロ命令のアドレス（制御記憶から読み
出すためにアドレスレジスタにに設定されている制御記
憶内のマイクロ命令のアドレス）とが一致したとき、マ
イクロ命令を実行するプロセッサのクロック信号を停止
させ、その時点において診断プロセッサ（保守プロセッ
サ）等によりデバグのためのデータ採取を行っていた。
タ採取を行う場合、データ採取の条件となるマイクロ命
令のアドレス（以下、ストップアドレスという）と実行
されているマイクロ命令のアドレス（制御記憶から読み
出すためにアドレスレジスタにに設定されている制御記
憶内のマイクロ命令のアドレス）とが一致したとき、マ
イクロ命令を実行するプロセッサのクロック信号を停止
させ、その時点において診断プロセッサ（保守プロセッ
サ）等によりデバグのためのデータ採取を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のハード
ウェアのデータ採取では、ストップアドレスと実行され
ているマイクロ命令のアドレスとが一致しなければ、プ
ロセッサのクロック信号を停止させることができないた
め、ストップアドレスのマイクロ命令を実行されるまで
のマイクロ命令シーケンスをデータ採取（クロック信号
停止）の条件として指定できないという欠点がある。
ウェアのデータ採取では、ストップアドレスと実行され
ているマイクロ命令のアドレスとが一致しなければ、プ
ロセッサのクロック信号を停止させることができないた
め、ストップアドレスのマイクロ命令を実行されるまで
のマイクロ命令シーケンスをデータ採取（クロック信号
停止）の条件として指定できないという欠点がある。
【０００４】また、ハードウェアのみの障害はファーム
ウェアの実行命令に起因しない可能性が高いため、ハー
ドウェア障害などファームウェアに直接関係のない障害
に対しては、従来の技術による原因の解明は難しいとい
う欠点がある。
ウェアの実行命令に起因しない可能性が高いため、ハー
ドウェア障害などファームウェアに直接関係のない障害
に対しては、従来の技術による原因の解明は難しいとい
う欠点がある。
【０００５】本発明の目的は、プロセッサのクロック信
号停止条件として、従来のストップアドレス指定の代り
に、ハードウェア信号を使用することによって、マイク
ロプログラムの内容を意識することなく条件設定を可能
にするハードウェアのデータ採取方法および装置を提供
することにある。
号停止条件として、従来のストップアドレス指定の代り
に、ハードウェア信号を使用することによって、マイク
ロプログラムの内容を意識することなく条件設定を可能
にするハードウェアのデータ採取方法および装置を提供
することにある。
【０００６】
【課題を解決するための手段】本発明のハードウェアの
データ採取方法は、入力した任意の数の信号を演算して
プロセッサのクロック信号を停止する条件となる複数の
ストップ条件信号を生成し、この複数のストップ条件信
号のアクティブとなる順序が、オペレータが診断用端末
を介して設定した順序と一致したとき、クロック停止信
号をアクティブにして前記プロセッサを停止させ、その
ときの前記プロセッサ内のデータを前記診断用端末から
採集することを特徴とする。
データ採取方法は、入力した任意の数の信号を演算して
プロセッサのクロック信号を停止する条件となる複数の
ストップ条件信号を生成し、この複数のストップ条件信
号のアクティブとなる順序が、オペレータが診断用端末
を介して設定した順序と一致したとき、クロック停止信
号をアクティブにして前記プロセッサを停止させ、その
ときの前記プロセッサ内のデータを前記診断用端末から
採集することを特徴とする。
【０００７】また、本発明のハードウェアのデータ採取
装置は、入力した任意の数の信号を演算しプロセッサの
クロック信号の停止条件となる複数のストップ条件信号
を生成するストップ条件信号生成手段と、複数のストッ
プ条件信号のアクティブとなる順序がオペレータが設定
した順序と一致したとき前記プロセッサを停止させるク
ロック停止信号をアクティブにするシーケンス判別手段
と、オペレータがシーケンス条件を入力するための診断
用端末と、前記シーケンス条件を前記ストップ条件信号
生成手段および前記シーケンス判別手段に入力する診断
プロセッサと、前記プロセッサに対し前記クロック信号
および前記クロックストップ信号の論理和信号を出力す
る論理和回路とを備え、前記オペレータは前記診断用端
末を介して前記プロセッサのデータを採取できるように
したことを特徴とする。
装置は、入力した任意の数の信号を演算しプロセッサの
クロック信号の停止条件となる複数のストップ条件信号
を生成するストップ条件信号生成手段と、複数のストッ
プ条件信号のアクティブとなる順序がオペレータが設定
した順序と一致したとき前記プロセッサを停止させるク
ロック停止信号をアクティブにするシーケンス判別手段
と、オペレータがシーケンス条件を入力するための診断
用端末と、前記シーケンス条件を前記ストップ条件信号
生成手段および前記シーケンス判別手段に入力する診断
プロセッサと、前記プロセッサに対し前記クロック信号
および前記クロックストップ信号の論理和信号を出力す
る論理和回路とを備え、前記オペレータは前記診断用端
末を介して前記プロセッサのデータを採取できるように
したことを特徴とする。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００９】図１は、本発明を実現するための一実施の
形態を示すブロック図である。図１を参照すると、本発
明は、入力された任意の数の信号を演算しプロセッサ６
のクロック信号の停止条件となる複数のストップ条件信
号２を生成するストップ条件信号生成手段１と、複数の
ストップ条件信号２のアクティブとなる順序がオペレー
タが設定した順序と一致したときプロセッサ６を停止さ
せるクロックストップ信号４をアクティブにするシーケ
ンス判別手段３と、オペレータがシーケンス条件を入力
するための診断用端末８と、このシーケンス条件をスト
ップ条件信号生成手段１およびシーケンス判別手段３に
入力する診断プロセッサ７と、プロセッサ６に対しクロ
ック信号５およびクロックストップ信号４の論理和信号
を出力するＯＲ回路９とを含んで構成される。
形態を示すブロック図である。図１を参照すると、本発
明は、入力された任意の数の信号を演算しプロセッサ６
のクロック信号の停止条件となる複数のストップ条件信
号２を生成するストップ条件信号生成手段１と、複数の
ストップ条件信号２のアクティブとなる順序がオペレー
タが設定した順序と一致したときプロセッサ６を停止さ
せるクロックストップ信号４をアクティブにするシーケ
ンス判別手段３と、オペレータがシーケンス条件を入力
するための診断用端末８と、このシーケンス条件をスト
ップ条件信号生成手段１およびシーケンス判別手段３に
入力する診断プロセッサ７と、プロセッサ６に対しクロ
ック信号５およびクロックストップ信号４の論理和信号
を出力するＯＲ回路９とを含んで構成される。
【００１０】図２は、本発明に適用されるストップ条件
信号演算データの一例を示す図である。図１および図２
を参照すると、この例では、オペレータが、図２の右欄
に示す条件式を診断用端末８に入力すると、このデータ
は同左欄のストップ条件信号演算データに変換され、診
断プロセッサ７に入力される。
信号演算データの一例を示す図である。図１および図２
を参照すると、この例では、オペレータが、図２の右欄
に示す条件式を診断用端末８に入力すると、このデータ
は同左欄のストップ条件信号演算データに変換され、診
断プロセッサ７に入力される。
【００１１】このストップ条件信号演算データは、図１
に示す回路の入力信号（ここでは、Ｓ1 〜Ｓ4 ）を示す
ビットと、ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴの演算を示す
ビットと、条件式の始まりを示すＳＴＡＲＴビットと、
条件式の終りを示すＥＮＤビットとから構成される。図
２に示す条件式は、最初の条件式から順にストップ条件
信号Ｔ1 ，Ｔ2 ，Ｔ3 の条件として割り当てられる。
に示す回路の入力信号（ここでは、Ｓ1 〜Ｓ4 ）を示す
ビットと、ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴの演算を示す
ビットと、条件式の始まりを示すＳＴＡＲＴビットと、
条件式の終りを示すＥＮＤビットとから構成される。図
２に示す条件式は、最初の条件式から順にストップ条件
信号Ｔ1 ，Ｔ2 ，Ｔ3 の条件として割り当てられる。
【００１２】次に、図２を参照すると、この演算データ
について具体的に説明すると、Ｔ1＝反転Ｓ1 ＊Ｓ2 ＊
Ｓ3 という条件式は、３行のデータから構成されてい
る。ここで、反転Ｓ1 とは、Ｓ1 の論理否定記号、すな
わちＳ1 バーであることを表わしている。
について具体的に説明すると、Ｔ1＝反転Ｓ1 ＊Ｓ2 ＊
Ｓ3 という条件式は、３行のデータから構成されてい
る。ここで、反転Ｓ1 とは、Ｓ1 の論理否定記号、すな
わちＳ1 バーであることを表わしている。
【００１３】まず、１行目のデータは、Ｔ1 ＝反転Ｓ1
を示し（条件式の始まりでありＳＴＡＲＴビットは
“１”となる）、２行目までのデータで条件式は、Ｔ1
＝反転Ｓ1 ＊Ｓ2 となる。そして、最後の３行目のデー
タで条件式は、Ｔ1 ＝反転Ｓ1 ＊Ｓ2 ＊Ｓ3 となる（条
件式の終りなのでＥＮＤビットは“１”となる）。
を示し（条件式の始まりでありＳＴＡＲＴビットは
“１”となる）、２行目までのデータで条件式は、Ｔ1
＝反転Ｓ1 ＊Ｓ2 となる。そして、最後の３行目のデー
タで条件式は、Ｔ1 ＝反転Ｓ1 ＊Ｓ2 ＊Ｓ3 となる（条
件式の終りなのでＥＮＤビットは“１”となる）。
【００１４】次に、図１に示すブロック図の動作につい
て説明する。
て説明する。
【００１５】図１および図２を参照すると、まず、スト
ップ条件信号２を生成する要素として、任意の数の信号
をストップ条件信号生成手段１に入力する。このとき、
オペレータは予め診断用端末８からこれらの入力信号を
選択して演算するシーケンス条件を入力しておく。これ
により、診断用端末８から入力したシーケンス条件は診
断プロセッサ７に入力される。
ップ条件信号２を生成する要素として、任意の数の信号
をストップ条件信号生成手段１に入力する。このとき、
オペレータは予め診断用端末８からこれらの入力信号を
選択して演算するシーケンス条件を入力しておく。これ
により、診断用端末８から入力したシーケンス条件は診
断プロセッサ７に入力される。
【００１６】ストップ条件信号生成手段１は、診断プロ
セッサ７から入力されるストップ条件信号演算データか
らストップ条件信号２を生成する。ここで、図２に示す
ストップ条件信号演算データを例にとると、ストップ条
件信号生成手段１は入力信号Ｓ1 〜Ｓ4 を選択するとと
もに演算を行い、ストップ条件信号Ｔ1 ，Ｔ2 ，Ｔ3 を
それぞれ出力する。
セッサ７から入力されるストップ条件信号演算データか
らストップ条件信号２を生成する。ここで、図２に示す
ストップ条件信号演算データを例にとると、ストップ条
件信号生成手段１は入力信号Ｓ1 〜Ｓ4 を選択するとと
もに演算を行い、ストップ条件信号Ｔ1 ，Ｔ2 ，Ｔ3 を
それぞれ出力する。
【００１７】次に、ストップ条件信号生成手段１から出
力された複数のストップ条件信号２をシーケンス判別手
段３に入力する。シーケンス判別手段３は、複数のスト
ップ条件信号２のアクティブとなる順序を診断プロセッ
サ７から入力されるシーケンス条件と比較する。そし
て、このシーケンス条件が満たされたとき、プロセッサ
６のクロック信号５を停止させるためのクロックストッ
プ信号４をアクティブ（以下、特に指定のない限り、ア
クティブとはアクティブ・ハイを示すものとする）にす
る。
力された複数のストップ条件信号２をシーケンス判別手
段３に入力する。シーケンス判別手段３は、複数のスト
ップ条件信号２のアクティブとなる順序を診断プロセッ
サ７から入力されるシーケンス条件と比較する。そし
て、このシーケンス条件が満たされたとき、プロセッサ
６のクロック信号５を停止させるためのクロックストッ
プ信号４をアクティブ（以下、特に指定のない限り、ア
クティブとはアクティブ・ハイを示すものとする）にす
る。
【００１８】続いて、シーケンス判別手段３は、複数の
ストップ条件信号２のいずれかがアクティブとなった場
合、その信号が診断プロセッサ７から入力されたシーケ
ンス条件を満たしているか否かを判別する。
ストップ条件信号２のいずれかがアクティブとなった場
合、その信号が診断プロセッサ７から入力されたシーケ
ンス条件を満たしているか否かを判別する。
【００１９】前記シーケンス条件は、ストップ条件信号
演算データと同様に、オペレータが診断用端末８から入
力する。そして、シーケンス条件は診断プロセッサ７を
介してシーケンス判別手段３に入力される。図２に示す
例では、ストップ条件信号はＴ1 ，Ｔ2 ，Ｔ3 である。
例えば、シーケンス条件をＴ1 →Ｔ2 →Ｔ3 とする。そ
うすると、シーケンス判別手段３は、まず、ストップ条
件信号Ｔ1 がアクティブとなるのを待つ。
演算データと同様に、オペレータが診断用端末８から入
力する。そして、シーケンス条件は診断プロセッサ７を
介してシーケンス判別手段３に入力される。図２に示す
例では、ストップ条件信号はＴ1 ，Ｔ2 ，Ｔ3 である。
例えば、シーケンス条件をＴ1 →Ｔ2 →Ｔ3 とする。そ
うすると、シーケンス判別手段３は、まず、ストップ条
件信号Ｔ1 がアクティブとなるのを待つ。
【００２０】ここで、Ｔ1 がアクティブとなったとき、
すなわち、反転Ｓ1 ＊Ｓ2 ＊Ｓ3 ＝１となったとき、シ
ーケンス判別手段３は、次のストップ条件信号Ｔ2 がア
クティブとなるのを待つ。このようにして、最後のスト
ップ条件信号（ここではＴ3）がアクティブとなったと
き、クロックストップ信号４がアクティブとなる。
すなわち、反転Ｓ1 ＊Ｓ2 ＊Ｓ3 ＝１となったとき、シ
ーケンス判別手段３は、次のストップ条件信号Ｔ2 がア
クティブとなるのを待つ。このようにして、最後のスト
ップ条件信号（ここではＴ3）がアクティブとなったと
き、クロックストップ信号４がアクティブとなる。
【００２１】このクロックストップ信号４は、ＯＲ回路
９によりてプロセッサ６を動作させるクロック信号５と
の論理和信号がプロセッサ６に入力されているため、ク
ロックストップ信号４がアクティブとなると、プロセッ
サ６のクロック信号５は常に“１”となり、プロセッサ
６の動作は停止する。そして、プロセッサ６の動作が停
止するとそのデータは保持され、このデータを診断プロ
セッサ７に送られる。これにより、オペレータはこのデ
ータを診断用端末８から採取できる。
９によりてプロセッサ６を動作させるクロック信号５と
の論理和信号がプロセッサ６に入力されているため、ク
ロックストップ信号４がアクティブとなると、プロセッ
サ６のクロック信号５は常に“１”となり、プロセッサ
６の動作は停止する。そして、プロセッサ６の動作が停
止するとそのデータは保持され、このデータを診断プロ
セッサ７に送られる。これにより、オペレータはこのデ
ータを診断用端末８から採取できる。
【００２２】次に、シーケンス条件が満たされなかった
場合、すなわち、シーケンス判別手段３において期待し
ていないストップ条件信号がアクティブとなった場合、
シーケンス判別手段３は、途中まで成立していたシーケ
ンス条件をすべてクリアし、再びシーケンス条件の最初
のストップ条件信号がアクティブとなるのを待つ。
場合、すなわち、シーケンス判別手段３において期待し
ていないストップ条件信号がアクティブとなった場合、
シーケンス判別手段３は、途中まで成立していたシーケ
ンス条件をすべてクリアし、再びシーケンス条件の最初
のストップ条件信号がアクティブとなるのを待つ。
【００２３】ここで、図２に示すシーケンス条件がＴ1
→Ｔ2 →Ｔ3 である場合を例にとると、まず、ストップ
条件信号Ｔ1 がアクティブとなった後に、Ｔ3 がアクテ
ィブとなった場合を考えると、Ｔ1 がアクティブとなっ
た時点でシーケンス判別手段３は、次のストップ条件信
号Ｔ2 がアクティブとなることを期待しているが、Ｔ3
がアクティブとなったことにより、今までのシーケンス
は無効となり、再びシーケンス条件の最初のストップ条
件信号Ｔ1 がアクティブとなるのを待つ。
→Ｔ2 →Ｔ3 である場合を例にとると、まず、ストップ
条件信号Ｔ1 がアクティブとなった後に、Ｔ3 がアクテ
ィブとなった場合を考えると、Ｔ1 がアクティブとなっ
た時点でシーケンス判別手段３は、次のストップ条件信
号Ｔ2 がアクティブとなることを期待しているが、Ｔ3
がアクティブとなったことにより、今までのシーケンス
は無効となり、再びシーケンス条件の最初のストップ条
件信号Ｔ1 がアクティブとなるのを待つ。
【００２４】
【発明の効果】以上説明したように本発明のデータ採取
方法では、従来のストップアドレス指定の代りに、ハー
ドウェアの信号をデータ処理装置のクロック信号を停止
させる条件として複数入力することができ、この複数の
条件の成立する順序も条件として入力できるため、ハー
ドウェアの動作（例えば、インターフェイス部分の動
作）の解析ができるという効果がある。
方法では、従来のストップアドレス指定の代りに、ハー
ドウェアの信号をデータ処理装置のクロック信号を停止
させる条件として複数入力することができ、この複数の
条件の成立する順序も条件として入力できるため、ハー
ドウェアの動作（例えば、インターフェイス部分の動
作）の解析ができるという効果がある。
【００２５】また、マイクロプログラムの内容を意識す
ることなく、マイクロ命令のアドレスを示す信号を条件
として入力できるため、マイクロ命令のアドレスを条件
として入力することも可能であり、ファームウェアのバ
グの解析にも利用できるという効果がある。
ることなく、マイクロ命令のアドレスを示す信号を条件
として入力できるため、マイクロ命令のアドレスを条件
として入力することも可能であり、ファームウェアのバ
グの解析にも利用できるという効果がある。
【図１】本発明を実現するための一実施の形態を示すブ
ロック図である。
ロック図である。
【図２】本発明に適用されるストップ条件信号演算デー
タの一例を示す図である。
タの一例を示す図である。
１ ストップ条件信号生成手段 ２ ストップ条件信号 ３ シーケンス判別手段 ４ クロックストップ信号 ５ クロック信号 ６ プロセッサ ７ 診断プロセッサ ８ 診断用端末 ９ ＯＲ回路
Claims (2)
- 【請求項１】 入力した任意の数の信号を演算してプロ
セッサのクロック信号を停止する条件となる複数のスト
ップ条件信号を生成し、この複数のストップ条件信号の
アクティブとなる順序が、オペレータが診断用端末を介
して設定した順序と一致したとき、クロック停止信号を
アクティブにして前記プロセッサを停止させ、そのとき
の前記プロセッサ内のデータを前記診断用端末から採集
することを特徴とするハードウェアのデータ採取方法。 - 【請求項２】 入力した任意の数の信号を演算しプロセ
ッサのクロック信号の停止条件となる複数のストップ条
件信号を生成するストップ条件信号生成手段と、複数の
ストップ条件信号のアクティブとなる順序がオペレータ
が設定した順序と一致したとき前記プロセッサを停止さ
せるクロック停止信号をアクティブにするシーケンス判
別手段と、オペレータがシーケンス条件を入力するため
の診断用端末と、前記シーケンス条件を前記ストップ条
件信号生成手段および前記シーケンス判別手段に入力す
る診断プロセッサと、前記プロセッサに対し前記クロッ
ク信号および前記クロックストップ信号の論理和信号を
出力する論理和回路とを備え、前記オペレータは前記診
断用端末を介して前記プロセッサのデータを採取できる
ようにしたことを特徴とするハードウェアのデータ採取
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158047A JPH103404A (ja) | 1996-06-19 | 1996-06-19 | ハードウェアのデータ採取方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158047A JPH103404A (ja) | 1996-06-19 | 1996-06-19 | ハードウェアのデータ採取方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH103404A true JPH103404A (ja) | 1998-01-06 |
Family
ID=15663140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158047A Pending JPH103404A (ja) | 1996-06-19 | 1996-06-19 | ハードウェアのデータ採取方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH103404A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141200A (ja) * | 2005-10-21 | 2007-06-07 | Renesas Technology Corp | データ処理装置 |
| KR101502398B1 (ko) * | 2013-06-21 | 2015-03-16 | 국방과학연구소 | 잡음이 포함된 순차 트리거 신호의 분리 인식과 그 분배 방법 |
| US20160084906A1 (en) * | 2014-09-22 | 2016-03-24 | Fujitsu Limited | Debug circuit, semiconductor device, and debug method |
| JP2016186707A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | デバッグ回路、半導体装置及びデバッグ方法 |
-
1996
- 1996-06-19 JP JP8158047A patent/JPH103404A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141200A (ja) * | 2005-10-21 | 2007-06-07 | Renesas Technology Corp | データ処理装置 |
| KR101502398B1 (ko) * | 2013-06-21 | 2015-03-16 | 국방과학연구소 | 잡음이 포함된 순차 트리거 신호의 분리 인식과 그 분배 방법 |
| US20160084906A1 (en) * | 2014-09-22 | 2016-03-24 | Fujitsu Limited | Debug circuit, semiconductor device, and debug method |
| JP2016062516A (ja) * | 2014-09-22 | 2016-04-25 | 富士通株式会社 | デバッグ回路、半導体装置及びデバッグ方法 |
| US9753084B2 (en) * | 2014-09-22 | 2017-09-05 | Fujitsu Limtied | Debug circuit, semiconductor device, and debug method |
| JP2016186707A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | デバッグ回路、半導体装置及びデバッグ方法 |
| US10024911B2 (en) | 2015-03-27 | 2018-07-17 | Fujitsu Limited | Debug circuit, semiconductor device, and debug method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| JPH103404A (ja) | ハードウェアのデータ採取方法および装置 | |
| JP2004171149A (ja) | マルチサイクルパス解析方法 | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JPH08160077A (ja) | 波形解析装置 | |
| JP2903695B2 (ja) | ウォッチドッグタイマ制御回路 | |
| JP2009025138A (ja) | 半導体試験装置 | |
| JP2000222010A (ja) | シーケンス制御用マイクロコントローラ | |
| JPH08179816A (ja) | 分散型制御システム | |
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| JPH01131934A (ja) | 動的シングルクロツクトレース方式 | |
| JP2734382B2 (ja) | インサーキットエミュレータおよびそのデバッグ方法 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| KR900002497Y1 (ko) | 팜웨어(Firmware) 동작 분석 장치 | |
| JPH03100737A (ja) | 障害診断方式 | |
| JPS621041A (ja) | 情報処理装置の診断回路 | |
| JPH07134668A (ja) | 異常検出回路 | |
| JPS60246445A (ja) | マイクロコンピユ−タ | |
| JPH04235637A (ja) | クロック停止回路 | |
| JPS6111857A (ja) | プログラム・モジユ−ル表示装置 | |
| JPH1139161A (ja) | プロセッサ装置 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPS6053892B2 (ja) | 処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981124 |