JPH10340286A - 断片化図形処理方法 - Google Patents

断片化図形処理方法

Info

Publication number
JPH10340286A
JPH10340286A JP15123597A JP15123597A JPH10340286A JP H10340286 A JPH10340286 A JP H10340286A JP 15123597 A JP15123597 A JP 15123597A JP 15123597 A JP15123597 A JP 15123597A JP H10340286 A JPH10340286 A JP H10340286A
Authority
JP
Japan
Prior art keywords
graphic
array
data
overlap
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15123597A
Other languages
English (en)
Other versions
JP2964995B2 (ja
Inventor
Takeshi Hamamoto
剛 浜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15123597A priority Critical patent/JP2964995B2/ja
Priority to US09/092,650 priority patent/US6189129B1/en
Publication of JPH10340286A publication Critical patent/JPH10340286A/ja
Application granted granted Critical
Publication of JP2964995B2 publication Critical patent/JP2964995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

(57)【要約】 【課題】 アレイで表現された図形を図形演算する際、
そのアレイを崩すことなく図形処理することを可能にす
る。 【解決手段】 図形データ記憶部35よりアレイ図形を
入力装置31で読み込むとともに、重なり情報記憶部3
6より重なり情報を重なり情報処理手段37で読み込
む。重なり情報をもとに断片化処理手段38でアレイ図
形を断片化し、連鎖グループ作成手段39でアレイ情報
が同じく重なりのある断片同士を同じ連鎖グループとし
て分類する。次に各連鎖グループに対して図形演算手段
30で図形演算し、結果を出力装置34で出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はレイアウト検証シス
テムに関し、特に大規模な繰り返し図形を含むメモリチ
ップ等のレイアウト検証システムに関する。
【0002】
【従来の技術】集積回路の設計データの中で特にレイア
ウトデータは、多数の多角形を組み合わせた図形データ
の集まりとして表現されている。一般的なレイアウトデ
ータの図形数は数千万個といった大量なもので、その計
算機処理には多くの時間と計算機資源が必要となる。こ
のような集積回路のレイアウトデータに対して行われる
設計工程としてレイアウト検証がある。レイアウト検証
には大別すると物理寸法検証(DRC)と、回路接続検
証(LVS)とがある。これらレイアウト検証を行う際
には図形データであるレイアウトデータに対して、図形
演算を行う必要がある。ここで言う、図形データの図形
演算とは、重なっている図形同士の論理和、論理積を求
めることや、拡大、縮小といった図形の変形を行うこと
を指す。このような図形演算を行うことにより、図形デ
ータをDRCやLVSといったレイアウト検証を行うた
めの内部データに作り変えることが可能となる。このた
め、レイアウト検証システムにおいては図形演算処理が
大変重要な処理となっている。特に、集積回路の中でも
DRAM等のメモリ品種のレイアウトデータに対して図
形処理を行う際には、繰り返し規則的に配置された図形
がレイアウトデータの多くの割合を占めるため、繰り返
し規則的に配置された図形を高速に処理できる図形演算
方法が必要とされている。
【0003】ここで繰り返し図形とその図形処理につい
て説明する。一般に、繰り返し規則的に配置された図形
は、図14にあるように、基本単位となる図形とその配
置座標、及びその配置幅、配置個数によって表現するこ
とが出来る。このような繰り返し図形をこれ以後、アレ
イ図形70と呼ぶ。また、図形がどのように配置されて
いるかを表す、配置幅と配置個数の情報をアレイ情報と
呼ぶ(図7(b))。このようなアレイ図形70は計算
機処理においては図14(b)のようにメモリ上に格納
される。このデータ構造は、個々の図形データをばらば
らにメモリ上に格納する場合に比べるとはるかに少ない
メモリ量しか必要としない。このことより、大量の図形
データを処理しようとする際には、どれだけ多くの図形
データをアレイ図形として扱うことができるかが非常に
重要となってきている。
【0004】図形演算を行うためには、図形データの他
に図形データ同士の重なりをあらわす情報が必要とな
る。これは、図15にあるように、各図形データに振ら
れたIDの組として表現されている。これを重なり情報
と呼ぶ。
【0005】実際の図形演算は個々の図形データに対し
て行うのではなく、お互いに重なりを持つ図形データ同
士を集めたグループに対して行う。具体的には図16に
あるように重なりによって辿ることの出来る図形データ
をグループ化する。これ以後このグループを連鎖グルー
プと呼ぶ(図16の符号90、91、92)。そして、
各連鎖グループに対して論理和の図形演算を行った結果
を図16の符号93、94、95に示す。この様に図形
演算を行う際には、まず、入力図形データを重なり情報
をもとに連鎖グループに分けた上で処理を行なわなけれ
ばならない。
【0006】ここで従来のアレイ図形に対する図形処理
装置を図17〜図19を使い説明する。
【0007】従来の図形処理装置の構成を図12のシス
テムブロック図を用いて説明する。図12に示すように
従来の図形処理装置は、図形データを読み込む入力装置
11と、図形データ、重なり情報を記憶する記憶装置1
2と、重なり情報をもとに図形演算を行う図形演算装置
13と、結果を出力する出力装置14とを備える。記憶
装置12は、図形データを記憶する図形データ記憶部1
5と、重なり情報を記憶する重なり情報記憶部16を備
える。また、図形演算装置13は、重なり情報を入力、
処理する重なり情報処理手段17と、重なり情報から連
鎖グループを作成する連鎖グループ作成手段18と、連
鎖グループごとに図形演算を行う図形演算手段19とを
備える。
【0008】従来の図形処理装置でアレイ図形を図形演
算する際の動作を、図13のフロー図に従い説明する。
図形データ記憶部12より図形データを1つずつ読み込
み処理するが、ここでは特に入力図形データがアレイ図
形である場合について説明する。まず、入力装置11で
アレイ図形Cを図形データ記憶部15から読み込む。次
に、重なり情報処理手段17でアレイ図形Cに関する重
なり情報が存在するならば、重なり情報を重なり情報記
憶部16から読み込む。この時、図17のように重なり
によって辿ることの出来る図形、アレイ図形A及びBが
存在するので、これらと同じ連鎖グループとして登録す
る。登録に伴いアレイ図形Cのアレイ情報がアレイ図形
A及びBと一致するかを判断する(ステップ24)。ア
レイ情報が一致するならば、アレイ図形のまま連鎖グル
ープに登録できるが、図17のように、重なっているア
レイ図形同士でアレイ情報が異なる場合は、もはやアレ
イ図形として処理することは出来ないため、個々の図形
データとしてアレイ情報を展開する必要がある。また、
連鎖グループは重なりによってつながっているために、
構成しているアレイ図形のうち一つでも展開されれば、
全て展開しなければ図形演算することができない。これ
は、アレイ図形Cによってアレイ図形Bが展開され、ま
たアレイ図形Bの展開によってアレイ図形Aまで展開さ
れてしまうことを意味する(ステップ25、26)。こ
こで、連鎖グループABCは、連鎖グループE〜Jに分
解される(図18)。入力図形がすべて連鎖グループに
登録されたならば、各々の連鎖グループに対して、図形
演算を行っていく。アレイ図形A、B、Cの論理和図形
演算の結果を図19に示す。最後に、図形演算結果を出
力する。
【0009】
【発明が解決しようとする課題】第一の問題点は、異な
るアレイ情報を持つアレイ図形は個々の図形に全て展開
した後、図形処理しなければならないという点である。
【0010】その理由は、各配置位置で図形の重なり方
が異なってしまうために基本図形の図形演算結果を各配
置位置の結果として置き換えができないためである。も
し、演算対象のアレイ図形のアレイ情報が同じであった
なら、基本単位となる左下の図形同士の図形演算だけ行
えば図形演算を終えたことになる。これはアレイを構成
する他の図形も全て重なり方が同じなため、図形演算結
果を置き換えることが可能だからである。反対に、アレ
イ情報が異なるならば、個々の図形ごとに重なり方が異
なるために、アレイ図形はバラバラに展開した後、個々
の図形ごとに図形演算を行う必要がある。
【0011】第二の問題点は、同じ連鎖グループに含ま
れているアレイ図形はその1つでも展開されると、その
連鎖グループに含まれている全てのアレイ図形を展開し
なければならなくなるという点である。
【0012】その理由は、違鎖グループに含まれている
アレイ図形は全て互いに重なりで連結され、且つ、重な
りを持つ図形同士、同じアレイ情報を持たせようとする
と結果的に一つのアレイを展開することは、全てのアレ
イを展開することと等しくなってしまうためである。
【0013】本発明は、図形処理を実行するために必要
となる記憶装置の容量の削減により、図形処理装置の小
型、軽量化を達成し、図形処理の演算対象データ数の削
減により演算件数を少なくすることを可能とし、図形処
理装置の高速化を図ることを目的とする。
【0014】
【課題を解決するための手段】重なりによってアレイ図
形を分割する、断片化処理手段と、重なりで連なる図形
データをグループ化する連鎖グループ作成手段と、各連
鎖グループごとに図形演算を行う図形演算手段とを有す
る。
【0015】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図1は本発明の実施の形態を示すブロッ
ク図である。図1より本発明の実施の形態は、図形デー
タを入力する入力装置31と、データを記憶する記憶装
置32と、図形演算を行う図形演算装置であるデータ処
理装置33と、結果を出力する出力装置34とを備え
る。また、記憶装置32は、図形データを記憶する図形
データ記憶部35と、重なり情報を記憶する重なり情報
記憶部36を有し、データ処理装置33は、重なり情報
の解釈を行う重なり情報処理手段37と、重なり情報か
ら図形データを分割する断片化処理手段38と、重なり
によって連なる連鎖グループを作成する連鎖グループ作
成手段39と、連鎖グループごとに図形演算を行う図形
演算手段30とを有する。
【0016】
【実施例】次に、第一の実施例として、図17と同一の
3つのアレイ図形A、B、Cの論理和図形演算を行う場
合を、図5〜7を参照しながら、図2のフローチャート
に従い説明する。まず、アレイ図形Aを入力した後、ア
レイ図形Bを入力する。アレイ図形Bはアレイ図形Aと
重なりを持ち、しかもアレイ図形Aとアレイ図形Bはア
レイ情報が同じなため、アレイ図形のまま同じ1つの連
鎖グループとして処理することが出来る。従って連鎖グ
ループKとして登録する。次にアレイ情報の異なるアレ
イ図形Cを入力した場合を考える。アレイ図形Cは重な
り情報からアレイ図形Bと重なりを持つことが分かる
(ステップ41)。次に、アレイ図形B及びアレイ図形
Cに断片化処理を行う(ステップ42)。図5にあるよ
うに、断片化は重なり領域の上辺及び下辺を境にBのみ
が存在する領域、BとCがともに存在する領域、Cのみ
が存在する領域に図形データを分割する処理である。ア
レイ図形B及びCは図5のように断片X、Y、Zに分割
することが出来る。それぞれの断片について連鎖グルー
プKとアレイ情報が一致しているかを比べると、図6に
あるように断片Xはアレイ情報が一致するため、連鎖グ
ループに登録するが、断片Y、Zはアレイ情報が異なる
ために、連鎖グループへの登録はせず別の連鎖グループ
のデータとして処理を行う。断片Zはアレイ図形Mと
し、結局、連鎖グループK、L、Mが出来上がる。これ
ら連鎖グループに対し、それぞれ論理和演算を行い重な
り部分を取り除く等の図形演算を図形演算部39で行
う。図形演算の結果を図7に示す。アレイ図形Aは展開
されずアレイ図形のまま演算処理を行うことができ、ま
た演算結果もアレイ図形Nのようにアレイ図形の形で求
めることができた。
【0017】第二の実施例として、図8にあるように3
つのアレイ図形O、P、Qが重なっている場合の論理和
図形演算を図16〜19を参照しながら図4のフローチ
ャートに従い説明する。図8にあるように第二実施例の
第一実施例との違いは、アレイ図形Pとアレイ図形Qと
の重なりが上下方向でずれているということである。図
4のフローチャート図にある断片化処理62で断片化を
行うと、図9にあるようにアレイ図形Qの各要素、図形
Q1〜Q6は重なっている領域が異なるためにそれぞれ
違う位置で断片化が行われてしまう。このようにそれぞ
れ違う位置で断片化が行われるためアレイ図形Pとアレ
イ図形Qとの重なりで断片化による分離を行ってもアレ
イとして処理できない場合は、さらにアレイ図形Oとア
レイ図形Pとの断片化処理をおこなう。アレイ図形Oと
Pとの重なり情報から線Rを境にアレイ図形Pを断片化
することができる(ステップ62)。断片化の結果、図
9のように複数の連鎖グループSにグループ分けするこ
とができる(図6ステップ65)。ここで論理和ORの
図形演算を行った結果が図10である。このとき図形群
Tは元々同じアレイ図形Pだったものが断片化によって
分割されたも。である。この図形群Tは図形演算の結
果、元の形状、元の配置座標と等しいために、図11の
ように再び一つのアレイ図形にまとめることができる。
このように図形演算を行ったのち、結果的に再びアレイ
図形としてまとめることができるものはアレイ図形に復
元する(ステップ68)。このアレイ復元処理(図3の
5A)は、断片化を伴う図形演算を繰り返し行うことに
よって発生する、処理図形数の増加という問題を回避す
ることを可能とする。
【0018】
【発明の効果】第一の効果は、アレイ図形で図形処理を
行えるため、プログラムの使用メモリ量の削減が行える
ことである。
【0019】その理由は、断片化処理により重なってい
る図形を分割し、アレイ図形の展開を必要最小限に抑え
ることが可能となったためである。その結果、アレイ図
形の形で図形データを持ちつづけることができるため、
アレイを展開して図形データを持つ場合に比べて、使用
メモリは、数十分の一から数百分の一程度に削減するこ
とができる。
【0020】第二の効果は、アレイ図形で図形処理を行
えるため、プログラムの処理時間が短縮できることであ
る。
【0021】その理由は、アレイ図形同士の図形演算で
は、基本図形の図形演算だけ行えばアレイ全体を図形演
算したことになるためである。これは、アレイを個々の
図形に展開して図形演算する場合に比べて、処理件数と
いう点では、大幅に削減することとなり、結果として、
図形演算の処理時間の大幅な短縮を可能にしている。特
にDRAM等の繰り返し図形の多いデータに関しては、
数千から数万分の一に処理件数を減らすことが可能であ
る。
【図面の簡単な説明】
【図1】本発明の図形処理装置の構成を示すブロック図
である。
【図2】本発明の図形処理装置の動作を示すフローチャ
ートである。
【図3】本発明の他の実施例での図形処理装置の構成を
示すブロック図である。
【図4】本発明の他の実施例での図形処理装置の動作を
示すフローチャートである。
【図5】本発明の図形処理装置の動作を説明するための
図である。
【図6】本発明の図形処理装置の動作を説明するための
図である。
【図7】本発明の図形処理装置の動作を説明するための
図である。
【図8】本発明の他の実施例での図形処理装置の動作を
説明するための図である。
【図9】本発明の他の実施例での図形処理装置の動作を
説明するための図である。
【図10】本発明の他の実施例での図形処理装置の動作
を説明するための図である。
【図11】本発明の他の実施例での図形処理装置の動作
を説明するための図である。
【図12】従来の図形処理装置の構成を示すブロック図
である。
【図13】従来の図形処理装置の動作を示すフローチャ
ートである。
【図14】従来の図形処理装置の動作を説明するための
図である。
【図15】従来の図形処理装置の動作を説明するための
図である。
【図16】従来の図形処理装置の動作を説明するための
図である。
【図17】従来の図形処理装置の動作を説明するための
図である。
【図18】従来の図形処理装置の動作を説明するための
図である。
【図19】従来の図形処理装置の動作を説明するための
図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 図形要素の配列からなるアレイ図形デー
    タの処理方法であって、 複数のアレイ図形データ間で図形データの重なりをチェ
    ックし、重なりがあった場合には、各アレイ図形データ
    の一の要素図形を重なりを含む要素図形と重なりを含ま
    ない要素図形に分割することにより、アレイ図形データ
    を重なりを含む要素図形からなるアレイ図形データと、
    重なりを含まない要素図形からなるアレイ図形データと
    に分離し、 分離後のアレイ図形データが、分割前のアレイ図形デー
    タと、配列、重なりのアレイ情報が等しい場合には、ア
    レイ図形のまま、図形演算を行い、前記アレイ情報が異
    なる場合には、アレイを展開して図形演算を行うことを
    特徴とする図形処理方法。
  2. 【請求項2】 前記分離して図形演算を行った後のアレ
    イ図形を再び結合することにより分離前のアレイ図形デ
    ータと同一の形状、配列に復元できる場合は、復元を行
    う請求項1記載の図形処理方法。
  3. 【請求項3】 請求項1、または2の図形処理方法のプ
    ログラムを記録した記録媒体。
JP15123597A 1997-06-09 1997-06-09 図形処理装置 Expired - Fee Related JP2964995B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15123597A JP2964995B2 (ja) 1997-06-09 1997-06-09 図形処理装置
US09/092,650 US6189129B1 (en) 1997-06-09 1998-06-09 Figure operation of layout for high speed processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15123597A JP2964995B2 (ja) 1997-06-09 1997-06-09 図形処理装置

Publications (2)

Publication Number Publication Date
JPH10340286A true JPH10340286A (ja) 1998-12-22
JP2964995B2 JP2964995B2 (ja) 1999-10-18

Family

ID=15514212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15123597A Expired - Fee Related JP2964995B2 (ja) 1997-06-09 1997-06-09 図形処理装置

Country Status (2)

Country Link
US (1) US6189129B1 (ja)
JP (1) JP2964995B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置
US7001936B2 (en) * 2003-07-16 2006-02-21 Lexmark International, Inc. Pigmented inkjet ink
US20090077519A1 (en) * 2007-09-17 2009-03-19 Le Hong Displacement Aware Optical Proximity Correction For Microcircuit Layout Designs

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747573B2 (ja) 1991-07-25 1998-05-06 富士通株式会社 露光データ作成装置及び露光データ作成方法
US5392222A (en) * 1991-12-30 1995-02-21 Schlumberger Technologies Inc. Locating a field of view in which selected IC conductors are unobscured
JPH05206275A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd 露光データ作成方法
US5490083A (en) * 1992-10-05 1996-02-06 Matsushita Electric Industrial Co., Ltd. Method and apparatus for classifying and evaluating logic circuit
JP2973755B2 (ja) * 1992-11-26 1999-11-08 日本電気株式会社 レイアウト検証方法
GB9323529D0 (en) * 1993-11-15 1994-01-05 Videologic Ltd Improvements in digital image signal processing
US5691913A (en) * 1994-03-28 1997-11-25 Matsushita Electric Ind. Co. Layout designing apparatus for circuit boards
JP2666733B2 (ja) 1994-08-23 1997-10-22 日本電気株式会社 高速図形処理装置
US5903469A (en) * 1994-11-08 1999-05-11 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
US5771045A (en) * 1995-10-23 1998-06-23 Hewlett-Packard Company Method for polygon decomposition
US5936642A (en) * 1996-03-29 1999-08-10 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
US6008822A (en) * 1996-03-19 1999-12-28 Shinko Electric Industries, Co., Ltd. Parallel graphic processing system using a network
JP2803630B2 (ja) * 1996-04-22 1998-09-24 日本電気株式会社 図形処理方法および装置
JP3022394B2 (ja) * 1997-04-25 2000-03-21 日本電気株式会社 図形処理装置

Also Published As

Publication number Publication date
US6189129B1 (en) 2001-02-13
JP2964995B2 (ja) 1999-10-18

Similar Documents

Publication Publication Date Title
JPH0233191B2 (ja)
JP2006259943A (ja) 集積回路のレイアウト設計システム及びその方法並びにプログラム
JP3832557B2 (ja) プログラマブル論理回路への回路の再構成方法および情報処理システム
JP2964995B2 (ja) 図形処理装置
JP2000260879A (ja) レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体
JP2803630B2 (ja) 図形処理方法および装置
JP2666733B2 (ja) 高速図形処理装置
JP2001298092A (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JPH07334532A (ja) 配線容量値抽出装置
JP3107207B2 (ja) 論理回路改善方法および論理回路改善方式
JPH1185826A (ja) 描画データ処理システムおよび描画データの処理方法
JP2557856B2 (ja) Cadシステム
JP2930087B2 (ja) 論理設計支援システム
JP3688431B2 (ja) マスク描画データの検証方法、マスク描画データの検証装置及びマスク描画データの検証プログラムを格納したコンピュータ読み取り可能な記録媒体
JPH11145435A (ja) 階層的回路接続データ抽出方法およびそのプログラムを記録した記録媒体
JP4140013B2 (ja) 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム
JP2669615B2 (ja) 半導体集積回路の設計方法
JP2923914B2 (ja) 集積回路のcadシステム
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置
JPH10301973A (ja) アレイ図形の重なり検出処理装置及び重なり検出処理方法
JP2002208638A (ja) 情報処理方法およびシステム
JPH10209012A (ja) マスク検証装置
JPH0194275A (ja) 分割診断システム
JP3097111B2 (ja) レイアウト検証装置
JPH05234860A (ja) 電子線描画データ作成方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees