JPH11145435A - 階層的回路接続データ抽出方法およびそのプログラムを記録した記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】効率的な階層回路接続検証が行える、基本セル
と機能セル内配線セルとからなるゲートアレイデータの
階層的回路接続を抽出し、またレイアウトデータの階層
構造を展開することなく、階層的な回路接続データの抽
出を行い、処理時間を大幅に短縮する。 【解決手段】階層構造を有する電子回路のレイアウトデ
ータ101 から基本セルをアレイ化する処理202 と、その
レイアウトデータ101 から機能セル内配線セル（ＦＢセ
ル）の配置情報を作成する処理201 と、機能セル内配線
セルとアレイ化された基本セル（ＢＡセル）とを重ね合
わせる処理203 と、重ね合わせたパターンがすでに存在
するか否かを判別する検索処理204 と、重ね合わせたパ
ターン情報105 から階層的なレイアウトデータ106 を作
成する処理205 と、そのレイアウトデータ106 から階層
的回路接続データ107 を抽出する処理とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲートアレイの階
層的回路接続データ抽出方法に関し、特に基本セルと機
能セル内配線セルとにより構成されるゲートアレイの階
層的回路接続データ抽出方法に関する。

【０００２】

【従来の技術】従来、この種の階層的回路接続データ抽
出は、階層構造を有する電子回路のレイアウトデータか
ら回路接続データを抽出することに用いられている。こ
の抽出した回路接続データを用いて回路接続検証が行わ
れる。この時の回路接続検証は、基本セルと機能セル内
配線セルとにより構成される機能セル単位で行われる。

【０００３】ここで、図１７のこれらセルのレイアウト
図を参照すると、基本セル２０は、ゲートアレイデータ
のマスタチップ（下地）に二次元的に規則正しく配置さ
れた、ゲートを構成する拡散やポリシリコンの繰り返し
の基本単位であり、１対のＣＭＯＳトランジスタからな
るＰ，Ｎ型の基本素子２１，２２から構成される。ま
た、機能セル内配線セル２３は、基本セル２０上に配置
することによりＮＡＮＤやＮＯＲなどの基本論理機能を
実現できる配線２４を配置したものである。また、機能
セル２５は、機能セル内配線セル２３により一個ないし
複数個の基本セル２０を用いることによりできる基本論
理機能を有するセルであり、例えばＮＡＮＤやＮＯＲな
どを機能セルとする。

【０００４】セルベースＩＣのように機能セル単位で階
層構造を有するレイアウトデータの場合は、階層を保持
したまま回路接続データを抽出することができる。しか
し、ゲートアレイの場合は、基本セルと機能セル内配線
セルとが別階層にあり、機能セル単位の階層構造ではな
い。このため、ゲートアレイにおいては従来よりレイア
ウトデータの階層構造を展開して回路接続データを抽出
していた。

【０００５】図１８（ａ）（ｂ）はレイアウトデータ階
層構造を示すツリー図である。この図１８（ａ）はゲー
トアレイのレイアウトデータ（以下、基本セル型レイア
ウトデータという）の階層構造を示し、トップセル２９
の下に基本セル２０、機能セル内配線セル２３，２３
ａ、電源配線セル２７、セル内配線データ２８がある。
また図１８（ｂ）は機能セル単位で階層構造を有するレ
イアウトデータ（以下機能セル型レイアウトデータとい
う）の階層構造であり、トップセル２９の下に機能セル
２５，２５ａ，２５ｂセル２３，２３ａおよびセル内配
線データ２８がある。

【０００６】図１９はゲートアレイデータの一般的なマ
スタチップレイアウトの構成例の配置図であり、基本セ
ル３１は機能セル（入出力バッファ）の基本セルであ
り、チップの四方に規則正しく配置されている。基本セ
ル２０は機能セル（内部セル）の基本セルであり、二次
元的に規則正しく配置されている。電源配線３４はチッ
プレベルの電源配線であり、これらによりマスタチップ
レイアウト３０が構成される。このマスタチップレイア
ウト３０上に、所定機能を実現するためにいくつかの入
出力バッファ用や内部セル用の機能セル内配線セルが複
数個配置される。

【０００７】ここで図２０のこれらセルの配置方向を示
すレイアウト図を参照すると、基本セル２０、機能セル
内配線セル２３が８通りの方向に配置させる。だたし、
実際のレイアウトデータでは、配置例５２，５６，５
４，５８のＥ・ＦＥ・Ｗ・ＦＷのように９０度回転して
配置されるのは入出力バッファ部分のみであり、入出力
バッファ以外では配置例５１，５５，５３，５７のＮ・
ＦＮ・Ｓ・ＳＷの４通りで配置される。

【０００８】図２１はゲートアレイデータにおける従来
の回路接続データ抽出方法の一例を示すブロック図であ
る。基本セル型レイアウトデータ１０１は階層構造を有
するレイアウトデータであり、全展開処理５０１は基本
セル型階層レイアウトデータの階層を展開し、フラット
なレイアウトパターン４０１にする。フラットなレイア
ウトデータ４０１は階層構造をもたないレイアウトデー
タであり、このレイアウトデータ４０１から回路接続抽
出処理５０２はフラットな回路接続データ５０２を抽出
する。この回路接続データ４０２はフラットなレイアウ
トパターンから回路接続処理により抽出された階層構造
をもたない回路接続データである。

【０００９】回路接続データ抽出にかかる処理時間およ
び記憶装置への負担を削減するために、階層構造を展開
して抽出された回路接続データ中の同一接続データをセ
ルにし、階層的な回路接続データを作成する方法があ
る。その一例が、特開平７−１２１５９４号公報（公知
例）に記載されている。この公知例の階層的回路接続デ
ータ抽出方法は、レイアウト設計に対する制約がなく、
また出力結果の完全性を図ることができるよう、階層的
レイアウトパターンデータから回路接続データを抽出す
るために用いられていた。

【００１０】図２２はこの公知例の回路接続データ抽出
方法を示すブロック図である。この図によると、階層的
レイアウトパターンデータ４１１をルートセルに全展開
処理してフラットなレイアウトパターンデータ４１２と
し（ステップ５１１）、フラットなレイアウトパターン
データ４１２からフラットな回路接続データ４１３を抽
出する（ステップ５１２）。フラットな回路接続データ
４１３から部分回路を有する初期の階層構造を生成し
（ステップ５１３）、フラットな回路接続データ中の各
素子に対応付けられている図形と、階層的レイアウトパ
ターンデータ４１１から全展開処理（ステップ５１７）
得た規準層図形データ４１５との図形とを比較し、各素
子の回路接続データの部分回路に割付ける（ステップ５
１４）。次に外部接続ネットを特定するとともに（ステ
ップ５１５）、同一性を有する部分回路について、冗長
性を除去して代表部分回路で他の部分回路を置き換える
（ステップ５１６）ことで実現していた。

【００１１】

【発明が解決しようとする課題】上述した従来技術にお
ける第１の問題点は、セルベースＩＣのように効率的な
階層回路接続検証が行えないことである。その理由は、
回路接続検証は機能セルもしくは機能ブロック単位で行
われ、機能セル型レイアウトデータであるセルベースＩ
Ｃは、階層を保持したまま回路接続データが抽出でき
る。この抽出された回路接続データは機能セル単位の階
層を保持しているため、そのまま階層的な回路接続検証
が行える。これに対し基本セル型レイアウトデータであ
るゲートアレイは、階層を保持したまま回路接続データ
を抽出すると、基本セルと機能セル内配線が別階層のた
め、機能セル単位での抽出ができない。つまり、セルベ
ースＩＣと同様の回路接続データ抽出および回路接続検
証を行うことができない。

【００１２】また第２の問題点は、回路接続データ抽出
にかかる処理時間および記憶装置への負担が膨大になる
ことである。その理由は、基本セル型レイアウトデータ
の場合は、機能セル単位の回路接続データが抽出できな
いので、レイアウトデータの階層構造を展開して回路接
続データを抽出しており、そのため、１セルの接続デー
タ量が膨大になるからである。

【００１３】第３の問題点は、抽出された回路接続デー
タには、同じ回路セルが複数回使われているため、全く
同じ接続になる回路接続データが複数存在する。このた
め記憶装置への負担が膨大になることである。その理由
は、階層を保持したまま回路接続データを抽出できる機
能セル型レイアウトデータの場合は、ひとつの機能セル
に対して一つの回路接続データを抽出できる。しかし、
階層構造を展開して回路接続データを抽出する基本セル
型レイアウトデータの場合は、一つの回路セルに対し
て、その回路セルが存在する個数分の回路接続データが
抽出されるからである。

【００１４】第４の問題点は、階層構造を展開して抽出
された回路接続データ中の同一接続データをセルにし、
階層的な回路接続データを作成する前述の公知例の方法
にしても、回路接続データ抽出にかかる処理時間および
記憶装置への負担が膨大になることである。その理由
は、抽出された回路接続データの同一接続データの部分
回路化および除去（冗長性の削除）を行うにしても、公
知例の方法では、第２の問題点と同じく、レイアウトデ
ータの階層構造を展開するため、処理時間および記憶装
置への負担が膨大になり、また冗長性の除去に関しても
判断するキーとなるものがセル識別名しかなく、全ての
レイアウトパターンの図形を比較照合しているために時
間がかかる。

【００１５】本発明の目的は、これらの問題を解決し、
効率的な階層回路接続検証が行える、基本セルと機能セ
ル内配線セルとにより構成されるゲートアレイデータの
階層的な回路接続の抽出方法を提供することにある。

【００１６】本発明の他の目的は、レイアウトデータの
階層構造を展開することなく、階層的な回路接続データ
の抽出を行い、処理時間を大幅に短縮した階層的回路接
続データ抽出方法を提供することにある。

【００１７】

【課題を解決するための手段】本発明の階層的回路接続
データ抽出方法の構成は、基本セル型レイアウトデータ
に含まれる基本セルをアレイ化する処理と、基本セル型
レイアウトデータに含まれる機能セル内配線セル（以下
ＦＢセルという）の配置情報とアレイ化された基本セル
（以下ＢＡセルという）の情報とを重ね合わせる処理
と、重ね合わせたパターンが新規のパターンであるか既
存のパターンであるかを検索する処理と、重ね合わせた
パターンから機能セル型レイアウトデータを作成する処
理と、重ね合わせたパターンから作成された機能セル型
レイアウトデータから回路接続データを抽出する処理と
からなることを特徴とする。

【００１８】本発明において、基本セル型レイアウトデ
ータから機能セル内配線セル配置情報を作成し、前記機
能セル内配線セル配置情報から全てのインスタンスを順
次取り出し、これらインスタンスの配置情報から前記機
能セル内配線セルと前記アレイ化された基本セルとを重
ね合わせ、この重ね合せ情報が全て登録されていること
を確認した後、前記重ね合わせたパターン情報から階層
的なレイアウトデータを作成することもでき、またこの
重ね合せ情報が登録された後、前記重ね合わせたパター
ン情報から階層的なレイアウトデータを作成し、その階
層的なレイアウトデータを抽出し、前記機能セル内配線
セル配置情報の全てのインスタンスがなくなるまで実行
することができる。

【００１９】さらに、この重ね合せ情報が登録された
後、前記重ね合わせたパターン情報から階層的なレイア
ウトデータを作成し、その階層的なレイアウトデータを
抽出し、前記機能セル内配線セル配置情報の全てのイン
スタンスがなくなるまで実行することができ、またその
重ね合せ情報が登録された後、前記重ね合わせたパター
ン情報から階層的なレイアウトデータを作成し、前記機
能セル内配線セル配置情報の全てのインスタンスがなく
なるまで実行し、そのインスタンスがなくなった時、前
記階層的レイアウトデータから階層的回路接続データを
抽出することができる。

【００２０】また、本発明の構成として、これら各処理
方法を実行させるためのプログラムを記録した記録媒体
も含むことができる。

【００２１】本発明の構成によれば、基本セル型レイア
ウトデータに含まれる基本セルをアレイ化し記憶し、ま
た基本セル型レイアウトデータに含まれるＦＢセルの配
置情報を記憶する。これら記憶したＢＡセルとＦＢセル
との重ね合わせを行い、重ね合わせ済みのパターンが新
規のパターンであるか既存のパターンであるか検索され
る。この検索結果が新規のパターンである場合は重ね合
わせパターン情報を記憶し、重ね合わせパターン情報か
ら機能セル型レイアウトデータが作成される。この作成
された機能セル型レイアウトデータから階層的回路接続
データを抽出することができる。

【００２２】

【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の一実
施形態を示すブロック図である。図において、この階層
的回路接続データ抽出方法は、基本セル型レイアウトデ
ータ１０１と、ＦＢセル配置情報の作成処理２０１と、
ＦＢセルの配置情報（ＦＢセル配置情報）１０３と、基
本セルのアレイ化処理２０２と、ＢＡセルの配置情報
（ＢＡセル情報）１０４と、ＦＢ処理置情報とＢＡセル
情報の重ね合わせ処理２０３と、重ね合わせパターンの
検索処理２０４と、重ね合わせパターン情報１０５と、
機能セル型レイアウトデータの作成処理２０５と、機能
セル型レイアウトデータ１０６と、回路接続データ抽出
処理２０６と、階層的回路接続データ１０７とから構成
される。

【００２３】図２は図１における処理フローを実行する
ための情報処理システムの機器構成図である。図に示す
ように、この情報処理システムは、磁気ディスク装置等
からなるデータ入力装置１１と、プログラム制御により
動作するデータ処理装置１２と、各種プログラムやデー
タからなる情報を記憶する記憶装置１４と、磁気ディス
ク装置等からなるデータ出力装置１３とを含んている。

【００２４】基本セル型レイアウトデータ１０１は、ゲ
ートアレイのレイアウトデータの情報をあらかじめ記憶
している。ＦＢセル配置情報の作成処理２０１は、基本
セル型レイアウトデータ１０１に含まれるＦＢセルのイ
ンスタンスの配置情報を取り出す。ＦＢセル配置情報１
０３は、ＦＢセル配置情報の作成処理２０１により取り
出されたＦＢセルについての情報を記憶している。

【００２５】基本セルのアレイ化処理２０２は、基本セ
ル型レイアウトデータ１０１に含まれる基本セルを規則
性を有する図形の集合に分割しアレイ化する。ここでア
レイ化とは、たとえば、図３のマスタチップレイアウト
の配置図および図４のアレイ化チップレイアウト４０の
配置図により説明する。図３において、マスタチップレ
イアウト３０は、基本セル２０を基本単位とし、また電
源配線も電源配線セル２７を基本単位とする。これら基
本単位は、図４において、基本セルの基本単位４１を８
列４行のアレイとし、基本セルの基本単位４１をＹ軸反
転した基本単位４２を８列４行のアレイとする。また、
電源配線セルの基本単位４３を２行２列のアレイとす
る。このとき、電源配線セルの基本単位４２もひとつの
基本セルとして扱う。

【００２６】ＢＡセル情報１０４は、基本セルのアレイ
化処理２０２によりアレイ化されたＢＡセルについての
情報を記憶している。ＦＢセルとＢＡセルの重ね合わせ
処理２０３は、ＦＢセル配置情報１０３とＢＡセル情報
１０４の情報から重ね合わせパターンを作成する。

【００２７】重ね合わせパターンの検索処理２０４は、
ＦＢセルとＢＡセルの重ね合わせ処理２０３により作成
された重ね合わせパターンが、重ね合わせパターン情報
１０５にすでに登録されているかを検索し、未登録の重
ね合わせパターンである場合は、重ね合わせパターン情
報１０５に登録する。重ね合わせパターン情報１０５
は、ＦＢセルとＢＡセルの重ね合わせ処理２０３により
作成された重ね合わせパターンについての情報を記憶す
る。

【００２８】階層的レイアウトデータの作成処理２０５
は、重ね合わせパターン情報１０５をもとに機能セル型
の階層的なレイアウトデータ１０６を作成する。この機
能セル型レイアウトデータ１０６は、階層的レイアウト
データの作成処理２０５により作成された階層構造を有
する機能セル型レイアウトデータである。回路接続デー
タ抽出の処理２０６は、機能セル型レイアウトデータ１
０６の階層構造を保持したまま回路接続データ１０７を
抽出する。この階層的回路接続データ１０７は、回路接
続データ抽出処理２０６により抽出された階層構造を有
する回路接続データを記憶している。記憶される回路接
続データは、重ね合わせパターンの検索処理により同一
接続となるデータはひとつのみとなっている。

【００２９】次に、図１、図５のフロー図を参照して、
本発明の第１の実施の形態の動作について説明する。基
本セル型レイアウトデータ１０１に含まれるインスタン
スについてＦＢセル名、配置ＸＹ座標、向きを取り出
す。取り出した情報をＦＢセル配置情報１０３に登録す
る（ステップ２０１）。

【００３０】図６は配置情報などのデータ構成を説明す
る図である。この図６（ａ）を参照すると、インスタン
ス“ＦＢＣＥＬＬ−１”について、ＦＢセル名“ＮＡＮ
Ｄ−１”と配置座標“ｘ１，ｙ１”と向き“Ｎ”を登録
する。ここで、向きは、図２０の配置を参照すると、配
置例５１〜５８のＮ・Ｅ・Ｓ・Ｗ・ＦＮ・ＦＥ・ＦＳ・
ＦＷの８通りが設定される。基本セル型レイアウトデー
タ１０１に含まれる基本セルの繰り返し情報をもとにア
レイ化し、ＢＡセル情報１０４に登録する（ステップ２
０２）。また図６（ｂ）を参照すると、ＢＡセル“ｂａ
ｃｅｌｌ−１”について、配置座標“ｘ１，ｙ１”と向
き“Ｎ”とアレイ情報“Ｘｐ−１，Ｙｐ−１，ｃ−１，
ｒ−１”をＢＡセル情報“ＢＡＣＥＬＬ−１”として登
録する。

【００３１】またアレイ情報は、図７の各セルの座標図
を参照すると、Ｘ方向に隣のセルまでの距離をＸｐ（Ｘ
ピッチ）、Ｙ方向に隣のセルまでの距離をＹｐ（Ｙピッ
チ）、Ｘ方向へのセルの個数をｃ（ｃｏｌｕｍｎ）、Ｙ
方向へのセルの個数をｒ（ｒｏｗ）となる。

【００３２】次に、ＦＢセル配置情報１０３からインス
タンスをひとつ取り出す（ステップ３０２）。このイン
スタンスを取り出すことができなかった場合は終了す
る。インスタンスを取り出すことができた場合は、ＦＢ
セル配置情報１０３からインスタンスの配置情報を取り
出す（ステップ３０４）。

【００３３】図６（ｃ）を参照すると、たとえばインス
タンス“ＦＢＣＥＬＬ−１”が取り出された場合は、こ
のインスタンスのＦＢセル名、配置座標、向きが取り出
される。取り出したＦＢセルの配置情報と、ＢＡセル情
報１０４の各ＢＡセルの配置情報から重なりを検出し重
ね合わせを行う（ステップ３０５）。重ね合わされたパ
ターンが、重ね合わせパターン情報１０５に登録されて
いるかを検索する（ステップ２０４）。登録されていな
い場合は、作成した重ね合わせパターンを重ね合わせパ
ターン情報１０５に登録する（ステップ３０８）。図６
（ｃ）によると、例えばインスタンス“ＦＢＣＥＬＬ−
１”とＢＡセル“ＢＡＣＥＬＬ−２”とが重ね合わされ
た場合、このパターンを重ね合わせパターン情報１０５
で検索するが、重ね合わせパターン情報１０５にはすで
に重ね合わせパターン“ｐａｔｔｅｒｎ−１”として登
録されているため、新規の登録は行われない。

【００３４】ここでＦＢセルを原点にＮの向きに配置し
た際の切り出したＢＡセルのアレイ開始座標（ＢＡセル
相対座標）は、図８のセル座標図を参照すると、図８
（ａ）の重ね合わせパターンレイアウトでは（ｘ１，ｙ
１）となり、また図８（ｂ）の重ね合わせパターンレイ
アウトはＢＡセルが複数存在し、ＢＡセルの向きが異な
る場合であり、この場合、ＢＡセルの相対座標は（ｘ
１，ｙ１）、（ｘ２，ｙ１）、（ｘ３，ｙ２）となる。
ここで、取り出したインスタンスがＢＡセル情報のいず
れとも重ならない場合は、重なるＢＡセル情報のないパ
ターンとして登録する。

【００３５】ＦＢセル配置情報１０３から全てのインス
タンスを取り出し、重ね合わせパターンの作成が完了し
た重ね合わせパターン情報１０５の情報をもとに重ね合
わせ後の階層構造を有するレイアウトデータを作成する
（ステップ２０５）。作成されたレイアウトデータから
階層構造を保持したまま回路接続データを抽出し、階層
的回路接続データ１０７を作成する（ステップ２０
６）。

【００３６】次に本実施形態に特有の効果について説明
する。この第１の実施形態は、重ね合わせパターン情報
を保存し、重ね合わせパターンの検索を行い、パターン
の重複をさけるようにしているため、記憶装置への負担
が減少する。また本実施形態は、機能セル内配線セル、
基本セルのセル名および配置情報のみで重ね合わせパタ
ーンの作成を行い、各セル内のレイアウトデータに関す
る情報を保持しないため、記憶装置への負担が減少す
る。さらに本実施形態では、機能セル内配線セル、基本
セルのセル名および配置情報のみで重ね合わせパターン
の検索を行い、各セル内の接続情報を比較のキーとしな
いため、同一パターンの検索速度が向上する。

【００３７】次に図９の本発明の第２の実施の形態のフ
ローについて説明する。図９において、本実施形態は、
ステップ２０５で機能セル型レイアウトデータの一部と
なる機能セルのレイアウトデータ（機能セルレイアウト
データ）が作成されるタイミングが、図５に示される第
１の実施の形態と異っている。図９における各ステップ
の処理内容は、第１の実施形態に示す内容と同一である
ため省略する。

【００３８】本第２の実施形態の動作について説明す
る。第１の実施形態では、ＦＢセル配置情報１０３から
全てのインスタンスを取り出し、重ね合わせパターン情
報１０５の登録が完了した後に機能セルレイアウトデー
タを作成する。しかし、第２の実施の形態では、重ね合
わせパターンの新規登録のたびに機能セルレイアウトデ
ータの作成を行っている。

【００３９】次にこの第２の実施の形態に特有の効果に
ついて説明する。本実施形態は、基本セル型レイアウト
データのインスタンスの処理がすべて終了する前に、機
能セルレイアウトデータを作成する。このため、重ね合
わせパターンの作成、検索と並行して、作成された機能
セルレイアウトデータの表示確認などの処理が可能とな
る。

【００４０】次に図１０の本発明の第３の実施の形態に
ついてする。図１０によると、本実施形態は、ステップ
２０６で回路接続データが抽出されるタイミングが、図
９に示される第２の実施形態と異る。図１０の各ステッ
プの処理内容の説明は、第１の実施形態と同一であるた
め省略する。第１の実施形態では、ＦＢセル配置情報１
０３から全てのインスタンスを取り出し、重ね合わせパ
ターン情報１０５の登録が完了した後に機能セル型レイ
アウトデータを作成しているが、第３の実施形態では、
重ね合わせパターンの新規登録のたびに機能セルレイア
ウトデータの作成および回路接続データの抽出を行う。

【００４１】この実施形態に特有の効果について説明す
る。この実施形態は、基本セル型レイアウトデータのイ
ンスタンスの処理がすべて終了する前に、機能セルレイ
アウトデータの作成および回路接続データを抽出する。
このため、第２の実施形態と同様に、機能セルレイアウ
トデータの表示確認などの処理が可能となり、また抽出
された回路接続データの回路接続検証などの処理が可能
となる。

【００４２】次に図１１の本発明の第４の実施の形態に
ついて説明する。 図１１において、この第４の実施形
態は、ステップ２０５で階層的レイアウトデータを作成
するタイミングと、ステップ２０６で回路接続データを
抽出するタイミングが、図１０に示される第３の実施形
態と異る。図１１の各ステップの処理内容も第１の実施
形態と同一であるため省略する。本実施形態は重ね合わ
せパターンの登録チェックを、重ね合わせパターン情報
１０５のみで行っているため、階層的レイアウトデータ
の作成と回路接続データの抽出は、ステップ３０２から
ステップ３０８までの処理と並行して処理することがで
きる。

【００４３】この実施形態に特有の効果について説明す
る。本実施形態は、重ね合わせパターンの作成および検
索と、機能セルレイアウトデータの作成と回路接続デー
タの抽出を並行処理するため、第２および第３の実施形
態と同様の効果がある。また、並列処理により回路抽出
処理の全体の速度が向上する。

【００４４】本発明の実施形態では、切り出されるＢＡ
セルにより、実際の回路接続には不要な素子が抽出され
る。たとえば、図１２のレイアウト図に示すように、不
要素子領域６０がある場合である。しかし、この不要な
素子は回路接続検証における未使用・不要素子削除処理
において削除されるため、回路接続検証で素子の不一致
がおこることはない。

【００４５】また本発明の実施形態では、たとえば、図
１３のレイアウト図に示すように、機能セル内配線セル
が基本セル上に正常に配置された場合は図１３（ａ）の
ようになり、機能セル内配線セルが正常に配置されず、
ずれて配置された場合は、図１３（ｂ）のようになり、
ずれた回路接続データが抽出される。このようにずれて
配置された場合は、抽出された回路接続データを用いて
の回路接続検証で不正データを検出することができる。

【００４６】また本発明の第５の実施形態として、あら
かじめ機能セル内配線セルが配置可能な基本セルの種類
と、機能セル内配線セルと配置可能な基本セルとの相対
座標を設定することで、実際のレイアウトデータから重
ね合わせパターン作成する時点で、不正に配置された機
能セル内配線セルを検出することができる。

【００４７】さらに本発明の第６の実施の形態として、
組み合わせパターン情報にそのパターンに属するインス
タンスの情報を記憶する。組み合わせパターンから抽出
された回路接続データを用いての回路接続検証でエラー
を検出した場合、エラーが検出された組み合わせパター
ンに属するインスタンスのみを解析する。このため接続
検証での問題箇所の特定が容易になる。

【００４８】本発明の実施形態では、ゲートアレイデー
タの特徴を生かして、基本セルと機能セル内配線データ
との重ね合わせパターンを作成することで、階層的な回
路接続データを抽出する方法を説明したが、ゲートアレ
イ以外のレイアウトデータでセル内の接続を完結させる
要素が別階層に存在するデータでも、ＦＢセル配置情報
１０３に登録するセルと、ＢＡセル情報１０４に登録す
るセルを変更することで、展開処理を行うことなく階層
的な回路接続データを抽出することができることによ
り、階層構造の制約がなくなるため、レイアウト設計手
法に対する制限もなくなる。

【００４９】また本発明の実施形態では、重ね合わされ
るＢＡセル情報がアレイ化される方法を説明したが、必
ずしもアレイ化される必要はない。アレイ化できないセ
ルに関しても１×１のアレイであるとして処理するの
で、同様に重ね合わせパターンの作成を行うことがで
き、階層的な回路接続データを抽出することができる。

【００５０】本発明の実施形態では、一つのＦＢセルに
対して、ＢＡセルは複数種類重ね合わされる。例えば、
ＦＢセルに対して内部セルのＢＡセルと電源配線セルの
ＢＡセルを重ね合わせる。また、内部セルのＢＡセルを
複数種類重ね合わせられ、例えば、ＢｉＣＭＯＳやＣＢ
Ａ（セルベースアレイ）などである。

【００５１】本発明の実施形態では、重ね合わせパター
ン情報は、実際にチップレイアウト上に配置されたセル
の向きのままパターン化されている。この重ね合わせパ
ターンは回転、ＸＹ軸反転を行っても抽出される回路接
続データは同一となる。重ね合わせパターンにおいて同
一のＦＢセル情報、同一のＢＡセル情報からなるパター
ンを回転したパターン、ＸＹ軸反転したパターンを同一
のパターンとして登録するので、重ね合わせパターン数
を削減できる。

【００５２】

【実施例】次に、本発明の一実施例の動作を詳細に説明
する。 図６において、例えば、ＦＢセル配置情報１０
３、ＢＡセル情報１０４、重ね合わせパターン情報１０
５がそれぞれ登録されている。ＦＢセル配置情報１０３
からインスタンスを１つ取り出す。取り出したインスタ
ンスが“ＦＢＣＥＬＬ−２”だったとすると、取り出し
たインスタンスとＢＡセル情報１０４の各ＢＡセルとの
重なりを検索すると、ＢＡセル情報“ＢＡＣＥＬＬ−
３”との重なりがあり、インスタンス“ＦＢＣＥＬＬ−
２”とＢＡセル情報“ＢＡＣＥＬＬ−３”との重ね合わ
せパターンを重ね合わせパターン情報１０５で検索した
が、同一のパターンが存在しないので、この重ね合わせ
パターンを重ね合わせパターン情報１０５に登録する。

【００５３】取り出したインスタンスが“ＦＢＣＥＬＬ
−１”だったとすると、ＢＡセルとの重なりを検索する
とＢＡセル情報“ＢＡＣＥＬＬ−１”と“ＢＡＣＥＬＬ
−３”のふたつに重なりがあり、この場合は、インスタ
ンス１つに対してＢＡセル情報２つで重ね合わせパター
ンを作成する。重ね合わせパターン情報１０５を検索す
ると、この重ね合わせパターンはすでに登録されている
ので、新規に登録は行わない。

【００５４】ＦＢセル配置情報１０３から全てのインス
タンスを取り出し、重ね合わせパターン１０５の作成が
完了する。この重ね合わせパターン情報１０５をもとに
重ね合わせ後の階層的レイアウトデータを作成する。作
成された階層的レイアウトデータから階層的回路接続デ
ータを抽出し、階層的回路接続データ１０７を作成す
る。

【００５５】次に、図１４のＦＢセルとＦＡセルの配置
情報のデータ構造図および図１５のパターン管理番号お
よび重ね合せパターン情報のデータ構造図を参照して、
本発明の他の実施例の動作を説明する。重ね合わせパタ
ーンの作成、検索を高速に行うために、例えば、次のよ
うなデータ構造を用いて処理を行う。ＦＢセル配置情
報、ＢＡセル情報、重ね合わせパターン情報は、それぞ
れ図１４のＦＢセル配置情報データ構造、ＢＡセル情報
データ構造、図１５のパターン番号管理データ構造、重
ね合わせパターン情報データ構造に記憶される。基本セ
ル型レイアウトデータから取り出されたインスタンスの
情報をＦＢセル配置情報データ構造に登録する。

【００５６】ここで図１４（ａ）の第１のデータ構造Ａ
にインスタンス名、第２のデータ構造ＢにＦＢセル名、
ＦＢセルの配置座標、ＦＢセルの向きが記憶される。基
本セル型レイアウトデータから取り出されアレイ化され
たＢＡセルの情報をＢＡセル情報データ構造に登録す
る。また図１４（ｂ）の第１のデータ構造ＣにＢＡセル
名、第２のデータ構造ＤにＢＡセルの配置座標、ＢＡセ
ルの向き、ＢＡセルのアレイ情報（Ｘピッチ、Ｙピッ
チ、ｃｏｌｕｍｎ数、ｒｏｗ数）が記憶される。

【００５７】次にステップ３０４で、順次ＦＢセル配置
情報データ構造より取り出したインスタンスに対して、
ＢＡセル情報データ構造のＢＡセルと重ねあわせ（ステ
ップ３０５）、ＢＡセルを切り出す。この時、ＢＡセル
のアレイ情報（重なるＢＡセルのＢＡセル名、ＢＡセル
の向き、ＢＡセルの相対配置座標、切り出し後のアレイ
情報、以下パターンという）が下地の構成により複数切
り出される。

【００５８】次に、この切り出された重ね合わせパター
ンの組み合わせの各パターンに対してパターン番号を求
める。このために、パターン番号管理データ構造を検索
し、既存の場合はその番号を、新規の場合は登録し番号
を得る（ステップ３０８）。

【００５９】図１５（ａ）のデータ構造Ｅはパターン名
でのハッシュのエントリの配列である。パターン名は切
り出したＢＡセルのセル名、向き、相対座標、アレイ情
報をもとに「ＢＡセル名＿向き＿ＢＡセル相対Ｘ座標＿
ＢＡセル相対Ｙ座標＿アレイ情報Ｘピッチ＿アレイ情報
Ｙピッチ＿アレイ情報ｃｏｌｕｍｎ数＿アレイ情報ｒｏ
ｗ数」のように設定する。例えば「ｂａｃｅｌｌ＿Ｎ＿
−１０＿−５＿１０＿２０＿３＿２」のようになる。こ
のハッシュの検索で既存でないことが確認できた場合、
このパターンを新規（パターン番号は既存パターン数＋
１）としてパターン番号管理データ構造（含むハッシュ
の管理データ）に登録する。この検索と登録によりこの
インスタンスに重さなるＢＡセルのパターン番号の集合
が得られる。

【００６０】さらに、現在注目しているインスタンスの
ＦＢセルに対してこのパターンの組み合わせが、新規の
場合、重ね合わせパターン情報データ構造に登録する
（ステップ３０８）。ここで図１５（ｂ）のデータ構造
Ｊはセル名でのハッシュのエントリの配列である。既存
かどうかの判定はハッシュでの検索により該当ＦＢセル
のデータ構造Ｋを検索し、それよりリスト化されている
各組み合わせのパターンＬの各組み合わせのパターン番
号Ｍ，Ｎの集合と上記第２で得られたパターン番号の集
合が一致するものがあるかどうかで行える。各組み合わ
せのパターンＬのリスト上に重ね合わせパターンの集合
が一致するものが存在しない場合、このパターン集合を
重ね合わせパターン情報データ構造に登録する。

【００６１】すべてのインスタンスに対して第１から第
３の処理を完了後、図５に示すように重ね合わせパター
ン情報データ構造とパターン番号管理データ構造より機
能セル型レイアウトデータを作成し、さらに階層的回路
接続データを抽出する。また、ＦＢセルに複数パターン
の組み合わせがある時、ＦＢセル名に通し番号（たとえ
ば「ＦＢセル名＿１＿」「ＦＢセル名＿２＿」）を付加
して機能セル型レイアウトデータを作成する。

【００６２】なお、図１６のレイアウト図のように、Ｆ
Ｂセル６０２とＦＢセル６０３は同じＢＡセル、同じ向
き、同じＢＡセル相対座標、同じＢＡセルピッチである
が、ｃｏｌｕｍｎの繰り返し数が異なる。つまり、ＦＢ
セルがチップの下地よりはみ出した場合、アレイ情報と
してＢＡセルの繰り返しのｃｏｌｕｍｎ数、ｒｏｗ数を
記憶しているので、別のパターンとなり、重ね合わせパ
ターン情報データ構造上では同じＦＢセルの別の組み合
わせパターンＬとして扱われる。このため、回路接続検
証の時点でＦＢセル６０３のデータのエラーを検出でき
る。

【００６３】

【発明の効果】以上説明した本発明の構成による第１の
効果は、基本セル型レイアウトデータから階層的な回路
接続データを抽出でき、その結果、セルベースＩＣのよ
うな階層的な回路接続検証が行える。その理由は、基本
セル型レイアウトデータを階層的回路接続検証が行える
機能セル型レイアウトデータにし、回路接続データを抽
出するからである。

【００６４】第２の効果は、基本セル型レイアウトデー
タの階層を展開することなく、階層的な回路接続データ
を抽出でき、その結果、記憶装置への負担を削減でき，
また処理時間も削減できる。その理由は、基本セル型レ
イアウトデータの階層を展開することなく、基本セル型
レイアウトデータに含まれる基本セルをアレイ化し、機
能セル内配線セルとの重ね合わせパターンを作成し、重
ね合わせパターンから機能セル型レイアウトデータを作
成し、作成された機能セル型レイアウトデータから階層
的回路接続データを抽出するからである。

【００６５】第３の効果は、重ね合わせパターン情報を
保持し、重ね合わせパターンの検索を行い、重ね合わせ
パターンの重複をさけていることにある。この結果、記
憶装置への負担を削減できる。その理由は、重ね合わせ
パターンの重複をさけているため、同一パターンとなる
データを複数もたずに回路接続データを抽出する。抽出
された回路接続データは同一の接続データが複数存在し
ないからである。

【００６６】第４の効果は、基本セル、機能セル内配線
セルのセル名および配置情報のみで重ね合わせパターン
の作成、検索をおこなうことにある。この結果、記憶装
置への負担を削減できる。その理由は、各セル内のレイ
アウト図形（アルミ配線やポリシリコン、拡散などの図
形）に関する情報を保持しないからである。

【００６７】第５の効果は、基本セル、機能セル内配線
セルのセル名および配置情報のみで重ね合わせパターン
の検索をおこなうことにある。この結果、処理速度を向
上できる。その理由は、重ね合わせパターンの比較に、
セル名および配置情報のみを利用し、各セル内のレイア
ウト図形情報および接続関係を比較のキーとしないから
である。

【００６８】第６の効果は、同一接続となる回路接続デ
ータは複数抽出しないことにある。この結果、データ出
力装置への負担を削減できる。その理由は、重ね合わせ
パターンの重複をさけ、同一パターンとなるデータを複
数もつことがなく、回路接続データを抽出する。このた
め抽出された回路接続データは同一接続となる回路接続
データが複数抽出されないためである。

【００６９】本発明の効果について、具体的数値を用い
て説明する。例えば、基本セルが４種類（内部セル用に
２種類、電源配線セルに１種類、入出力バッファ用に１
種類）、インスタンス数が１，０００，０００個（１Ｍ
個）、使われているＦＢセルの種類数が内部セル用に１
００種類、入出力バッファ用に１０種類、ＦＢセルは平
均２０トランジスタ（Ｔｒ）、２０ネットで構成されて
いる、チップレベルでのネット数が１Ｍ個のような基本
セル型レイアウトデータがある。ここで、１Ｔｒのデー
タ量を１データ量、１ネットのデータ量を１／４データ
量とし、電源配線セルの基本セルは、図９を参照する
と、内部セルの基本セルの８×２個分の大きさであるも
のとする。また、ＦＢセルは下地に対してすれがなく正
しく配置されいるものとする。

【００７０】従来の手法で抽出される回路規模はチップ
全体で、｛（２０Ｔｒ×１データ量＋２０ネット×１／
４データ量）×１Ｍインスタンス｝＋（１Ｍネット×１
／４データ量）＝２５，２５０，０００データ量とな
る。一方本発明では、内部セルに関して、ＦＢセルは通
常９０度回転がなく、また下地に対するずれもない。Ｆ
Ｂセルに対して内部セルの基本セル２種類と電源配線セ
ルの基本セル１種類を重ね合わせることで、ＦＢセル１
つに対して最大３２個（平均１６個）程度の回路が抽出
される。入出力バッファに関しては、実際の配置では９
０度回転も反転もあるが、下地も９０度回転しているた
め、下地との相対的な配置は２パターン程度しかないの
で、ＦＢセル１つに対して２個程度の回路が抽出され
る。抽出される回路規模は、内部セルに関しては、
｛（２０Ｔｒ×１データ量＋２０ネット×１／４データ
量）×１００種類｝×１６パターン＝４０，０００デー
タ量となる。入出力バッファに関しては、｛（２０Ｔｒ
×１データ量＋２０ネット×１／４データ量）×１０種
類｝×２パターン＝５００データ量となる。抽出される
回路規模はチップ全体で、４０，０００データ量＋５０
０データ量＋（１Ｍネット×１／４データ量）＝２９
０，５００データ量となり、従来の手法に比べて１／８
５程度となる。

【００７１】このため回路接続データの抽出における記
憶装置への負担が削減され、また、処理速度が向上し、
さらにデータ出力装置への負担が削減される。また、抽
出される回路規模が１／８５程度に小さくなるため、こ
の抽出された回路接続データを用いての回路接続検証に
かかる記憶装置への負担を削減でき、また処理速度が向
上する。

【００７２】また、チップ全体の回路規模が増加して
も、ＦＢセルの種類数は用意されたライブラリの数が上
限である。つまり、ある一定数以上は増加しない。ある
一定数以上は１つのＦＢセルの配置個数が増えるだけと
なり、種類数が増えることはない。

【００７３】次に処理時間について、同様のデータを用
いて説明する。例えば、基本セルは４種類で、内部セル
用に２種類の基本セル（図４の基本セル４１、基本セル
４２）が１０００×２０００と１０００×２０００のア
レイで配置、電源配線セルに１種類の基本セル（図４の
基本セル４３）が２５０×１０００のアレイで配置、入
出力バッファ用に１種類の基本セル（図１９の基本セル
２０）が１０００×１のアレイでチップの四方に配置さ
れて、図１９のように構成されている。インスタンス数
が１，０００，０００個（１Ｍ個）（内部セルが０．９
Ｍ個、入出力バッファが０．１Ｍ個）、使われているＦ
Ｂセルの種類数が内部セル用に１００種類、入出力バッ
ファ用に１０種類で構成されている。チップレベルでの
ネット数が１Ｍ個のような基本セル型レイアウトデータ
がある。内部セルの基本セルは１５矩形、入出力バッフ
ァの基本セルは３０矩形、電源配線セルの基本セルは２
０矩形、ＦＢセルは平均４０矩形で構成される。ここ
で、１データの処理（座標計算など）にかかる時間を１
計算量とする。

【００７４】従来の手法で展開処理に要する時間は、内
部セルの基本セルの展開処理で（１０００×２０００×
１５矩形）＋（１０００×２０００×１５矩形）＝６０
Ｍ個の矩形を扱う。各基本セルの原点を求めるためにピ
ッチと繰り返し回数の計算をＸＹ座標の２回行い、矩形
のＸＹ座標計算を矩形の左下Ｘ座標Ｙ座標、右上Ｘ座標
Ｙ座標の４回行う。内部セルの基本セルの展開処理に要
する時間は６０Ｍ矩形×６座標計算×１計算量＝３６０
Ｍ計算量となる。同様に入出力バッファの基本セルの展
開処理は（１０００×１×４方向×３０矩形）×６座標
計算×１計算量＝０．７２Ｍ計算量となる。電源配線セ
ルの基本セルの展開処理は（２５０×１０００×２０矩
形）×６座標計算×１計算量＝３０Ｍ計算量となる。Ｆ
Ｂセルは（１Ｍ×４０矩形）×４座標×１計算量＝１６
０Ｍ計算量となる。従って、チップ全体では、３６０Ｍ
計算量＋０．７２Ｍ計算量＋３０Ｍ計算量＋１６０Ｍ計
算量＋（１Ｍネット×１矩形×４座標×１計算量）＝５
５４．７２Ｍ計算量となる。

【００７５】本発明での重ね合わせパターン作成は、重
ね合わせ処理と、重ね合わせパターンのパターン番号生
成と、重ね合わせパターンの組み合わせの検索と登録と
からなる。まず、内部セルについて、１つのＦＢセルに
対して３種類（内部セルの基本セル２種類と電源配線セ
ルの基本セル１種類）のＢＡセルが重ね合わされ、１つ
のＦＢセルに対して最大３２個程度の重ね合わせパター
ンが作成される。

【００７６】この重ね合わせ処理に要する時間は、ＢＡ
セル相対座標の計算と、切り出し後のアレイ情報の計算
とに要する時間となる。ＢＡセル相対座標の計算は、重
ね合わされるＢＡセル３種類に対してＸ座標とＹ座標の
２つの計算を行うので、０．９Ｍ個×３種類×２座標計
算×１計算量＝５．４Ｍ計算量となる。切り出し後のア
レイ情報の計算は、重ね合わされるＢＡセル３種類に対
してｃｏｌｕｍｎ数とｒｏｗ数の２つの計算を行うの
で、０．９Ｍ個×３種類×２計算×１計算量＝５．４Ｍ
計算量となる。よって、内部セルに関する重ね合わせ処
理に要する時間は、５．４Ｍ計算量＋５．４Ｍ計算量＝
１０．８Ｍ計算量となる。

【００７７】重ね合わせパターンのパターン番号生成に
要する時間は、パターン名のハッシュ値の算出と、同じ
ハッシュ値を持つパターン名の比較（図１５の第２のデ
ータ構造の検索）と、パターン番号の作成とに要する時
間となる。ここで第１のデータ構造は１つのハッシュ値
に対して平均２つのパターン名となるよう十分な大きさ
を持っている。また、パターン名は平均４０文字程度
（ＢＡセル名が６文字、向きが１文字、相対ＸＹ座標が
それぞれ６文字、ＸＹピッチがそれぞれ６文字、ｃｏｌ
ｕｍｎ数が１文字、ｒｏｗ数が１文字、それぞれをつな
ぐ「＿」が７文字の計４０文字）となり、４文字の比較
を１計算量とすると、パターン名の比較は１０計算量を
必要とする。パターン名のハッシュ値の算出は、１つの
ＦＢセルに対して重ね合わせるＢＡセルは３種類あるの
で、０．９Ｍ個×３種類×１計算量＝２．７Ｍ計算量と
なる。同じハッシュ値をもつパターン名の比較は、０．
９Ｍ個×２個×３種類×１０計算量＝５４Ｍ計算量とな
る。パターン番号の作成は、０．９Ｍ個×３種類×１計
算量＝２．７Ｍ計算量となる。よって、内部セルに関す
る重ね合わせパターンのパターン番号生成に要する時間
は、２．７Ｍ計算量＋５４Ｍ計算量＋２．７Ｍ計算量＝
５９．４Ｍ計算量となる。

【００７８】重ね合わせパターンの組み合わせの検索と
登録に要する時間は、ＦＢセル名のハッシュ値の算出
と、重ね合わせパターンの比較とに要する時間となる。
ここで重ね合わせパターンの比較は、１つのＦＢセルに
ついて最大３２個程度のパターンがあり、平均８回行わ
れる。ＦＢセル名のハッシュ値の算出は、０．９Ｍ個×
１計算量＝０．９Ｍ計算量となる。重ね合わせパターン
の比較は、０．９Ｍ個×３種類×８比較回数×１計算量
＝２１．６Ｍ計算量となる。よって、内部セルに関する
重ね合わせパターンの組み合わせの検索と登録に要する
時間は、０．９Ｍ計算量＋２１．６Ｍ計算量＝２２．５
Ｍ計算量となる。

【００７９】よって、内部セルに関する重ね合わせパタ
ーン作成に要する時間は、１０．８Ｍ計算量＋５９．４
Ｍ計算量＋２２．５Ｍ計算量＝９２．７Ｍ計算量とな
る。

【００８０】同様に入出力バッファについて、１つのＦ
Ｂセルに対して１種類（入出力バッファの基本セル１種
類）のＢＡセルが重ね合わされ、１つのＦＢセルに対し
て最大２個程度の重ね合わせパターンが作成される。

【００８１】重ね合わせ処理に要する時間は、（０．１
Ｍ個×１種類×２座標計算×１計算量）＋（０．１Ｍ個
×１種類×２計算×１計算量）＝０．４Ｍ計算量とな
る。重ね合わせパターンのパターン番号生成に要する時
間は、（０．１Ｍ個×１種類×１計算量）＋（０．１Ｍ
個×２個×１種類×１０計算量）＋（０．１Ｍ個×１種
類×１計算量）＝２．２Ｍ計算量となる。

【００８２】重ね合わせパターンの組み合わせの検索と
登録に要する時間は、（０．１Ｍ個×１計算量）＋
（０．１Ｍ個×１種類×１比較回数×１計算量）＝０．
２Ｍ計算量となる。よって、入出力バッファに関する重
ね合わせパターン作成に要する時間は、０．４Ｍ計算量
＋２．２Ｍ計算量＋０．２Ｍ計算量＝２．８Ｍ計算量と
なる。チップ全体では、９２．７Ｍ計算量＋２．８Ｍ計
算量＝９５．５Ｍ計算量となり、回路接続データの抽出
に用いるレイアウトデータの作成までに要する処理時間
は、従来の手法の展開処理に比べて、本発明の重ね合わ
せパターンの作成処理は１／６程度で済む。

【００８３】さらに、回路接続データの抽出、および回
路接続検証に要する処理時間は、処理する回路規模に比
例する。抽出される回路規模が従来に比べて１／８５程
度となるので、処理時間も１／８５程度となり、検証全
体として大幅に処理速度は向上できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を説明するための階層的回
路接続データ抽出処理を示したブロック図。

【図２】図１における処理フローを実行する情報処理シ
ステムのブロック図。

【図３】本実施形態のマスタチップレイアウトデータ
（下地）、基本セル、電源配線セルのレイアウトイメー
ジを示したレイアウト図。

【図４】図３をアレイ化したレイアウトイメージを示し
たレイアウト図。

【図５】図１の実施形態を説明する階層的回路接続デー
タ抽出処理を示したフロー図。

【図６】図５の処理における基本セル型レイアウトデー
タ、機能セル型レイアウトデータそれぞれのレイアウト
データの階層構造を示したツリー図。

【図７】図６におけるＢＡセル情報のアレイ情報につい
て説明するツリー図。

【図８】図６におけるＦＢセルを原点に配置した際の切
り出したＢＡセルのアレイ開始座標について説明する座
標図。

【図９】本発明の第２の実施形態を説明するための階層
的回路接続データ抽出処理を示したフロー図。

【図１０】本発明の第３の実施形態を説明するための階
層的回路接続データ抽出処理を示したフロー図。

【図１１】本発明の第４の実施形態を説明するための階
層的回路接続データ抽出処理を示したフロー図。

【図１２】本実施形態の未使用・不要素子の削除処理に
ついて説明する配置図。

【図１３】本実施形態の基本セルと機能セル内配線セル
の重ね合わせイメージを示す配置図。

【図１４】本実施形態のＦＢセル配置情報のデータ構造
とＢＡセル情報のデータ構造について説明するツリー
図。

【図１５】本実施形態の重ね合わせパターン情報のデー
タ構造を説明するツリー図。

【図１６】図６におけるＢＡセル情報のアレイ情報を説
明するレイアウト図。

【図１７】従来の基本セル、機能セル内配線セル、機能
セルのレイアウトイメージを示したレイアウト図。

【図１８】図１７のＦＢセル配置情報、ＢＡセル情報、
重ね合わせパターン情報について説明するツリー図。

【図１９】ゲートアレイのマスタチップレイアウトデー
タを示したレイアウト図。

【図２０】各セルの配置方向を示したレイアウト図。

【図２１】従来技術を説明する回路接続データ抽出処理
の一例を示したブロック図。

【図２２】従来技術を説明する回路接続データ抽出処理
の他例を示したブロック図。

【符号の説明】

１１ データ入力装置 １２ データ処理装置 １３ データ出力装置 １４ 記憶装置 ２０ 基本セル ２１，２２ 基本素子 ２３ 機能セル内配線セル ２４ 配線部 ２５ 機能セル ２６ 配線セル ２７ 電源配線セル ２８ トップセル配線データ ２９ トップセル ３０ マスタチップレイアウト ３１，３２ 入出力バッファの基本セル ３４ チップ電源配線 ４０ アレイ化チップレイアウト ４１，４２ アレイ化基本セルの基本単位 ４３ アレイ化電源配線セルの基本単位 ５１〜５８ セルの向き １０１ 基本セル型レイアウトデータ １０３ ＦＢセル配置情報 １０４ ＢＡセル情報 １０５ 重ね合わせパターン情報 １０６ 機能セル型レイアウトデータ １０７ 階層的回路接続データ ２０１ ＦＢセル配置情報の作成処理 ２０２ 基本セルのアレイ化処理 ２０３ ＦＢセルとＢＡセルの重ね合わせ処理 ２０４ 重ね合わせパターンの検索処理 ２０５ 階層的レイアウトデータの作成処理 ２０６ 回路接続データの抽出処理 ３０２〜３０８ 処理ステップ ４０１ フラットなレイアウトデータ ４０２，４１３ フラットな回路接続データ ４１１ 階層的なレイアウトパターンデータ ４１２ フラットなレイアウトパターンデータ ４１４ 階層的な回路接続データ ４１５ 規準層図形データ ５０１，５０２，５１１〜５１６ 処理

Claims (8)

【特許請求の範囲】
1. 【請求項１】 階層構造を有する電子回路のレイアウト
   データから基本セルをアレイ化する処理と、機能セル内
   配線セルとアレイ化された基本セルとを重ね合わせる処
   理と、重ね合わせたパターンがすでに存在するか否かを
   判別する検索処理と、重ね合わせたパターン情報から階
   層的なレイアウトデータを作成する処理と、作成された
   階層的レイアウトデータから階層的回路接続データを抽
   出する処理とからなることを特徴とする階層的回路接続
   データ抽出方法。
2. 【請求項２】 電子回路のレイアウトデータから機能セ
   ル内配線セル配置情報を作成し、前記機能セル内配線セ
   ル配置情報から全てのインスタンスを順次取り出し、こ
   れらインスタンスの配置情報から前記機能セル内配線セ
   ルと前記アレイ化された基本セルとを重ね合わせ、この
   重ね合せ情報が全て登録されていることを確認した後、
   前記重ね合わせたパターン情報から階層的なレイアウト
   データを作成する請求項１記載の階層的回路接続データ
   抽出方法。
3. 【請求項３】 電子回路のレイアウトデータから機能セ
   ル内配線セル配置情報を作成し、前記機能セル内配線セ
   ル配置情報から全てのインスタンスを順次取り出し、こ
   れらインスタンスの配置情報から前記機能セル内配線セ
   ルと前記アレイ化された基本セルとを重ね合わせ、この
   重ね合せ情報が登録された後、前記重ね合わせたパター
   ン情報から階層的なレイアウトデータを作成し、その階
   層的なレイアウトデータを抽出し、前記機能セル内配線
   セル配置情報の全てのインスタンスがなくなるまで実行
   する請求項１記載の階層的回路接続データ抽出方法。
4. 【請求項４】 前記重ね合せ情報が登録された後、前記
   重ね合わせたパターン情報から階層的なレイアウトデー
   タを作成し、その階層的なレイアウトデータを抽出する
   処理を並列的に実行する請求項３記載の階層的回路接続
   データ抽出方法。
5. 【請求項５】 電子回路のレイアウトデータから機能セ
   ル内配線セル配置情報を作成し、前記機能セル内配線セ
   ル配置情報から全てのインスタンスを順次取り出し、こ
   れらインスタンスの配置情報から前記機能セル内配線セ
   ルと前記アレイ化された基本セルとを重ね合わせ、この
   重ね合せ情報が登録された後、前記重ね合わせたパター
   ン情報から階層的なレイアウトデータを作成し、前記機
   能セル内配線セル配置情報の全てのインスタンスがなく
   なるまで実行し、そのインスタンスがなくなった時、前
   記階層的レイアウトデータから階層的回路接続データを
   抽出する請求項１記載の階層的回路接続データ抽出方
   法。
6. 【請求項６】 電子回路がゲートアレイである請求項１
   乃至５記載の階層的回路接続データ抽出方法。
7. 【請求項７】 階層構造を有する電子回路のレイアウト
   データから基本セルをアレイ化する処理と、機能セル内
   配線セルとアレイ化された基本セルとを重ね合わせる処
   理と、重ね合わせたパターンがすでに存在するか否かを
   判別する検索処理と、重ね合わせたパターン情報から階
   層的なレイアウトデータを作成する処理と、作成された
   階層的レイアウトデータから階層的回路接続データを抽
   出する処理とを実行させるためのプログラムを記録した
   記録媒体。
8. 【請求項８】 請求項２乃至６記載の階層的回路接続デ
   ータ抽出処理を実行させるためのプログラムを記録した
   記録媒体。