JP2803630B2 - 図形処理方法および装置 - Google Patents

図形処理方法および装置

Info

Publication number
JP2803630B2
JP2803630B2 JP8100221A JP10022196A JP2803630B2 JP 2803630 B2 JP2803630 B2 JP 2803630B2 JP 8100221 A JP8100221 A JP 8100221A JP 10022196 A JP10022196 A JP 10022196A JP 2803630 B2 JP2803630 B2 JP 2803630B2
Authority
JP
Japan
Prior art keywords
array
graphic
data
grid
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8100221A
Other languages
English (en)
Other versions
JPH09289252A (ja
Inventor
剛 浜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8100221A priority Critical patent/JP2803630B2/ja
Priority to US08/844,633 priority patent/US5838335A/en
Publication of JPH09289252A publication Critical patent/JPH09289252A/ja
Application granted granted Critical
Publication of JP2803630B2 publication Critical patent/JP2803630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配列図形の処理方法
および図形処理装置に関し、特に集積回路のレイアウト
図形データ等の図形処理方法および図形処理装置に関す
る。
【0002】
【従来の技術】集積回路の設計データの中で特にレイア
ウトデータは、多数の多角形を組み合わせた図形データ
の集まりとして表現されている。一般的なレイアウトデ
ータの台形数は数千万個といった大量なもので、その計
算機処理には多くの時間と計算機資源が必要となる。こ
の様な集積回路のレイアウトデータにおいて、デザイン
ルールチェック、マスク作成用データ変換、接続情報抽
出等を行う場合、論理和、論理積、否定論理和、否定論
理積処理、およびオーバーサイズ、アンダーサイズ処理
等の図形処理が必須となる。特に集積回路の内でもDR
AM等のメモリ品種におけるレイアウトデータに対して
図形処理を行う際は規則的にくり返し配置された図形群
がレイアウトデータ中多くの割合を占めるため、結果的
に、くり返し配置された図形群の処理の高速化が重要と
なってくる。ここでいう規則的にくり返し配置された図
形群とは、基本単位となる幾つかの多角形データ(以後
単位図形と呼ぶ)を、縦横にそれぞれ等しい間隔で碁盤
目状に配置したもので、これを規則的配列図形データと
呼ぶ。図3(1)に示すように、規則的配列図形N1デ
ータは、単位図形N2と配置行数N3と配置列数N4と
配置位置を決定する配列格子N5とで決定される。ここ
で、配列格子とは、格子原点N6と格子幅N7で決定さ
れるものである。
【0003】図9は従来の規則的配列図形データの図形
処理装置のブロック図である。
【0004】従来の図形処理装置は、配列図形データを
記憶する記憶装置1’と、配列図形データを記憶装置1
に読み込む入力装置2と、図形処理など配列図形データ
のデータ処理を行うデータ処理装置3’と、図形処理の
結果を出力する出力装置4とから構成される。
【0005】記憶装置1は、入力された規則的配列デー
タを記憶する配列図形データ記憶部11と、入力配列図
形データに展開処理を行った結果出力される展開図形デ
ータを記憶する展開図形データ記憶部13とから構成さ
れる。データ処理装置3’は、配列図形データを配列図
形データ記憶部11から読み込み、配列を独立した図形
データに展開する展開処理手段34と、展開処理手段3
4により出力された展開図形データに種々の図形処理を
行う図形処理手段35とから構成される。
【0006】次に、格子原点が異なっている2つの規則
的配列図形データの論理和の図形処理を説明する。ま
ず、入力データとして図3(2),(3)に示すような
格子幅と配列行列数が互いに等しい2つの規則的配列図
形データ、配列A1および配列B1を考える。配列A
1、B1はそれぞれ単位図形A2、B2と、格子原点A
3、B3と、等しい格子幅D1と、等しい配列行数X1
と、等しい配列列数Y1とで構成される。ここで、配列
A1と配列B1が図11(1)の配列AB1のように格
子原点A3とB3が重なるよう配置されていた場合、す
なわち共通の配列格子上に配置されている場合には単位
図形同士の図形演算だけで図形処理を終えることがで
き、配列の展開処理は必要ではない。具体的には単位図
形A2とB2を図形処理し、その結果の図形C2を単位
図形とし、配列格子、配列行列数は、配列A1、B1と
等しい新たな配列図形データC1を求めることで(図1
1(2))、配列A1と配列B1の図形処理をすること
ができる。
【0007】しかし、DRAM等の集積回路の実際のレ
イアウトデータでは配列図形データは格子原点が重なっ
て配置されているものばかりではなく、図12(1)の
配列AB2のように異なった格子原点を持つ配列格子上
に配置されているデータも多くの割合を占めている。ま
た、入力する配列図形データの個数も3個以上である場
合が多く、複数個の重なりを処理する必要性がある。
【0008】このような入力データの従来技術での処理
例として、図12(1)の配列AB2を入力しその論理
和の図形処理を行う場合の説明を図9のブロック図、図
10のフローチャート、図3および図12の動作説明図
をもとに説明する。まず、入力装置2により配列A1、
配列B1の構成要素である単位図形A2およびB2、格
子原点A3およびB3、格子幅D1、配列行数X1、配
列列数Y1の値を記憶装置1’の配列図形データ記憶部
11に記憶させる(ステップ51)。配列A1と配列B
1の重なっている領域を配列図形データで表現するため
には、配列A1と配列B1を共通の配列格子上で表現す
る必要がある。従来技術では複数の配列図形を共通の配
列格子を持つ配列図形に変換する手法が無かったため、
配列A1と配列B1の重なっている領域を配列図形デー
タで処理することが不可能であった。したがって、デー
タ処理装置3’の配列図形展開処理手段31で、単位図
形の配列として表現されている配列A1、B1を独立し
た図形群に展開配置する処理を行う。具体的に配列A1
の展開処理を説明すると、まず、格子原点A3に単位図
形A2を配置する。次に、格子幅D1だけ右に移動した
座標に単位図形A2を配置する。この配置作業を配列行
数X1回繰り返した後、格子原点から配列幅D1だけ上
に移動した座標に単位図形A2を配置する。次に、今配
置した座標から配列幅D1だけ右に移動した座標に単位
図形A2を配置する。このように配列行数回、横に単位
図形を配置し、配列列数回その作業を繰り返すことによ
って、規則的配列図形の展開処理を行うことができる。
配列B1も配列A1と同様に展開処理を行う。配列図形
展開処理32の結果、図12(2)に示すように配列A
1は図形データ群A4に、配列B1は図形データ群B4
に変換され、それぞれ記憶装置1’の展開図形データ記
憶部13に記憶される(ステップ52)。ここで、図形
演算処理手段35で展開図形データ記憶部13から図形
データ群A4、B4の個々の図形を読み込み、それぞれ
に対して図形データ群AB2のような重なりを考え、論
理和図形演算を行う(ステップ53)。最後に、図形演
算の結果である図形データ群C3(図12(3))を出
力装置4に出力する(ステップ54)。
【0009】
【発明が解決しようとする課題】上述した従来技術は下
記のような問題点がある。 (1)異なった配列格子を持つ複数の配列図形データを
入力した際に配列の展開処理が必要となる。その理由
は、入力される配列図形データが複数個であり、かつ異
なった配列格子上にあるため、それらの重なった領域で
くり返しの単位となる図形を確定することができないた
めである。また、実際の図形処理は図形処理の出力に対
して更に別の配列図形データと図形処理を行うといった
形で処理がくり返し行われるので、入力配列図形データ
の配列格子が互いに異なる場合がほとんどである。この
ことにより従来技術では配列を展開して図形処理するし
かなかった。 (2)くり返し図形処理を行う際に一度配列が展開され
ると、後の処理でも展開処理が必要となる。その理由
は、一度配列格子の異なる図形処理を行ったら、その出
力図形は展開され、配列格子等の配列情報は失われるた
めである。また、その出力図形にさらにくり返し図形処
理を行う場合は、配列として処理できないので入力配列
図形データも展開処理することになってしまう。 (3)複数の配列図形データ同志の図形処理は時間がか
かる。その理由は、入力配列図形データが複数である場
合は展開処理が必要となり、展開処理によって図形数が
大量となり、図形処理件数が増大してしまうためであ
る。 (4)複数の配列図形データ同志の図形処理は使用メモ
リ量が増大してしまう。その理由は入力配列図形データ
が複数である場合は展開処理が必要となり、展開処理に
よって図形データのデータ量は100倍強に増大してし
まうためである。
【0010】本発明の目的は、配列を展開することなく
図形処理を行え、図形処理を高速に行え、記憶容量を削
減できる図形データ処理方法および装置を提供すること
にある。
【0011】
【課題を解決するための手段】本発明の図形処理方法
は、異なる格子原点を基準に同一の格子幅で所定の図形
を配列した第1、第2、・・・、第n(n≧2)の配列
図形データを入力する段階と、前記第1〜第nの配列を
合成した規則的配列図形である共通配列の格子原点を決
定し、格子幅を第1〜第nの配列の格子幅と等しい値に
決定する段階と、前記第1〜第nの単位図形を前記共通
配列の格子線で分割し、新たな配列図形データを決定す
る段階と、前記共通配列の第1〜第nの配列が重なって
いる領域を図形処理対象領域と決定する段階と、前記図
形処理対象領域の、いずれかの隈部の格子枠内で前記の
決定された配列図形データの論理和処理を行い、前記共
通配列の単位図形を求める段階と、図形処理対象部分外
の、決定された配列図形データと、前記共通配列の単位
図形を出力する段階を有する。
【0012】また、本発明の図形処理装置は、異なる格
子原点を基準に同一の格子幅で所定の図形を配列した
1、第2、・・・、第n(n≧2)の配列図形データを
入力する入力装置と、前記配列図形データを記憶する配
列図形データ記憶部と、前記配列図形データ記憶部から
第1〜第nの配列の配列幅を読み込み、これらの配列幅
が等しいことを確認する配列情報分析手段と、前記第1
〜第nの配列を合成した規則的配列図形である共通配列
の格子原点を決定し、格子幅を第1〜第nの配列の格子
幅と等しい値に決定し、前記第1〜第nの単位図形を前
記共通配列の格子線で分割し、新たな配列図形データを
決定する配列図形変換手段と、前記共通配列の第1〜第
nの配列が重なっている領域を図形処理対象領域と決定
し、前記図形処理対象領域の、いずれかの隈部の格子枠
内で前記の決定された配列図形データの論理和処理を行
い、前記共通配列の単位図形を求める図形演算処理手段
を含むデータ処理装置と、図形処理対象部分外の、決定
された配列図形データと、前記共通配列の単位図形を出
力する出力装置を有する。
【0013】入力配列図形データ同士で配列格子の格子
幅が等しいかどうかを配列情報分析手段で調べる。格子
幅が等しい場合、それら入力配列図形データは共通の配
列格子上の配列データに変換が可能であることが判断で
きるので、共通の配列図形データの単位図形データを入
力配列図形データの基本図形から作成する処理を配列図
形変換手段で行なう。
【0014】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
【0015】図1は本発明の一実施形態の図形処理装置
を示すブロック図である。
【0016】本実施形態の図形処理装置は、図形データ
を記憶する記憶装置1と、与えられた配列図形データを
読み込む入力装置2と、入力され記憶装置1に記憶され
た配列図形データに図形処理を行うデータ処理装置3
と、処理結果を出力する出力装置4とから構成される。
記憶装置1は、入力配列図形データを記憶する配列図形
データ記憶部11と、データ処理の結果、合成された配
列図形データを記憶する変換配列図形データ記憶部12
とから構成される。データ処理装置3は、配列情報分析
手段33と、配列図形変換手段32と、図形演算処理手
段33とから構成される。
【0017】次に、第1の例として格子原点が異なる二
つの規則的配列図形データを入力し、その論理和の図形
処理を行う場合を説明する。まず、入力データは従来技
術と同様に図3(2),(3)にある配列A1と配列B
1とし、図12(1)にある配列AB2のように配列格
子の格子原点が異なる形で入力されるものとする。ここ
で、配列A1と配列B1は、格子幅D1、配列行数X
1、配列列数Y1が互いに等しい関係にあるが、格子原
点A3、B3および単位図形A2、B2が異なってい
る。次に、本例の処理の流れを図1のブロック図と図
3、図4および図5の動作説明図を参照しながら、図2
のフローチャートに従い説明する。まず、入力装置2に
より配列A1、配列B1の単位図形A2、B2と、格子
原点A3、B3と、格子幅D1と、配列行数X1と、配
列列数Y1の値を記憶装置1の配列図形データ記憶部1
1に記憶させる。次に、データ処理装置3の配列情報分
析手段31で配列図形データ記憶部11から、配列A
1、配列B1の配列幅D1を読み込む(ステップ4
1)。次に、配列幅D1の値が配列A1とB1で等しい
かどうか判断する(ステップ42)。入力配列の格子幅
の値が異なっている場合には、本図形処理装置は使用で
きず、従来の処理装置で図形処理を行う必要がある。配
列A1およびB1の格子幅が等しい場合、次に配列図形
変換手段32で処理を行う。まず、配列A1、配列B1
が図12(1)の配列AB2のように重なって配置され
ているとする。このとき、配列A1、配列B1を合成し
た規則的配列図形である配列を配列C4とする。配列C
4は、図4(1)にあるように、格子原点C5と格子幅
D2とで構成されるものとする。まず、配列格子の格子
原点C5を任意の点、例えば原点(0,0)に決定す
る。配列C4の格子幅D2を格子幅D1と等しい値に決
定する。この時点で決定される配列C4の格子線で配列
A1の単位図形A2を分割し、新たな配列図形データA
5とA6(図4(1))を決定する。同様に、配列B1
の単位図形B2も配列格子C1の格子線で分割し、新た
な配列図形データB5とB6(図4(1))を決定する
(ステップ44)。この時点で共通の配列格子C4上に
配置された配列図形データA5、A6、B5、B6が決
定される。これらの配列は配列格子が同一のもの(格子
原点が一致している)なので図形処理は配列を展開する
ことなく行うことが可能となる。次に、本例では配列A
1と配列B1の論理和を計算するので、図4(2)に示
すように配列AB2を配列A1とB1が重なっている領
域E1と重なっていない領域E2に分類し、領域E1に
対してのみ図形処理を行う(ステップ45)。まず、単
位図形を求めるために領域E1の内、左下の格子枠E3
内で図形処理を行う。図4(2)の図形A7と図形B7
の論理和の図形処理の結果、図5(1)のように、図形
F1が決定される。ここで、図5(2)にあるように、
図形F1を単位図形とする配列図形データF2が決定さ
れ、領域E1の図形処理が決定する(ステップ46)。
残りの領域E2は図形処理対象外であるので図形処理は
行わない。結果的に領域E2は、図5(2)に示すよう
に、配列図形データA8と配列図形データA9と配列図
形データB8と配列図形データB9の4つの配列で表現
される(ステップ47)。以上、配列図形変換手段32
の処理により、共通の配列格子C4上の配列図形データ
A5、B5、A8、A9、B8、B9、F2が求まる。
そして、それぞれの値を記憶装置1の変換配列図形デー
タ記憶部12に記憶する。最後に、変換配列図形データ
記憶部12に記憶された図形処理結果である配列図形デ
ータを出力装置4に出力する(ステップ48)。
【0018】第2の例として図6にある3つの配列図形
データG1とH1およびI1が図7の配列図形データJ
1のように配置入力された際の論理和図形処理について
説明する。まず、入力データである三つの配列図形デー
タG1、H1、I1は等しい格子幅D3、等しい配列行
数X3、配列列数Y3を持つものとする。図6にあるよ
うに配列データG1は単位図形G2、格子原点G3を持
ち、同様に配列データH1は単位図形H2および格子原
点H3を持ち、配列データI1は単位図形I2および格
子原点I3を持つ。図7と図8の動作説明図と図2のフ
ローチャートをもとに処理の流れを説明する。まず、入
力データである配列図形データG1とH1とI1を入力
する(ステップ41)。3つの配列図形データG1,H
1,I1の配列格子幅の値はD3で等しいので本発明が
適用できることが判定される(ステップ42)。次に、
配列図形データJ1に対し、配列K1を考える(図7
(2))。このとき配列K1は格子原点K2および格子
幅D3より構成される。この配列K1の格子線で単位図
形G2、I2を分割し、それぞれを単位図形とする配列
図形データG4とG5およびI4とI5(図7(2))
を決定する(ステップ44)。ここで、配列図形データ
J1を配列に重なりのある領域L1と重なりの無い領域
L2とに分け(図8(1))、領域L1に対して図形処
理を行う(ステップ45)。領域L1は格子幅D3でく
り返し配置された図形によって成り立っているので、格
子1つ分の図形処理を行い、その出力図形を単位図形と
する配列をもとめることで領域L1の図形処理を決定す
ることが可能となる。ここで、領域L3を考え、領域L
3に含まれている図形の論理和図形処理を行う(ステッ
プ46)。図形処理の結果、論理和図形演算の出力図形
を単位図形とし、配列K1で構成される配列図形データ
M1(図8(2))が決定される。また、領域L2も配
列図形データで表すため、配列図形データI4、I6お
よびI7と配列図形データH4、H5および配列図形デ
ータG6とG7(図8(2))に分割して表される(ス
テップ47)。以上の処理によって入力配列図形データ
G1、H1、I1の論理和図形処理の結果出力である、
配列図形データG4とG6とG7とH4とH5とI4と
I6とI7とM1が決定された。
【0019】
【発明の効果】以上説明したように本発明は下記のよう
な効果がある。 (1)配列を展開することなく図形処理を行える。その
理由は、異なった位置に幾重にも重なった配列図形デー
タも格子幅が互いに等しいのであれば、共通の格子で強
制的に分割することによって規則性を作ることができ、
その結果、配列図形データとして処理できるようになる
ためである。 (2)図形処理をくり返し行う場合も配列図形データを
使って処理できる。その理由は、本発明の配列図形デー
タの変換処理により、図形処理の入力配列図形データ
も、出力配列図形データも共通の配列格子上に配置され
ているので、図形処理をくり返し行っても常に配列図形
データとして処理することが可能なためである。 (3)図形処理に必要となる処理時間、記憶容量が削減
できる。その理由は、図形処理を行う際に、配列図形デ
ータを展開することなく処理できるためである。配列図
形データは展開処理によってデータ量が大幅に増大す
る。また、図形数の増大により処理件数の増加を生む。
例えば、レイアウトデータは多くの大規模な配列図形デ
ータを含み、DRC等の処理を行う際、図形処理は複数
回くり返し行うので、大容量のDRAM等の設計データ
においては従来に比べて約100分の1程度に使用記憶
容量および実行時間を削減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の図形処理装置の構成を示
すブロック図である。
【図2】図1の図形処理装置の動作を示すフローチャー
トである。
【図3】図1の図形処理装置の入力データの一例を示す
図である。
【図4】配列A1と配列B1が配列AB2のように重な
って配置されている状態を示す図(図4(1))と、配
列AB2を配列A1とB1が重なっている領域E1と重
なっていない領域に分類した状態を示す図(図4
(2))である。
【図5】図4(2)の図形A7とB7の論理和の処理の
結果決定される図形F1を示す図(図5(1))と、図
形F1を単位図形とする配列図形データF2を示す図
(図5(2))である。
【図6】図1の図形処理装置の入力データの他の例を示
す図である。
【図7】図6の配列図形データG1,H1,I1が重な
って配列されている配列図形データJ1を示す図(図7
(1))と、配列図形データJ1に対する配列格子K1
を示す図(図7(2))である。
【図8】図7の配列図形データJ1を配列に重なりのあ
る領域L1と重なりの無い領域L2とに分けた状態を示
す図(図8(1))と、領域L3に含まれている図形の
論理和処理の結果、得られる配列図形データM1を示す
図(図8(2))である。
【図9】図形処理装置の従来例の構成を示すブロック図
である。
【図10】図9の図形処理装置の動作を示すフローチャ
ートである。
【図11】配列A1とB1が格子原点A3とB3が重な
るように配置された配列AB1を示す図(図11
(1))と、単位図形A2とB2を図形処理し、その結
果得られた図形C2を単位図形とする配列図形データC
1を示す図(図11(2))である。
【図12】配列A1とB1が格子原点が異なって配列さ
れた配列AB2を示す図(図12(1))と、配列A
1,B1の展開処理の結果得られる図形データ群A4,
B4を示す図(図12(2))と、図形データ群A4と
B4の論理和図形演算の結果得られる図形データ群C3
を示す図(図12(3))である。
【符号の説明】
1 記憶装置 2 入力装置 3 データ処理装置 4 出力装置 11 配列図形データ記憶部 12 変換配列図形データ記憶部 13 展開図形データ記憶部 31 配列情報分析手段 32 配列図形変換手段 33 図形演算処理手段 34 配列図形データ展開処理手段 35 図形演算処理手段 41〜48,51〜54 ステップ N1,A1,A5,A6,A8,A9,B1,B5,B
6,B8,B9,AB1,AB2,AB3,C1,F
2,G1,H1,I1,J1,G4,G5,G6,G
7,H3,H4,H5,I4,I5,I6,I7,M1
配列図形データ N2,A2,A7,B2,B7,F1,G2,H2,I
2 配列単位図形 N6,A3,B3,C3,G3,H3,I3,K2
配列格子原点 N7,D1,D2,D3 配列格子幅 N3,X1,X2,X3 配列行数 N4,Y1,Y2,Y3 配列列数 E1,E2,E3,L1,L2,L3 配列領域 A4,B4,C3 図形群 N5,K1 配列格子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 異なる格子原点を基準に同一の格子幅で
    所定の図形を配列した第1、第2、・・・、第n(n≧
    2)の配列図形データを入力する段階と、 前記第1〜第nの配列を合成した規則的配列図形である
    共通配列の格子原点を決定し、格子幅を第1〜第nの配
    列の格子幅と等しい値に決定する段階と、 前記第1〜第nの単位図形を前記共通配列の格子線で分
    割し、新たな配列図形データを決定する段階と、 前記共通配列の第1〜第nの配列が重なっている領域を
    図形処理対象領域と決定する段階と、 前記図形処理対象領域の、いずれかの隈部の格子枠内で
    前記の決定された配列図形データの論理和処理を行い、
    前記共通配列の単位図形を求める段階と、 図形処理対象部分外の、決定された配列図形データと、
    前記共通配列の単位図形を出力する段階を有する図形処
    理方法。
  2. 【請求項2】 異なる格子原点を基準に同一の格子幅で
    所定の図形を配列した第1、第2、・・・、第n(n≧
    2)の配列図形データを入力する入力装置と、 前記配
    列図形データを記憶する配列図形データ記憶部と、 前記配列図形データ記憶部から第1〜第nの配列の配列
    幅を読み込み、これらの配列幅が等しいことを確認する
    配列情報分析手段と、前記第1〜第nの配列を合成した
    規則的配列図形である共通配列の格子原点を決定し、格
    子幅を第1〜第nの配列の格子幅と等しい値に決定し、
    前記第1〜第nの単位図形を前記共通配列の格子線で分
    割し、新たな配列図形データを決定する配列図形変換手
    段と、前記共通配列の第1〜第nの配列が重なっている
    領域を図形処理対象領域と決定し、前記図形処理対象領
    域の、いずれかの隈部の格子枠内で前記の決定された配
    列図形データの論理和処理を行い、前記共通配列の単位
    図形を求める図形演算処理手段を含むデータ処理装置
    と、 図形処理対象部分外の、決定された配列図形データと、
    前記共通配列の単位図形を出力する出力装置を有する図
    形処理装置。
JP8100221A 1996-04-22 1996-04-22 図形処理方法および装置 Expired - Fee Related JP2803630B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8100221A JP2803630B2 (ja) 1996-04-22 1996-04-22 図形処理方法および装置
US08/844,633 US5838335A (en) 1996-04-22 1997-04-21 Graphic data processing method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8100221A JP2803630B2 (ja) 1996-04-22 1996-04-22 図形処理方法および装置

Publications (2)

Publication Number Publication Date
JPH09289252A JPH09289252A (ja) 1997-11-04
JP2803630B2 true JP2803630B2 (ja) 1998-09-24

Family

ID=14268251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8100221A Expired - Fee Related JP2803630B2 (ja) 1996-04-22 1996-04-22 図形処理方法および装置

Country Status (2)

Country Link
US (1) US5838335A (ja)
JP (1) JP2803630B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964995B2 (ja) 1997-06-09 1999-10-18 日本電気株式会社 図形処理装置
US6735749B2 (en) 2002-03-21 2004-05-11 Sun Microsystems, Inc. (Design rule check)/(electrical rule check) algorithms using a system resolution
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
KR101015412B1 (ko) * 2003-01-17 2011-02-22 톰슨 라이센싱 비디오 신호를 생성하는 방법 및 전자장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666733B2 (ja) 1994-08-23 1997-10-22 日本電気株式会社 高速図形処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206628A (en) * 1989-11-17 1993-04-27 Digital Equipment Corporation Method and apparatus for drawing lines in a graphics system
EP0430501B1 (en) * 1989-11-17 1999-02-03 Digital Equipment Corporation System and method for drawing antialiased polygons
JPH05206275A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd 露光データ作成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666733B2 (ja) 1994-08-23 1997-10-22 日本電気株式会社 高速図形処理装置

Also Published As

Publication number Publication date
US5838335A (en) 1998-11-17
JPH09289252A (ja) 1997-11-04

Similar Documents

Publication Publication Date Title
US6178541B1 (en) PLD/ASIC hybrid integrated circuit
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
JP3999301B2 (ja) 露光データ作成方法
JP2803630B2 (ja) 図形処理方法および装置
JP2000260879A (ja) レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体
JPH06162139A (ja) レイアウト検証システム
US6189129B1 (en) Figure operation of layout for high speed processing
JPH07334532A (ja) 配線容量値抽出装置
JPH07287051A (ja) 論理シミュレータ用入力データ作成装置
US7082589B2 (en) Method of generating a schematic driven layout for a hierarchical integrated circuit design
JP2856141B2 (ja) 遅延情報処理方法及び遅延情報処理装置
US5841157A (en) Semiconductor integrated circuit including a high density cell
JP2666733B2 (ja) 高速図形処理装置
JP2961970B2 (ja) 論理シミュレータ
JP2557856B2 (ja) Cadシステム
JP3150091B2 (ja) 階層的回路接続データ抽出方法およびそのプログラムを記録した記録媒体
JPH09167170A (ja) 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム
CN118613801A (zh) 将逻辑网表转换为分层寄生网表
JPH05289312A (ja) 半導体集積回路のマスクパターン処理方法および処理装置
KR20240140901A (ko) 논리적 네트리스트의 계층적 기생 네트리스트로의 변환
JPH096826A (ja) 半導体集積回路の設計方法
JP2002251424A (ja) レイアウト設計方法、装置、プログラム及び記録媒体
US20060285739A1 (en) Evaluation pattern generating method and computer program product
JP3129297B2 (ja) 半導体装置の回路設計方法及びそのプログラムを記憶した記憶媒体
JP2002208638A (ja) 情報処理方法およびシステム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees