JPH10270990A - スイッチング素子駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】出力回路に設けた一対のスイッチング素子のオ
ン期間にデッドタイムを設定せずに同時オンを防止した
スイッチング素子駆動回路を提供する。 【解決手段】制御用電源の負極側のトランジスタＱ₂ の
オンを指示する２値の制御信号を制御信号発生回路１か
ら受けるとオンになるトランジスタＱ₁₁を備える。トラ
ンジスタＱ₁₁のコレクタ−エミッタ間は制御用電源の正
極側のトランジスタＱ₁ のベースの残留電荷を引き抜く
経路を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
駆動回路に関するものである。

【０００２】

【従来の技術】従来より、制御信号に基づいて制御用ス
イッチング素子を駆動する駆動回路として、一対のスイ
ッチング素子の直列回路を出力回路に備えるものが多く
用いられている。この種の駆動回路は、制御信号の直流
レベルを変更することができるから、たとえばブリッジ
形のインバータ回路のように制御用スイッチング素子の
直列回路を含む場合でも、各制御用スイッチング素子の
基準電位に合わせて直流レベルを設定することができる
ものである。

【０００３】ところで、図５に示すように、スイッチン
グ素子としての一対のトランジスタＱ₁ ，Ｑ₂ を直列接
続した出力回路を備える駆動回路では、両トランジスタ
Ｑ₁，Ｑ₂ は基本的に相反するようにオンオフされる。
しかしながら、オンオフの切換時点などに何らかのタイ
ミングのずれが生じて両トランジスタＱ₁ ，Ｑ₂ が同時
にオンになると、トランジスタＱ₁ ，Ｑ₂ の直列回路の
両端間が短絡され、トランジスタＱ₁ ，Ｑ₂ に矢印で示
す向きに過大な電流が流れて、トランジスタＱ ₁ ，Ｑ₂
が破損することがある。

【０００４】図５に示す回路構成では、制御信号発生回
路１から２値の制御信号が出力され、反転回路ＮＴ₁ に
より論理値を反転された信号（図６（ａ）参照）がトラ
ンジスタＱ₅ に入力されるものであり、制御信号発生回
路１からの制御信号がＬレベルであってトランジスタＱ
₅ がオフのときには、トランジスタＱ₃ を介してトラン
ジスタＱ₁ にバイアスが与えられてトランジスタＱ₁ が
オンになり（図６（ｂ）にトランジスタＱ₁ のベース電
圧を示す）、トランジスタＱ₂ はオフになる（図６
（ｃ）にトランジスタＱ₂ のベース電圧を示す）。ま
た、制御信号発生回路１からの制御信号がＨレベルであ
ればトランジスタＱ₅ がオンになり、トランジスタＱ₂
がオンになる。このとき、トランジスタＱ₁ のベース領
域の残留電荷がトランジスタＱ₄ およびトランジスタＱ
₂ ，Ｑ₅ を通して放出され、トランジスタＱ₁ がオフに
なる。しかしながら、トランジスタＱ₁ がオフになるの
は、トランジスタＱ₂ ，Ｑ₅ がオンになった後であるか
ら、トランジスタＱ₁ ，Ｑ₂ が同時にオンになる可能性
がある。この場合、出力端ＯＵＴの電位がたとえば図６
（ｄ）のように変動することになる。

【０００５】このような現象を防止するために、両トラ
ンジスタＱ₁ ，Ｑ₂ のオンオフを互いに相反するように
制御するだけではなく、同時にオンになるのを確実に防
止できるように両トランジスタＱ₁ ，Ｑ₂ のオンオフを
切り換える際に、両トランジスタＱ₁ ，Ｑ₂ が同時にオ
フになる期間（デッドタイム）を設けることが考えられ
ている。

【０００６】デッドタイムを設けるには、たとえば出力
電流を検出し、一方のトランジスタＱ₁ ，Ｑ₂ のオフに
よる出力電流の変化時点から適宜の時間だけ遅延させて
他方のトランジスタＱ₁ ，Ｑ₂ をオンにするといった制
御が考えられている。

【０００７】

【発明が解決しようとする課題】上述のようにデッドタ
イムを設ける構成には遅延ための回路構成が必要であ
り、また遅延のみでは他方のトランジスタＱ₁ ，Ｑ₂ が
オフになっていることを保証することはできないから、
デッドタイムが確実に得られるようにするとすれば、比
較的長いデッドタイムを設定することになる。しかしな
がら、インバータ回路などにおいてデッドタイムが長く
なれば、単位時間当たりの供給電力が減少することにな
り、また、電流が不連続になってノイズが発生しやすく
なるなどの問題を生じることになる。したがって、デッ
ドタイムはできるだけ少なくすることが望ましい。

【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、出力回路に設けた一対のスイッチン
グ素子のオン期間にデッドタイムを設定せずに両スイッ
チング素子の同時オンを確実に防止することができるよ
うにしたスイッチング素子駆動回路を提供することにあ
る。

【０００９】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、制御端子を備える一対のスイッ
チング素子の直列回路を制御用電源の両端間に接続した
出力回路を備え、両スイッチング素子の接続点を出力端
とする駆動回路であって、制御用電源の負極側のスイッ
チング素子のオンを指示する２値の制御信号を受けて制
御用電源の正極側のスイッチング素子の制御端子の残留
電荷を引き抜く経路を形成することにより上記正極側の
スイッチング素子の蓄積時間を短縮する保護回路を具備
しているのである。この構成によれば、制御用電源の負
極側のスイッチング素子のオン時に、正極側のスイッチ
ング素子の制御端子の残留電荷を上記負極側のスイッチ
ング素子とは無関係な経路を通して放出させるから、負
極側のスイッチングのオン時に遅滞なく正極側のスイッ
チング素子をオフにすることができ、両スイッチング素
子が同時にオンになる期間が生じないのである。このよ
うに、デッドタイムを設定することなく両スイッチング
素子の同時オンを防止するから、駆動回路の出力電位の
変動が少なくまたノイズの発生も少なくなる。

【００１０】請求項２の発明は、請求項１の発明におい
て、保護回路が上記正極側のスイッチング素子の制御端
子と制御用電源の負極との間に挿入されたスイッチ要素
よりなり、制御信号により上記負極側のスイッチング素
子がオンになるときにスイッチ要素をオンにするもので
ある。請求項３の発明は、請求項１の発明において、保
護回路が一対のスイッチ要素をオンオフの状態が相反す
るように接続し２値の制御信号の一方の信号値でセット
され他方の信号値でリセットされるＲＳフリップフロッ
プからなり、一方のスイッチ要素が上記正極側のスイッ
チング素子の制御端子と制御用電源の負極との間に挿入
され、制御信号により上記負極側のスイッチング素子が
オンになるときに上記一方のスイッチ要素をオンにする
ものである。

【００１１】請求項４の発明は、請求項１の発明におい
て、保護回路が、制御信号を増幅する増幅回路と、出力
端が上記正極側のスイッチング素子の制御端子に接続さ
れ増幅回路の出力値と基準電圧との大小関係に応じて出
力電位を上記正極側のスイッチング素子をオンにする電
位と上記制御用電源の負極電位とに選択的に切り替える
コンパレータとからなり、制御信号により上記負極側の
スイッチング素子がオンになるときにコンパレータの出
力電位を上記制御用電源の負極電位に設定するものであ
る。

【００１２】請求項２ないし請求項４の発明は請求項１
の発明の望ましい実施態様であって、請求項２の発明は
簡単な構成ながら両スイッチング素子の同時オンを防止
することができる。また、請求項３の発明では制御信号
をＲＳフリップフロップによりラッチするから、スイッ
チング素子の状態が一旦決定されると制御信号の状態が
変化しないかぎりノイズなどによってスイッチング素子
のオンオフの状態が変化することがなく、動作に高い安
定性が得られるものである。請求項４の発明では制御信
号を増幅する増幅回路を設けているから制御信号が微弱
であってもスイッチング素子の制御が可能になる。

【００１３】

【発明の実施の形態】

（実施形態１）本実施形態は、図１に示すように、制御
用スイッチング素子（図示せず）を制御するための制御
信号を発生する制御信号発生回路１と、制御信号を受け
て制御用スイッチング素子を駆動する出力回路２との間
に、スイッチ要素としてのトランジスタＱ₁₁と抵抗Ｒ₁₁
とからなる保護回路３を挿入したものである。また、制
御用スイッチング素子は、放電灯点灯装置に用いられて
いるものとしている。すなわち、放電灯点灯回路として
は各種のものが提案されているが、ここでは商用交流電
源を整流する整流手段と、商用交流電源を整流して得た
脈流電圧を高周波でチョッピングすることにより入力電
流歪を低減するチョッパ手段と、チョッパ手段より出力
される直流電圧を高周波交流電圧に変換するインバータ
手段とを備える放電灯点灯回路を想定しており、このよ
うな放電灯点灯装置では、チョッパ手段やインバータ手
段に制御用スイッチング素子が用いられることになる。
チョッパ手段の制御用スイッチング素子のオン期間を制
御すればチョッパ手段の出力電圧を調節することができ
るから、チョッパ手段の制御用スイッチング素子に対応
する制御信号発生回路１は、チョッパ手段の出力電圧な
いし放電灯の両端電圧を所定電圧に制御するように制御
用スイッチング素子のオン期間をＰＷＭ制御する。ま
た、インバータ手段の制御用スイッチング素子のオン期
間を制御すれば放電灯に供給する電力を調節することが
できるから、インバータ手段の制御用スイッチング素子
に対応する制御信号発生回路１は、放電灯への供給電力
ないし供給電流を所定値に維持するように制御用スイッ
チング素子のオン期間をＰＷＭ制御したり、制御用スイ
ッチング素子のオンオフの周波数を制御する。

【００１４】出力回路２は、一対のトランジスタＱ₁ ，
Ｑ₂ の直列回路を備え、この直列回路の両端には制御信
号発生回路１とともに制御用電源電圧Ｖｃｃが印加され
る。制御用電源電圧Ｖｃｃの正極側（ハイサイド）のト
ランジスタＱ₁ にはトランジスタＱ₃ がダーリントン接
続され、トランジスタＱ₃ のベースには定電流源Ｉｓａ
より定電流が流される。すなわち、トランジスタＱ₃ と
定電流源Ｉｓａとにより定電流回路が形成される。

【００１５】トランジスタＱ₁ の制御端子であるベース
にはトランジスタＱ₄ のコレクタが接続され、トランジ
スタＱ₄ のエミッタはトランジスタＱ₂ のコレクタとト
ランジスタＱ₁ のエミッタとの接続点に接続され、さら
に、トランジスタＱ₄ のエミッタにはトランジスタＱ₅
のエミッタも接続される。トランジスタＱ₅ のコレクタ
は抵抗Ｒ₁ を介して制御用電源の負極側に接続される。
また、トランジスタＱ ₅ と抵抗Ｒ₁ との接続点にはトラ
ンジスタＱ₂ の制御端子であるベースが接続される。ト
ランジスタＱ₄ のベースはコレクタに接続されている。
ここにおいて、トランジスタＱ₁ 〜Ｑ₄ にはｎｐｎ形の
ものを用い、トランジスタＱ₅ にはｐｎｐ形のものを用
いている。

【００１６】この出力回路２は、反転回路ＮＴ₁ および
抵抗Ｒ₂ を介してトランジスタＱ₅のベースに２値の制
御信号を与えることにより、トランジスタＱ₁ ，Ｑ₂ の
接続点である出力端ＯＵＴの電位を制御用電源電圧Ｖｃ
ｃと制御用電源の負極側の電位とに切り換えるのであ
る。つまり、制御信号発生回路１からの制御信号がＬレ
ベルであるとハイサイドのトランジスタＱ₁ がオンにな
り、制御信号がＨレベルであるとトランジスタＱ₂ がオ
ンになる。トランジスタＱ₁ がオンであれば出力端ＯＵ
Ｔの電位は制御用電源電圧Ｖｃｃであり、トランジスタ
Ｑ₂ がオンであれば出力端ＯＵＴの電位は制御用電源の
負極電位になる。したがって、制御信号発生回路１から
出力される制御信号がＬレベルのときに出力端ＯＵＴは
制御用電源電圧Ｖｃｃ、制御信号がＨレベルのときに出
力端ＯＵＴは制御電源の負極電位になる。

【００１７】ところで、本実施形態では、抵抗Ｒ₁₁およ
びｎｐｎ形のトランジスタＱ₁₁よりなる保護回路３を設
けてあり、トランジスタＱ₁₁のコレクタをトランジスタ
Ｑ₁のベースに接続するとともに、トランジスタＱ₁₁の
エミッタをトランジスタＱ₂のエミッタとともに制御用
電源の負極に接続してある。抵抗Ｒ₁₁はトランジスタＱ
₁₁のベースと制御信号発生回路１との間に挿入されてい
るのであって、制御信号がＬレベルであるときにはトラ
ンジスタＱ₁₁はオフであり、制御信号がＨレベルである
ときにはトランジスタＱ₁₁はオンになる。

【００１８】上述した構成により、以下のように動作す
ることになる。制御信号発生回路１からの制御信号Ｌレ
ベルであると、トランジスタＱ₁₁はオフであって、反転
回路ＮＴ₁ の出力がＨレベルであるから、トランジスタ
Ｑ₁ にはトランジスタＱ₃ を含む定電流回路によるバイ
アスがかかってトランジスタＱ₁ がオンになるともに、
トランジスタＱ₂ はオフになる。その結果、出力端ＯＵ
Ｔの電位は制御用電源電圧Ｖｃｃになる。

【００１９】一方、制御信号がＬレベルからＨレベルに
移行すると、反転回路ＮＴ₁ の出力がＬレベルになるこ
とによって、トランジスタＱ₂ がオンになり、またトラ
ンジスタＱ₁ はオフになる。このとき、ハイサイドのト
ランジスタＱ₁ のベース領域の残留電荷を引き抜く経路
が、トランジスタＱ₄ ，Ｑ₅ および抵抗Ｒ₁ を通る経路
とトランジスタＱ₄ ，Ｑ₁ を通る経路とのみであるとす
れば、トランジスタＱ ₂ のオンの立ち上がりに比較して
トランジスタＱ₁ のオフのタイミングが遅れることにな
り（トランジスタＱ₂ がオンになってから電荷が引き抜
かれるから）、トランジスタＱ₁ ，Ｑ₂ が同時にオンに
なる期間が存在することになる。しかしながら、本実施
形態においては、制御信号がＨレベルになってトランジ
スタＱ₂がオンになるときにトランジスタＱ₁₁もオンに
なるから、トランジスタＱ₁ のベース領域の残留電荷が
トランジスタＱ₁₁を通しても引き抜かれることになり、
トランジスタＱ₁ は短時間でオフに移行することにな
る。その結果、トランジスタＱ₁ ，Ｑ₂ の同時オンを防
止することができる。

【００２０】制御信号がＨレベルからＬレベルに移行す
ると、トランジスタＱ₁ がオンになり、トランジスタＱ
₂ がオフになるのであるが、トランジスタＱ₂ はローサ
イドであってベース領域の残留電荷が少ないから、とく
に電荷の引抜きを行なうことなくただちにオフにするこ
とができる。しかして、図２に示す動作になる。図２
（ａ）は制御信号発生回路１からの制御信号、同図
（ｂ）はトランジスタＱ₁ のベース電圧、同図（ｃ）は
トランジスタＱ₂ のベース電圧、同図（ｄ）はトランジ
スタＱ₁ ，Ｑ₂ の接続点である出力端ＯＵＴの電位を示
す。図２より明らかなように、トランジスタＱ₁ ，Ｑ₂
はオンオフが互いに逆の関係になり、かつ両者が同時に
オンになることがない。つまり、トランジスタＱ₁ ，Ｑ
₂ の同時オンによる過大な電流が流れることがなく、ト
ランジスタＱ₁ ，Ｑ₂ の破損を防止することができる。

【００２１】（実施形態２）本実施形態は、保護回路３
としてＲＳフリップフロップ（ラッチ回路）を用いたも
のである。すなわち、保護回路３は、図３に示すよう
に、４個のトランジスタＱ₁₂〜Ｑ₁₅および抵抗Ｒ₁₂〜Ｒ
₁₅を用いて構成してある。ラッチ回路としての基本的な
動作をするスイッチ要素はトランジスタＱ₁₂，Ｑ₁₃であ
り、トランジスタＱ₁₂，Ｑ₁₃のオンオフは相反する。つ
まり、一方のトランジスタＱ₁₂がオンであれば他方のト
ランジスタＱ₁₃がオフになり、また一方のトランジスタ
Ｑ₁₂がオフであれば他方のトランジスタＱ₁₃がオンにな
る。

【００２２】しかして、トランジスタＱ₁₂のエミッタ−
コレクタは抵抗Ｒ₁₄およびトランジスタＱ₁₄のエミッタ
−コレクタと直列接続され、また、トランジスタＱ₁₃の
エミッタ−コレクタは抵抗Ｒ₁₅およびトランジスタＱ₁₅
のエミッタ−コレクタと直列接続される。これらの直列
回路にはそれぞれ制御用電源電圧Ｖｃｃが印加される。
トランジスタＱ₁₂のベースは抵抗Ｒ₁₂を介してトランジ
スタＱ₁₃のエミッタに接続され、トランジスタＱ₁₃のベ
ースは抵抗Ｒ₁₃を介してトランジスタＱ₁₂のエミッタに
接続されている。トランジスタＱ₁₂，Ｑ₁₃にはｎｐｎ形
のものが用いられ、トランジスタＱ₁₄，Ｑ₁₅にはｐｎｐ
形のものが用いられる。

【００２３】トランジスタＱ₁₂のベースには制御信号発
生回路１からの制御信号が与えられ、トランジスタＱ₁₃
のベースには制御信号と相反する信号値を持つリセット
信号が制御信号発生回路１から与えられる。さらに、ト
ランジスタＱ₁₄，Ｑ₁₅のベースには定電流が流されてい
る。ところで、トランジスタＱ₁₂のエミッタとトランジ
スタＱ₁₄のコレクタとの接続点にはトランジスタＱ₁ の
ベースが接続される。したがって、トランジスタＱ₁₂が
オンになれば、実施形態１においてトランジスタＱ₁₁が
オンになったときと同様に、トランジスタＱ₁ のベース
領域の残留電荷が引き抜かれトランジスタＱ₁ をただち
にオフにすることができる。

【００２４】本実施形態では、制御信号発生回路１から
反転回路ＮＴ₁ に入力される制御信号がＬレベルであれ
ば、トランジスタＱ₂ はオフであり、またトランジスタ
Ｑ₁₂もオフであるから（このときリセット信号もＨレベ
ルである）、トランジスタＱ ₁ にはトランジスタＱ₃ を
含む定電流回路から定電流バイアスが与えられてトラン
ジスタＱ₁ がオンになる。

【００２５】次に、制御信号がＬレベルからＨレベルに
なると、トランジスタＱ₂ がオンになり、またトランジ
スタＱ₁₂がオンになってトランジスタＱ₁ のベース領域
の電荷を引き抜くことになる（このとき、リセット信号
はＬレベルである）。すなわち、トランジスタＱ₁ はた
だちにオフになり、トランジスタＱ₁ ，Ｑ₂ の同時オン
を防止することができるのである。

【００２６】制御信号がＨレベルからＬレベルになる
と、上述のように、トランジスタＱ₁がオン、トランジ
スタＱ₂ がオフになるのであって、トランジスタＱ₂ は
ローサイドであってベース領域の残留電荷量が少なく、
またトランジスタＱ₁ のオンとは無関係に抵抗Ｒ₁ を介
して電荷がただちに引き抜かれるから、トランジスタＱ
₁ ，Ｑ₂ が同時にオンになることはない。したがって、
図２に示した実施形態１と同様の動作になる。他の構成
および動作は実施形態１と同様である。

【００２７】（実施形態３）本実施形態は、図４に示す
ように、保護回路３を、演算増幅器ＯＰ₁ と抵抗Ｒ ₁₆〜
Ｒ₁₈とからなる非反転増幅回路３ａと、コンパレータ３
ｂと、コンパレータ３ｂの出力端とトランジスタＱ₁ の
ベースとの間に挿入した抵抗Ｒ₂₁とにより構成したもの
であり、コンパレータ３ｂは、制御用電源電圧Ｖｃｃを
抵抗Ｒ₁₉，Ｒ ₂₀により分圧して得た基準電圧と非反転増
幅回路３ａの出力電圧とを比較し、非反転増幅回路３ａ
の出力が基準電圧以下であるときに出力をＨレベルにす
る。また、コンパレータ３ｂは出力がＬレベルになる
と、トランジスタＱ₁ のベース領域の残留電荷を引き抜
く。なお、演算増幅器ＯＰ₁ およびコンパレータ３ｂに
は制御信号発生回路１から適宜の定電圧が電源として印
加されている。

【００２８】しかして、制御信号発生回路１から反転回
路ＮＴ₁ に入力される制御信号がＬレベルであると、非
反転増幅回路３ａの出力はコンパレータ３ｂの基準電圧
を越えず、コンパレータ３ｂの出力はＨレベルになる。
また、トランジスタＱ₂ がオフであるから、トランジス
タＱ₁ はオンになる。一方、制御信号がＬレベルからＨ
レベルに移行すると、トランジスタＱ₂ がオンになり、
コンパレータ３ｂの出力はＬレベルになる。したがっ
て、トランジスタＱ₁ のベース領域の電荷はコンパレー
タ３ｂを通して引き抜かれる。つまり、トランジスタＱ
₁ はただちにオフになる。制御信号がＨレベルからＬレ
ベルに移行する場合も実施形態１と同様であり、トラン
ジスタＱ₁ がオン、トランジスタＱ₂ がオフになる。

【００２９】本実施形態のように、制御信号を非反転増
幅回路３ａで増幅するものでは、制御信号の電圧レベル
が低い場合（あるいは電流量が少ない場合）でも対応可
能になる。他の構成および動作は実施形態１と同様であ
る。なお、上述の各実施形態においてスイッチング素子
やスイッチ要素としてバイポーラトランジスタを用いて
いるが、ＭＯＳＦＥＴなどの他のスイッチング素子ない
しスイッチ要素を用いることも可能である。

【００３０】

【発明の効果】請求項１の発明は、制御端子を備える一
対のスイッチング素子の直列回路を制御用電源の両端間
に接続した出力回路を備え、両スイッチング素子の接続
点を出力端とする駆動回路であって、制御用電源の負極
側のスイッチング素子のオンを指示する２値の制御信号
を受けて制御用電源の正極側のスイッチング素子の制御
端子の残留電荷を引き抜く経路を形成することにより上
記正極側のスイッチング素子の蓄積時間を短縮する保護
回路を具備するものであり、制御用電源の負極側のスイ
ッチング素子のオン時に、正極側のスイッチング素子の
制御端子の残留電荷を上記負極側のスイッチング素子と
は無関係な経路を通して放出させるから、負極側のスイ
ッチングのオン時に遅滞なく正極側のスイッチング素子
をオフにすることができ、両スイッチング素子が同時に
オンになる期間が生じないという利点がある。このよう
に、デッドタイムを設けることなく両スイッチング素子
の同時オンを防止するから、駆動回路の出力電位の変動
が少なくまたノイズの発生も少なくなるという利点があ
る。

【００３１】請求項２の発明のように、保護回路が上記
正極側のスイッチング素子の制御端子と制御用電源の負
極との間に挿入されたスイッチ要素よりなり、制御信号
により上記負極側のスイッチング素子がオンになるとき
にスイッチ要素をオンにするものでは、簡単な構成なが
ら両スイッチング素子の同時オンを防止することができ
るという利点がある。

【００３２】請求項３の発明のように、保護回路が一対
のスイッチ要素をオンオフの状態が相反するように接続
し２値の制御信号の一方の信号値でセットされ他方の信
号値でリセットされるＲＳフリップフロップからなり、
一方のスイッチ要素が上記正極側のスイッチング素子の
制御端子と制御用電源の負極との間に挿入され、制御信
号により上記負極側のスイッチング素子がオンになると
きに上記一方のスイッチ要素をオンにするものでは、制
御信号をＲＳフリップフロップによりラッチするから、
スイッチング素子の状態が一旦決定されると制御信号の
状態が変化しないかぎりノイズなどによってスイッチン
グ素子のオンオフの状態が変化することがなく、動作に
高い安定性が得られるという利点がある。

【００３３】請求項４の発明のように、保護回路が、制
御信号を増幅する増幅回路と、出力端が上記正極側のス
イッチング素子の制御端子に接続され増幅回路の出力値
と基準電圧との大小関係に応じて出力電位を上記正極側
のスイッチング素子をオンにする電位と上記制御用電源
の負極電位とに選択的に切り替えるコンパレータとから
なり、制御信号により上記負極側のスイッチング素子が
オンになるときにコンパレータの出力電位を上記制御用
電源の負極電位に設定するものでは、制御信号を増幅す
る増幅回路を設けているから制御信号が微弱であっても
スイッチング素子の制御が可能になるという利点があ
る。

【図面の簡単な説明】

【図１】本発明の実施形態１を示す回路図である。

【図２】同上の動作説明図である。

【図３】本発明の実施形態２を示す回路図である。

【図４】本発明の実施形態３を示す回路図である。

【図５】従来例を示す回路図である。

【図６】同上の動作説明図である。

【符号の説明】

１ 制御信号発生回路 ２ 出力回路 ３ 保護回路 Ｑ₁ トランジスタ Ｑ₂ トランジスタ Ｑ₁₁ トランジスタ Ｑ₁₂ トランジスタ Ｑ₁₃ トランジスタ ３ａ 非反転増幅回路 ３ｂ コンパレータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平松 明則 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御端子を備える一対のスイッチング素
   子の直列回路を制御用電源の両端間に接続した出力回路
   を備え、両スイッチング素子の接続点を出力端とする駆
   動回路であって、制御用電源の負極側のスイッチング素
   子のオンを指示する２値の制御信号を受けて制御用電源
   の正極側のスイッチング素子の制御端子の残留電荷を引
   き抜く経路を形成することにより上記正極側のスイッチ
   ング素子の蓄積時間を短縮する保護回路を具備して成る
   ことを特徴とするスイッチング素子駆動回路。
2. 【請求項２】 保護回路は上記正極側のスイッチング素
   子の制御端子と制御用電源の負極との間に挿入されたス
   イッチ要素よりなり、制御信号により上記負極側のスイ
   ッチング素子がオンになるときにスイッチ要素をオンに
   することを特徴とする請求項１記載のスイッチング素子
   駆動回路。
3. 【請求項３】 保護回路は一対のスイッチ要素をオンオ
   フの状態が相反するように接続し２値の制御信号の一方
   の信号値でセットされ他方の信号値でリセットされるＲ
   Ｓフリップフロップからなり、一方のスイッチ要素が上
   記正極側のスイッチング素子の制御端子と制御用電源の
   負極との間に挿入され、制御信号により上記負極側のス
   イッチング素子がオンになるときに上記一方のスイッチ
   要素をオンにすることを特徴とする請求項１記載のスイ
   ッチング素子駆動回路。
4. 【請求項４】 保護回路は、制御信号を増幅する増幅回
   路と、出力端が上記正極側のスイッチング素子の制御端
   子に接続され増幅回路の出力値と基準電圧との大小関係
   に応じて出力電位を上記正極側のスイッチング素子をオ
   ンにする電位と上記制御用電源の負極電位とに選択的に
   切り替えるコンパレータとからなり、制御信号により上
   記負極側のスイッチング素子がオンになるときにコンパ
   レータの出力電位を上記制御用電源の負極電位に設定す
   ることを特徴とする請求項１記載のスイッチング素子駆
   動回路。