JPH10265872A - 樹脂密着性に優れた銅または銅合金材 - Google Patents

樹脂密着性に優れた銅または銅合金材

Info

Publication number
JPH10265872A
JPH10265872A JP9091334A JP9133497A JPH10265872A JP H10265872 A JPH10265872 A JP H10265872A JP 9091334 A JP9091334 A JP 9091334A JP 9133497 A JP9133497 A JP 9133497A JP H10265872 A JPH10265872 A JP H10265872A
Authority
JP
Japan
Prior art keywords
copper
copper alloy
alloy material
resin
surface area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9091334A
Other languages
English (en)
Other versions
JP3881419B2 (ja
Inventor
Atsushi Kodama
篤志 児玉
Kazuhiko Fukamachi
一彦 深町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikko Kinzoku KK
Original Assignee
Nikko Kinzoku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikko Kinzoku KK filed Critical Nikko Kinzoku KK
Priority to JP09133497A priority Critical patent/JP3881419B2/ja
Publication of JPH10265872A publication Critical patent/JPH10265872A/ja
Application granted granted Critical
Publication of JP3881419B2 publication Critical patent/JP3881419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Chemical Treatment Of Metals (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 樹脂との良好な密着性を与える銅または銅合
金材の提供。 【解決手段】 最終冷延または調質圧延時に、ダルロー
ル圧延された粗化表面を有する銅または銅合金材、また
は酸性溶液によりエッチングされた粗化表面を有する銅
または銅合金材であって、電子線3次元粗さ解析装置に
より1000倍に拡大した表面に基づき、算術平均粗さ
が0.05〜0.8μmかつ表面積代替値が1.005
〜1.08である銅または銅合金材。最終冷延後におい
てアルカリ溶液中に浸漬され、表面に形成された酸化皮
膜による粗化表面を有する銅または銅合金材であって、
電子線3次元粗さ解析装置により3000倍に拡大した
表面に基づき、算術平均粗さが0.03〜0.5μmか
つ表面積代替値が1.005〜1.1である銅または銅
合金材。これらは樹脂との接合性に優れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エポキシ樹脂、フ
ェノール樹脂、およびポリイミドなどの樹脂との密着性
に優れた銅または銅合金材に係り、特に半導体パッケー
ジやヒートスプレッダ材、回路用材料として使用される
に適した銅または銅合金材に関する。
【0002】
【従来の技術】金属と樹脂とが接合された部分が、製品
の一部もしくは全体を構成している工業製品は多い。例
えば、半導体ICなどを格納するパッケージは、金属製
リードフレームと封止用材料とから構成される。金属製
リードフレームとしては、銅または銅合金がしばしば使
用される。封止用材料には、過去にはセラミックスも使
用されたが、現在ではコストの安い樹脂(エポキシ樹脂
など)が主流を占めている。また、半導体パッケージ内
部には、ヒートスプレッダとよばれる銅製金属板が使用
される場合があるが、この金属板の周囲は樹脂で封止さ
れる。また、電子回路用基板では、銅箔がエポキシ樹脂
を含有するガラス布基材やフェノール樹脂などに接合さ
れている。
【0003】このように銅または銅合金材と樹脂とが接
合している製品では、樹脂密着性がしばしば問題にな
る。一例をあげると、図1は、銅製リードフレームLの
ダイパッド3の上に半導体チップ2を接着し、半導体チ
ップをボンディングワイヤ5によりリードフレームのリ
ード4と接続し、これらを一体のものとして熱硬化性樹
脂からなる樹脂モールド1により封止することにより作
製した半導体パッケージを示す。こうした樹脂を使用し
た半導体パッケージでは、図1に示すように、リードフ
レームと樹脂との密着性が不十分である場合には、パッ
ケージ内部で樹脂が剥離したり、樹脂に亀裂が発生しや
すいという問題がある。これを具体的に説明すると、樹
脂内部に吸収された水分が、リードフレームダイパッド
と樹脂との界面にまで達し、界面に蓄積した水分が半導
体の発生する熱により膨張し、この膨張する力により樹
脂がリードフレームダイパッドから剥離したり、あるい
は樹脂に亀裂が発生するという現象である。この亀裂に
より、パッケージ内部の半導体は故障にいたるので、亀
裂の発生は極力防止しなければならない。上記の例のよ
うに、従来技術では、銅または銅合金のような金属材料
と樹脂との密着性不良を起因とした問題が発生する場合
があった。
【0004】例えば、銅リードフレーム材では半導体の
組立工程において種々の加熱工程を経るので表面に酸化
膜が生成しており、この酸化膜のリードフレーム母材へ
の密着性が樹脂とリードフレーム材との密着性を支配し
ていることに鑑み、酸化膜の組成を改良するべく、リー
ドフレーム材を少量のCr、Zr及びZnを含む銅合
金、更にはFe及びNiを追加的に含む銅合金から作製
することが提唱されている。また、密着性不良を改善す
るべく、アンカー効果を得るよう表面を粗化する方法が
一般に採用されているが、いまだ十分の信頼性を得るに
至っていない。
【0005】
【発明が解決しようとする課題】しかしながら、特定の
組成の合金を使用する方法では、汎用性がなく、特定の
分野にしか適用できない。銅または銅合金材と樹脂との
接合部分が、製品の一部もしくは全体を構成している工
業製品の種類が多いことに鑑み、本発明は、汎用性のあ
る、そして十分の信頼性のある樹脂との密着性を与える
銅または銅合金材を提供することを課題とするものであ
る。
【0006】
【課題を解決するための手段】上記の課題を解決するた
めに本発明者が研究を行った結果、ダルロールによる圧
延、酸性溶液によるエッチングまたはアルカリ溶液への
浸漬による酸化膜の形成により銅または銅合金材の表面
を特定範囲のプロフィルを有する粗化表面として形成す
ることにより、良好な樹脂密着性を得ることができるこ
とが見い出された。その場合、銅または銅合金材表面の
算術平均粗さ(Ra)のみならず、銅または銅合金材材
と樹脂とが接合する部分の正味の面積の指標である表面
積代替値を適正な範囲とすることにより、良好な樹脂密
着性を得ることができることが見い出されたものであ
る。電子線3次元粗さ解析装置により表面を拡大して得
られためっき材表面を基準として測定を行うのが好適で
あることも判明した。
【0007】こうした知見に基づいて、本発明は、
(1)最終冷延または調質圧延時に、ダルロールを用い
て圧延された粗化表面を有する銅または銅合金材であっ
て、電子線3次元粗さ解析装置により表面を1000倍
に拡大して得られた表面に基づいて、算術平均粗さ(R
a)が0.05〜0.8μmであり、かつ(測定から得
られた試料の表面積)/(測定範囲の縦×横)として定
義される表面積代替値が1.005〜1.08であるこ
とを特徴とする樹脂との接合性に優れた銅または銅合金
材、(2)最終冷延後において、酸性溶液によりエッチ
ングされた粗化表面を有する銅または銅合金材であっ
て、電子線3次元粗さ解析装置により表面を1000倍
に拡大して得られた表面に基づいて、算術平均粗さ(R
a)が0.05〜0.8μmであり、かつ(測定から得
られた試料の表面積)/(測定範囲の縦×横)として定
義される表面積代替値が1.005〜1.08であるこ
とを特徴とする樹脂との接合性に優れた銅または銅合金
材、及び(3)最終冷延後においてアルカリ溶液中に浸
漬され、該銅合金表面に形成された酸化皮膜による粗化
表面を有する銅または銅合金材であって、電子線3次元
粗さ解析装置により表面を3000倍に拡大して得られ
た表面に基づいて、算術平均粗さ(Ra)が0.03〜
0.5μmであり、かつ(測定から得られた試料の表面
積)/(測定範囲の縦×横)として定義される表面積代
替値が1.005〜1.1であることを特徴とする樹脂
との接合性に優れた銅または銅合金材を提供する。
【0008】
【発明の実施の形態】銅または銅合金材と樹脂との密着
性を向上させることを目的として、選択された特定の方
法により形成された粗化表面において、3次元表面粗さ
解析装置の使用による表面粗さと表面積代替値とを最適
の範囲に定め、適正なアンカー効果と表面積を有する表
面特性を銅または銅合金材に賦与したことが本発明の特
徴であり、この材料の使用で、より強固な樹脂との密着
性を得ることができる。
【0009】本発明の銅または銅合金材は、純銅条もし
くはNi、Fe、Cr、Zr、Si、Sn、Mg、Z
n、Pなどの合金元素を1種ないし複数種含有する銅合
金条であり、りん青銅や高力導電性を有するコルソン合
金(Cu−Ni−Si)などの一般的な銅合金も含まれ
る。銅および銅合金は、電気および熱の良導体であるの
で、半導体パッケージや回路用材料として広く使用され
る。
【0010】本発明では、表面粗さと表面積代替値とを
規定するが、これらは株式会社エリオニクス製の3次元
表面粗さ解析装置を使用し、粗化表面を倍率1000倍
または3000倍で測定した値を採用している。これが
測定の信頼性と便宜性の観点から最適と判断したからで
ある。
【0011】3次元表面粗さ解析装置は、電子プローブ
で試料表面を高速でスキャンし、微細表面形状を確実に
キャッチし、例えばSEM観察視野をリアルタイムでC
RTに三次元表示することができ、また表面積、Ra、
Rz、Rmax等や山数、粒度、等高線、面積率その他
をグラフ等で表示することができる。表面積の計算は、
微細表面形状画像において3点のサンプリング点を頂点
とした三角形の面積和として算出する。なおこの計算
は、測定機内部のコンピューターによりなされる。
【0012】粗化表面の算術平均粗さ(JIS B06
01にて定義、以下Raとよぶ)は、対象面からランダ
ムに抜き取った各部分における中心線平均粗さの算術平
均値である。
【0013】表面積代替値は以下の式で表される:
【数4】(測定から得られた試料の表面積)/(測定範
囲の縦×横) 表面積代替値は、凹凸のある実際に樹脂と接触する表面
の面積が凹凸のない平面の面積の何倍になっているかを
表し、銅または銅合金材と樹脂とが接合する部分の正味
の面積に比例する。樹脂密着性を向上させるためには、
先述したアンカー効果のみならず、樹脂接合部の表面積
も重要である。例をあげると、Raが大きい金属材料
と、Raが小さい金属材料の樹脂密着性を比較すると、
前者の密着性が必ずしもよいというわけではなく、後者
の表面が微細に荒れて、表面積代替値が大きい場合に
は、後者の方がよくなる場合がある。すなわち、材料の
表面粗さと表面積代替値とを適当に制御することが重要
である。
【0014】図3は、後で実施例と関連して示すダルロ
ールで圧延した純銅材の粗化表面の1000倍の表面凹
凸の鳥瞰図である。ここでは、120ミクロンのX軸と
90ミクロンのY軸が、測定範囲の縦×横として選択さ
れ、実際の微細輪郭が三次元表示されている。こぶ状の
凹凸の高さが左側の高さ−色表示に合わせて、カラーで
表されている。この場合、表面積代替値は、3次元表面
粗さ解析装置による測定から得られた試料の実際の表面
積を120ミクロン×90ミクロンで割った値となる。
【0015】本発明の第1の様相に従えば、銅または銅
合金材は、最終冷延または調質圧延時に、ダルロールを
用いて圧延し、所定のRaおよび表面積代替値を有する
条を製造する。ダルロールとは、圧延ロールの一種であ
り、表面に微細な凹凸が形成されているロールである。
圧延機に使用するダルロールは、表面をショットブラス
トや放電加工や研削砥石により加工し、調整したもので
ある。ダルロールで圧延する理由は、本発明の銅または
銅合金を安価でしかも再現良く製造できるからである。
この場合、ダルロールで圧延した銅または銅合金材の粗
化表面の算術平均粗さ(Ra)は0.05〜0.8μm
の範囲に規定される。このRaは、電子線3次元粗さ解
析装置により表面を1000倍に拡大して得られた値で
ある。Raが上記範囲にある場合は、金属材料が樹脂の
中に食い込み(アンカー効果)、良好な密着性が得られ
る。Raが0.05μm未満の場合には、アンカー効果
が不十分で、樹脂密着性向上の効果が期待できない。ま
た0.8μmを超える場合には、樹脂密着性向上の効果
が飽和するのに対し、この金属条を製造するためのダル
ロールの製造コストが高くなるなどの不都合が生じる。
表面性状を規定するもうひとつの条件である表面積代替
値は、1.005〜1.08の範囲である。この値も、
電子線3次元粗さ解析装置により表面を倍率1000倍
で拡大して得られた値である。表面積代替値が1.00
5未満の材料では、接合部の面積が十分ではなく、一
方、表面積代替値が1.08を超えるものでは、樹脂密
着性向上効果が飽和する一方で、製造コストは上昇する
ので、不経済である。
【0016】本発明の第2の様相に従えば、銅または銅
合金材は、通常の最終圧延または調質圧延後に、銅また
は銅合金条を硫酸、塩酸、硝酸、硫酸+過酸化水素など
を含有する酸溶液中に浸漬させてエッチングし、所定の
Raおよび表面積代替値を有する条を製造する。この場
合、先と同じく、電子線3次元粗さ解析装置により表面
を1000倍に拡大して得られた表面に基づいて、銅ま
たは銅合金材粗化表面のRaを0.05〜0.8μmそ
して表面積代替値を1.005〜1.08の範囲とす
る。これら範囲に設定した理由は、ダルロールで圧延し
て得られた粗化表面に関して述べた理由と同じである。
エッチング加工はダルロール加工に比べコストは高い
が、微細な凹凸を有する表面が得られるので、樹脂密着
性を向上させる効果はより大きい。
【0017】本発明の第3の様相に従えば、通常の最終
圧延または調質圧延後に、金属条を水酸化ナトリウム、
水酸化ナトリウム+過酸化水素などを含有するアルカリ
溶液に浸漬させることにより表面に酸化皮膜を形成さ
せ、所定のRaおよび表面積代替値を有する条を製造す
る。この場合、電子線3次元粗さ解析装置により表面
を、ここでは測定の便宜上、3000倍に拡大して得ら
れた表面に基づいて、銅または銅合金材の酸化皮膜によ
る粗化表面のRaを0.03〜0.5μm、そして表面
積代替値を1.005〜1.1の範囲とする。Raおよ
び表面積代替値が上記範囲未満では十分な効果が得られ
ず、また、上記範囲を超える場合には、効果が飽和しか
つコスト高になるので不経済である。この方法では、ダ
ルロール加工に比べコストは高いが、微細な凹凸を有す
る表面が得られるので、樹脂密着性を向上させる効果は
より大きい。
【0018】
【実施例】本発明の実施例を以下に示す。純銅または銅
合金材C7025(Cu−Ni−Si−Mg)条を製造
する工程において、最終圧延時または最終圧延後におい
て、以下に示す処理を行い、厚み0.25mmの金属条
試料を作製した: [処理A] ショットブラスト法(金属に硬い微粒子を
吹きつけて表面を荒らす方法)により表面に凹凸を付け
た圧延ロールを使用し、最終圧延を行う。この際、粒子
を吹きつける時の圧力を変えて作製した数種のロールを
使用し、表面形状の異なる試料を作製する。 [処理B] 最終圧延後に、硫酸と過酸化水素とを含有
する水溶液(40℃)に金属条を浸漬させてエッチング
する。この際、エッチング時間を変えて、表面形状の異
なる試料を作製する。 [処理C] 最終圧延後に、水酸化ナトリウムと過酸化
水素とを含有する水溶液(60℃)に金属条を浸漬さ
せ、表面に酸化皮膜を形成させる。この際、浸漬時間を
変えて、表面形状の異なる試料を作製する。
【0019】表面粗さ(Ra)と表面積代替値は、株式
会社エリオニクス製3次元粗さ解析装置ERA−800
0を使用し、表面を1000または3000倍に拡大し
て測定した。樹脂との密着性の評価は、図2に示すよう
に、各種金属条の試験片の表面に、接合部の面積が50
mm2 のエポキシ樹脂製の円柱体を密着硬化させ、試験
片と上記円柱体を徐々に反対方向に引張り、それらの界
面がせん断剥離するまでの引張強度で求めた。詳しく
は、図2(a)〜(d)の手順に従った。すなわち、試
験に供する矩形の試験片(60mm長×25mm巾×
0.25mm厚)上にテフロン(Du Pont 社のポリテト
ラフルオロエチレンの商標名)製の面積50mm2の穴
の付いた型材(厚さ3mm)を穴が試験片の一端部近く
の中央に位置するように置き、穴にエポキシ樹脂を流し
込み、100℃で2時間硬化させ(a)、試験片上に断
面積50mm2 のエポキシ樹脂製の円柱体を形成した剪
断試験片を作成し(b)、次いで円柱体にぴったりと嵌
合する穴のついた引張具をその穴がモールド樹脂円柱体
に嵌合するように試験片上に被せ置き(c)、そして後
室温下で、引張試験機を使用して5mm/分の引張速度
で試験片端と引張具端を矢印のように反対方向に引っ張
る(d)。こうして試験片上でのモールド樹脂の剪断強
度が測定された。
【0020】これらの評価結果を表1に示す。本発明例
に示した銅および銅合金材では樹脂との密着がよく、一
貫した樹脂密着性(剪断引張強度)を示す。比較例1は
処理を行わなかった純銅の例である。比較例2〜4で
は、処理A〜Cにおいて得られた表面の算術平均粗さ
(Ra)および表面積代替値の一方が所定の範囲から外
れており、樹脂密着性(剪断引張強度)が低下してい
る。以上の結果より、本発明例に示した銅または銅合金
材は、樹脂密着性が優れることがわかる。
【0021】
【表1】
【0022】図3は、先にも触れたように、3次元表面
粗さ解析装置により観察した実施例1のダルロール圧延
材表面の倍率1000倍の表面凹凸の鳥瞰図である。図
4は、3次元表面粗さ解析装置により観察した実施例3
の酸溶液エッチング材表面の倍率1000倍の表面凹凸
の鳥瞰図である。図5は、3次元表面粗さ解析装置によ
り観察した実施例5のアルカリ液で酸化膜を形成した材
の表面の倍率3000倍の表面凹凸の鳥瞰図である。図
5は、同じく3次元表面粗さ解析装置により観察した比
較例1の無処理の純銅材の倍率1000倍の表面凹凸の
鳥瞰図である。図3〜5と図6の比較から明らかなよう
に、本発明材表面にはこぶ状の凹凸が多数形成されてい
る。また、酸溶液でエッチングした図4およびアルカリ
液で酸化膜を形成した図5の方が、ダルロール圧延によ
る図3より微細な凹凸を有する表面が得られている。
【0023】
【発明の効果】本発明の樹脂密着性に密着性に優れた銅
または銅合金材では、樹脂との良好な密着性が得られ、
その結果、半導体パッケージなどの信頼性を向上させる
ことができる。
【図面の簡単な説明】
【図1】樹脂モールドにより封止した半導体パッケージ
にクラックや剥離が生じた状況を示す説明図である。
【図2】(a)〜(d)はめっき材と樹脂との密着性を
評価するための試験方法の段階を順次示す斜視図であ
る。
【図3】3次元表面粗さ解析装置により観察した実施例
1の純銅ダルロール圧延材表面の表面凹凸を示す画像写
真である(倍率1000倍)。
【図4】3次元表面粗さ解析装置により観察した実施例
3の純銅酸溶液エッチング材表面の表面凹凸を示す画像
写真である(倍率1000倍)。
【図5】3次元表面粗さ解析装置により観察した実施例
5の純銅のアルカリ液酸化膜形成材表面の表面凹凸を示
す画像写真である(倍率3000倍)。
【図6】3次元表面粗さ解析装置により観察した比較例
1の純銅材表面の画像写真である(倍率1000倍)。
【符号の説明】
L リードフレーム 1 樹脂モールド 2 半導体チップ 3 ダイパッド 4 リード 5 ボンディングワイヤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 最終冷延または調質圧延時に、ダルロー
    ルを用いて圧延された粗化表面を有する銅または銅合金
    材であって、電子線3次元粗さ解析装置により表面を1
    000倍に拡大して得られた表面に基づいて、算術平均
    粗さ(Ra)が0.05〜0.8μmの範囲であり、か
    つ 【数1】(測定から得られた試料の表面積)/(測定範
    囲の縦×横) として定義される表面積代替値が1.005〜1.08
    の範囲であることを特徴とする樹脂との接合性に優れた
    銅または銅合金材。
  2. 【請求項2】 最終冷延後において、酸性溶液によりエ
    ッチングされた粗化表面を有する銅または銅合金材であ
    って、電子線3次元粗さ解析装置により表面を1000
    倍に拡大して得られた表面に基づいて、算術平均粗さ
    (Ra)が0.05〜0.8μmの範囲であり、かつ 【数2】(測定から得られた試料の表面積)/(測定範
    囲の縦×横) として定義される表面積代替値が1.005〜1.08
    の範囲であることを特徴とする樹脂との接合性に優れた
    銅または銅合金材。
  3. 【請求項3】 最終冷延後においてアルカリ溶液中に浸
    漬され、該銅合金表面に形成された酸化皮膜による粗化
    表面を有する銅または銅合金材であって、電子線3次元
    粗さ解析装置により表面を3000倍に拡大して得られ
    た表面に基づいて、算術平均粗さ(Ra)が0.03〜
    0.5μmの範囲であり、かつ 【数3】(測定から得られた試料の表面積)/(測定範
    囲の縦×横) として定義される表面積代替値が1.005〜1.1の
    範囲であることを特徴とする樹脂との接合性に優れた銅
    または銅合金材。
JP09133497A 1997-03-27 1997-03-27 樹脂密着性に優れた銅または銅合金材 Expired - Fee Related JP3881419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09133497A JP3881419B2 (ja) 1997-03-27 1997-03-27 樹脂密着性に優れた銅または銅合金材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09133497A JP3881419B2 (ja) 1997-03-27 1997-03-27 樹脂密着性に優れた銅または銅合金材

Publications (2)

Publication Number Publication Date
JPH10265872A true JPH10265872A (ja) 1998-10-06
JP3881419B2 JP3881419B2 (ja) 2007-02-14

Family

ID=14023551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09133497A Expired - Fee Related JP3881419B2 (ja) 1997-03-27 1997-03-27 樹脂密着性に優れた銅または銅合金材

Country Status (1)

Country Link
JP (1) JP3881419B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2008126812A1 (ja) * 2007-04-06 2008-10-23 Taisei Plas Co., Ltd. 銅合金複合体とその製造方法
JPWO2007061112A1 (ja) * 2005-11-28 2009-05-07 大日本印刷株式会社 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP2011219789A (ja) * 2010-04-06 2011-11-04 Fukuda Metal Foil & Powder Co Ltd 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR20130137104A (ko) 2012-06-06 2013-12-16 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판
JP2021123787A (ja) * 2020-02-07 2021-08-30 株式会社原田伸銅所 抗菌性を有する表面をダルロールにて粗面化し光沢度の減少〈低光沢或いは艶なし〉と、抗菌性の顕著な増幅が見られるリン青銅合金及びそれを用いた物品
JP2022070364A (ja) * 2020-10-27 2022-05-13 Jfeスチール株式会社 冷延鋼板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007061112A1 (ja) * 2005-11-28 2009-05-07 大日本印刷株式会社 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US8420446B2 (en) 2005-11-28 2013-04-16 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2008126812A1 (ja) * 2007-04-06 2008-10-23 Taisei Plas Co., Ltd. 銅合金複合体とその製造方法
JPWO2008126812A1 (ja) * 2007-04-06 2010-07-22 大成プラス株式会社 銅合金複合体とその製造方法
JP4965649B2 (ja) * 2007-04-06 2012-07-04 大成プラス株式会社 銅合金複合体とその製造方法
US9017569B2 (en) 2007-04-06 2015-04-28 Taisei Plas Co., Ltd. Copper alloy composite and method for manufacturing same
JP2011219789A (ja) * 2010-04-06 2011-11-04 Fukuda Metal Foil & Powder Co Ltd 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR20130137104A (ko) 2012-06-06 2013-12-16 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판
JP2021123787A (ja) * 2020-02-07 2021-08-30 株式会社原田伸銅所 抗菌性を有する表面をダルロールにて粗面化し光沢度の減少〈低光沢或いは艶なし〉と、抗菌性の顕著な増幅が見られるリン青銅合金及びそれを用いた物品
JP2022070364A (ja) * 2020-10-27 2022-05-13 Jfeスチール株式会社 冷延鋼板の製造方法

Also Published As

Publication number Publication date
JP3881419B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
KR101069198B1 (ko) 패키지 부품 및 반도체 패키지
TWI429045B (zh) Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface
US5252855A (en) Lead frame having an anodic oxide film coating
TWI699458B (zh) 引線框架材及其製造方法
EP3712933A1 (en) Semiconductor module and method for manufacturing same
JP2020155748A (ja) リードフレーム
JP4892033B2 (ja) リードフレームの製造方法
JPH10265872A (ja) 樹脂密着性に優れた銅または銅合金材
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JPH10270629A (ja) 樹脂密着性に優れた鉄合金材
TWI645054B (zh) Cu-Ni-Si系銅合金條
JPH05315511A (ja) リードフレーム材およびその製造方法
JP7032239B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
JP4611419B2 (ja) はんだ濡れ性、挿抜性に優れた銅合金すずめっき条
JPH10265991A (ja) 樹脂密着性に優れためっき材
US6451448B1 (en) Surface treated metallic materials and manufacturing method thereof
JPH1027873A (ja) 半導体装置用リードフレーム
KR102565186B1 (ko) 도전성 재료, 성형품 및 전자 부품
JP3186408B2 (ja) 多層リードフレーム及びその製造方法
KR102497060B1 (ko) 도전성 재료, 성형품 및 전자 부품
JP2801732B2 (ja) 基板配線用クラッド材およびその製造方法
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JPH11163210A (ja) 表面処理金属材料およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees