JPH10214952A - イメージセンサチップおよびイメージセンサ - Google Patents
イメージセンサチップおよびイメージセンサInfo
- Publication number
- JPH10214952A JPH10214952A JP9017022A JP1702297A JPH10214952A JP H10214952 A JPH10214952 A JP H10214952A JP 9017022 A JP9017022 A JP 9017022A JP 1702297 A JP1702297 A JP 1702297A JP H10214952 A JPH10214952 A JP H10214952A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- pad
- sensor chip
- wiring
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000005669 field effect Effects 0.000 abstract description 29
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 3
- 101150073536 FET3 gene Proteins 0.000 abstract 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 製造コストを上昇させることなく、製造時に
おけるワイヤボンディングにより、読取画像信号の出力
状態を切り替えることができるイメージセンサ、および
そのイメージセンサに用い得るイメージセンサチップを
提供する。 【解決手段】 被読取体からの反射光をアナログの読取
画像信号に変換する多数のホトトランジスタＰＨＴと、
多数のホトトランジスタＰＨＴの各出力端から読取画像
信号を順次シリアルに取り出すシフトレジスタＳＲおよ
び第１の電界効果トランジスタＦＥＴ1 と、シフトレジ
スタＳＲおよび第１の電界効果トランジスタＦＥＴ1 に
よりシリアルに取り出された読取画像信号が出力される
第１のパッド１と、多数のホトトランジスタＰＨＴから
の読取画像信号を増幅可能な演算増幅器ＯＰと、演算増
幅器ＯＰの入力端に接続された第２のパッド２と、演算
増幅器ＯＰの出力端に接続された第３のパッド３とを備
えた。
おけるワイヤボンディングにより、読取画像信号の出力
状態を切り替えることができるイメージセンサ、および
そのイメージセンサに用い得るイメージセンサチップを
提供する。 【解決手段】 被読取体からの反射光をアナログの読取
画像信号に変換する多数のホトトランジスタＰＨＴと、
多数のホトトランジスタＰＨＴの各出力端から読取画像
信号を順次シリアルに取り出すシフトレジスタＳＲおよ
び第１の電界効果トランジスタＦＥＴ1 と、シフトレジ
スタＳＲおよび第１の電界効果トランジスタＦＥＴ1 に
よりシリアルに取り出された読取画像信号が出力される
第１のパッド１と、多数のホトトランジスタＰＨＴから
の読取画像信号を増幅可能な演算増幅器ＯＰと、演算増
幅器ＯＰの入力端に接続された第２のパッド２と、演算
増幅器ＯＰの出力端に接続された第３のパッド３とを備
えた。
Description
【０００１】
【発明の属する技術分野】本願発明は、被読取体の画像
を読み取るイメージセンサチップ、およびそのイメージ
センサチップを複数個備えたイメージセンサに関する。
を読み取るイメージセンサチップ、およびそのイメージ
センサチップを複数個備えたイメージセンサに関する。
【０００２】
【従来の技術】従来のイメージセンサチップは、多数の
光電変換素子からの読取画像信号を、増幅せずに出力パ
ッドからシリアルに出力する構成であった。また、この
ようなイメージセンサチップを複数個備えた従来のイメ
ージセンサは、増幅回路を搭載した増幅回路基板を、複
数個のイメージセンサチップを搭載したイメージセンサ
チップ基板とは別に設け、各イメージセンサチップから
の読取画像信号を、イメージセンサチップの配線パター
ンとコネクタと増幅回路基板の配線パターンとを介して
増幅回路に供給し、その増幅回路により増幅した後に、
増幅回路基板の配線パターンとコネクタなどとを介して
外部にシリアルに出力する構成であった。
光電変換素子からの読取画像信号を、増幅せずに出力パ
ッドからシリアルに出力する構成であった。また、この
ようなイメージセンサチップを複数個備えた従来のイメ
ージセンサは、増幅回路を搭載した増幅回路基板を、複
数個のイメージセンサチップを搭載したイメージセンサ
チップ基板とは別に設け、各イメージセンサチップから
の読取画像信号を、イメージセンサチップの配線パター
ンとコネクタと増幅回路基板の配線パターンとを介して
増幅回路に供給し、その増幅回路により増幅した後に、
増幅回路基板の配線パターンとコネクタなどとを介して
外部にシリアルに出力する構成であった。
【０００３】しかし、上記従来のイメージセンサでは、
各イメージセンサチップからの読取画像信号を、イメー
ジセンサチップの配線パターンとコネクタと増幅回路基
板の配線パターンとを介して増幅回路に供給するので、
ノイズの影響を受け易く、画像に応じた正確な読取画像
信号を得ることが困難であるという課題があった。すな
わち、読取画像信号は電圧レベルが小さく、しかも増幅
回路の入力インピーダンスが大きいので、イメージセン
サチップから増幅回路までの配線長が長いと、ノイズが
乗り易く、読取画像信号に大きなノイズが重畳されてし
まう。特に、イメージセンサの付近にレーザプリンタな
どが配置されていると、レーザ装置からのノイズの影響
を大きく受けてしまう。
各イメージセンサチップからの読取画像信号を、イメー
ジセンサチップの配線パターンとコネクタと増幅回路基
板の配線パターンとを介して増幅回路に供給するので、
ノイズの影響を受け易く、画像に応じた正確な読取画像
信号を得ることが困難であるという課題があった。すな
わち、読取画像信号は電圧レベルが小さく、しかも増幅
回路の入力インピーダンスが大きいので、イメージセン
サチップから増幅回路までの配線長が長いと、ノイズが
乗り易く、読取画像信号に大きなノイズが重畳されてし
まう。特に、イメージセンサの付近にレーザプリンタな
どが配置されていると、レーザ装置からのノイズの影響
を大きく受けてしまう。
【０００４】このような不具合は、イメージセンサのケ
ースとしてアルミニウムなどの金属を用いて、イメージ
センサ内部の回路を電磁遮蔽することにより解消できる
可能性があるが、イメージセンサの製造コストが高価に
なってしまう。
ースとしてアルミニウムなどの金属を用いて、イメージ
センサ内部の回路を電磁遮蔽することにより解消できる
可能性があるが、イメージセンサの製造コストが高価に
なってしまう。
【０００５】そこで、各イメージセンサチップに増幅回
路を内蔵させ、各イメージセンサチップから増幅した読
取画像信号を出力させることが考えられる。
路を内蔵させ、各イメージセンサチップから増幅した読
取画像信号を出力させることが考えられる。
【０００６】しかし、このように構成した場合、各イメ
ージセンサチップに内蔵された増幅回路のオフセットに
ばらつきが生じ、このばらつきのために画像に応じた正
確な読取画像信号を得ることが困難になってしまう。こ
の問題は、多階調あるいはカラーの読み取りを行うイメ
ージセンサでは、オフセットのばらつきが階調あるいは
色の変化として表れ易いので、特に重大である。
ージセンサチップに内蔵された増幅回路のオフセットに
ばらつきが生じ、このばらつきのために画像に応じた正
確な読取画像信号を得ることが困難になってしまう。こ
の問題は、多階調あるいはカラーの読み取りを行うイメ
ージセンサでは、オフセットのばらつきが階調あるいは
色の変化として表れ易いので、特に重大である。
【０００７】このような不具合は、イメージセンサの外
部において読取画像信号を処理する処理回路に補正回路
を付加し、その補正回路によりオフセットのばらつきを
補正することにより解消できる可能性があるが、このよ
うな構成では、イメージセンサを含む装置の製造コスト
が高価になってしまう。
部において読取画像信号を処理する処理回路に補正回路
を付加し、その補正回路によりオフセットのばらつきを
補正することにより解消できる可能性があるが、このよ
うな構成では、イメージセンサを含む装置の製造コスト
が高価になってしまう。
【０００８】そこで、各行のイメージセンサチップのう
ちの１つに増幅回路を内蔵し、その増幅回路により各行
のイメージセンサチップからの読取画像信号を増幅して
イメージセンサの外部に出力することが考えられる。
ちの１つに増幅回路を内蔵し、その増幅回路により各行
のイメージセンサチップからの読取画像信号を増幅して
イメージセンサの外部に出力することが考えられる。
【０００９】このような構成によれば、各行におけるオ
フセットのばらつきの問題を解消でき、しかも、増幅回
路基板上に増幅回路を設ける場合と比較してノイズの問
題を軽減できる。
フセットのばらつきの問題を解消でき、しかも、増幅回
路基板上に増幅回路を設ける場合と比較してノイズの問
題を軽減できる。
【００１０】しかしこのような構成では、２種類のイメ
ージセンサチップを製造し、それらをイメージセンサチ
ップ基板上に搭載する必要があるので、イメージセンサ
チップの量産効果が低下し、しかもイメージセンサチッ
プ基板上へのイメージセンサチップの搭載作業も複雑化
することから、イメージセンサの製造コストが高価にな
ってしまう。
ージセンサチップを製造し、それらをイメージセンサチ
ップ基板上に搭載する必要があるので、イメージセンサ
チップの量産効果が低下し、しかもイメージセンサチッ
プ基板上へのイメージセンサチップの搭載作業も複雑化
することから、イメージセンサの製造コストが高価にな
ってしまう。
【００１１】このように、増幅しない読取画像信号を出
力する方式と、イメージセンサチップ毎に異なる増幅回
路により増幅した読取画像信号を出力する方式と、各行
毎に１個の増幅回路により増幅した読取画像信号を出力
する方式とは、それぞれ一長一短であり、イメージセン
サの用途に応じて選択できるのが好ましいのであるが、
それぞれの方式毎に異なるイメージセンサチップを製造
した場合、量産効果の低下によりイメージセンサの製造
コストが一層高価になってしまう。
力する方式と、イメージセンサチップ毎に異なる増幅回
路により増幅した読取画像信号を出力する方式と、各行
毎に１個の増幅回路により増幅した読取画像信号を出力
する方式とは、それぞれ一長一短であり、イメージセン
サの用途に応じて選択できるのが好ましいのであるが、
それぞれの方式毎に異なるイメージセンサチップを製造
した場合、量産効果の低下によりイメージセンサの製造
コストが一層高価になってしまう。
【００１２】
【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、製造コストを上昇させることな
く、増幅しない読取画像信号を出力する状態と、イメー
ジセンサチップ毎に異なる増幅回路により増幅した読取
画像信号を出力する状態と、各行毎に１個の増幅回路に
より増幅した読取画像信号を出力する状態とを、製造時
におけるワイヤボンディングにより切り替えることがで
きるイメージセンサ、およびそのイメージセンサに用い
得るイメージセンサチップを提供することを、その課題
とする。
出されたものであって、製造コストを上昇させることな
く、増幅しない読取画像信号を出力する状態と、イメー
ジセンサチップ毎に異なる増幅回路により増幅した読取
画像信号を出力する状態と、各行毎に１個の増幅回路に
より増幅した読取画像信号を出力する状態とを、製造時
におけるワイヤボンディングにより切り替えることがで
きるイメージセンサ、およびそのイメージセンサに用い
得るイメージセンサチップを提供することを、その課題
とする。
【００１３】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１４】本願発明の第１の側面によれば、被読取体
からの反射光をアナログの読取画像信号に変換する多数
の光電変換素子と、多数の光電変換素子の各出力端から
読取画像信号を順次シリアルに取り出す選択回路と、選
択回路によりシリアルに取り出された読取画像信号が出
力される第１のパッドと、多数の光電変換素子からの読
取画像信号を増幅可能な増幅回路と、増幅回路の入力端
に接続された第２のパッドと、増幅回路の出力端に接続
された第３のパッドとを備えたことを特徴とする、イメ
ージセンサチップが提供される。
からの反射光をアナログの読取画像信号に変換する多数
の光電変換素子と、多数の光電変換素子の各出力端から
読取画像信号を順次シリアルに取り出す選択回路と、選
択回路によりシリアルに取り出された読取画像信号が出
力される第１のパッドと、多数の光電変換素子からの読
取画像信号を増幅可能な増幅回路と、増幅回路の入力端
に接続された第２のパッドと、増幅回路の出力端に接続
された第３のパッドとを備えたことを特徴とする、イメ
ージセンサチップが提供される。
【００１５】このようにすれば、第１のパッドから読取
画像信号を取り出すことにより、増幅前の読取画像信号
を得ることができる。また、第１のパッドから出力され
た読取画像信号を第２のパッドに入力させて、第３のパ
ッドから読取画像信号を取り出すことにより、増幅後の
読取画像信号を得ることができる。さらには、他の任意
数のイメージセンサチップの第１のパッドから出力され
た読取画像信号も第２のパッドに入力させて、第３のパ
ッドから読取画像信号を取り出すことにより、複数のイ
メージセンサチップの増幅後の読取画像信号を纏めて得
ることができる。したがって、このイメージセンサチッ
プを複数個用いることにより、製造コストを上昇させる
ことなく、増幅しない読取画像信号を出力する状態と、
増幅した読取画像信号を出力する状態と、他のイメージ
センサチップに自己の読取画像信号を増幅させる状態と
を、製造時におけるワイヤボンディングにより切り替え
ることができるイメージセンサを実現できる。
画像信号を取り出すことにより、増幅前の読取画像信号
を得ることができる。また、第１のパッドから出力され
た読取画像信号を第２のパッドに入力させて、第３のパ
ッドから読取画像信号を取り出すことにより、増幅後の
読取画像信号を得ることができる。さらには、他の任意
数のイメージセンサチップの第１のパッドから出力され
た読取画像信号も第２のパッドに入力させて、第３のパ
ッドから読取画像信号を取り出すことにより、複数のイ
メージセンサチップの増幅後の読取画像信号を纏めて得
ることができる。したがって、このイメージセンサチッ
プを複数個用いることにより、製造コストを上昇させる
ことなく、増幅しない読取画像信号を出力する状態と、
増幅した読取画像信号を出力する状態と、他のイメージ
センサチップに自己の読取画像信号を増幅させる状態と
を、製造時におけるワイヤボンディングにより切り替え
ることができるイメージセンサを実現できる。
【００１６】被読取体は、画像が描かれた紙であっても
よいし、樹脂製のフィルムであってもよい。さらには、
必ずしもシート状でなくてもよい。
よいし、樹脂製のフィルムであってもよい。さらには、
必ずしもシート状でなくてもよい。
【００１７】光電変換素子としては、ホトダイオードや
ホトトランジスタを用いることができるが、これに限る
ものではない。
ホトトランジスタを用いることができるが、これに限る
ものではない。
【００１８】選択回路としては、シフトレジスタあるい
はＣＣＤを用いることができるが、これに限るものでは
ない。
はＣＣＤを用いることができるが、これに限るものでは
ない。
【００１９】増幅回路としては、演算増幅器を用いるこ
とができるが、これに限るものではない。
とができるが、これに限るものではない。
【００２０】好ましい実施の形態によれば、外部からの
制御信号に応じて、選択回路により取り出された読取画
像信号を第１のパッドに供給する状態と供給しない状態
とに切り替わる第１のスイッチ回路と、外部からの制御
信号に応じて、増幅回路の出力端から出力される信号を
第３のパッドに供給する状態と供給しない状態とに切り
替わる第２のスイッチ回路とを備える。
制御信号に応じて、選択回路により取り出された読取画
像信号を第１のパッドに供給する状態と供給しない状態
とに切り替わる第１のスイッチ回路と、外部からの制御
信号に応じて、増幅回路の出力端から出力される信号を
第３のパッドに供給する状態と供給しない状態とに切り
替わる第２のスイッチ回路とを備える。
【００２１】このようにすれば、第１あるいは第３のパ
ッドから読取画像信号あるいはそれを増幅した信号を出
力しないときに、第１あるいは第２のスイッチ回路をオ
フさせておくことにより、読取画像信号の伝送経路にノ
イズが侵入して第１あるいは第３のパッドから出力され
るのを良好に軽減できる。特に、増幅回路により増幅さ
れた大きなノイズが第３のパッドに出力されるのを防止
できるので、読取性能を良好に維持できる。
ッドから読取画像信号あるいはそれを増幅した信号を出
力しないときに、第１あるいは第２のスイッチ回路をオ
フさせておくことにより、読取画像信号の伝送経路にノ
イズが侵入して第１あるいは第３のパッドから出力され
るのを良好に軽減できる。特に、増幅回路により増幅さ
れた大きなノイズが第３のパッドに出力されるのを防止
できるので、読取性能を良好に維持できる。
【００２２】第１あるいは第２のスイッチ回路として
は、電界効果トランジスタを用いることができるが、こ
れに限るものではない。
は、電界効果トランジスタを用いることができるが、こ
れに限るものではない。
【００２３】本願発明の第２の側面によれば、請求項１
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各行のイメージセンサチップ
の第１のパッドにワイヤボンディングにより接続された
第１のパターン配線を設け、各行のイメージセンサチッ
プの第１のパッドに出力される読取画像信号を、第１の
パターン配線を介してシリアルに出力する構成とした、
イメージセンサが提供される。
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各行のイメージセンサチップ
の第１のパッドにワイヤボンディングにより接続された
第１のパターン配線を設け、各行のイメージセンサチッ
プの第１のパッドに出力される読取画像信号を、第１の
パターン配線を介してシリアルに出力する構成とした、
イメージセンサが提供される。
【００２４】本願発明の第３の側面によれば、請求項１
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各イメージセンサチップの第
１のパッドと第２のパッドとにワイヤボンディングによ
り接続された複数の第２のパターン配線と、各行のイメ
ージセンサチップの第３のパッドにワイヤボンディング
により接続された第３のパターン配線とを設け、各行の
イメージセンサチップの増幅回路により増幅された読取
画像信号を、第３のパターン配線を介してシリアルに出
力する構成とした、イメージセンサが提供される。
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各イメージセンサチップの第
１のパッドと第２のパッドとにワイヤボンディングによ
り接続された複数の第２のパターン配線と、各行のイメ
ージセンサチップの第３のパッドにワイヤボンディング
により接続された第３のパターン配線とを設け、各行の
イメージセンサチップの増幅回路により増幅された読取
画像信号を、第３のパターン配線を介してシリアルに出
力する構成とした、イメージセンサが提供される。
【００２５】本願発明の第４の側面によれば、請求項１
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各行のイメージセンサチップ
の第１のパッドにワイヤボンディングにより接続され、
かつ各行のイメージセンサチップのうちの特定の１つの
イメージセンサチップの第２のパッドにワイヤボンディ
ングにより接続された第４のパターン配線と、各行の特
定の１つのイメージセンサチップの第３のパッドにワイ
ヤボンディングにより接続された第５のパターン配線と
を設け、各行のイメージセンサチップの第１のパッドに
出力される読取画像信号を、各行の特定の１つのイメー
ジセンサチップの増幅回路により増幅して、第５のパタ
ーン配線を介してシリアルに出力する構成とした、イメ
ージセンサが提供される。
または請求項２に記載のイメージセンサチップが複数列
かつ任意行に搭載された配線基板を備えたイメージセン
サであって、配線基板に、各行のイメージセンサチップ
の第１のパッドにワイヤボンディングにより接続され、
かつ各行のイメージセンサチップのうちの特定の１つの
イメージセンサチップの第２のパッドにワイヤボンディ
ングにより接続された第４のパターン配線と、各行の特
定の１つのイメージセンサチップの第３のパッドにワイ
ヤボンディングにより接続された第５のパターン配線と
を設け、各行のイメージセンサチップの第１のパッドに
出力される読取画像信号を、各行の特定の１つのイメー
ジセンサチップの増幅回路により増幅して、第５のパタ
ーン配線を介してシリアルに出力する構成とした、イメ
ージセンサが提供される。
【００２６】このように、ワイヤボンディングのボンデ
ィング位置と配線基板のパターン配線とを変えるだけ
で、共通のイメージセンサチップを用いて、増幅しない
読取画像信号を出力するイメージセンサと、イメージセ
ンサチップ毎に異なる増幅回路により増幅した読取画像
信号を出力するイメージセンサと、各行毎に１個の増幅
回路により増幅した読取画像信号を出力するイメージセ
ンサとを所望に応じて任意に製造できる。ここで、ワイ
ヤボンディングのボンディング位置は、ワイヤボンディ
ング装置を動作させるためのプログラムを若干変更する
だけで変えることができるので、製造コストを上昇させ
ることなく、用途に応じたイメージセンサを得ることが
できる。
ィング位置と配線基板のパターン配線とを変えるだけ
で、共通のイメージセンサチップを用いて、増幅しない
読取画像信号を出力するイメージセンサと、イメージセ
ンサチップ毎に異なる増幅回路により増幅した読取画像
信号を出力するイメージセンサと、各行毎に１個の増幅
回路により増幅した読取画像信号を出力するイメージセ
ンサとを所望に応じて任意に製造できる。ここで、ワイ
ヤボンディングのボンディング位置は、ワイヤボンディ
ング装置を動作させるためのプログラムを若干変更する
だけで変えることができるので、製造コストを上昇させ
ることなく、用途に応じたイメージセンサを得ることが
できる。
【００２７】好ましい実施の形態によれば、配線基板
に、各行のイメージセンサチップの近傍に配置され、か
つ配線基板に取り付けられたコネクタに接続された第６
の配線パターンと、各行のイメージセンサチップの近傍
に配置された第７の配線パターンと、各イメージセンサ
チップの第１および第２のパッドの近傍に配置された複
数の第８の配線パターンとを備え、第６の配線パターン
を第１、第３、または第５の配線パターンとして用い、
第７の配線パターンを第４の配線パターンとして用い、
第８の配線パターンを第２の配線パターンとして用い
る。
に、各行のイメージセンサチップの近傍に配置され、か
つ配線基板に取り付けられたコネクタに接続された第６
の配線パターンと、各行のイメージセンサチップの近傍
に配置された第７の配線パターンと、各イメージセンサ
チップの第１および第２のパッドの近傍に配置された複
数の第８の配線パターンとを備え、第６の配線パターン
を第１、第３、または第５の配線パターンとして用い、
第７の配線パターンを第４の配線パターンとして用い、
第８の配線パターンを第２の配線パターンとして用い
る。
【００２８】このようにすれば、ワイヤボンディングの
ボンディング位置を変えるだけで、共通のイメージセン
サチップと配線基板とを用いて、増幅しない読取画像信
号を出力するイメージセンサと、イメージセンサチップ
毎に異なる増幅回路により増幅した読取画像信号を出力
するイメージセンサと、各行毎に１個の増幅回路により
増幅した読取画像信号を出力するイメージセンサとを所
望に応じて任意に製造できる。したがって、配線パター
ンの異なる複数書類の配線基板を用いる必要がなく、製
造コストを一層低減できる。
ボンディング位置を変えるだけで、共通のイメージセン
サチップと配線基板とを用いて、増幅しない読取画像信
号を出力するイメージセンサと、イメージセンサチップ
毎に異なる増幅回路により増幅した読取画像信号を出力
するイメージセンサと、各行毎に１個の増幅回路により
増幅した読取画像信号を出力するイメージセンサとを所
望に応じて任意に製造できる。したがって、配線パター
ンの異なる複数書類の配線基板を用いる必要がなく、製
造コストを一層低減できる。
【００２９】別の好ましい実施の形態によれば、配線基
板に、イメージセンサチップが複数行搭載され、各行の
読取画像信号がパラレルに外部に出力される。
板に、イメージセンサチップが複数行搭載され、各行の
読取画像信号がパラレルに外部に出力される。
【００３０】このようにすれば、同一のイメージセンサ
チップを多数用いることにより、縦横に光電変換素子が
配置された平面タイプのイメージセンサを実現できる。
しかも、読取画像信号がパラレルに出力されるので、イ
メージセンサの外部に読取画像信号の処理回路をイメー
ジセンサチップの行数に等しい数だけ設けることによ
り、高速処理が可能になる。
チップを多数用いることにより、縦横に光電変換素子が
配置された平面タイプのイメージセンサを実現できる。
しかも、読取画像信号がパラレルに出力されるので、イ
メージセンサの外部に読取画像信号の処理回路をイメー
ジセンサチップの行数に等しい数だけ設けることによ
り、高速処理が可能になる。
【００３１】別の好ましい実施の形態によれば、配線基
板に、イメージセンサチップが複数行搭載され、全ての
読取画像信号がシリアルに外部に出力される。
板に、イメージセンサチップが複数行搭載され、全ての
読取画像信号がシリアルに外部に出力される。
【００３２】このようにすれば、同一のイメージセンサ
チップを多数用いることにより、縦横に光電変換素子が
配置された平面タイプのイメージセンサを実現できる。
しかも、全ての読取画像信号がシリアルに出力されるの
で、イメージセンサの外部に読取画像信号の処理回路を
１個設けるだけでよく、処理回路を安価に構成できる。
チップを多数用いることにより、縦横に光電変換素子が
配置された平面タイプのイメージセンサを実現できる。
しかも、全ての読取画像信号がシリアルに出力されるの
で、イメージセンサの外部に読取画像信号の処理回路を
１個設けるだけでよく、処理回路を安価に構成できる。
【００３３】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００３４】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
形態を、図面を参照して具体的に説明する。
【００３５】図１は、本願発明に係るイメージセンサの
一例としての密着型ラインイメージセンサの構成部品を
分解した状態で示す斜視図、図２は平面図、図３は図２
のIII −III 線断面図、図４は図２のIV−IV線断面図、
図５は図２のＶ−Ｖ線断面図である。
一例としての密着型ラインイメージセンサの構成部品を
分解した状態で示す斜視図、図２は平面図、図３は図２
のIII −III 線断面図、図４は図２のIV−IV線断面図、
図５は図２のＶ−Ｖ線断面図である。
【００３６】このイメージセンサ２０は、略矩形状の断
面形状と、所定の長手寸法を有するケース２１を有して
おり、このケース２１は、樹脂成形によって作製するこ
とができる。このケース２１は、図３に良く表れている
ように、上下に貫通する内部空間をもち、上部開口を封
鎖するようにしてガラスカバー２２が取付けられている
とともに、下部開口を封鎖するようにして、配線基板と
してのヘッド基板２３が取付けられている。このヘッド
基板２３の上面における幅方向一側寄りには、複数個の
イメージセンサチップ２４が取付けられており、幅方向
他側寄りには、照明光源としての複数個のＬＥＤチップ
２５が取付けられている。そして、このケース２１の内
部空間には、ＬＥＤチップ２５からの光を効率的にガラ
スカバー２２上の被読取体としての原稿Ｄに照射するた
めの透明樹脂製の導光部材２６と、原稿Ｄからの反射光
を正立等倍にイメージセンサチップ２４に集束させるた
めのロッドレンズアレイ２７が設けられている。
面形状と、所定の長手寸法を有するケース２１を有して
おり、このケース２１は、樹脂成形によって作製するこ
とができる。このケース２１は、図３に良く表れている
ように、上下に貫通する内部空間をもち、上部開口を封
鎖するようにしてガラスカバー２２が取付けられている
とともに、下部開口を封鎖するようにして、配線基板と
してのヘッド基板２３が取付けられている。このヘッド
基板２３の上面における幅方向一側寄りには、複数個の
イメージセンサチップ２４が取付けられており、幅方向
他側寄りには、照明光源としての複数個のＬＥＤチップ
２５が取付けられている。そして、このケース２１の内
部空間には、ＬＥＤチップ２５からの光を効率的にガラ
スカバー２２上の被読取体としての原稿Ｄに照射するた
めの透明樹脂製の導光部材２６と、原稿Ｄからの反射光
を正立等倍にイメージセンサチップ２４に集束させるた
めのロッドレンズアレイ２７が設けられている。
【００３７】ロッドレンズアレイ２７は、ケース２１内
に形成した溝状ホルダ部２８に上方から挿入するように
して保持されている。溝状ホルダ部２８は、ロッドレン
ズアレイ２７の平面形態と対応した凹陥溝２９を有して
おり、その底部には、ロッドレンズアレイ２７を透過し
た光を通過させてその下方に配置される複数のイメージ
センサチップ２４上に至らせるためのスリット３０が形
成されている。
に形成した溝状ホルダ部２８に上方から挿入するように
して保持されている。溝状ホルダ部２８は、ロッドレン
ズアレイ２７の平面形態と対応した凹陥溝２９を有して
おり、その底部には、ロッドレンズアレイ２７を透過し
た光を通過させてその下方に配置される複数のイメージ
センサチップ２４上に至らせるためのスリット３０が形
成されている。
【００３８】図３に表れているように、この溝状ホルダ
部２８の長手方向中間部における内壁には、ロッドレン
ズアレイ２７の上面の一側縁に係合して、このロッドレ
ンズアレイ２７の浮きを防止するための突起３１が、２
箇所に形成されている。この突起３１は、図３にその断
面が表れているように、溝状ホルダ部２８へのロッドレ
ンズアレイ２７の挿入操作を阻害することがないよう
に、適度な突出高さをもち、先端上方寄りにはテーパ面
３１ａが形成されている。
部２８の長手方向中間部における内壁には、ロッドレン
ズアレイ２７の上面の一側縁に係合して、このロッドレ
ンズアレイ２７の浮きを防止するための突起３１が、２
箇所に形成されている。この突起３１は、図３にその断
面が表れているように、溝状ホルダ部２８へのロッドレ
ンズアレイ２７の挿入操作を阻害することがないよう
に、適度な突出高さをもち、先端上方寄りにはテーパ面
３１ａが形成されている。
【００３９】導光部材２６は、ロッドレンズアレイ２７
の光軸の延長上に存在する読み取りラインＬから側方に
変位した位置においてヘッド基板２３に取付けられたＬ
ＥＤチップ２５から発する光を、プリズム効果によって
効率的に読み取りラインＬないしはその近傍領域に導く
ための部材である。この導光部材２６は、ＬＥＤチップ
２５の配置と対応して開口する透光窓３２が形成された
底壁３３と、ケース２１の一側内壁２１ａと、溝状ホル
ダ部２８の外壁２８ａとで囲まれた空間に嵌め込むよう
にして取付けられる。
の光軸の延長上に存在する読み取りラインＬから側方に
変位した位置においてヘッド基板２３に取付けられたＬ
ＥＤチップ２５から発する光を、プリズム効果によって
効率的に読み取りラインＬないしはその近傍領域に導く
ための部材である。この導光部材２６は、ＬＥＤチップ
２５の配置と対応して開口する透光窓３２が形成された
底壁３３と、ケース２１の一側内壁２１ａと、溝状ホル
ダ部２８の外壁２８ａとで囲まれた空間に嵌め込むよう
にして取付けられる。
【００４０】図１に表れているように、導光部材２６の
長手方向中間部の一側面には、係合突起３４が２箇所に
形成されており、これに対応して、ケース２１の一側内
壁２１ａには、係合突起３４が係合可能な係合凹部３５
が形成されている。そして、この導光部材２６の両端部
には、図１および図５に表れているように、ケースの一
側内壁２１ａと溝状ホルダ部２８の外壁２８ａとの間に
嵌合しうる所定の上下寸法を有する嵌合ブロック３６が
一体に形成されており、この嵌合ブロック３６から、ロ
ッドレンズアレイ２７の両端部上面を押圧するための押
圧片３７が一体に延出形成されている。また、嵌合ブロ
ック３６の背面には、この嵌合ブロック３６を一定の摩
擦力をもってケース内壁２１ａとホルダ部外壁２８ａと
の間に嵌合保持させるための突起３８およびリブ３９が
形成されている。
長手方向中間部の一側面には、係合突起３４が２箇所に
形成されており、これに対応して、ケース２１の一側内
壁２１ａには、係合突起３４が係合可能な係合凹部３５
が形成されている。そして、この導光部材２６の両端部
には、図１および図５に表れているように、ケースの一
側内壁２１ａと溝状ホルダ部２８の外壁２８ａとの間に
嵌合しうる所定の上下寸法を有する嵌合ブロック３６が
一体に形成されており、この嵌合ブロック３６から、ロ
ッドレンズアレイ２７の両端部上面を押圧するための押
圧片３７が一体に延出形成されている。また、嵌合ブロ
ック３６の背面には、この嵌合ブロック３６を一定の摩
擦力をもってケース内壁２１ａとホルダ部外壁２８ａと
の間に嵌合保持させるための突起３８およびリブ３９が
形成されている。
【００４１】上記構成のイメージセンサ２０は、次のよ
うにして組み立てることができる。まず、ケース２１の
溝状ホルダ部２８にロッドレンズアレイ２７を上から嵌
め込む。このとき、溝状ホルダ部２８の内壁に形成した
突起３１がロッドレンズアレイ２７の上面一縁に係合し
て、このロッドレンズアレイ２７の浮きを防止する。
うにして組み立てることができる。まず、ケース２１の
溝状ホルダ部２８にロッドレンズアレイ２７を上から嵌
め込む。このとき、溝状ホルダ部２８の内壁に形成した
突起３１がロッドレンズアレイ２７の上面一縁に係合し
て、このロッドレンズアレイ２７の浮きを防止する。
【００４２】次に、導光部材２６を、ケース内壁２１ａ
とホルダ部外壁２８ａとで囲まれた空間に上から嵌め込
む。導光部材２６は、その中間部の一側面の係合突起３
４がケース側の係合凹部３５に係合することと、嵌合ブ
ロック３６が空間にぴったりと嵌まり込むことにより、
浮きが生じるといったことなく、定位置に保持される。
そうして、この導光部材２６の両端の嵌合ブロック３６
に形成した押圧片３７がロッドレンズアレイ２７の両端
部上面を押圧する。これにより、ロッドレンズアレイ２
７は、その長手方向中間部が突起３１によって押さえら
れ、長手方向両端部が導光部材２６の押圧片３７によっ
て押さえられることにより、安定的かつ確実に定位置に
保持される。
とホルダ部外壁２８ａとで囲まれた空間に上から嵌め込
む。導光部材２６は、その中間部の一側面の係合突起３
４がケース側の係合凹部３５に係合することと、嵌合ブ
ロック３６が空間にぴったりと嵌まり込むことにより、
浮きが生じるといったことなく、定位置に保持される。
そうして、この導光部材２６の両端の嵌合ブロック３６
に形成した押圧片３７がロッドレンズアレイ２７の両端
部上面を押圧する。これにより、ロッドレンズアレイ２
７は、その長手方向中間部が突起３１によって押さえら
れ、長手方向両端部が導光部材２６の押圧片３７によっ
て押さえられることにより、安定的かつ確実に定位置に
保持される。
【００４３】ガラスカバー２２は、ケース２１の上面開
口に嵌め込むようにして、たとえば接着によって固定さ
れる。ヘッド基板２３は、ケース２１の下面開口に嵌め
込むようにして、止め金具４０によって固定される。こ
の止め金具４０は、図４に表れているように、バネ板部
材を断面略Ｍ形に折曲形成したものであって、その脚部
４０ａに形成した係合穴４１が、ケース２１の両側面に
形成した係合突起４２に係合する。
口に嵌め込むようにして、たとえば接着によって固定さ
れる。ヘッド基板２３は、ケース２１の下面開口に嵌め
込むようにして、止め金具４０によって固定される。こ
の止め金具４０は、図４に表れているように、バネ板部
材を断面略Ｍ形に折曲形成したものであって、その脚部
４０ａに形成した係合穴４１が、ケース２１の両側面に
形成した係合突起４２に係合する。
【００４４】イメージセンサチップ２４は、全ての光電
変換素子が等間隔でかつ１列に並ぶように、ヘッド基板
２３上に１８個搭載されている。各イメージセンサチッ
プ２４には、光電変換素子が９６個設けられているの
で、合計１７２８個の光電変換素子により１ラインの画
像の読み取りがなされることになる。ヘッド基板２３に
は、イメージセンサ２０の内外の信号授受のためのコネ
クタ４３が取り付けられている。
変換素子が等間隔でかつ１列に並ぶように、ヘッド基板
２３上に１８個搭載されている。各イメージセンサチッ
プ２４には、光電変換素子が９６個設けられているの
で、合計１７２８個の光電変換素子により１ラインの画
像の読み取りがなされることになる。ヘッド基板２３に
は、イメージセンサ２０の内外の信号授受のためのコネ
クタ４３が取り付けられている。
【００４５】図６は、ヘッド基板２３上のイメージセン
サチップ２４の回路および配線パターンの要部の説明図
であって、各イメージセンサチップ２４には、光電変換
素子としてのホトトランジスタＰＨＴが９６個設けられ
ている。これらホトトランジスタＰＨＴは、コレクタが
電源ＶDDに共通に接続され、エミッタが第１の電界効果
トランジスタＦＥＴ1 のドレインに接続されている。各
第１の電界効果トランジスタＦＥＴ1 のゲートは、シフ
トレジスタＳＲの各ビットに接続されており、第１の電
界効果トランジスタＦＥＴ1 のソースは、第１のスイッ
チ回路を構成する第２の電界効果トランジスタＦＥＴ2
のドレインに共通に接続されている。シフトレジスタＳ
Ｒの入力端は、シリアルイン信号が入力されるパッドＳ
Ｉに接続されている。第２の電界効果トランジスタＦＥ
Ｔ2 のゲートは、外部からの制御信号としてのチップセ
レクト信号が入力されるパッドＣＳＥＬと、論理和回路
ＯＲの一方の入力端とに接続されており、第２の電界効
果トランジスタＦＥＴ2 のソースは、第１のパッド１に
接続されている。シフトレジスタＳＲと第１の電界効果
トランジスタＦＥＴ1 とは、多数のホトトランジスタＰ
ＨＴの各出力端から読取画像信号を順次シリアルに取り
出す選択回路を構成している。
サチップ２４の回路および配線パターンの要部の説明図
であって、各イメージセンサチップ２４には、光電変換
素子としてのホトトランジスタＰＨＴが９６個設けられ
ている。これらホトトランジスタＰＨＴは、コレクタが
電源ＶDDに共通に接続され、エミッタが第１の電界効果
トランジスタＦＥＴ1 のドレインに接続されている。各
第１の電界効果トランジスタＦＥＴ1 のゲートは、シフ
トレジスタＳＲの各ビットに接続されており、第１の電
界効果トランジスタＦＥＴ1 のソースは、第１のスイッ
チ回路を構成する第２の電界効果トランジスタＦＥＴ2
のドレインに共通に接続されている。シフトレジスタＳ
Ｒの入力端は、シリアルイン信号が入力されるパッドＳ
Ｉに接続されている。第２の電界効果トランジスタＦＥ
Ｔ2 のゲートは、外部からの制御信号としてのチップセ
レクト信号が入力されるパッドＣＳＥＬと、論理和回路
ＯＲの一方の入力端とに接続されており、第２の電界効
果トランジスタＦＥＴ2 のソースは、第１のパッド１に
接続されている。シフトレジスタＳＲと第１の電界効果
トランジスタＦＥＴ1 とは、多数のホトトランジスタＰ
ＨＴの各出力端から読取画像信号を順次シリアルに取り
出す選択回路を構成している。
【００４６】第１のパッド１には、第２のパッド２が隣
接配置されており、この第２のパッド２は、増幅回路を
構成する演算増幅器ＯＰの非反転入力端と、抵抗器Ｒ1
およびキャパシタＣの一端とに接続されている。抵抗器
Ｒ1 およびキャパシタＣの他端は接地されており、演算
増幅器ＯＰの反転入力端は、抵抗器Ｒ2 ，Ｒ3 の一端に
接続されている。抵抗器Ｒ2 の他端は接地されており、
抵抗器Ｒ3 の他端は、演算増幅器ＯＰの出力端と、第２
のスイッチ回路を構成する第３の電界効果トランジスタ
ＦＥＴ3 のドレインとに接続されている。第３の電界効
果トランジスタＦＥＴ3 のソースは、第３のパッド３に
接続されており、第３の電界効果トランジスタＦＥＴ3
のゲートは、論理和回路ＯＲの出力端に接続されてい
る。論理和回路ＯＲの他方の入力端は、第４のパッド４
および抵抗器Ｒ4 の一端に接続されており、抵抗器Ｒ4
の他端は接地されている。
接配置されており、この第２のパッド２は、増幅回路を
構成する演算増幅器ＯＰの非反転入力端と、抵抗器Ｒ1
およびキャパシタＣの一端とに接続されている。抵抗器
Ｒ1 およびキャパシタＣの他端は接地されており、演算
増幅器ＯＰの反転入力端は、抵抗器Ｒ2 ，Ｒ3 の一端に
接続されている。抵抗器Ｒ2 の他端は接地されており、
抵抗器Ｒ3 の他端は、演算増幅器ＯＰの出力端と、第２
のスイッチ回路を構成する第３の電界効果トランジスタ
ＦＥＴ3 のドレインとに接続されている。第３の電界効
果トランジスタＦＥＴ3 のソースは、第３のパッド３に
接続されており、第３の電界効果トランジスタＦＥＴ3
のゲートは、論理和回路ＯＲの出力端に接続されてい
る。論理和回路ＯＲの他方の入力端は、第４のパッド４
および抵抗器Ｒ4 の一端に接続されており、抵抗器Ｒ4
の他端は接地されている。
【００４７】ヘッド基板２３上には、イメージセンサチ
ップ２４の近傍に配置され、かつヘッド基板２３に取り
付けられたコネクタ４３に接続された第６の配線パター
ン６と、この第６の配線パターン６に隣接配置された第
７の配線パターン７と、各イメージセンサチップ２４の
第１のパッド１および第２のパッド２の近傍に配置され
た複数の第８の配線パターン８とが形成されている。
ップ２４の近傍に配置され、かつヘッド基板２３に取り
付けられたコネクタ４３に接続された第６の配線パター
ン６と、この第６の配線パターン６に隣接配置された第
７の配線パターン７と、各イメージセンサチップ２４の
第１のパッド１および第２のパッド２の近傍に配置され
た複数の第８の配線パターン８とが形成されている。
【００４８】上記第１〜第４のパッド１〜４は、第６〜
第８の配線パターン６〜８に選択的にワイヤボンディン
グにより接続されるものであって、このワイヤボンディ
ングのパターンを変更することにより、イメージセンサ
２０から出力される読取画像信号の処理態様を変更でき
る。
第８の配線パターン６〜８に選択的にワイヤボンディン
グにより接続されるものであって、このワイヤボンディ
ングのパターンを変更することにより、イメージセンサ
２０から出力される読取画像信号の処理態様を変更でき
る。
【００４９】たとえば、図６に示すように、各イメージ
センサチップ２４の第１のパッド１と第６の配線パター
ン６とにワイヤ１０をボンディングすることにより、ホ
トトランジスタＰＨＴからの画像読取信号が、第１の電
界効果トランジスタＦＥＴ1、第２の電界効果トランジ
スタＦＥＴ2 、第１のパッド１、ワイヤ１０、第６の配
線パターン６、およびコネクタ４３を介してイメージセ
ンサ２０の外部に出力される。すなわち、演算増幅器Ｏ
Ｐにより増幅される前の画像読取信号がイメージセンサ
２０から出力される。
センサチップ２４の第１のパッド１と第６の配線パター
ン６とにワイヤ１０をボンディングすることにより、ホ
トトランジスタＰＨＴからの画像読取信号が、第１の電
界効果トランジスタＦＥＴ1、第２の電界効果トランジ
スタＦＥＴ2 、第１のパッド１、ワイヤ１０、第６の配
線パターン６、およびコネクタ４３を介してイメージセ
ンサ２０の外部に出力される。すなわち、演算増幅器Ｏ
Ｐにより増幅される前の画像読取信号がイメージセンサ
２０から出力される。
【００５０】なお、画像読取信号をシリアルに出力する
ための回路動作は、周知であるので簡単に述べるが、チ
ップセレクト信号によりいずれか１つのイメージセンサ
チップ２４が選択され、そのイメージセンサチップ２４
の第２の電界効果トランジスタＦＥＴ2 がチップセレク
ト信号によりオンし、第１のパッド１に画像読取信号が
出力される状態になる。そして、シリアルイン信号がシ
フトレジスタＳＲに入力され、クロック信号に同期して
シリアルイン信号がシフトされることにより、シフトレ
ジスタＳＲの各段のビットに接続された第１の電界効果
トランジスタＦＥＴ1 が順次オンし、画像読取信号がシ
リアルに出力される。このような動作が各イメージセン
サチップ２４について順次行われることにより、１ライ
ン分１７２８個の画像読取信号がシリアルに出力される
のである。
ための回路動作は、周知であるので簡単に述べるが、チ
ップセレクト信号によりいずれか１つのイメージセンサ
チップ２４が選択され、そのイメージセンサチップ２４
の第２の電界効果トランジスタＦＥＴ2 がチップセレク
ト信号によりオンし、第１のパッド１に画像読取信号が
出力される状態になる。そして、シリアルイン信号がシ
フトレジスタＳＲに入力され、クロック信号に同期して
シリアルイン信号がシフトされることにより、シフトレ
ジスタＳＲの各段のビットに接続された第１の電界効果
トランジスタＦＥＴ1 が順次オンし、画像読取信号がシ
リアルに出力される。このような動作が各イメージセン
サチップ２４について順次行われることにより、１ライ
ン分１７２８個の画像読取信号がシリアルに出力される
のである。
【００５１】また、図７に示すように、各イメージセン
サチップ２４について、第１のパッド１と第８の配線パ
ターン８とにワイヤ１１をボンディングし、第２のパッ
ド２と第８の配線パターン８とにワイヤ１２をボンディ
ングし、第３のパッド３と第６の配線パターン６とにワ
イヤ１３をボンディングすることにより、ホトトランジ
スタＰＨＴからの画像読取信号が、第１の電界効果トラ
ンジスタＦＥＴ1 、第２の電界効果トランジスタＦＥＴ
2 、第１のパッド１、ワイヤ１１、第８の配線パターン
８、ワイヤ１２、および第２のパッド２を介して演算増
幅器ＯＰの非反転入力端に入力される。そして、演算増
幅器ＯＰにより増幅された画像読取信号は、第３の電界
効果トランジスタＦＥＴ3 、第３のパッド３、ワイヤ１
３、第６の配線パターン６、およびコネクタ４３を介し
てイメージセンサ２０の外部に出力される。すなわち、
各イメージセンサチップ２４の演算増幅器ＯＰにより増
幅された後の画像読取信号がイメージセンサ２０から出
力される。
サチップ２４について、第１のパッド１と第８の配線パ
ターン８とにワイヤ１１をボンディングし、第２のパッ
ド２と第８の配線パターン８とにワイヤ１２をボンディ
ングし、第３のパッド３と第６の配線パターン６とにワ
イヤ１３をボンディングすることにより、ホトトランジ
スタＰＨＴからの画像読取信号が、第１の電界効果トラ
ンジスタＦＥＴ1 、第２の電界効果トランジスタＦＥＴ
2 、第１のパッド１、ワイヤ１１、第８の配線パターン
８、ワイヤ１２、および第２のパッド２を介して演算増
幅器ＯＰの非反転入力端に入力される。そして、演算増
幅器ＯＰにより増幅された画像読取信号は、第３の電界
効果トランジスタＦＥＴ3 、第３のパッド３、ワイヤ１
３、第６の配線パターン６、およびコネクタ４３を介し
てイメージセンサ２０の外部に出力される。すなわち、
各イメージセンサチップ２４の演算増幅器ＯＰにより増
幅された後の画像読取信号がイメージセンサ２０から出
力される。
【００５２】また、図８に示すように、１８個のイメー
ジセンサチップ２４のうちのたとえば左端のイメージセ
ンサチップ２４について、第１のパッド１と第７の配線
パターン７とにワイヤ１４をボンディングし、第２のパ
ッド２と第７の配線パターン７とにワイヤ１５をボンデ
ィングし、第３のパッド３と第６の配線パターン６とに
ワイヤ１３をボンディングし、第４のパッド４と第９の
配線パターン９とにワイヤ１６をボンディングして、残
り全部のイメージセンサチップ２４については、図９に
示すように、第１のパッド１と第７の配線パターン７と
にワイヤ１４をボンディングすることにより、各イメー
ジセンサチップ２４のホトトランジスタＰＨＴからの画
像読取信号が、第１の電界効果トランジスタＦＥＴ1 、
第２の電界効果トランジスタＦＥＴ2 、第１のパッド
１、およびワイヤ１４を介して第７の配線パターン７に
出力される。そして、この画像読取信号は、ワイヤ１５
を介して左端のイメージセンサチップ２４の第２のパッ
ド２に入力され、演算増幅器ＯＰにより増幅された後、
第３の電界効果トランジスタＦＥＴ3 、第３のパッド
３、ワイヤ１３、第６の配線パターン６、およびコネク
タ４３を介してイメージセンサ２０の外部に出力され
る。このとき、左端のイメージセンサチップ２４の論理
和回路ＯＲの他方の入力端には、第９の配線パターン
９、ワイヤ１６、および第４のパッド４を介して電源Ｖ
DDが入力されているので、チップセレクト信号が論理和
回路ＯＲの一方の入力端に入力されていないときでも、
第３の電界効果トランジスタＦＥＴ3 はオンしている。
すなわち、各イメージセンサチップ２４の画像読取信号
が、左端のイメージセンサチップ２４の演算増幅器ＯＰ
により増幅された後、イメージセンサ２０から出力され
る。なお第９の配線パターン９は、左端以外のイメージ
センサチップ２４の第４のパッド４の近傍には形成され
ていない。
ジセンサチップ２４のうちのたとえば左端のイメージセ
ンサチップ２４について、第１のパッド１と第７の配線
パターン７とにワイヤ１４をボンディングし、第２のパ
ッド２と第７の配線パターン７とにワイヤ１５をボンデ
ィングし、第３のパッド３と第６の配線パターン６とに
ワイヤ１３をボンディングし、第４のパッド４と第９の
配線パターン９とにワイヤ１６をボンディングして、残
り全部のイメージセンサチップ２４については、図９に
示すように、第１のパッド１と第７の配線パターン７と
にワイヤ１４をボンディングすることにより、各イメー
ジセンサチップ２４のホトトランジスタＰＨＴからの画
像読取信号が、第１の電界効果トランジスタＦＥＴ1 、
第２の電界効果トランジスタＦＥＴ2 、第１のパッド
１、およびワイヤ１４を介して第７の配線パターン７に
出力される。そして、この画像読取信号は、ワイヤ１５
を介して左端のイメージセンサチップ２４の第２のパッ
ド２に入力され、演算増幅器ＯＰにより増幅された後、
第３の電界効果トランジスタＦＥＴ3 、第３のパッド
３、ワイヤ１３、第６の配線パターン６、およびコネク
タ４３を介してイメージセンサ２０の外部に出力され
る。このとき、左端のイメージセンサチップ２４の論理
和回路ＯＲの他方の入力端には、第９の配線パターン
９、ワイヤ１６、および第４のパッド４を介して電源Ｖ
DDが入力されているので、チップセレクト信号が論理和
回路ＯＲの一方の入力端に入力されていないときでも、
第３の電界効果トランジスタＦＥＴ3 はオンしている。
すなわち、各イメージセンサチップ２４の画像読取信号
が、左端のイメージセンサチップ２４の演算増幅器ＯＰ
により増幅された後、イメージセンサ２０から出力され
る。なお第９の配線パターン９は、左端以外のイメージ
センサチップ２４の第４のパッド４の近傍には形成され
ていない。
【００５３】すなわち、第６の配線パターン６は、各イ
メージセンサチップ２４の第１のパッド１にワイヤボン
ディングにより接続された第１のパターン配線、各イメ
ージセンサチップ２４の第３のパッド３にワイヤボンデ
ィングにより接続された第３のパターン配線、あるいは
左端のイメージセンサチップ２４の第３のパッド３にワ
イヤボンディングにより接続された第５のパターン配線
を実現している。第７の配線パターン７は、各イメージ
センサチップ２４の第１のパッド１にワイヤボンディン
グにより接続され、かつ左端のイメージセンサチップ２
４の第２のパッド２にワイヤボンディングにより接続さ
れた第４のパターン配線を構成している。第８の配線パ
ターン８は、各イメージセンサチップ２４の第１のパッ
ド１と第２のパッド２とにワイヤボンディングにより接
続された複数の第２のパターン配線を構成している。
メージセンサチップ２４の第１のパッド１にワイヤボン
ディングにより接続された第１のパターン配線、各イメ
ージセンサチップ２４の第３のパッド３にワイヤボンデ
ィングにより接続された第３のパターン配線、あるいは
左端のイメージセンサチップ２４の第３のパッド３にワ
イヤボンディングにより接続された第５のパターン配線
を実現している。第７の配線パターン７は、各イメージ
センサチップ２４の第１のパッド１にワイヤボンディン
グにより接続され、かつ左端のイメージセンサチップ２
４の第２のパッド２にワイヤボンディングにより接続さ
れた第４のパターン配線を構成している。第８の配線パ
ターン８は、各イメージセンサチップ２４の第１のパッ
ド１と第２のパッド２とにワイヤボンディングにより接
続された複数の第２のパターン配線を構成している。
【００５４】なお、上記実施形態においては、ヘッド基
板２３上にイメージセンサチップ２４を複数列かつ１行
に配置したが、ヘッド基板２３上にイメージセンサチッ
プ２４を複数列かつ複数行に配置して、各行毎に配線パ
ターン６〜８を設けることにより、平面タイプのイメー
ジセンサを実現できる。このとき、各行の第６の配線パ
ターン６をコネクタ４３に接続することにより、各行の
イメージセンサチップ２４からの画像読取信号を、イメ
ージセンサの外部にパラレルに出力するように構成して
もよいし、あるいは、各行の第６の配線パターン６を１
本の配線パターンに纏めてからコネクタ４３に接続する
ことにより、全てのイメージセンサチップ２４からの画
像読取信号を、イメージセンサの外部にシリアルに出力
するように構成してもよい。
板２３上にイメージセンサチップ２４を複数列かつ１行
に配置したが、ヘッド基板２３上にイメージセンサチッ
プ２４を複数列かつ複数行に配置して、各行毎に配線パ
ターン６〜８を設けることにより、平面タイプのイメー
ジセンサを実現できる。このとき、各行の第６の配線パ
ターン６をコネクタ４３に接続することにより、各行の
イメージセンサチップ２４からの画像読取信号を、イメ
ージセンサの外部にパラレルに出力するように構成して
もよいし、あるいは、各行の第６の配線パターン６を１
本の配線パターンに纏めてからコネクタ４３に接続する
ことにより、全てのイメージセンサチップ２４からの画
像読取信号を、イメージセンサの外部にシリアルに出力
するように構成してもよい。
【図１】本願発明の一実施形態に係るイメージセンサの
部品を分解して示す斜視図。
部品を分解して示す斜視図。
【図２】上記イメージセンサの部分平面図。
【図３】図１のIII −III 線断面図。
【図４】図１のIV−IV線断面図。
【図５】図１のＶ−Ｖ線断面図。
【図６】本願発明の一実施形態に係るヘッド基板上のイ
メージセンサチップの回路および配線パターンの要部の
説明図。
メージセンサチップの回路および配線パターンの要部の
説明図。
【図７】本願発明の一実施形態に係るヘッド基板上のイ
メージセンサチップの回路および配線パターンの要部の
説明図。
メージセンサチップの回路および配線パターンの要部の
説明図。
【図８】本願発明の一実施形態に係るヘッド基板上のイ
メージセンサチップの回路および配線パターンの要部の
説明図。
メージセンサチップの回路および配線パターンの要部の
説明図。
【図９】本願発明の一実施形態に係るヘッド基板上のイ
メージセンサチップの回路および配線パターンの要部の
説明図。
メージセンサチップの回路および配線パターンの要部の
説明図。
１ 第１のパッド ２ 第２のパッド ３ 第３のパッド ６ 第６の配線パターン ７ 第７の配線パターン ８ 第８の配線パターン ２０ イメージセンサ ２３ ヘッド基板 Ｄ 原稿 ＳＲ シフトレジスタ ＰＨＴ ホトトランジスタ ＯＰ 演算増幅器 ＦＥＴ1 第１の電界効果トランジスタ ＦＥＴ2 第２の電界効果トランジスタ ＦＥＴ3 第３の電界効果トランジスタ
Claims (8)
- 【請求項１】 被読取体からの反射光をアナログの読取
画像信号に変換する多数の光電変換素子と、 前記多数の光電変換素子の各出力端から読取画像信号を
順次シリアルに取り出す選択回路と、 前記選択回路によりシリアルに取り出された読取画像信
号が出力される第１のパッドと、 前記多数の光電変換素子からの読取画像信号を増幅可能
な増幅回路と、 前記増幅回路の入力端に接続された第２のパッドと、 前記増幅回路の出力端に接続された第３のパッドとを備
えたことを特徴とする、イメージセンサチップ。 - 【請求項２】 外部からの制御信号に応じて、前記選択
回路により取り出された読取画像信号を前記第１のパッ
ドに供給する状態と供給しない状態とに切り替わる第１
のスイッチ回路と、 外部からの制御信号に応じて、前記増幅回路の出力端か
ら出力される信号を前記第３のパッドに供給する状態と
供給しない状態とに切り替わる第２のスイッチ回路とを
備えたことを特徴とする、請求項１に記載のイメージセ
ンサチップ。 - 【請求項３】 請求項１または請求項２に記載のイメー
ジセンサチップが複数列かつ任意行に搭載された配線基
板を備えたイメージセンサであって、 前記配線基板に、前記各行のイメージセンサチップの前
記第１のパッドにワイヤボンディングにより接続された
第１のパターン配線を設け、 前記各行のイメージセンサチップの前記第１のパッドに
出力される読取画像信号を、前記第１のパターン配線を
介してシリアルに出力する構成とした、イメージセン
サ。 - 【請求項４】 請求項１または請求項２に記載のイメー
ジセンサチップが複数列かつ任意行に搭載された配線基
板を備えたイメージセンサであって、 前記配線基板に、 前記各行のイメージセンサチップの前記第１のパッドと
前記第２のパッドとにワイヤボンディングにより接続さ
れた複数の第２のパターン配線と、 前記各行のイメージセンサチップの前記第３のパッドに
ワイヤボンディングにより接続された第３のパターン配
線とを設け、 前記各行のイメージセンサチップの前記増幅回路により
増幅された読取画像信号を、前記第３のパターン配線を
介してシリアルに出力する構成とした、イメージセン
サ。 - 【請求項５】 請求項１または請求項２に記載のイメー
ジセンサチップが複数列かつ任意行に搭載された配線基
板を備えたイメージセンサであって、 前記配線基板に、 前記各行のイメージセンサチップの前記第１のパッドに
ワイヤボンディングにより接続され、かつ前記各行のイ
メージセンサチップのうちの特定の１つのイメージセン
サチップの前記第２のパッドにワイヤボンディングによ
り接続された第４のパターン配線と、 前記各行の特定の１つのイメージセンサチップの前記第
３のパッドにワイヤボンディングにより接続された第５
のパターン配線とを設け、 前記各行のイメージセンサチップの前記第１のパッドに
出力される読取画像信号を、前記各行の特定の１つのイ
メージセンサチップの増幅回路により増幅して、前記第
５のパターン配線を介してシリアルに出力する構成とし
た、イメージセンサ。 - 【請求項６】 前記配線基板に、 前記各行のイメージセンサチップの近傍に配置され、か
つ前記配線基板に取り付けられたコネクタに接続された
第６の配線パターンと、 前記各行のイメージセンサチップの近傍に配置された第
７の配線パターンと、 前記各イメージセンサチップの前記第１および第２のパ
ッドの近傍に配置された複数の第８の配線パターンとを
備え、 前記第６の配線パターンを前記第１、第３、または第５
の配線パターンとして用い、 前記第７の配線パターンを前記第４の配線パターンとし
て用い、 前記第８の配線パターンを前記第２の配線パターンとし
て用いた、請求項３ないし請求項５のいずれかに記載の
イメージセンサ。 - 【請求項７】 前記配線基板に、前記イメージセンサチ
ップが複数行搭載され、 各行の読取画像信号がパラレルに外部に出力される構成
とした、請求項３ないし請求項６のいずれかに記載のイ
メージセンサ。 - 【請求項８】 前記配線基板に、前記イメージセンサチ
ップが複数行搭載され、 全ての読取画像信号がシリアルに外部に出力される構成
とした、請求項３ないし請求項６のいずれかに記載のイ
メージセンサ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017022A JP3008267B2 (ja) | 1997-01-30 | 1997-01-30 | イメージセンサチップおよびイメージセンサ |
| PCT/JP1998/000413 WO1998034279A1 (fr) | 1997-01-30 | 1998-01-30 | Microplaquette de capteur d'image et capteur d'image |
| CA002249977A CA2249977C (en) | 1997-01-30 | 1998-01-30 | Image sensor chip and image sensor |
| EP98901080A EP0908955A4 (en) | 1997-01-30 | 1998-01-30 | IMAGE SENSOR MICROPLATE AND IMAGE SENSOR |
| US09/155,072 US6184513B1 (en) | 1997-01-30 | 1998-01-30 | Image sensor chip and image sensor |
| BR9805960-2A BR9805960A (pt) | 1997-01-30 | 1998-01-30 | "chip de sensor de imagem e sensor de imagem" |
| CN98800077.6A CN1125492C (zh) | 1997-01-30 | 1998-01-30 | 图象传感器芯片及图象传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017022A JP3008267B2 (ja) | 1997-01-30 | 1997-01-30 | イメージセンサチップおよびイメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214952A true JPH10214952A (ja) | 1998-08-11 |
| JP3008267B2 JP3008267B2 (ja) | 2000-02-14 |
Family
ID=11932381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9017022A Expired - Fee Related JP3008267B2 (ja) | 1997-01-30 | 1997-01-30 | イメージセンサチップおよびイメージセンサ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6184513B1 (ja) |
| EP (1) | EP0908955A4 (ja) |
| JP (1) | JP3008267B2 (ja) |
| CN (1) | CN1125492C (ja) |
| BR (1) | BR9805960A (ja) |
| CA (1) | CA2249977C (ja) |
| WO (1) | WO1998034279A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009066081A (ja) * | 2007-09-11 | 2009-04-02 | Kyoraku Sangyo Kk | プリント配線基板、遊技盤、及びパチンコ遊技機 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115584A (ja) * | 2001-10-05 | 2003-04-18 | Canon Inc | 撮像装置及び読取装置 |
| JP2003152952A (ja) * | 2001-11-13 | 2003-05-23 | Rohm Co Ltd | イメージセンサヘッドおよびこれを備えた画像読み取り装置 |
| JP3920780B2 (ja) * | 2003-01-17 | 2007-05-30 | ローム株式会社 | イメージセンサヘッド、およびこれを備えたイメージスキャナ |
| JP2010021983A (ja) * | 2007-12-21 | 2010-01-28 | Rohm Co Ltd | 導光体、導光体の製造方法、および画像読取装置 |
| US8558103B2 (en) | 2009-01-28 | 2013-10-15 | Intersil Americas Inc. | Switchable solar cell devices |
| US8477385B2 (en) * | 2009-07-14 | 2013-07-02 | Fuji Xerox Co., Ltd. | Image reading apparatus with substrate support, image forming apparatus with substrate support |
| JP6155550B2 (ja) * | 2012-04-05 | 2017-07-05 | セイコーエプソン株式会社 | 画像読取装置 |
| JP6028894B2 (ja) * | 2012-04-05 | 2016-11-24 | セイコーエプソン株式会社 | 画像読取装置および筐体の製造方法 |
| EP3960295B1 (en) * | 2016-01-29 | 2023-01-04 | Hewlett-Packard Development Company, L.P. | Microfluidics system |
| JP6642105B2 (ja) * | 2016-02-26 | 2020-02-05 | セイコーエプソン株式会社 | 画像読取装置及び半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2543083C3 (de) * | 1975-09-26 | 1979-01-11 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Bildsensor sowie Verfahren zum Betrieb eines solchen Bildsensors |
| IL83213A (en) * | 1987-07-16 | 1991-08-16 | Technion Res & Dev Foundation | Intelligent scan image sensor |
| JPH0442545A (ja) | 1990-06-08 | 1992-02-13 | Nec Corp | 電荷転送素子の信号出力回路 |
| US5408113A (en) * | 1992-06-30 | 1995-04-18 | Ricoh Company, Ltd. | High sensitivity improved photoelectric imaging device with a high signal to noise ratio |
| JPH0645580A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Xerox Co Ltd | イメージセンサ |
| JP3406935B2 (ja) * | 1994-01-31 | 2003-05-19 | キヤノン株式会社 | 撮像装置 |
| US5724095A (en) * | 1995-10-03 | 1998-03-03 | Omnivision Technologies Inc. | Charge amplifier for MOS imaging array and method of making same |
| US5784178A (en) * | 1996-03-06 | 1998-07-21 | Dyna Image Corporation | High performance contact image sensor |
| US5901257A (en) * | 1996-05-03 | 1999-05-04 | Omnivision Technologies, Inc. | Single chip color MOS image sensor with two line reading structure and improved color filter pattern |
| JP3894603B2 (ja) * | 1996-12-12 | 2007-03-22 | ローム株式会社 | イメージセンサ |
-
1997
- 1997-01-30 JP JP9017022A patent/JP3008267B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-30 WO PCT/JP1998/000413 patent/WO1998034279A1/ja active IP Right Grant
- 1998-01-30 EP EP98901080A patent/EP0908955A4/en not_active Withdrawn
- 1998-01-30 US US09/155,072 patent/US6184513B1/en not_active Expired - Lifetime
- 1998-01-30 CA CA002249977A patent/CA2249977C/en not_active Expired - Fee Related
- 1998-01-30 CN CN98800077.6A patent/CN1125492C/zh not_active Expired - Lifetime
- 1998-01-30 BR BR9805960-2A patent/BR9805960A/pt not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009066081A (ja) * | 2007-09-11 | 2009-04-02 | Kyoraku Sangyo Kk | プリント配線基板、遊技盤、及びパチンコ遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1125492C (zh) | 2003-10-22 |
| JP3008267B2 (ja) | 2000-02-14 |
| CA2249977A1 (en) | 1998-08-06 |
| US6184513B1 (en) | 2001-02-06 |
| BR9805960A (pt) | 1999-08-31 |
| CN1216160A (zh) | 1999-05-05 |
| EP0908955A4 (en) | 2000-05-10 |
| WO1998034279A1 (fr) | 1998-08-06 |
| EP0908955A1 (en) | 1999-04-14 |
| CA2249977C (en) | 2001-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3008267B2 (ja) | イメージセンサチップおよびイメージセンサ | |
| KR900002808B1 (ko) | 화상 판독 장치 | |
| JP2018056802A (ja) | 画像読取装置及びイメージセンサーモジュール | |
| US6952289B1 (en) | Integrated image reading/writing head, and image processing apparatus incorporating the same | |
| US20090256804A1 (en) | Cob module of an optical mouse | |
| KR100359638B1 (ko) | 화상처리장치 | |
| US7262801B2 (en) | Image processing apparatus having multiple resolutions | |
| JP2001024947A (ja) | 光電変換チップ及びイメージセンサ、イメージセンサユニット | |
| CN112136307B (zh) | 光接收单元 | |
| US7164509B2 (en) | Image reader having image sensor ICS divided into plural blocks having simultaneously read-out image signals | |
| US20020051239A1 (en) | Image reading apparatus with partially shielded light-receiving elements | |
| JPH10173863A (ja) | センサｉｃ及びイメージセンサ | |
| JP2018152715A (ja) | 画像読取装置及び半導体装置 | |
| US5216524A (en) | Complete-contact type image sensor | |
| JPH10224558A (ja) | イメージセンサチップおよびイメージセンサ | |
| JPH10224559A (ja) | イメージセンサチップおよびイメージセンサ | |
| US20070291146A1 (en) | Semiconductor Chip | |
| JPH10224555A (ja) | イメージセンサ | |
| JP2002330258A (ja) | 信号差分処理装置及び撮像装置 | |
| JPH10136152A (ja) | イメージセンサチップおよびそれを用いたラインイメージセンサ | |
| JPH05115078A (ja) | テスト信号挿入方式 | |
| JPH07183995A (ja) | 読取装置 | |
| JPH01184167A (ja) | 光プリントヘッド | |
| JPH0736593B2 (ja) | 密着型イメ−ジセンサ | |
| JPS5948588B2 (ja) | フアクシミリの読取・記録方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |