JPH10224555A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【課題】 製造コストを大幅に上昇させることなく、各
イメージセンサチップに内蔵された増幅回路のオフセッ
トを補正できるイメージセンサを提供する。 【解決手段】 被読取体からの反射光をアナログの読取
画像信号に変換する多数の光電変換素子と、これら光電
変換素子からの読取画像信号を増幅する増幅回路とを有
するイメージセンサチップを複数個備えたイメージセン
サであって、複数の増幅回路のオフセットを補正するた
めの複数のオフセット補正データを記憶するオフセット
補正データ記憶回路７と、オフセット補正データ記憶回
路７に記憶されているオフセット補正データに基づい
て、複数のイメージセンサチップから順次シリアルに出
力される読取画像信号にオフセット補正を施すオフセッ
ト補正回路５，６，ＯＰとを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、増幅回路を内蔵
した複数個のイメージセンサチップを備えたイメージセ
ンサに関する。

【０００２】

【従来の技術】従来のイメージセンサチップは、多数の
光電変換素子からの読取画像信号を増幅する増幅回路を
内蔵していなかった。

【０００３】したがって従来のイメージセンサは、イメ
ージセンサチップから出力される読取画像信号を増幅す
る増幅器を、イメージセンサチップとは別に設けてい
た。

【０００４】しかし、上記従来のイメージセンサでは、
イメージセンサチップから出力されるハイインピーダン
スの信号である読取画像信号を、パターン配線などによ
り増幅器の入力端まで伝送する必要があるので、イメー
ジセンサチップと増幅器との間で読取画像信号にノイズ
が重畳する可能性が高く、しかもそのノイズ成分が増幅
器により増幅されることから、正確な読取画像信号を出
力できないことがあるという課題があった。

【０００５】このような課題を解決するために、各イメ
ージセンサチップに増幅回路を内蔵することが考えられ
る。

【０００６】しかし、増幅回路にはオフセットが発生す
るので、正確な読取画像信号を得たい場合、オフセット
を補正する必要がある。そして、イメージセンサチップ
の製造過程における各種の要因により、イメージセンサ
チップ毎に増幅回路のオフセット値が微妙に異なるの
で、オフセットの補正回路をイメージセンサチップに内
蔵させることはできず、個々のイメージセンサチップ毎
に増幅回路のオフセット値に合わせてオフセット補正の
ための抵抗器などを配線基板上に実装する必要がある。
したがって、抵抗器などの実装に多くの手数を要し、製
造コストが大きく上昇してしまう。特に、配線基板上に
複数のイメージセンサチップを搭載したイメージセンサ
では、抵抗器などの実装数が多くなり、製造コストの上
昇も大きくなってしまう。

【０００７】

【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、製造コストを大幅に上昇させる
ことなく、各イメージセンサチップに内蔵された増幅回
路のオフセットを補正できるイメージセンサを提供する
ことを、その課題とする。

【０００８】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【０００９】本願発明の第１の側面によれば、被読取体
からの反射光をアナログの読取画像信号に変換する多数
の光電変換素子と、これら光電変換素子からの読取画像
信号を増幅する増幅回路とを有するイメージセンサチッ
プを複数個備えたイメージセンサであって、複数の増幅
回路のオフセットを補正するための複数のオフセット補
正データを記憶するオフセット補正データ記憶回路と、
オフセット補正データ記憶回路に記憶されているオフセ
ット補正データに基づいて、複数のイメージセンサチッ
プから順次シリアルに出力される読取画像信号にオフセ
ット補正を施すオフセット補正回路とを備えたことを特
徴とする、イメージセンサが提供される。

【００１０】このようにすれば、製造コストを大幅に上
昇させることなく、各イメージセンサチップに内蔵され
た増幅回路のオフセットを補正できる。すなわち、各イ
メージセンサチップに内蔵された増幅回路のオフセット
値に応じたオフセット補正データをオフセット補正デー
タ記憶回路に記憶させるだけで、各イメージセンサチッ
プに内蔵された増幅回路のオフセットを補正できるの
で、各増幅回路のオフセット値のばらつきに係わらず、
共通のオフセット補正回路を使用できることから、量産
効果の低下がない。もちろん、各イメージセンサチップ
から出力される読取画像信号は、増幅回路により増幅さ
れた後の低インピーダンスの信号であるので、イメージ
センサチップからオフセット補正回路までの伝送経路で
ノイズが重畳する可能性が低く、しかもその読取画像信
号は増幅済であってさらに増幅する必要がないので、ノ
イズ成分が増幅されないことから、正確な読取画像信号
を出力できる。

【００１１】被読取体は、画像が描かれた紙であっても
よいし、樹脂製のフィルムであってもよい。さらには、
必ずしもシート状でなくてもよい。

【００１２】光電変換素子としては、ホトダイオードや
ホトトランジスタを用いることができるが、これに限る
ものではない。

【００１３】増幅回路としては、演算増幅器を用いるこ
とができるが、これに限るものではない。

【００１４】イメージセンサは、密着型であっても非密
着型であってもよく、またラインイメージセンサであっ
ても平面タイプのイメージセンサであってもよい。さら
には、モノクロイメージセンサであってもよく、カラー
イメージセンサであってもよい。

【００１５】オフセット補正データ記憶回路としては、
各種の半導体メモリを用いることができるが、これに限
るものではない。

【００１６】オフセット補正回路は、オフセット補正後
の読取画像信号をアナログ信号として出力してもよい
し、ディジタル信号として出力してもよい。

【００１７】好ましい実施の形態によれば、オフセット
補正データ記憶回路は、記憶内容を電気的に書き換え可
能な不揮発性メモリからなり、オフセット補正回路は、
１個の集積回路チップに内蔵され、不揮発性メモリと１
個の集積回路チップとが、複数のイメージセンサチップ
が搭載された配線基板に搭載されている。

【００１８】このようにすれば、オフセット補正データ
記憶回路に記憶されているオフセット補正データを容易
に書き換えることができ、しかもオフセット補正データ
記憶回路に電源バックアップを施す必要がない。

【００１９】記憶内容を電気的に書き換え可能な不揮発
性メモリとしては、フラッシュメモリやＥＥＰＲＯＭを
用いることができるが、これに限るものではない。

【００２０】別の好ましい実施の形態によれば、オフセ
ット補正データ記憶回路は、記憶内容を電気的に書き換
え可能な不揮発性メモリからなり、不揮発性メモリとオ
フセット補正回路とが、１個の集積回路チップに内蔵さ
れて、複数のイメージセンサチップが搭載された配線基
板に搭載されている。

【００２１】このようにすれば、配線基板上の実装部品
点数を削減でき、小型化および低コスト化を一層推進で
きる。

【００２２】別の好ましい実施の形態によれば、オフセ
ット補正回路は、複数のイメージセンサチップの光電変
換素子から読取画像信号をシリアルに読み出すためのク
ロック信号をカウントすることにより、複数のイメージ
センサチップのうちのいずれのイメージセンサチップか
ら読取画像信号が出力されているかを判断し、その判断
結果に基づいてオフセット補正データ記憶回路から対応
するオフセット補正データを読み出すオフセット補正デ
ータ読出回路と、オフセット補正データ読出回路により
読み出されたオフセット補正データをアナログ信号に変
換するＤ／Ａ変換回路と、一方の入力端に複数のイメー
ジセンサチップから順次シリアルに出力される読取画像
信号が供給され、他方の入力端にＤ／Ａ変換回路により
アナログ信号に変換されたオフセット補正データが供給
される差動増幅器とを備えている。

【００２３】差動増幅器としては、演算増幅器を用いる
ことができるが、これに限るものではない。

【００２４】別の好ましい実施の形態によれば、外部か
らのオフセット補正データをオフセット補正データ記憶
回路に書き込むオフセット補正データ書込回路を有す
る。

【００２５】このようにすれば、イメージセンサの組立
後に、外部のパーソナルコンピュータなどにより作成し
たオフセット補正データを、容易にオフセット補正デー
タ記憶回路に書き込むことができる。

【００２６】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。

【００２７】

【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。

【００２８】図１は、本願発明に係るイメージセンサの
一例としての密着型ラインイメージセンサの構成部品を
分解した状態で示す斜視図、図２は平面図、図３は図２
のIII −III 線断面図、図４は図２のIV−IV線断面図、
図５は図２のＶ−Ｖ線断面図である。

【００２９】このイメージセンサ２０は、略矩形状の断
面形状と、所定の長手寸法を有するケース２１を有して
おり、このケース２１は、樹脂成形によって作製するこ
とができる。このケース２１は、図３に良く表れている
ように、上下に貫通する内部空間をもち、上部開口を封
鎖するようにしてガラスカバー２２が取付けられている
とともに、下部開口を封鎖するようにして、配線基板と
してのヘッド基板２３が取付けられている。このヘッド
基板２３の上面における幅方向一側寄りには、複数個の
イメージセンサチップ２４が取付けられており、幅方向
他側寄りには、照明光源としての複数組のＬＥＤチップ
２５が所定間隔おきに取付けられている。そして、この
ケース２１の内部空間には、ＬＥＤチップ２５からの光
を効率的にガラスカバー２２上の被読取体としての原稿
Ｄに照射するための透明樹脂製の導光部材２６と、原稿
Ｄからの反射光を正立等倍にイメージセンサチップ２４
に集束させるためのロッドレンズアレイ２７が設けられ
ている。

【００３０】ロッドレンズアレイ２７は、ケース２１内
に形成した溝状ホルダ部２８に上方から挿入するように
して保持されている。溝状ホルダ部２８は、ロッドレン
ズアレイ２７の平面形態と対応した凹陥溝２９を有して
おり、その底部には、ロッドレンズアレイ２７を透過し
た光を通過させてその下方に配置される複数のイメージ
センサチップ２４上に至らせるためのスリット３０が形
成されている。

【００３１】図３に表れているように、この溝状ホルダ
部２８の長手方向中間部における内壁には、ロッドレン
ズアレイ２７の上面の一側縁に係合して、このロッドレ
ンズアレイ２７の浮きを防止するための突起３１が、２
箇所に形成されている。この突起３１は、図３にその断
面が表れているように、溝状ホルダ部２８へのロッドレ
ンズアレイ２７の挿入操作を阻害することがないよう
に、適度な突出高さをもち、先端上方寄りにはテーパ面
３１ａが形成されている。

【００３２】導光部材２６は、ロッドレンズアレイ２７
の光軸の延長上に存在する読み取りラインＬから側方に
変位した位置においてヘッド基板２３に取付けられたＬ
ＥＤチップ２５から発する光を、プリズム効果によって
効率的に読み取りラインＬないしはその近傍領域に導く
ための部材である。この導光部材２６は、ＬＥＤチップ
２５の配置と対応して開口する透光窓３２が形成された
底壁３３と、ケース２１の一側内壁２１ａと、溝状ホル
ダ部２８の外壁２８ａとで囲まれた空間に嵌め込むよう
にして取付けられる。

【００３３】図１に表れているように、導光部材２６の
長手方向中間部の一側面には、係合突起３４が２箇所に
形成されており、これに対応して、ケース２１の一側内
壁２１ａには、係合突起３４が係合可能な係合凹部３５
が形成されている。そして、この導光部材２６の両端部
には、図１および図５に表れているように、ケースの一
側内壁２１ａと溝状ホルダ部２８の外壁２８ａとの間に
嵌合しうる所定の上下寸法を有する嵌合ブロック３６が
一体に形成されており、この嵌合ブロック３６から、ロ
ッドレンズアレイ２７の両端部上面を押圧するための押
圧片３７が一体に延出形成されている。また、嵌合ブロ
ック３６の背面には、この嵌合ブロック３６を一定の摩
擦力をもってケース内壁２１ａとホルダ部外壁２８ａと
の間に嵌合保持させるための突起３８およびリブ３９が
形成されている。

【００３４】上記構成のイメージセンサ２０は、次のよ
うにして組み立てることができる。まず、ケース２１の
溝状ホルダ部２８にロッドレンズアレイ２７を上から嵌
め込む。このとき、溝状ホルダ部２８の内壁に形成した
突起３１がロッドレンズアレイ２７の上面一縁に係合し
て、このロッドレンズアレイ２７の浮きを防止する。

【００３５】次に、導光部材２６を、ケース内壁２１ａ
とホルダ部外壁２８ａとで囲まれた空間に上から嵌め込
む。導光部材２６は、その中間部の一側面の係合突起３
４がケース側の係合凹部３５に係合することと、嵌合ブ
ロック３６が空間にぴったりと嵌まり込むことにより、
浮きが生じるといったことなく、定位置に保持される。
そうして、この導光部材２６の両端の嵌合ブロック３６
に形成した押圧片３７がロッドレンズアレイ２７の両端
部上面を押圧する。これにより、ロッドレンズアレイ２
７は、その長手方向中間部が突起３１によって押さえら
れ、長手方向両端部が導光部材２６の押圧片３７によっ
て押さえられることにより、安定的かつ確実に定位置に
保持される。

【００３６】ガラスカバー２２は、ケース２１の上面開
口に嵌め込むようにして、たとえば接着によって固定さ
れる。ヘッド基板２３は、ケース２１の下面開口に嵌め
込むようにして、止め金具４０によって固定される。こ
の止め金具４０は、図４に表れているように、バネ板部
材を断面略Ｍ形に折曲形成したものであって、その脚部
４０ａに形成した係合穴４１が、ケース２１の両側面に
形成した係合突起４２に係合する。

【００３７】イメージセンサチップ２４は、全ての光電
変換素子が等間隔でかつ１列に並ぶように、ヘッド基板
２３上に１８個搭載されている。各イメージセンサチッ
プ２４には、光電変換素子が９６個設けられているの
で、合計１７２８個の光電変換素子により１ラインの画
像の読み取りがなされることになる。ヘッド基板２３に
は、イメージセンサ２０の内外の信号授受のためのコネ
クタ４３が取り付けられている。

【００３８】図６は、上記イメージセンサ２０の回路ブ
ロック図であって、イメージセンサ２０のヘッド基板２
３上には、センサ部１、光源部２、およびオフセット補
正部３が設けられている。

【００３９】センサ部１は、ヘッド基板２３上に搭載さ
れた１８個のイメージセンサチップ２４を含んでおり、
各イメージセンサチップ２４に内蔵された光電変換素子
としての９６個のホトトランジスタからのアナログの読
取画像信号をシリアルに出力する。各イメージセンサチ
ップ２４には、増幅回路が内蔵されており、この増幅回
路は、ホトトランジスタからの読取画像信号を増幅して
出力する。光源部２は、複数のＬＥＤチップ２５を含ん
でおり、原稿Ｄを照射する。センサ部１には、コネクタ
４３の端子４３ｃを介して、イメージセンサ２０の外部
からシリアルイン信号ＳＩが入力され、さらに、コネク
タ４３の端子４３ｄを介して、イメージセンサ２０の外
部からクロック信号ＣＬＫが入力される。

【００４０】シリアルイン信号ＳＩは、１ラインの読み
取りについて１個入力されるものであって、先ず１８個
のイメージセンサチップ２４のうちの初段のイメージセ
ンサチップ２４に内蔵された９６ビットのシフトレジス
タの第１ビットに入力される。これにより、初段のイメ
ージセンサチップ２４に内蔵された９６個のホトトラン
ジスタのうちの初段のホトトランジスタの電荷が増幅回
路に出力される。そして、クロック信号ＣＬＫに同期し
て、シリアルイン信号ＳＩがシフトレジスタの次のビッ
トに順次シフトされ、次段以降のホトトランジスタの電
荷が増幅回路に順次出力される。シフトレジスタの最終
ビットすなわち第９６ビットまでシフトしたシリアルイ
ン信号ＳＩは、次段のイメージセンサチップ２４のシフ
トレジスタの第１ビットに入力され、クロック信号ＣＬ
Ｋに同期してシフトされる。このような動作が繰り返さ
れ、最終段すなわち第１８段のイメージセンサチップ２
４のシフトレジスタの最終ビットすなわち第９６ビット
までシリアルイン信号ＳＩがシフトされると、次のクロ
ック信号ＣＬＫのタイミングで１ラインの読取が終了す
る。したがってセンサ部１からは、１７２８画素分の読
取画像信号が１ラインの読み取り毎にシリアルに出力さ
れることになる。なお、各イメージセンサチップ２４の
出力回路としての増幅回路よりも前段側の回路構成は周
知であり、また増幅回路自体の回路構成も周知であるの
で、図示および詳しい説明を省略する。

【００４１】オフセット補正部３は、１個の集積回路チ
ップとしてヘッド基板２３上に搭載されている。このオ
フセット補正部３は、センサ部１の各イメージセンサチ
ップ２４に内蔵された増幅回路のオフセット電圧を補正
するものである。

【００４２】図７は、オフセット補正部３の回路ブロッ
ク図であって、このオフセット補正部３は、オフセット
補正データ読出回路５、Ｄ／Ａ変換回路としてのＤ／Ａ
コンバータ６、オフセット補正データ記憶回路７、オフ
セット補正データ書込回路８、差動増幅器としての演算
増幅器ＯＰ、および抵抗体Ｒ₁ 〜Ｒ₄ を備えている。オ
フセット補正データ読出回路５、Ｄ／Ａコンバータ６、
および演算増幅器ＯＰは、オフセット補正回路を構成し
ている。抵抗体Ｒ₁ の一端は演算増幅器ＯＰの出力端と
コネクタ４３の端子４３ａとの接続点に接続されてお
り、抵抗体Ｒ₁ の他端は演算増幅器ＯＰの反転入力端に
接続されている。抵抗体Ｒ₂ の一端は演算増幅器ＯＰの
非反転入力端に接続されており、抵抗体Ｒ₂ の他端は接
地されている。抵抗体Ｒ₃ の一端は演算増幅器ＯＰの反
転入力端と抵抗体Ｒ₁ の他端との接続点に接続されてお
り、抵抗体Ｒ₃ の他端はＤ／Ａコンバータ６の出力端に
接続されている。抵抗体Ｒ₄ の一端は演算増幅器ＯＰの
非反転入力端と抵抗体Ｒ₂ の一端との接続点に接続され
ており、抵抗体Ｒ₄ の他端は各イメージセンサチップ２
４に内蔵された増幅回路の出力端に接続されている。

【００４３】オフセット補正データ読出回路５は、シリ
アルイン信号ＳＩが入力されることにより、初段のイメ
ージセンサチップ２４に内蔵された増幅回路のオフセッ
ト電圧を補正するためのオフセット補正データをオフセ
ット補正データ記憶回路７から読み出してＤ／Ａコンバ
ータ６に出力する。さらにオフセット補正データ読出回
路５は、シリアルイン信号ＳＩが入力されることによ
り、クロック信号ＣＬＫのカウントを開始し、クロック
信号ＣＬＫのカウント値が９６になる毎に、オフセット
補正データ記憶回路７から順次次段のイメージセンサチ
ップ２４に内蔵された増幅回路のオフセット電圧を補正
するためのオフセット補正データを読み出してＤ／Ａコ
ンバータ６に出力するとともに、クロック信号ＣＬＫの
カウント値をリセットする。したがって、読取画像信号
を出力するイメージセンサチップ２４が切り替わる度
に、そのイメージセンサチップ２４に内蔵された増幅回
路のオフセット電圧を補正するためのオフセット補正デ
ータがオフセット補正データ記憶回路７から選択的に読
み出され、Ｄ／Ａコンバータ６に供給されることにな
る。

【００４４】Ｄ／Ａコンバータ６は、オフセット補正デ
ータ読出回路５によりオフセット補正データ記憶回路７
から読み出されたオフセット補正データを、アナログ信
号に変換し、抵抗体Ｒ₃ を介して演算増幅器ＯＰの反転
入力端に供給する。

【００４５】オフセット補正データ記憶回路７は、各イ
メージセンサチップ２４に内蔵された増幅回路毎に、そ
のオフセット電圧を補正するためのオフセット補正デー
タを記憶する。オフセット補正データは、たとえば８ビ
ットのディジタルデータである。

【００４６】オフセット補正データ書込回路８は、コネ
クタ４３の端子４３ｂを介して入力されたオフセット補
正データを、オフセット補正データ記憶回路７の所定の
領域に書き込む。

【００４７】演算増幅器ＯＰは、イメージセンサチップ
２４からの読取画像信号とＤ／Ａコンバータ６からのア
ナログ信号に変換されたオフセット補正データとの差の
信号を、オフセット補正後の読取画像信号としてコネク
タ４３の端子４３ａを介してイメージセンサ２０の外部
に出力する。

【００４８】次に動作を説明する。光源部２からの光が
原稿Ｄに照射され、原稿Ｄからの反射光がセンサ部１の
１８個のイメージセンサチップ２４に内蔵された合計１
７２８個のホトトランンジスタに入射すると、入射光の
強さに応じた電荷がホトトランンジスタに蓄積される。
そして、コネクタ４３の端子４３ｃを介してセンサ部１
にシリアルイン信号ＳＩが入力されると、ホトトランン
ジスタに蓄積された電荷がクロック信号ＣＬＫのタイミ
ングで順次シリアルにイメージセンサチップ２４から出
力されて、オフセット補正部３の演算増幅器ＯＰの非反
転入力端に抵抗体Ｒ₄ を介して読取画像信号として入力
される。一方、コネクタ４３の端子４３ｃを介してオフ
セット補正部３のオフセット補正データ読出回路５にシ
リアルイン信号ＳＩが入力されると、オフセット補正デ
ータ読出回路５がオフセット補正データ記憶回路７から
オフセット補正データを読み出し、Ｄ／Ａコンバータ６
に供給する。このオフセット補正データは、Ｄ／Ａコン
バータ６によりアナログ信号に変換され、抵抗体Ｒ₃ を
介して演算増幅器ＯＰの反転入力端に入力される。これ
により演算増幅器ＯＰは、非反転入力端に入力される読
取画像信号の電圧から、反転入力端に入力されるオフセ
ット補正データに対応するアナログの信号の電圧をを減
算した電圧に比例した電圧のアナログ信号を出力する。
このときの比例係数は、抵抗体Ｒ₁ と抵抗体Ｒ₃ との比
により決定されるので、その比を適切に設定することに
より、演算増幅器ＯＰからオフセット補正が施された読
取画像信号が出力されることになる。このオフセット補
正後の読取画像信号は、コネクタ４３の端子４３ａを介
してイメージセンサ２０の外部に出力される。

【００４９】オフセット補正データ読出回路５は、クロ
ック信号ＣＬＫを９６個カウントすると、オフセット補
正データ記憶回路７から読み出すオフセット補正データ
を切り替える。すなわち、９６個のクロック信号ＣＬＫ
により、シリアルイン信号ＳＩが次段のイメージセンサ
チップ２４に移行して、そのイメージセンサチップ２４
に内蔵された増幅回路により増幅された読取画像信号が
演算増幅器ＯＰの非反転入力端に入力されるので、その
増幅回路のオフセット補正データをオフセット補正デー
タ記憶回路７から読み出すのである。

【００５０】このように、読取画像信号を出力するイメ
ージセンサチップ２４が切り替わる毎に、そのイメージ
センサチップ２４に内蔵された増幅回路のオフセット補
正データによりオフセット補正が施され、オフセット補
正後の読取画像信号が演算増幅器ＯＰから出力される。

【００５１】ところで、各イメージセンサチップ２４に
内蔵された増幅回路のオフセット補正データは、イメー
ジセンサ２０の出荷前のたとえば検査時に、検査用ある
いは専用のパーソナルコンピュータなどにより作成され
て、オフセット補正データ記憶回路７に格納される。

【００５２】すなわち、オフセット補正データ記憶回路
７をリセットして記憶内容を全て０にし、光源部２の電
源をオフにして原稿Ｄからの反射光が無い状態で、演算
増幅器ＯＰから出力される１ライン分の読取画像信号の
電圧をパーソナルコンピュータに取り込む。このとき、
オフセット補正データ記憶回路７に記憶されているオフ
セット補正データは全て０であるので、演算増幅器ＯＰ
から出力される読取画像信号はオフセット補正が施され
ていない。

【００５３】パーソナルコンピュータは、各イメージセ
ンサチップ２４の９６画素分の読取画像信号の電圧の平
均値を演算し、それに基づいて各イメージセンサチップ
２４に内蔵された増幅回路のオフセット補正データを作
成して、そのオフセット補正データをコネクタ４３の端
子４３ｂを介してオフセット補正データ書込回路８に出
力する。これによりオフセット補正データ書込回路８
が、各オフセット補正データをオフセット補正データ記
憶回路７の所定領域に書き込む。

【００５４】次に、光源部２の電源をオフにして原稿Ｄ
からの反射光が無い状態で、演算増幅器ＯＰから出力さ
れる１ライン分の読取画像信号の電圧をパーソナルコン
ピュータに取り込む。このとき、オフセット補正データ
記憶回路７にはオフセット補正データが記憶されている
ので、演算増幅器ＯＰから出力される読取画像信号はオ
フセット補正が施されている。

【００５５】パーソナルコンピュータは、１ライン分の
読取画像信号のばらつきが予め決められた所定の範囲内
であるか否かを調べ、結果をたとえば表示画面上に表示
するなどの方法で報知する。所定の範囲内であれば、オ
フセット補正データの書き込み作業を終了し、所定の範
囲内でなければ、オフセット補正データの書き込み作業
を最初からやり直す。

【００５６】なお上記実施形態では、オフセット補正部
３を１個の集積回路チップとして構成したが、オフセッ
ト補正部３のうちのオフセット補正データ記憶回路７を
別の集積回路チップとして構成してもよい。

【図面の簡単な説明】

【図１】本願発明の一実施形態に係るイメージセンサの
部品を分解して示す斜視図。

【図２】上記イメージセンサの部分平面図。

【図３】図１のIII −III 線断面図。

【図４】図１のIV−IV線断面図。

【図５】図１のＶ−Ｖ線断面図。

【図６】本願発明の一実施形態に係るイメージセンサの
回路ブロック図。

【図７】オフセット補正部の回路ブロック図。

【符号の説明】

１ センサ部 ２ 光源部 ３ オフセット補正部 ５ オフセット補正データ読出回路 ６ Ｄ／Ａコンバータ ７ オフセット補正データ記憶回路 ８ オフセット補正データ書込回路 ２０ イメージセンサ ２３ ヘッド基板 ２４ イメージセンサチップ ２５ ＬＥＤチップ Ｄ 原稿 ＯＰ 演算増幅器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 被読取体からの反射光をアナログの読取
   画像信号に変換する多数の光電変換素子と、これら光電
   変換素子からの読取画像信号を増幅する増幅回路とを有
   するイメージセンサチップを複数個備えたイメージセン
   サであって、 前記複数の増幅回路のオフセットを補正するための複数
   のオフセット補正データを記憶するオフセット補正デー
   タ記憶回路と、 前記オフセット補正データ記憶回路に記憶されているオ
   フセット補正データに基づいて、前記複数のイメージセ
   ンサチップから順次シリアルに出力される読取画像信号
   にオフセット補正を施すオフセット補正回路とを備えた
   ことを特徴とする、イメージセンサ。
2. 【請求項２】 前記オフセット補正データ記憶回路は、
   記憶内容を電気的に書き換え可能な不揮発性メモリから
   なり、 前記オフセット補正回路は、１個の集積回路チップに内
   蔵され、 前記不揮発性メモリと前記１個の集積回路チップとが、
   前記複数のイメージセンサチップが搭載された配線基板
   に搭載されている、請求項１に記載のイメージセンサ。
3. 【請求項３】 前記オフセット補正データ記憶回路は、
   記憶内容を電気的に書き換え可能な不揮発性メモリから
   なり、 前記不揮発性メモリと前記オフセット補正回路とが、１
   個の集積回路チップに内蔵されて、前記複数のイメージ
   センサチップが搭載された配線基板に搭載されている、
   請求項１に記載のイメージセンサ。
4. 【請求項４】 前記オフセット補正回路は、 前記複数のイメージセンサチップの光電変換素子から読
   取画像信号をシリアルに読み出すためのクロック信号を
   カウントすることにより、前記複数のイメージセンサチ
   ップのうちのいずれのイメージセンサチップから読取画
   像信号が出力されているかを判断し、その判断結果に基
   づいて前記オフセット補正データ記憶回路から対応する
   オフセット補正データを読み出すオフセット補正データ
   読出回路と、 前記オフセット補正データ読出回路により読み出された
   オフセット補正データをアナログ信号に変換するＤ／Ａ
   変換回路と、 一方の入力端に前記複数のイメージセンサチップから順
   次シリアルに出力される読取画像信号が供給され、他方
   の入力端に前記Ｄ／Ａ変換回路によりアナログ信号に変
   換されたオフセット補正データが供給される差動増幅器
   とを備えている、請求項１ないし請求項３のいずれかに
   記載のイメージセンサ。
5. 【請求項５】 外部からのオフセット補正データを前記
   オフセット補正データ記憶回路に書き込むオフセット補
   正データ書込回路を有する、請求項１ないし請求項４の
   いずれかに記載のイメージセンサ。