JPH0442545A - 電荷転送素子の信号出力回路 - Google Patents
電荷転送素子の信号出力回路Info
- Publication number
- JPH0442545A JPH0442545A JP15105190A JP15105190A JPH0442545A JP H0442545 A JPH0442545 A JP H0442545A JP 15105190 A JP15105190 A JP 15105190A JP 15105190 A JP15105190 A JP 15105190A JP H0442545 A JPH0442545 A JP H0442545A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- chip
- signal output
- output circuit
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000004332 silver Substances 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000276457 Gadidae Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速で動作する電荷転送素子の信号出力回路に
関する。
関する。
近年、電荷結合素子（以後ＣＯＤと記す）等の電荷転送
素子を用いた固体撮像装置は、解像度向上のために多画
素化される傾向にある。これに伴い一画素前たりの信号
読み出しも高速で行わねばならない。たとえは、ＮＴＳ
Ｃテレビジョン標準方式に対応して、水平方向に約８０
０画素、垂直方向に約５００画素を配置したＣＣＤ二次
元固体撮像装置の一画素前たりの読み出し速度は、比較
的遅い１４ＭＨｚであるが、ハイビジョン方式に対応し
て、水平方向に約２０００画素、垂直方向に約１０００
画素を配置したＣＣＤ二次元固体撮像装置の一画素前た
りの読み出し速度は７４ＭＨｚもの高速となる。
素子を用いた固体撮像装置は、解像度向上のために多画
素化される傾向にある。これに伴い一画素前たりの信号
読み出しも高速で行わねばならない。たとえは、ＮＴＳ
Ｃテレビジョン標準方式に対応して、水平方向に約８０
０画素、垂直方向に約５００画素を配置したＣＣＤ二次
元固体撮像装置の一画素前たりの読み出し速度は、比較
的遅い１４ＭＨｚであるが、ハイビジョン方式に対応し
て、水平方向に約２０００画素、垂直方向に約１０００
画素を配置したＣＣＤ二次元固体撮像装置の一画素前た
りの読み出し速度は７４ＭＨｚもの高速となる。
ＣＯＤの高速動作を制限する要因の一つとしてオンチッ
プ出力増幅器の帯域不足がある。第２図はオンチップ出
力増幅器の帯域不足を補うために従来から採用されてい
る信号出力回路の模式図であり、ＣＣＤシフトレジスタ
の出力部周辺とそれに付随した信号出力回路が描かれて
いる。ＣＣＤ二次元固体撮像装置の場合、公知のように
、図示したＣＣＤシフトレジスタの上部にフォトダイオ
−ド群とＣＣＤ垂直シフトレジスタ群等で構成される撮
像部が結合されるが、本発明に直接係わらないため、こ
こでは示さない。同図において、１は転送パルスΦＨが
印加されるＣＣＤシフトレジスタの最終電荷転送電極で
ある。また最終電荷転送電極１に隣接して、直流電圧Ｖ
ＯＧが印加される出力ゲート電極２と、浮遊拡散領域３
と、リセットパルスΦＲが印加されるリセットゲート電
極４と、直流電圧ＶＲＤが印加されるリセットドレイン
５とが直列接続されている。浮遊拡散領域３での電位変
化はＭＯＳトランジスタで構成された２段ソースフォロ
ア回路からなるオンチップ出力増幅器６を介して電圧信
号に変換される。本従来例の特徴は、オンチップ出力増
幅器６の負荷容量の増大による周波数帯域の劣化を極力
防止するために、ＣＯＤチップ７がマウントされている
のと同一のＩＣパッケージ８上にバイポーラトランジス
タ９もマウントされている点である。すなわち、ＣＯＤ
チップ７はＩＣパッケージ８上の第１のマウント領域１
０にマウントされ、かつバイポーラトランジスタ９が同
じＩＣパッケージ８上の第２のマウント領域１１にマウ
ントされている。これにより、オンチップ出力増幅器６
からの出力信号はポンディングパッド１２と１３を介し
てバイポーラトランジスタ９のベースに最短距離で入力
させることができ、ＩＣパッケージ８内の配線の漂遊容
量に起因した負荷容量の増大を最小限に抑えることがで
きる。ここで、ポンディングパッド１２とポンディング
パッド１３との間、及びバイポーラトランジスタ９のエ
ミッタに対応したポンディングパッド１４とＩＣパッケ
ージ８のポンディングパッド１５との間は、通常のボン
ディングワイヤにより接続されている。また、本実施例
ではバイポーラトランジスタ９としてｐｎｐ型を想定し
ているので、そのコレクタ端子１６は第２のマウント領
域１１を介してＩＣパッケージ８のポンディングパッド
１７と電気的に接続されている。さらに、ポンディング
パッド１５からの出力端子には電流源１８が接続され、
かつポンディングパッド１７が接地されることによって
、バイポーラトランジスタ９と電流源１８とでエミッタ
フォロア回路が構成されるため、ポンディングパッド１
５からはインピーダンス変換された電圧信号が出力され
る。
プ出力増幅器の帯域不足がある。第２図はオンチップ出
力増幅器の帯域不足を補うために従来から採用されてい
る信号出力回路の模式図であり、ＣＣＤシフトレジスタ
の出力部周辺とそれに付随した信号出力回路が描かれて
いる。ＣＣＤ二次元固体撮像装置の場合、公知のように
、図示したＣＣＤシフトレジスタの上部にフォトダイオ
−ド群とＣＣＤ垂直シフトレジスタ群等で構成される撮
像部が結合されるが、本発明に直接係わらないため、こ
こでは示さない。同図において、１は転送パルスΦＨが
印加されるＣＣＤシフトレジスタの最終電荷転送電極で
ある。また最終電荷転送電極１に隣接して、直流電圧Ｖ
ＯＧが印加される出力ゲート電極２と、浮遊拡散領域３
と、リセットパルスΦＲが印加されるリセットゲート電
極４と、直流電圧ＶＲＤが印加されるリセットドレイン
５とが直列接続されている。浮遊拡散領域３での電位変
化はＭＯＳトランジスタで構成された２段ソースフォロ
ア回路からなるオンチップ出力増幅器６を介して電圧信
号に変換される。本従来例の特徴は、オンチップ出力増
幅器６の負荷容量の増大による周波数帯域の劣化を極力
防止するために、ＣＯＤチップ７がマウントされている
のと同一のＩＣパッケージ８上にバイポーラトランジス
タ９もマウントされている点である。すなわち、ＣＯＤ
チップ７はＩＣパッケージ８上の第１のマウント領域１
０にマウントされ、かつバイポーラトランジスタ９が同
じＩＣパッケージ８上の第２のマウント領域１１にマウ
ントされている。これにより、オンチップ出力増幅器６
からの出力信号はポンディングパッド１２と１３を介し
てバイポーラトランジスタ９のベースに最短距離で入力
させることができ、ＩＣパッケージ８内の配線の漂遊容
量に起因した負荷容量の増大を最小限に抑えることがで
きる。ここで、ポンディングパッド１２とポンディング
パッド１３との間、及びバイポーラトランジスタ９のエ
ミッタに対応したポンディングパッド１４とＩＣパッケ
ージ８のポンディングパッド１５との間は、通常のボン
ディングワイヤにより接続されている。また、本実施例
ではバイポーラトランジスタ９としてｐｎｐ型を想定し
ているので、そのコレクタ端子１６は第２のマウント領
域１１を介してＩＣパッケージ８のポンディングパッド
１７と電気的に接続されている。さらに、ポンディング
パッド１５からの出力端子には電流源１８が接続され、
かつポンディングパッド１７が接地されることによって
、バイポーラトランジスタ９と電流源１８とでエミッタ
フォロア回路が構成されるため、ポンディングパッド１
５からはインピーダンス変換された電圧信号が出力され
る。
しかしながら上述しなＣＣＤの信号出力回路には、バイ
ポーラトランジスタ９として十分に利得帯域幅積の大き
なデバイスが選択可能である反面、ＩＣパッケージ８上
に２種類のマウント領域１０と１１が必要なため、パッ
ケージ内配線層の増加が余儀なくされ、ＩＣパッケージ
の値段が高価なものとなる。さらに、マウント領域１１
が増えた分、パッケージサイズが大きくなってしまう。
ポーラトランジスタ９として十分に利得帯域幅積の大き
なデバイスが選択可能である反面、ＩＣパッケージ８上
に２種類のマウント領域１０と１１が必要なため、パッ
ケージ内配線層の増加が余儀なくされ、ＩＣパッケージ
の値段が高価なものとなる。さらに、マウント領域１１
が増えた分、パッケージサイズが大きくなってしまう。
本発明は上述した従来の欠点を除去したもので、その目
的とするところは高速動作に適した電荷転送素子の信号
出力回路を提供することにある。
的とするところは高速動作に適した電荷転送素子の信号
出力回路を提供することにある。
本発明の電荷転送素子の信号出力回路は、ＭＯＳトラン
ジスタからなる出力増幅器及び前記出力増幅器の出力端
がベースに接続されたバイポーラトランジスタを含んで
なる電荷転送素子の信号出力回路において、前記バイポ
ーラトランジスタを前記電荷転送素子のチップ上の所定
の領域に直接マウントしている。
ジスタからなる出力増幅器及び前記出力増幅器の出力端
がベースに接続されたバイポーラトランジスタを含んで
なる電荷転送素子の信号出力回路において、前記バイポ
ーラトランジスタを前記電荷転送素子のチップ上の所定
の領域に直接マウントしている。
本発明の電荷転送素子の信号出力回路は、バイポーラト
ランジスタを電荷転送素子のチップ上に直接マウントし
ているため、特殊なＩＣパッケージを必要としない。ま
た、オンチップ出力増幅器からバイポーラトランジスタ
のベースへの配線がより短くできるため、配線の漂遊容
量に起因した負荷容量を従来よりも低く抑えることがで
きる。
ランジスタを電荷転送素子のチップ上に直接マウントし
ているため、特殊なＩＣパッケージを必要としない。ま
た、オンチップ出力増幅器からバイポーラトランジスタ
のベースへの配線がより短くできるため、配線の漂遊容
量に起因した負荷容量を従来よりも低く抑えることがで
きる。
以下、本発明について図面を参照して説明する。
第１図は本発明の一実施例のＣＣＤシフトレジスタの出
力部周辺とそれに付随した信号出力回路を示す模式図で
ある。なお、同図において第２図と同一番号は同一構成
要素を示し、かつ各構成要素の構造と動作は第２図に示
した従来例と同様であるのでここでは説明を省略する。
力部周辺とそれに付随した信号出力回路を示す模式図で
ある。なお、同図において第２図と同一番号は同一構成
要素を示し、かつ各構成要素の構造と動作は第２図に示
した従来例と同様であるのでここでは説明を省略する。
本実施例と従来例の相違は、バイポーラトランジスタ９
がＣＣＤチップ１９上に形成されたマウント領域２０に
直接マウントされている点である。ここで、マウント領
域２０はＣＣＤチップ１９の製造プロセスと同一のプロ
セスを使って形成されている。すなわち、電気配線等に
用いるアルミニウム層等を使って形成されている。この
マウント領域２０とバイポーラトランジスタ９との接続
は、銀ペーストや金・スズあるいは金・スズ・アルミニ
ウム等の通常のマウント領域使って行われる。バイポー
ラトランジスタ９がマウントされたＣＣＤチップ１９は
、ＩＣパッケージ２１の所定のマウント領域２２に銀ペ
ースト等を使って従来と同様にマウントされる。次いで
、オンチップ出力増幅器６の出力に対応したポンディン
グパッド１２とバイポーラトランジシスタ９のベースに
対応したポンディングパッド１３との間、バイポーラト
ランジスタ９のエミッタに対応したポンディングパッド
１４とＩＣパッケージ２１のポンディングパッド２３と
の間、およびバイポーラトランジスタ９のコレクタ端子
１６と電気的に接続されたマウンタ領域２０とＩＣパッ
ケージ２１のポンディングパッド２４との間が通常のボ
ンディングワイヤにより接続される。さらに、ポンディ
ングパッド２３には従来と同様に電流源１８が接続され
、かつポンディングパッド２４が接地されることによっ
て、バイポーラトランジスタ９と電流源１８とでエミッ
タフォロ、ア回路が構成されるため、ポンディングパッ
ド２３からはインピーダンス変換された電圧信号が出力
される。
がＣＣＤチップ１９上に形成されたマウント領域２０に
直接マウントされている点である。ここで、マウント領
域２０はＣＣＤチップ１９の製造プロセスと同一のプロ
セスを使って形成されている。すなわち、電気配線等に
用いるアルミニウム層等を使って形成されている。この
マウント領域２０とバイポーラトランジスタ９との接続
は、銀ペーストや金・スズあるいは金・スズ・アルミニ
ウム等の通常のマウント領域使って行われる。バイポー
ラトランジスタ９がマウントされたＣＣＤチップ１９は
、ＩＣパッケージ２１の所定のマウント領域２２に銀ペ
ースト等を使って従来と同様にマウントされる。次いで
、オンチップ出力増幅器６の出力に対応したポンディン
グパッド１２とバイポーラトランジシスタ９のベースに
対応したポンディングパッド１３との間、バイポーラト
ランジスタ９のエミッタに対応したポンディングパッド
１４とＩＣパッケージ２１のポンディングパッド２３と
の間、およびバイポーラトランジスタ９のコレクタ端子
１６と電気的に接続されたマウンタ領域２０とＩＣパッ
ケージ２１のポンディングパッド２４との間が通常のボ
ンディングワイヤにより接続される。さらに、ポンディ
ングパッド２３には従来と同様に電流源１８が接続され
、かつポンディングパッド２４が接地されることによっ
て、バイポーラトランジスタ９と電流源１８とでエミッ
タフォロ、ア回路が構成されるため、ポンディングパッ
ド２３からはインピーダンス変換された電圧信号が出力
される。
本発明の利点は、バイポーラトランジスタ９をマウント
領域２０を介してＣＣＤチップ１９上に直接マウントし
ているため、ＩＣパッケージ２１として特殊な形状のも
のを必要としない点である。このため、ＩＣパッケージ
２１の価格をバイポーラトランジスタ９を使用しない場
合と同程度に低く抑えることができる。またパッケージ
サイズが大きくなることもない、さらに、オンチップ出
力増幅器６からバイポーラトランジスタ９のベースへの
配線、言い換えれば、ポンディングパッド１２からポン
ディングパッド１３への配線は、第２図に示した従来例
の場合よりも更に短くできるため、配線の漂遊容量に起
因した負荷容量が減少でき、信号出力回路全体の広帯域
化が期待できる。
領域２０を介してＣＣＤチップ１９上に直接マウントし
ているため、ＩＣパッケージ２１として特殊な形状のも
のを必要としない点である。このため、ＩＣパッケージ
２１の価格をバイポーラトランジスタ９を使用しない場
合と同程度に低く抑えることができる。またパッケージ
サイズが大きくなることもない、さらに、オンチップ出
力増幅器６からバイポーラトランジスタ９のベースへの
配線、言い換えれば、ポンディングパッド１２からポン
ディングパッド１３への配線は、第２図に示した従来例
の場合よりも更に短くできるため、配線の漂遊容量に起
因した負荷容量が減少でき、信号出力回路全体の広帯域
化が期待できる。
また、ＣＣＤチップ１９とバイポーラトランジスタ９と
は全く異なる半導体プロセスによって製造されるため、
バイポーラトランジスタ９として十分に利得帯域幅積の
大きなデバイスが選択可能であることも見逃せない。
は全く異なる半導体プロセスによって製造されるため、
バイポーラトランジスタ９として十分に利得帯域幅積の
大きなデバイスが選択可能であることも見逃せない。
以上述べたように、本発明によれば、バイポーラトラン
ジスタを電荷転送素子のチップ上に直接マウントして、
これをオンチップ出力増幅器のバッファ回路として用い
ることにより、特殊なＩＣパッケージを用いることなく
、信号出力回路全体を広帯域化することができる。
ジスタを電荷転送素子のチップ上に直接マウントして、
これをオンチップ出力増幅器のバッファ回路として用い
ることにより、特殊なＩＣパッケージを用いることなく
、信号出力回路全体を広帯域化することができる。
第１図は本発明の一実施例であるＣＣＤシフトレジスタ
出力部と信号出力回路を示す模式図、第２図は従来のＣ
ＣＤシフトレジスタ出力部と信号出力回路を示す模式図
である。 １・・・ＣＣＤシフトレジスタの最終電荷転送電極、２
・・・出力ゲート電極、３・・・浮遊拡散領域、４・・
リセットゲート電極、５・・・リセットドレイン、６・
・・オンチップ出力増幅器、７．１９・・・ＣＯＤチッ
プ、８．２１・・・ＩＣパッケージ、９・・バイポーラ
トランジスタ、１０，１１．１２・・・マウント領域、
１２〜１５．１７，２３．２４・・・ポンディングパッ
ド、１６・・・バイポーラトランジスタ９のコレクタ端
子、１８・・・電流源。
出力部と信号出力回路を示す模式図、第２図は従来のＣ
ＣＤシフトレジスタ出力部と信号出力回路を示す模式図
である。 １・・・ＣＣＤシフトレジスタの最終電荷転送電極、２
・・・出力ゲート電極、３・・・浮遊拡散領域、４・・
リセットゲート電極、５・・・リセットドレイン、６・
・・オンチップ出力増幅器、７．１９・・・ＣＯＤチッ
プ、８．２１・・・ＩＣパッケージ、９・・バイポーラ
トランジスタ、１０，１１．１２・・・マウント領域、
１２〜１５．１７，２３．２４・・・ポンディングパッ
ド、１６・・・バイポーラトランジスタ９のコレクタ端
子、１８・・・電流源。
Claims (1)
- ＭＯＳトランジスタからなる出力増幅器及び前記出力
増幅器の出力端がベースに接続されたバイポーラトラン
ジスタを含んでなる電荷転送素子の信号出力回路におい
て、前記バイポーラトランジスタを前記電荷転送素子の
チップ上の所定の領域に直接マウントしたことを特徴と
する電荷転送素子の信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15105190A JPH0442545A (ja) | 1990-06-08 | 1990-06-08 | 電荷転送素子の信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15105190A JPH0442545A (ja) | 1990-06-08 | 1990-06-08 | 電荷転送素子の信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0442545A true JPH0442545A (ja) | 1992-02-13 |
Family
ID=15510228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15105190A Pending JPH0442545A (ja) | 1990-06-08 | 1990-06-08 | 電荷転送素子の信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0442545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034279A1 (fr) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Microplaquette de capteur d'image et capteur d'image |
-
1990
- 1990-06-08 JP JP15105190A patent/JPH0442545A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998034279A1 (fr) * | 1997-01-30 | 1998-08-06 | Rohm Co., Ltd. | Microplaquette de capteur d'image et capteur d'image |
| US6184513B1 (en) | 1997-01-30 | 2001-02-06 | Rohm Co., Ltd. | Image sensor chip and image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789232B (zh) | 半导体集成电路和电子设备 | |
| EP0862219B1 (en) | Active pixel sensor in which adjacent pixels share an integrated electrical element | |
| EP0898312B1 (en) | Active pixel image sensor with shared amplifier read-out | |
| US8890989B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
| US20130070141A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US20090046186A1 (en) | Solid state image capturing device and electronic information device | |
| EP0977426A1 (en) | Active pixel sensor with shared row timing signals | |
| US10446595B2 (en) | Solid-state imaging device | |
| EP1137262A2 (en) | Interlaced alternating pixel design for high sensitivity CMOS image sensors | |
| KR960001350B1 (ko) | 증폭회로 | |
| US8508014B2 (en) | Solid-state image sensor and imaging device having connection portions in circumference region | |
| JPH0442545A (ja) | 電荷転送素子の信号出力回路 | |
| JP3978198B2 (ja) | 撮像装置 | |
| JP2803171B2 (ja) | 電荷転送素子の信号出力回路 | |
| JP2573683B2 (ja) | 電荷転送素子の出力回路 | |
| JPH08162624A (ja) | 固体撮像装置 | |
| JPH06104418A (ja) | 固体撮像素子 | |
| US20230207600A1 (en) | Solid-state image pickup element and electronic device | |
| JP3874083B2 (ja) | 固体撮像装置 | |
| JPH03163971A (ja) | 光電変換装置 | |
| JP2006086232A (ja) | Ｍｏｓ型固体撮像装置、カメラ | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム | |
| JPH0821710B2 (ja) | 半導体集積回路 | |
| KR20020050101A (ko) | 금속 산화막 반도체형 이미지 센서 |