JPH0821710B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0821710B2 JPH0821710B2 JP1067181A JP6718189A JPH0821710B2 JP H0821710 B2 JPH0821710 B2 JP H0821710B2 JP 1067181 A JP1067181 A JP 1067181A JP 6718189 A JP6718189 A JP 6718189A JP H0821710 B2 JPH0821710 B2 JP H0821710B2
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- circuit
- conductor
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、低入力容量を必要とされる半導体集積回
路、たとえば、高画質・高解像度・高感度テレビカメラ
を実現する固体撮像素子の出力回路などに用いることが
できる半導体集積回路に関するものである。
路、たとえば、高画質・高解像度・高感度テレビカメラ
を実現する固体撮像素子の出力回路などに用いることが
できる半導体集積回路に関するものである。
従来の技術 従来の技術として、テレビカメラに用いられるCCDイ
メージセンサなどの固体撮像素子は、ホトダイオードに
蓄積された光生成電荷をCCDによって順次電荷検出部ま
で転送し、電荷検出部で電荷量変化を電位変化に変換
し、バッファ回路を通して撮像素子の外部にその電位変
化を出力する。
メージセンサなどの固体撮像素子は、ホトダイオードに
蓄積された光生成電荷をCCDによって順次電荷検出部ま
で転送し、電荷検出部で電荷量変化を電位変化に変換
し、バッファ回路を通して撮像素子の外部にその電位変
化を出力する。
第２図は従来の固体撮像素子の出力回路の一つである
フローティングゲートアンプ（Floating Gate Amp.略し
てFGA）の構成を示す。FGAに関する参考文献は、ダビッ
ド デー ウェン（DAVID D. WEN）著、“デザイン ア
ンド オペレイション オブ ア フローティング ゲ
イト アンプリファイア”（“Design and Operation o
f a Floating Gate Amplifier",IE3 J.Solid-State Cir
cuits,SC-9,No.6,pp410-414（1974）．）がある。
フローティングゲートアンプ（Floating Gate Amp.略し
てFGA）の構成を示す。FGAに関する参考文献は、ダビッ
ド デー ウェン（DAVID D. WEN）著、“デザイン ア
ンド オペレイション オブ ア フローティング ゲ
イト アンプリファイア”（“Design and Operation o
f a Floating Gate Amplifier",IE3 J.Solid-State Cir
cuits,SC-9,No.6,pp410-414（1974）．）がある。
第２図において、１は電気的に浮いたセンシング電極
で、２本の水平CCDチャンネル４の途中でその間にわた
って設けられており、その電位はセンシング電極１の上
に絶縁膜を介して置かれた上部電極２によって制御され
る。２はセンシング電極１の電位を与えるための上部電
極であり、センシング電極１と上部電極２により電荷を
検出するフローティングゲートと呼ばれる電荷検出部３
を構成する。４は２本の水平CCDチャンネルで、この水
平CCDチャンネル４の間にチャンネルストップ５が設け
られている。センシング電極１の電位変化を導体７を通
して入力され撮像素子の外部に出力する二段ソースフォ
ロワ８はＮ型基板17上に形成されたＰウェル層16を共通
のFETの基板とするFET9〜12で構成されている。なお、1
3〜15は初段FET9のソース，ゲート，ドレインで、ゲー
ト14に導体７が接続されている。センシング電極１と上
部電極２で構成される電荷検出部３が信号源となり、二
段ソースフォロワ８は信号源の出力信号が入力される回
路となる。そしてセンシング電極１の出力信号は導体７
を通して上記回路のFET9に入力される。
で、２本の水平CCDチャンネル４の途中でその間にわた
って設けられており、その電位はセンシング電極１の上
に絶縁膜を介して置かれた上部電極２によって制御され
る。２はセンシング電極１の電位を与えるための上部電
極であり、センシング電極１と上部電極２により電荷を
検出するフローティングゲートと呼ばれる電荷検出部３
を構成する。４は２本の水平CCDチャンネルで、この水
平CCDチャンネル４の間にチャンネルストップ５が設け
られている。センシング電極１の電位変化を導体７を通
して入力され撮像素子の外部に出力する二段ソースフォ
ロワ８はＮ型基板17上に形成されたＰウェル層16を共通
のFETの基板とするFET9〜12で構成されている。なお、1
3〜15は初段FET9のソース，ゲート，ドレインで、ゲー
ト14に導体７が接続されている。センシング電極１と上
部電極２で構成される電荷検出部３が信号源となり、二
段ソースフォロワ８は信号源の出力信号が入力される回
路となる。そしてセンシング電極１の出力信号は導体７
を通して上記回路のFET9に入力される。
電荷検出の動作としては、まず、ホトダイオードで光
電変換されて生じた信号電荷は、垂直CCD,水平CCDによ
って順次、センシング電極１の下に転送される。信号電
荷がセンシング電極１の下を通過していくと、センシン
グ電極１下のポテンシャル（電位）が変化し、この電位
変化が、二段ソースフォロワ８を通して出力される。
電変換されて生じた信号電荷は、垂直CCD,水平CCDによ
って順次、センシング電極１の下に転送される。信号電
荷がセンシング電極１の下を通過していくと、センシン
グ電極１下のポテンシャル（電位）が変化し、この電位
変化が、二段ソースフォロワ８を通して出力される。
このような出力回路において、信号電荷Qsと信号電圧
Voutの関係は、センス容量をCs、二段ソースフォロワ８
の電圧ゲインをGvとすると、 Vout＝Gv・Qs/Cs ……（１） となる。
Voutの関係は、センス容量をCs、二段ソースフォロワ８
の電圧ゲインをGvとすると、 Vout＝Gv・Qs/Cs ……（１） となる。
センス容量Csは、水平CCDチャンネル４・センシング
電極１間容量をC1、センシング電極１・上部電極２間容
量をC2、水平CCDチャンネル４・Ｐウェル層16間容量をC
3、導体７・Ｐウェル層16間容量（配線容量）をC4、FET
9の入力容量をC1nとすると、 Cs＝C2＋C4＋C1n＋C3（C1＋C2＋C4＋C1n）/C1 ……
（２） 出力回路の感度は、（１）式からわかるようにセンス
容量Csが小さいほど大きくなるので、（２）式から各容
量を小さくする必要があることがわかる。したがって、
感度を上げるために、水平CCDチャンネル４の面積を
小さくする、センシング電極１の面積を小さくする、
FET9のゲート14までの導体７の長さを短くする、FE
T9のゲート面積を小さくするなどのように設計してい
る。
電極１間容量をC1、センシング電極１・上部電極２間容
量をC2、水平CCDチャンネル４・Ｐウェル層16間容量をC
3、導体７・Ｐウェル層16間容量（配線容量）をC4、FET
9の入力容量をC1nとすると、 Cs＝C2＋C4＋C1n＋C3（C1＋C2＋C4＋C1n）/C1 ……
（２） 出力回路の感度は、（１）式からわかるようにセンス
容量Csが小さいほど大きくなるので、（２）式から各容
量を小さくする必要があることがわかる。したがって、
感度を上げるために、水平CCDチャンネル４の面積を
小さくする、センシング電極１の面積を小さくする、
FET9のゲート14までの導体７の長さを短くする、FE
T9のゲート面積を小さくするなどのように設計してい
る。
発明が解決しようとする課題 ビデオカメラの高解像度化に対して、固体撮像素子の
多画素化が進められているが、それにともないホトダイ
オードの面積減少による信号電荷量の低下が生じる。し
たがって、信号電圧維持のため、感度の向上が必要とさ
れている。
多画素化が進められているが、それにともないホトダイ
オードの面積減少による信号電荷量の低下が生じる。し
たがって、信号電圧維持のため、感度の向上が必要とさ
れている。
しかし、水平CCDチャンネル４の面積を小さくするこ
と、センシング電極１の面積を小さくすることは取り扱
い電荷量との関係で限界がある一方、FET9のゲート14ま
での導体７を短くすることもFET作製上限界があり、さ
らに、FET9のゲート入力容量もコンダクタンス劣化とシ
ョートチャンネル効果による線形性の劣化の問題からこ
れ以上小さくできず、感度の向上が望めないという欠点
を有していた。
と、センシング電極１の面積を小さくすることは取り扱
い電荷量との関係で限界がある一方、FET9のゲート14ま
での導体７を短くすることもFET作製上限界があり、さ
らに、FET9のゲート入力容量もコンダクタンス劣化とシ
ョートチャンネル効果による線形性の劣化の問題からこ
れ以上小さくできず、感度の向上が望めないという欠点
を有していた。
本発明は上記問題を解決するもので、配線容量をほと
んど無視できるほどに小さくすることにより、感度の向
上を実現できる半導体集積回路を提供することを目的と
するものである。
んど無視できるほどに小さくすることにより、感度の向
上を実現できる半導体集積回路を提供することを目的と
するものである。
課題を解決するための手段 上記課題を解決するために、本発明の半導体集積回路
は、信号源と前記信号源の出力信号を入力する回路とが
同一半導体基板上に形成され、前記回路の出力信号のう
ち前記信号源の出力信号と同相の出力信号の出力部に接
続した導体の少なくとも一部が前記信号源の出力信号を
前記回路に入力する導体と平行に設けられたものであ
り、さらに前記信号源の出力信号と同相の出力信号の出
力部に接続した導体の少なくとも一部は、前記信号源の
出力信号を前記回路に入力する導体より下層もしくは上
層の導体で形成されかつ前記信号源の出力信号を前記回
路に入力する導体に沿うように平行に設けられたもので
ある。
は、信号源と前記信号源の出力信号を入力する回路とが
同一半導体基板上に形成され、前記回路の出力信号のう
ち前記信号源の出力信号と同相の出力信号の出力部に接
続した導体の少なくとも一部が前記信号源の出力信号を
前記回路に入力する導体と平行に設けられたものであ
り、さらに前記信号源の出力信号と同相の出力信号の出
力部に接続した導体の少なくとも一部は、前記信号源の
出力信号を前記回路に入力する導体より下層もしくは上
層の導体で形成されかつ前記信号源の出力信号を前記回
路に入力する導体に沿うように平行に設けられたもので
ある。
また前記信号源の出力信号と同相の出力信号の出力部
に接続した導体の少なくとも一部は、拡散層で形成され
かつ前記信号源の出力信号を前記回路に入力する導体の
下部に沿うように設けられたものである。
に接続した導体の少なくとも一部は、拡散層で形成され
かつ前記信号源の出力信号を前記回路に入力する導体の
下部に沿うように設けられたものである。
作用 この構成により、回路の出力信号のうち信号源の出力
信号と同相の出力信号の出力部に接続した導体の少なく
とも一部と前記信号源の出力信号を前記回路に入力する
導体とのブートストラップ効果により配線容量をほとん
ど無視できる程度に小さくでき、感度を向上させること
ができる。
信号と同相の出力信号の出力部に接続した導体の少なく
とも一部と前記信号源の出力信号を前記回路に入力する
導体とのブートストラップ効果により配線容量をほとん
ど無視できる程度に小さくでき、感度を向上させること
ができる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図は本発明の一実施例における固体撮像素子の出
力回路の構成図を示す。第１図において、１〜５および
７〜17は第２図のものとほぼ同一構成の部品を示し、そ
の詳細な説明は省略する。６はセンシング電極１の出力
信号と同相の出力信号が出ているFET9のソース13に接続
した導体の一部で、センシング電極１の出力信号をFET9
に入力する導体７より下層の導体で形成されかつセンシ
ング電極１の出力信号をFET9に入力する導体７の下部に
沿うように絶縁膜を介して平行に形成されている。
力回路の構成図を示す。第１図において、１〜５および
７〜17は第２図のものとほぼ同一構成の部品を示し、そ
の詳細な説明は省略する。６はセンシング電極１の出力
信号と同相の出力信号が出ているFET9のソース13に接続
した導体の一部で、センシング電極１の出力信号をFET9
に入力する導体７より下層の導体で形成されかつセンシ
ング電極１の出力信号をFET9に入力する導体７の下部に
沿うように絶縁膜を介して平行に形成されている。
第１図では、FET9のソース13に接続した導体の一部で
ある導体６は第１層ポリシリコン配線を用い、センシン
グ電極１の出力信号をFET9に入力する導体７は第１層ポ
リシリコン配線より上層にある第２層ポリシリコン配線
を用いている。このときの電荷検出の動作は、従来例で
説明したのと同様に行われる。
ある導体６は第１層ポリシリコン配線を用い、センシン
グ電極１の出力信号をFET9に入力する導体７は第１層ポ
リシリコン配線より上層にある第２層ポリシリコン配線
を用いている。このときの電荷検出の動作は、従来例で
説明したのと同様に行われる。
FET9のソース13に接続した導体の一部である導体６と
センシング電極１の出力信号をFET9に入力する導体７と
のブートストラップ効果により、配線容量をほとんど無
視できるほど小さくでき、出力回路の感度を向上させる
ことができる。
センシング電極１の出力信号をFET9に入力する導体７と
のブートストラップ効果により、配線容量をほとんど無
視できるほど小さくでき、出力回路の感度を向上させる
ことができる。
このように本実施例によれば、固体撮像素子の出力回
路を実現する半導体集積回路は、同一半導体基板上に信
号源と前記信号源の出力信号を入力する回路とを有し、
前記回路の出力信号のうち前記信号源の出力信号と同相
の出力信号の出力部に接続した導体の少なくとも一部が
前記信号源の出力信号を前記回路に入力する導体より下
層の導体で形成され、かつ前記信号源の出力信号を前記
回路に入力する導体の下部に沿うように絶縁膜を介して
平行に形成されていることにより、回路の出力信号のう
ち信号源の出力信号と同相の出力信号の出力部に接続し
た導体の少なくとも一部と前記信号源の出力信号を前記
回路に入力する導体とのブートストラップ効果により配
線容量をほとんど無視できるほど小さくし、感度を向上
させることができる。
路を実現する半導体集積回路は、同一半導体基板上に信
号源と前記信号源の出力信号を入力する回路とを有し、
前記回路の出力信号のうち前記信号源の出力信号と同相
の出力信号の出力部に接続した導体の少なくとも一部が
前記信号源の出力信号を前記回路に入力する導体より下
層の導体で形成され、かつ前記信号源の出力信号を前記
回路に入力する導体の下部に沿うように絶縁膜を介して
平行に形成されていることにより、回路の出力信号のう
ち信号源の出力信号と同相の出力信号の出力部に接続し
た導体の少なくとも一部と前記信号源の出力信号を前記
回路に入力する導体とのブートストラップ効果により配
線容量をほとんど無視できるほど小さくし、感度を向上
させることができる。
また、本実施例では、回路の出力信号のうち信号源の
出力信号と同相の出力信号の出力部に接続した導体の少
なくとも一部を前記信号源の出力信号を前記回路に入力
する導体より下層の導体で形成し、かつ前記信号源の出
力信号を前記回路に入力する導体の下部に沿うように形
成したが、同導体を信号源の出力信号を前記回路に入力
する導体より下層および上層の導体で形成しかつ前記信
号源の出力信号を前記回路に入力する導体をはさみ込む
ように形成することにより配線容量を増やすことなく電
気的に浮いたセンシング電極の電位の長期安定性を確保
できるとともに、外部または他部からの誘導性雑音から
配線をシールドできるという効果も生じる。
出力信号と同相の出力信号の出力部に接続した導体の少
なくとも一部を前記信号源の出力信号を前記回路に入力
する導体より下層の導体で形成し、かつ前記信号源の出
力信号を前記回路に入力する導体の下部に沿うように形
成したが、同導体を信号源の出力信号を前記回路に入力
する導体より下層および上層の導体で形成しかつ前記信
号源の出力信号を前記回路に入力する導体をはさみ込む
ように形成することにより配線容量を増やすことなく電
気的に浮いたセンシング電極の電位の長期安定性を確保
できるとともに、外部または他部からの誘導性雑音から
配線をシールドできるという効果も生じる。
さらに、回路の出力信号のうち信号源の出力信号と同
相の出力信号の出力部に接続した導体の少なくとも一部
を信号源の出力信号を前記回路に入力する導体より下層
および上層の導体で形成しかつ前記信号源の出力信号を
前記回路に入力する導体を囲むように形成することによ
り前記のシールド効果を一層向上させることができる。
相の出力信号の出力部に接続した導体の少なくとも一部
を信号源の出力信号を前記回路に入力する導体より下層
および上層の導体で形成しかつ前記信号源の出力信号を
前記回路に入力する導体を囲むように形成することによ
り前記のシールド効果を一層向上させることができる。
また、信号源の出力信号を入力する回路の出力信号の
うち前記信号源の出力信号と同相の出力信号の出力部に
接続する導体の少なくとも一部を拡散層で形成しかつ前
記信号源の出力信号を前記回路に入力する導体の下部に
沿うように形成することによっても、前記拡散層と前記
信号源の出力信号を前記回路に入力する導体とのブート
ストラップ効果により配線容量をほとんど無視できるほ
ど小さくし、感度を向上させることができる。
うち前記信号源の出力信号と同相の出力信号の出力部に
接続する導体の少なくとも一部を拡散層で形成しかつ前
記信号源の出力信号を前記回路に入力する導体の下部に
沿うように形成することによっても、前記拡散層と前記
信号源の出力信号を前記回路に入力する導体とのブート
ストラップ効果により配線容量をほとんど無視できるほ
ど小さくし、感度を向上させることができる。
なお、本実施例では、固体撮像素子、中でも電荷検出
部が浮遊ゲート型のものへの適用を示したが、電荷検出
部が他の形たとえば浮遊拡散層形式の場合、さらにはCC
D遅延線などの他のデバイスへの応用も可能なことはも
ちろんである。
部が浮遊ゲート型のものへの適用を示したが、電荷検出
部が他の形たとえば浮遊拡散層形式の場合、さらにはCC
D遅延線などの他のデバイスへの応用も可能なことはも
ちろんである。
発明の効果 以上のように、本発明の半導体集積回路によれば信号
源と前記信号源の出力信号を入力する回路とが同一半導
体基板上に形成され、前記回路の出力信号のうち前記信
号源の出力信号と同相の出力信号の出力部に接続した導
体の少なくとも一部が前記信号源の出力信号を前記回路
に入力する導体と平行に設けることにより、前記回路の
出力信号のうち前記信号源の出力信号と同相の出力信号
の出力部に接続した導体の少なくとも一部と前記信号源
の出力信号を前記回路に入力する導体とのブートストラ
ップ効果により配線容量をほとんど無視できるほど小さ
くできる。低入力容量を必要とする固体撮像素子の出力
回路の感度を向上させることができて、その実用的効果
は大なるものがある。
源と前記信号源の出力信号を入力する回路とが同一半導
体基板上に形成され、前記回路の出力信号のうち前記信
号源の出力信号と同相の出力信号の出力部に接続した導
体の少なくとも一部が前記信号源の出力信号を前記回路
に入力する導体と平行に設けることにより、前記回路の
出力信号のうち前記信号源の出力信号と同相の出力信号
の出力部に接続した導体の少なくとも一部と前記信号源
の出力信号を前記回路に入力する導体とのブートストラ
ップ効果により配線容量をほとんど無視できるほど小さ
くできる。低入力容量を必要とする固体撮像素子の出力
回路の感度を向上させることができて、その実用的効果
は大なるものがある。
また、配線容量を低減できるので回路の高速化も図れ
るという効果もある。
るという効果もある。
第１図は本発明の半導体集積回路の一実施例を示す固体
撮像素子の出力回路の構成図、第２図は従来の固体撮像
素子の出力回路の構成図である。 １……センシング電極、２……上部電極、３……電荷検
出部、４……水平CCDチャンネル、６……センシング電
極１の出力信号をFET9に入力する導体７より下層の導体
で形成されかつセンシング電極１の出力信号をFET9に入
力する導体７の下部に沿うように形成され、センシング
電極１の出力信号と同相の出力信号が出ているFET9のソ
ース13に接続した導体の一部、７……センシング電極１
の出力信号をFET9に入力する導体、８……センシング電
極１の電位変化を入力し撮像素子の外部に出力する二段
ソースフォロワ、９〜12……FET、13〜15……FET9のソ
ース，ゲート，ドレイン、16……Ｐウェル層、17……Ｎ
型基板。
撮像素子の出力回路の構成図、第２図は従来の固体撮像
素子の出力回路の構成図である。 １……センシング電極、２……上部電極、３……電荷検
出部、４……水平CCDチャンネル、６……センシング電
極１の出力信号をFET9に入力する導体７より下層の導体
で形成されかつセンシング電極１の出力信号をFET9に入
力する導体７の下部に沿うように形成され、センシング
電極１の出力信号と同相の出力信号が出ているFET9のソ
ース13に接続した導体の一部、７……センシング電極１
の出力信号をFET9に入力する導体、８……センシング電
極１の電位変化を入力し撮像素子の外部に出力する二段
ソースフォロワ、９〜12……FET、13〜15……FET9のソ
ース，ゲート，ドレイン、16……Ｐウェル層、17……Ｎ
型基板。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06
Claims (3)
- 【請求項１】信号源と、前記信号源の出力信号を入力す
る回路とが同一半導体基板上に形成され、前記回路の出
力信号のうち前記信号源の出力信号と同相の出力信号の
出力部に接続した導体の少なくとも一部が前記信号源の
出力信号を前記回路に入力する導体と平行に設けられて
いる半導体集積回路。 - 【請求項２】信号源の出力信号を入力する回路の出力信
号のうち前記信号源の出力信号と同相の出力信号の出力
部に接続した導体の少なくとも一部が前記信号源の出力
信号を前記回路に入力する導体より下層もしくは上層の
導体で形成され、かつ前記信号源の出力信号を前記回路
に入力する導体に沿うように設けられていることを特徴
とする請求項１記載の半導体集積回路。 - 【請求項３】信号源の出力信号を入力する回路の出力信
号のうち前記信号源の出力信号と同相の出力信号の出力
部に接続した導体の少なくとも一部が拡散層で形成さ
れ、かつ前記信号源の出力信号を前記回路に入力する導
体の下部に沿うように設けられていることを特徴とする
請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067181A JPH0821710B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067181A JPH0821710B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246122A JPH02246122A (ja) | 1990-10-01 |
| JPH0821710B2 true JPH0821710B2 (ja) | 1996-03-04 |
Family
ID=13337467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1067181A Expired - Lifetime JPH0821710B2 (ja) | 1989-03-17 | 1989-03-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821710B2 (ja) |
-
1989
- 1989-03-17 JP JP1067181A patent/JPH0821710B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246122A (ja) | 1990-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4274113A (en) | Solid-state imaging device | |
| JPH11177076A (ja) | 固体撮像素子 | |
| US4301477A (en) | Solid-state imaging device | |
| US5381013A (en) | X-ray imaging system and solid state detector therefor | |
| US8045028B1 (en) | Six transistor (6T) pixel architecture | |
| JPS6147662A (ja) | 固体撮像装置 | |
| US4631739A (en) | High dynamic range charge amplifier | |
| JPH0758308A (ja) | 固体撮像素子 | |
| US5452003A (en) | Dual mode on-chip high frequency output structure with pixel video differencing for CCD image sensors | |
| US5969337A (en) | Integrated photosensing device for active pixel sensor imagers | |
| JPH0821710B2 (ja) | 半導体集積回路 | |
| JPH0590556A (ja) | 固体撮像素子 | |
| JP2973650B2 (ja) | 電荷転送装置の出力回路 | |
| KR0172854B1 (ko) | 씨씨디 고체촬상소자 및 그의 신호처리방법 | |
| JP2573683B2 (ja) | 電荷転送素子の出力回路 | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| US5060070A (en) | Solid state image sensor having low and high level signal component detectors | |
| JPH04291581A (ja) | 固体撮像装置 | |
| JPH0831992B2 (ja) | 固体撮像装置 | |
| Park et al. | A high-sensitivity CCD image sensor using source follower circuit with actively controlled gain characteristics | |
| US20070090273A1 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPH0442545A (ja) | 電荷転送素子の信号出力回路 | |
| JP3130540B2 (ja) | 信号検出回路 | |
| US7064786B2 (en) | Substrate electrical bounce compensation circuitry for digital cinematography image capture cameras |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |