JPH10209169A

JPH10209169A - 半導体装置の製造方法

Info

Publication number: JPH10209169A
Application number: JP713597A
Authority: JP
Inventors: Takeshi Nagata; 豪永田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1998-08-07
Anticipated expiration: 2017-01-20
Also published as: JP2973958B2

Abstract

(57)【要約】【課題】半導体周波数の周囲に均一に酸化シリコン膜
を形成してゲッタリングを行う方法では、ゲッタリング
サイトとなる歪み場が少なく、ゲッタリング能力が低
く、有効なゲッタリングが困難である。【解決手段】シリコンウェハ１に形成する素子形成領
域４の周囲のスクライブ線領域５にストライプ状または
アイランド状に酸化シリコン膜９を形成し、この酸化シ
リコン膜９とシリコンウェハ１との界面に歪み場１０を
形成し、この歪み場１０をゲッタリングサイトとしてゲ
ッタリングを行う。歪み場の大きなゲッタリングサイト
となる酸化シリコン膜９の端部が増大されるため、歪み
場の大きなゲッタリングサイトの数も増大され、全体と
してのゲッタリング能力が増大され、有効なゲッタリン
グが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に素子領域中のデバイス特性を劣化する重
金属などの不純物や結晶欠陥を素子領域から除去するゲ
ッタリング技術に関する。

【０００２】

【従来の技術】半導体装置の製造工程において、デバイ
ス動作領域にＦｅ，Ｃｕといった重金属などの不純物が
存在するとデバイス特性が劣化するため、これらの不純
物を除去するゲッタリング技術がある。特に、ウェハ表
面のデバイス素子領域とゲッタリングサイトの距離が近
く、ゲッタリング速度を早くするゲッタリング方法とし
て、半導体ウェハ上にパターニングされる素子周囲のウ
ェハ露出部に酸化による酸化シリコン膜を形成し、この
酸化シリコン膜においてゲッタリングを施す技術がある
（特開平７−２０１９７６号公報）。この技術では、デ
バイス素子周囲のウェハ露出部を選択酸化することによ
り、酸化された部分と酸化されていないウェハ領域間、
すなわちシリコン基板の領域間に応力がかかり、これが
ゲッタリングサイトとなってデバイス素子を劣化する不
純物をデバイス素子領域から素子周囲のウェハ露出部へ
と除去できる。

【０００３】

【発明が解決しようとする課題】しかしながら、この従
来の技術では、デバイス素子周囲のウェハ露出部の一
部、ないしは全体を均一的に酸化してシリコン酸化膜を
形成しているため、ゲッタリングサイトとなる歪み場が
小さく、ゲッタリング能力が小さいという問題がある。
これは、ゲッタリングサイトとなる歪み場は、特に酸化
シリコン膜の端部で大きくなるが、デバイス素子周囲の
ウェハ露出部の一部あるいは全体を均一的に酸化しただ
けでは、酸化シリコン膜端部の領域が不足するためであ
る。

【０００４】本発明の目的は、酸化シリコン膜端部の領
域を拡大してゲッタリング領域にかかる応力を大きくす
ることにより、大きなゲッタリング能力をもつ半導体装
置の製造方法を提供することである。

【０００５】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェハに各種素子を形成して半導体装
置を製造する工程の一部に、半導体ウェハの素子形成領
域の周囲領域に、並列配置された複数本のストライプ状
の酸化シリコン膜を形成することを特徴とする。あるい
は、半導体ウェハの素子形成領域の周囲領域に、互いに
分離された複数個のアイランド状の酸化シリコン膜を形
成してもよい。ここで、前記素子形成領域と、この素子
形成領域の周囲領域との距離が、無欠陥層の存在するウ
ェハの場合は無欠陥層の厚さ以下、エピタキシャルウェ
ハの場合は該エピタキシャル層の厚さ以下、これ以外の
ウェハの場合は該ウェハの厚さ以下とすることが好まし
い。また、前記周囲領域に酸化シリコン膜を形成した
後、熱処理の冷却速度汲び出炉温度をそれぞれ３℃／分
以下、７００℃〜４００℃とすることが好ましい。さら
に、素子形成領域に形成する素子分離酸化膜を、半導体
ウェハとの界面に凹凸が２つ以上存在されるようにスト
ライプ状に形成することが好ましい。

【０００６】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を工
程順に示す断面図である。先ず、図１（ａ）のように、
シリコンウェハ１の表面を水蒸気と酸素の酸化雰囲気で
熱酸化し、シリコンウェハ１の全面に厚み２００Åの酸
化シリコン膜２を形成する。次に、化学気相成長法によ
り、厚み２０００Åの窒化シリコン膜３を全面に形成す
る。なお、以下の図において、４は素子形成領域、５は
素子非形成領域、ここではスクライブ線領域を示してい
る。次に、図１（ｂ）に示すように、フォトリソグラフ
ィ技術を用いて前記窒化シリコン膜３を選択的にエッチ
ングし、素子形成領域４に開口部６を、スクライブ線領
域５に開口部７をそれぞれ形成する。このとき、スクラ
イブ線領域５では、開口部７は図２に示すように、素子
形成領域４を囲む幅方向に並列される複数本の細幅の溝
状（ストライプ状）に形成する。次に、図１（ｃ）に示
すように、前記開口部６，７に露呈される酸化シリコン
膜２の領域にそれぞれ厚さ３０００Åの熱酸化シリコン
膜８，９を形成する。この酸化シリコン膜８，９は素子
形成領域４では素子分離酸化シリコン膜８であり、スク
ライブ線領域５ではストライプ状に形成する酸化シリコ
ン膜９となる。これらの熱酸化シリコン膜８，９の形成
のための熱酸化は１０００℃の温度において、水蒸気と
酸素の酸化雰囲気において、常圧酸化により行ってい
る。この結果、酸化シリコン膜８および９とシリコンウ
ェハ１との界面には応力による歪み場１０が存在し、こ
れがゲッタリングサイトになる。

【０００７】ここで、前記スクライブ線領域５の酸化シ
リコン膜９のストライプの大きさについて、図２を参照
に説明する。この第１の実施形態においては、酸化シリ
コン膜９のストライプの大きさは、酸化シリコン膜３の
幅が０．５μｍ，酸化シリコン膜３間のスペース１１の
幅が０．９μｍ、１本の酸化シリコン膜９の幅と１本の
スペース１１の幅からなる１ピッチの幅が１．４μｍと
した。また、ストライプの方向は、スクライブ線の長さ
方向に平行となるようにした。素子形成領域４は縦８ｍ
ｍ、横８ｍｍの正方形の領域とし、スクライブ線領域５
の幅は縦横ともに１ｍｍである。ストライプの酸化シリ
コン膜９は１本のスクライブ線領域５上に７１２本存在
し、素子形成領域から最も近いスタライブ線上の酸化シ
リコン膜９までの長さ（マージン）は２．３μｍとして
いる。

【０００８】この実施形態の半導体装置の動作を、図３
を参照して詳細に説明する。図３（ａ）は図１，図２に
示した本発明の実施形態の半導体装置、図３（ｂ）は従
来の半導体装置のそれぞれの断面図である。図３（ａ）
において、スクライブ線領域５にあるストライプ状に並
んだ酸化シリコン膜９とシリコンウェハ１との界面には
応力による歪み場１０が存在する。この歪み場１０は素
子領域４の中の重金属などの不純物Ｍをゲッタリングす
るゲッタリングサイトとなる。素子形成過程において行
われる熱処理によって、重金属などの不純物Ｍはゲッタ
リングサイト１０にも拡散する。歪み場をゲッタリング
サイトとすると、そのゲッタリング能力は歪み場の大き
さ汲び歪み場のもつ応力の大きさによる。そして、この
歪み場の大きさは酸化シリコン膜の端部において大きな
ものとなる。本実施形態の構成では、酸化シリコン膜９
をストライプ状に形成しているため、酸化シリコン膜の
端部がストライプの本数に対応して多数存在するため、
大きな歪み場１０が多数存在されることになる。これに
対し、図３（ｂ）のように酸化シリコン膜９が素子領域
以外の領域５のほぼ全面に形成されているものは、酸化
シリコン膜の端部の数が少ないため、大きな歪み場１０
の数も少なくなる。したがって、大きな歪み場の数が多
い本実施形態の構造では、従来の構造に比較してゲッタ
リング能力が高いものとなる。これにより、本実施形態
では、半導体ウェハのデバイス活性領域中の重金属汚染
を低減することが容易となる。

【０００９】図４は本発明の第２実施形態の平面図であ
る。ここでは、スクライブ線領域に形成する窒化シリコ
ン膜３を編み目状とすることにより、これにより形成さ
れる酸化シリコン膜９のストライプ形状を、その長さ方
向に分離してアイランド状とした構成としている。例え
ば、スクライブ線領域５の各アイランドの酸化シリコン
膜３がつながるストライプの大きさは、酸化シリコン膜
のアイランド９の幅が０．５μｍ、これらアイランド間
のスペース１１の幅が０．９μｍ，１本の酸化シリコン
膜のアイランド９の幅と１本のスペース１１の幅からな
る１ピッチの幅を１．４μｍとした。前記アイランド９
の長さ方向の良さは４９９μｍ、前記アイランド９の長
さ方向の素子領域以外のスクライブ線領域５の間隔は１
μｍ、前記アイランド９の長さ方向のピッチは５００μ
ｍとしている。アイランド９の長さ方向は、スクライブ
線領域５の長さ方向に平行である。なお、素子形成領域
４は縦８ｍｍ、横８ｍｍの正方形の額域で、スクライブ
線領域５の幅は縦横ともに１ｍｍである。さらに、アイ
ランド９の酸化シリコン膜がつながるストライプは１本
のスタライブ線領域上に７１２本存在し、素子形成領域
４から最も近いスクライブ線領域の酸化シリコン膜９ま
での長さ（マージン）は２．３μｍとした。このアイラ
ンド状の窒化シリコン膜により、シリコンウェハ１に酸
化シリコン膜のストライプを形成した場合には、連続し
たストライプの酸化シリコン膜を形成した第１の実施形
態の場合よりも酸化シリコン膜の端部が長さ方向にも生
じることになり、この端部が多い分だけ歪み場が大きく
なり、ゲッタリング能力が高いものとなる。

【００１０】ここで、図１，図２に示した半導体装置に
おけるスクライブ線領域５のストライプ状に並ぶ酸化シ
リコン膜９を形成する領域の素子領域からの距離を変え
て形成したウェハそれぞれのゲッタリング状況をｐｎ接
合リーク電流測定から推測した結果を図５に示す。半導
体ウェハのＩＧ（Intrinsic-Gettering ），ＥＧ（Extr
insic-Gettering ）やエピタキシャルウェハのゲッタリ
ングサイトの素子領域からの距離と、ストライプ状に並
ぶ酸化シリコン膜を形成する領域の素子領域からの距離
を比較するため、素子領域からの距離が厚さ３０μｍの
無欠陥層の存在するウェハ使用の場合、厚さ２０μｍの
エピタキシャル層のあるウェハ使用の場合、ウェハの厚
さ６７５μｍのＰＢＳ（Poly-Back-Seal）ウェハ使用の
場合のｐｎ接合リーク電流測定を行った。なお、ストラ
イプ状に並ぶ各酸化シリコン膜の形成方法汲び大きさは
前記第１の実施形態と同じである。そして、ウェハ全面
にｐウェルとしてＢ⁺注入でドーズ量１０¹³ｃｍ^-2，エ
ネルギ３００ｋｅＶで形成し、図２に示すような素子形
成領域中に縦７ｍｍ、横７ｍｍのセルサイズをもつｎ拡
散層領域をＰ⁺注入でドーズ量１０¹⁴ｃｍ^-2，エネルギ
４０ｋｅＶで形成し、その領域中のコンタクト部にコン
タクト注入をＰ⁺注入でドーズ量１０¹⁴ｃｍ^-2，エネル
ギ７０ｋｅＶで行った時の逆バイアス電圧印加５Ｖでの
ウェハ裏面側へのリーク電流を測定した。ストライプ状
に並ぶ酸化シリコン膜と素子形成領域との距離はｎ拡散
層の端からストライプ状の酸化シリコン膜のうちｎ拡散
層から最も近い酸化シリコン膜までの距離とした。不純
物のウェハ内の拡散のための熱処理はＤＲＡＭ製造工程
相当とした。

【００１１】無欠陥層の存在するウェハ使用の場合の結
果を図５（ａ）に、エピタキシャルウェハ使用の場合の
結果を図５（ｂ）に、ＰＢＳウェハ使用の場合の結果を
図５（ｃ）にそれぞれ示す。これから判るように、スト
ライプ状に並ぶ酸化シリコン膜と素子形成領域との距離
が、図５（ａ）では無欠陥層の厚さ以下、図５（ｂ）で
はエピタキシャル層の厚さ以下、図５（ｃ）ではウェハ
の厚さ以下となるとｐｎ接合リーク電流の値が顕著に小
さくなった。この結果から、ストライプ状に並ぶ酸化シ
リコン膜と素子形成領域との距離は、素子形成領域から
ＩＧ，ＥＧやエピタキシャルウェハのゲッタリングサイ
トまでの距離以下であることが、素子形成領域中の不純
物のストライプ状に並ぶ酸化シリコン膜へのゲッタリン
グが有効であることがわかる。これは、ゲッタリングが
必要である素子形成領域からウェハに存在しているゲッ
タリングサイトまでの距離よりも、素子形成額域からス
トライプ状の酸化シリコン膜の形成領域までの距離が短
くなり、ゲッタリングに必要な重金属など不純物の拡散
には有利であるためである。

【００１２】一方、スクライブ線領域のストライプ状に
並ぶ酸化シリコン膜を形成した後、ゲッタリングに関す
る熱処理の冷却速度を３℃／分以下とし、その出炉温度
を変えて形成したウェハそれぞれのゲッタリング状況を
ｐｎ接合リーク電流測定から推測した結果を図６に示
す。ここで、半導体ウェハ上の前記ストライプ状に並ぶ
酸化シリコン膜の形成方法汲び大きさは本発明の第１の
実施形態と同じである。また、ｐｎ接合リーク電流測定
のためのｐｎ接合形成及び測定条件は図５の測定と同じ
である。ここで、不純物のウェハ内の拡散のための熱処
理はＤＲＡＭ製造工程で行い、それらの工程のうち熱処
理の最終工程の出炉温度を９００℃〜３００℃まで変え
てゲッタリングを行った。なお、ここでの熱処理の最終
工程は９００℃入炉で９００℃，１０分の窒素処理の
後、それぞれの温度で出炉した。ウェハにはＰＢＳウェ
ハを使用した。図６の測定結果から判るように、出炉温
度は７００℃〜４００℃でｐｎ接合リーク電流が小さく
なっており、これから、ゲッタリングに関する熱処理の
冷却速度が３℃／分以下で、出炉温度が７００℃〜４０
０℃であることが、素子形成領域中の不純物のストライ
プ状に並ぶ酸化シリコン膜へのゲッタリングに有効であ
ることがわかる。

【００１３】次に、本発明の第３の実施形態について図
７及び図８を参照して説明する。この実施形態では、ス
クライブ線領域のストライプ状に並ぶ酸化シリコン膜の
形成と同時に、素子形成領域において素子分離酸化シリ
コン膜と半導体ウェハとの界面をフォトエッチングによ
り凹凸の存在する形状として形成した場合と、しない場
合のウェハのゲッタリング状況をｐｎ接合リーク電流測
定から推論している。図７は素子分離酸化シリコン膜と
半導体ウェハとの界面をフォトエッチングにより凹凸の
存在する形状として形成した場合の素子分離領域及びゲ
ッタリング領域の形成方法をプロセス順に示す断面図で
ある。この実施形態において、半導体ウェハ上の素子形
成領域の周囲のウェハ露出部のスクライブ線領域におけ
るストライプ状に並ぶ酸化シリコン膜の形成方法汲び大
きさは本発明の第１の実施形態と同じである。更に、素
子形成領域における素子分離酸化シリコン膜の形成につ
いても、本発明の第１の実施形態と同じであるが、ここ
では素子分離酸化シリコン膜と半導体ウェハとの界面に
２つ以上の凹凸がないものと、多数の凹凸があるものを
作成した。

【００１４】図７は前記スクライブ線領域におけるスト
ライプ状に並ぶ酸化シリコン膜と、素子形成領域におい
て半導体ウェハとの界面に多数の凹凸のある素子分離酸
化シリコン膜の形成方法を示している。先ず、図７
（ａ）のように、シリコンウェハ１の表面を水蒸気と酸
素の酸化雰囲気で熱酸化し、シリコンウェハ１の全面に
厚み２００Åの酸化シリコン膜２を形成する。次に、化
学気相成長法により、厚み２０００Åの窒化シリコン膜
３を全面に形成する。次いで、図７（ｂ）に示すよう
に、フォトリソグラフィ技術を用いて前記窒化シリコン
膜３を選択的にエッチングし、素子形成領域４に開口部
６を、スクライブ線領域５に開口部７をそれぞれ複数本
のストライプ状に形成する。しかる上で、図７（ｃ）の
ように、酸化処理を行い、素子形成領域４に素子分離酸
化シリコン膜８を形成し、スクライブ線領域に酸化シリ
コン膜９を形成する。その後、図７（ｄ）のように窒化
シリコン膜３を除去して完成する。

【００１５】ここで、素子分離酸化シリコン膜８の形状
は、そのストライプの大きさは、酸化シリコン膜９の幅
が０．５μｍ、これらの間のスペース１１の幅が０．９
μｍ、１本の窒化シリコン膜９の幅と１本のスペース１
１の幅からなる１ピッチの幅を１．４μｍとした。ま
た、ストライプの方向は、スクライブ線領域５の長さ方
向に平行とした。素子形成領域４は前記第１の実施形態
と同じである。そして、ｐｎ接合リーク電流測定のため
のｐｎ接合形成汲び測定条件は図５の場合と同じとし、
不純物のウェハ内の拡散のための熱処理はＤＲＡＭ製造
工程で行った。さらに、熱処理の最終工程は９００℃入
炉で９００℃，１０分の窒素処理の後、９００℃で出炉
したウェハにはＰＢＳウェハを使用した。その測定結果
を図８に示す。同図には、素子分離酸化シリコン膜と半
導体ウェハとの界面に２つ以上の凹凸のないウェハと、
多数の凹凸のあるウェハのそれぞれのｐｎ接合リーク電
流を比較して示している。

【００１６】これから、素子分離酸化シリコン膜８とシ
リコンウエハ１との界面に多数の凹凸を形成したウェハ
は、２つ以上の凹凸を形成していないウェハに比べてｐ
ｎ接合リーク電流が小さいことが判る。この結果から、
素子分離酸化シリコン膜８とシリコンウェハ１との界面
に多数の凹凸を形成することが、素子形成領域４中の不
純物のゲッタリングに有効であることが判る。これは、
素子分離酸化シリコン膜８とシリコンウェハ１との界面
に凹凸が２つ以上存在する形状とすると、凹凸が１つし
かない場合に比べて歪み場１０の数が増大されてこれら
がゲッタリングサイトとなるため、周囲領域の酸化シリ
コン膜からのゲッタリングでは重金属など不純物の拡散
長が不十分である場合は、重金属など不純物は素子分離
酸化シリコン膜とシリコンウェハとの界面の凹凸にゲッ
タリングされることになるためである。

【００１７】

【発明の効果】以上説明したように本発明は、素子形成
領域の周囲領域に、ストライプ状あるいはアイランド状
の酸化シリコン膜を形成し、この酸化シリコン膜と半導
体ウェハとの界面をゲッタリングサイトとして利用する
ことにより、ゲッタリングサイドとして有効な大きな歪
み場が形成される酸化シリコン膜の端部を拡大でき、こ
れによりゲッタリングサイトを拡大し、ゲッタリング能
力を増大することができる。また、本発明では、素子形
成領域に素子分離酸化膜を形成すると同時にゲッタリン
グサイトとしての酸化シリコン膜をを形成することがで
きるため、従来の半導体装置の製造工程数を増加せず
に、ゲッタリング効果を高めることができる。さらに、
本発明はゲッタリングサイトを半導体ウェハの表面側に
形成することができるため、ゲッタリング領域を素子形
成領域の近傍に形成でき、半導体周波数の表面側からの
汚染などによる重金属など不純物に村するゲッタリング
効果を大きくすることができ、半導体装置の製造歩留ま
りやスループットを向上することができる効果もある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の製造方法を工程順に
示す断面図である。

【図２】図１の実施形態の半導体ウェハにおける酸化シ
リコン膜の平面図である。

【図３】本発明の動作を説明するための断面図である。

【図４】本発明の第２の実施形態の半導体ウェハにおけ
る酸化シリコン膜の平面図である。

【図５】本発明を、無欠陥層の存在するウェハ、エピタ
キシャルウェハ、ＰＢＳウェハにそれぞれ適用した場合
における逆バイアス電圧−ｐｎ接合リーク電流の特性を
示す図である。

【図６】本発明における半導体ウェハの熱処理の冷却速
度を３℃／分以下とし、その出炉温度を変えた際の逆バ
イアス電庄−ｐｎ接合リーク電流の特性を示す図であ
る。

【図７】本発明の第３の実施形態を製造工程順に示す断
面図である。

【図８】本発明の第３の実施形態において、素子分離酸
化シリコン膜と半導体ウェハとの界面を凹凸の存在する
形状として形成した場合としない場合における逆バイア
ス電圧−ｐｎ接合リーク電流の特性を示す図である。

【符号の説明】

１シリコンウェハ２酸化シリコン膜３窒化シリコン膜４素子形成領域５スクライブ線領域６開口部７開口部８酸化シリコン膜（素子分離酸化膜）９酸化シリコン膜（ゲッタリング領域）１０歪み場（ゲッタリングサイト）１１スペースＭ不純物

Claims

【特許請求の範囲】

【請求項１】半導体ウェハに各種素子を形成して半導
体装置を製造する工程の一部に、前記半導体ウェハの素
子形成領域の周囲領域に、並列配置された複数本のスト
ライプ状の酸化シリコン膜を形成することを特徴とする
半導体装置の製造方法。
【請求項２】半導体ウェハに各種素子を形成して半導
体装置を製造する工程の一部に、前記半導体ウェハの素
子形成領域の周囲領域に、互いに分離された複数個のア
イランド状の酸化シリコン膜を形成することを特徴とす
る半導体装置の製造方法。
【請求項３】前記素子形成領域と、この素子形成領域
の周囲領域との距離が、無欠陥層の存在するウェハの場
合は無欠陥層の厚さ以下、エピタキシャルウェハの場合
は該エピタキシャル層の厚さ以下、これ以外のウェハの
場合は該ウェハの厚さ以下とする請求項１または２の半
導体装置の製造方法。
【請求項４】前記周囲領域に酸化シリコン膜を形成し
た後、熱処理の冷却速度汲び出炉温度をそれぞれ３℃／
分以下、７００℃〜４００℃とする請求項１ないし３の
いずれかの半導体装置の製造方法。
【請求項５】素子形成領域に形成する素子分離酸化膜
を、半導体ウェハとの界面に凹凸が２つ以上存在される
ようにストライプ状に形成する請求項１ないし４のいず
れかの半導体装置の製造方法。