JPH10146744A - 基板処理装置及び方法 - Google Patents

基板処理装置及び方法

Info

Publication number
JPH10146744A
JPH10146744A JP9115513A JP11551397A JPH10146744A JP H10146744 A JPH10146744 A JP H10146744A JP 9115513 A JP9115513 A JP 9115513A JP 11551397 A JP11551397 A JP 11551397A JP H10146744 A JPH10146744 A JP H10146744A
Authority
JP
Japan
Prior art keywords
substrate
lot
identification information
downstream
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9115513A
Other languages
English (en)
Other versions
JP3619346B2 (ja
Inventor
Seiji Taketo
聖司 竹藤
Hideyuki Teraoka
秀行 寺岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP11551397A priority Critical patent/JP3619346B2/ja
Priority to KR1019970042239A priority patent/KR100293031B1/ko
Priority to TW086113574A priority patent/TW346640B/zh
Publication of JPH10146744A publication Critical patent/JPH10146744A/ja
Application granted granted Critical
Publication of JP3619346B2 publication Critical patent/JP3619346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • General Factory Administration (AREA)

Abstract

(57)【要約】 【課題】 並列処理ラインを有する基板処理装置におい
て常に正確なロット毎の管理を行うこと。 【解決手段】 ローダLはロット毎の最後の基板(ロッ
トエンド基板)を払い出す際にロットエンド信号を送信
する。各処理部はロットエンド基板を次の処理部に搬送
する際にロットエンド信号を送信する。分岐装置FWに
おいては、ロットエンド基板をAラインに搬送した場合
でも、A,B両ラインに対してロットエンド信号を送信
し、A,B両ラインのそれぞれにロットエンド基板を作
る。そして統合装置FMでは、当該統合装置を最後に通
過するロットエンド基板を処理部P4に搬送するときに
のみロットエンド信号を送信し、それ以前のロットエン
ド信号を無効にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プリント基板,
半導体基板,液晶用等のガラス基板等(以下、「基
板」)の製造において所定の単位(例えば、カセット単
位,ロット単位等)の基板を管理するための基板処理装
置及び方法に関する。
【0002】
【従来の技術】従来より基板に対して種々の処理を施す
際は、ロット単位毎に処理を施し、そして管理を行って
いる。ここで「ロット単位」とは、1つのまとまりを有
する複数の基板の単位を意味し、例えば、カセット単位
等である。また「管理」とは、基板の製造過程において
同一のロットの基板に他のロットの基板を混入しないこ
と、また、各ロット毎に基板の順序の逆転が起こらない
ことを意味する。
【0003】図26は、従来の直列的に配置された直列
処理ラインのみから成る基板処理装置の概念図である。
この従来の基板処理装置は、基板が複数枚収容されたカ
セットから順次に1枚ずつ基板を払い出すローダLと基
板に対して所定の処理を行う複数の処理部群Pと全ての
処理が終了した基板を順次に1枚ずつカセットに収容し
ていくアンローダULとから成っている。なお、処理部
群Pにおける各処理部P1,P2,…,Pn(nは任意
の自然数)は基板に対して行う処理の種類によって種々
の形態がある。一例を挙げると、P1が塗布装置,P2
が減圧乾燥装置,P3が洗浄装置,P4がベーキング装
置として配置し、全体として基板の表面に成膜を行う基
板処理装置がある。そして基板Wは図に示すT方向に1
枚ずつ順次に払い出される。
【0004】このような装置において、ロット毎の管理
は以下のように行われている。1ロットがn枚の基板か
ら構成されている場合に、ローダLから順次に基板Wを
順次にn枚払い出した状態の一例を図26に示してい
る。ローダLは基板をW1,W2,…,Wn-1,Wnの順で
払い出し、ロットの最後の基板Wnを処理部P1に送り
出した際に、図示しないローダL内のCPU(Central
Processing Unit)が処理部P1のCPUに対して当該
ロットの最後の基板であることを示すロットエンド信号
を送信する。そして基板Wは各処理部P1,P2,…,
Pnにおいて順次に処理され、T方向に搬送されてい
く。そして全ての処理が終了した基板はアンローダUL
に入り、カセットに順次収納される。当該ロットの最後
の基板Wnについても同様に処理部P1の処理が終了す
れば処理部P2に入る。このとき処理部P1のCPUは
処理部P2のCPUに対してロットエンド信号を送信す
る。そして処理部P2における処理が終了すれば基板W
nは次の処理部に搬送されるが、そのときも処理部P2
のCPUが次の処理部のCPUに対してロットエンド信
号を送信する。このような操作が繰り返され、基板Wn
が処理部Pnにおける処理を終了し、アンローダULに
搬送されると略同時にロットエンド信号がアンローダU
Lに送信される。アンローダULはロットエンド信号を
受信するとAGV(Automated Guided Vehicle:無人搬
送車)に信号を送り、当該ロットの基板処理が完了した
ことを知らせる。AGVは、この信号を受信した後、ア
ンローダULからカセットを受け取る位置まで移動し、
当該ロットの基板が収納されたカセットを搬出する。
【0005】このように直列的に配置された直列処理ラ
インのみから成る基板処理装置においては、ロットの最
後の基板にロットエンド信号を付与していくことによっ
て簡単にロットの管理が行うことが可能である。
【0006】しかし従来より基板処理の効率化という点
から図27に示すような基板処理装置がある。この装置
はローダLが基板を送り出すと処理部P1で所定の処理
がなされ、分岐装置FWに搬送される。この分岐装置F
Wは基板に対して処理を施す装置ではなく基板を処理部
PAおよび処理部PBに振り分け搬送を行う装置であ
る。そして処理部PAと処理部PBにはそれぞれ複数の
処理部があり、基板の並列処理が行われる。そして処理
部PAまたは処理部PBを経由した基板は統合装置FM
によって処理部P4に搬送される。そして処理部P4の
処理を終えた基板はアンローダULに順次に入り、カセ
ットに収納される。
【0007】このような構成の基板処理装置において分
岐装置FWは、処理部PAまたは処理部PBのいずれか
一方が停止している場合等を除いて基本的に処理部PA
と処理部PBには交互に基板を送り出すように構成され
ており、統合装置FMは、統合装置FMに対して基板が
搬送されてきたものから順に処理部P4に送り出してい
る。
【0008】ローダLがロットの最後の基板を処理部P
1に払い出した際に、ローダLのCPUが処理部P1の
CPUに対してロットエンド信号を送信する。そして処
理部P1から分岐装置FWにロットの最後の基板が搬送
されてくると同時にロットエンド信号を受けとる。図2
7に示すように分岐装置FWが当該ロットの最後の基板
Wnを処理部PBに搬送する場合は、基板Wnを搬送する
際にロットエンド信号を処理部PBのCPUに送信す
る。そして基板Wnが処理部PBにおける処理を完了
し、統合装置FMに搬送されるとロットエンド信号も基
板Wnの搬送に伴って送られる。以下同様の動作が行わ
れ、アンローダULに基板Wnが搬送されると同時にロ
ットエンド信号もアンローダULのCPUに送信され
る。そしてアンローダULのCPUがロットエンド信号
を受信するとAGVに対して当該ロットが終了したこと
を伝える。
【0009】
【発明が解決しようとする課題】しかし、この処理部P
Aおよび処理部PBのように並列処理ラインが組み込ま
れた基板処理装置では、常に正確なロット単位の管理が
行えていなかった。これを説明するために図27で示し
たような場合において基板Wnが処理部PBに搬送され
た後に、処理部PBに故障等が発生し、処理部PBの処
理が停止したような場合を考える。
【0010】このような場合、処理部PBは停止してい
るがその他の装置には異常がないため、処理部PAを経
由する基板処理は稼働することできる。したがって処理
部PBのみを停止させその他の装置を稼働させて基板処
理を行うが、既に当該ロットの最後の基板Wnは処理部
PBに搬送されており、ロットエンド信号は処理部PB
のCPUが保持している。したがって、処理部PAを経
由する基板処理を行ってもアンローダULには当該ロッ
トのロットエンド信号が送信されない。一方、ローダL
は既に次のロットの基板を順次処理部P1に払い出して
いる。
【0011】このような状況でアンローダULがロット
エンド信号を次に受信するのは次のロットの最後の基板
が処理部PAを経由して搬送されてきたときである。そ
してこのときはアンローダULにおいて当該ロットの基
板と次のロットの基板とが混在してしまっており、ロッ
ト毎の区別ができなくなっている。
【0012】また、最近、各ロットの基板の順序が入れ
替わることなくロット管理を行いたいという要請が出て
きているが、上記のような装置ではそれが不可能であっ
た。
【0013】この発明は、上記課題に鑑みてなされたも
のであって、並列処理ラインを有する基板の処理形態に
おいて常に正確なロット毎の管理を行うことができる基
板処理装置及び方法を提供することを目的とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明は、直列的に配置された直列
処理ラインが所定の分岐箇所において並列的に配置され
た並列処理ラインに分岐し、当該並列処理ラインが所定
の合流箇所において合流する基板処理装置であって、特
定基板に識別情報を対応付ける第1の手段と、特定基板
が分岐箇所において並列処理ラインのいずれかの処理ラ
インに搬送されることを認識する第2の手段と、特定基
板の搬送された処理ラインを除く並列処理ラインの全て
の処理ラインの特定の基板に対して識別情報を付与する
第3の手段と、合流箇所において識別情報を対応付けら
れた基板が並列処理ラインの任意の処理ラインから搬送
されてきたことを認識する第4の手段とを備えており、
合流箇所において識別情報を対応付けられた基板のうち
所定の順番に通過する基板についてのみ識別情報を有効
として判定し、その他の基板に対応付けられた識別情報
を無効にすることを特徴としている。
【0015】請求項2に記載の発明は、直列的に配置さ
れた直列処理ラインが所定の分岐箇所において並列的に
配置された並列処理ラインに分岐し、当該並列処理ライ
ンが所定の合流箇所において合流する基板処理装置であ
って、ロットの最後尾の基板を特定基板とし、当該特定
基板に識別情報を対応付ける第1の手段と、特定基板が
分岐箇所において並列処理ラインのいずれかの処理ライ
ンに搬送されることを認識する第2の手段と、第2の手
段による特定基板の認識時に最後尾の基板の搬送された
処理ラインを除く並列処理ラインの全ての処理ライン中
に存在する最後尾の基板に識別情報を対応付ける第3の
手段と、合流箇所において識別情報を対応付けられた基
板が並列処理ラインの任意の処理ラインから搬送されて
きたことを認識する第4の手段とを備えており、合流箇
所において識別情報を対応付けられた基板のうち最後に
通過する基板についてのみ識別情報を有効として判定
し、その他の基板に対応付けられた識別情報を無効にす
ることを特徴としている。
【0016】請求項3に記載の発明は、請求項1または
2に記載の基板処理装置において、各処理ラインに対応
した記憶領域を有する記憶手段と、基板の搬送状況に従
って、識別情報を記憶領域間で伝達する伝達手段とを有
している。
【0017】請求項4に記載の発明は、請求項1乃至3
のいずれかに記載の基板処理装置において、第4の手段
が並列処理ラインの全ての処理ラインから識別情報を対
応付けられた基板が搬送されてきたことを認識するまで
の間に、既に識別情報が対応付けられた基板が搬送され
てきた処理ラインからさらに基板が搬送されてきた場合
に当該基板を一時待機させておく待機手段をさらに備え
ている。
【0018】請求項5に記載の発明は、請求項4に記載
の基板処理装置において、待機手段の以前の処理ライン
に存在する基板数が待機手段の基板収容可能残量に至っ
たときに、基板供給装置からの新規の基板の払い出しを
停止することを特徴としている。
【0019】請求項6に記載の発明は、請求項1乃至5
のいずれかに記載の基板処理装置において、並列処理ラ
インの任意の処理ラインに異常が発生したときに、基板
供給装置からの基板の払い出し周期を異常発生前よりも
長くすることを特徴としている。
【0020】請求項7に記載の発明は、直列的に配置さ
れた直列処理ラインが所定の分岐箇所において並列的に
配置された並列処理ラインに分岐し、当該並列処理ライ
ンが所定の合流箇所において合流する基板処理方法であ
って、特定基板に識別情報を対応付ける第1の工程と、
特定基板が分岐箇所において並列処理ラインのいずれか
の処理ラインに搬送されることを認識する第2の工程
と、特定基板の搬送された処理ラインを除く並列処理ラ
インの全ての処理ラインの特定の基板に対して識別情報
を対応付ける第3の工程と、合流箇所において並列処理
ラインの任意の処理ラインから識別情報を対応付けられ
た基板が搬送されてきたことを認識し、そのうち所定の
順番に通過する基板についてのみ識別情報を有効として
判定し、その他の基板に対応付けられた識別情報を無効
にする第4の工程とを有している。
【0021】請求項8に記載の発明は、直列的に配置さ
れた直列処理ラインが所定の分岐箇所において並列的に
配置された並列処理ラインに分岐し、当該並列処理ライ
ンが所定の合流箇所において合流する基板処理方法であ
って、ロットの最後尾の基板を特定基板とし、当該特定
基板に識別情報を対応付ける第1の工程と、特定基板が
分岐箇所において並列処理ラインのいずれかの処理ライ
ンに搬送されることを認識する第2の工程と、第2の工
程による特定基板の認識時に特定基板の搬送された処理
ラインを除く並列処理ラインの全ての処理ライン中に存
在する最後尾の基板に識別情報を対応付ける第3の工程
と合流箇所において並列処理ラインの任意の処理ライン
から識別情報を対応付けられた基板が搬送されてきたこ
とを認識し、そのうち最後に通過する基板についてのみ
識別情報を有効として判定し、その他の基板に対応付け
られた識別情報を無効にする第4の工程とを有してい
る。
【0022】請求項9に記載の発明は、請求項7または
8に記載の基板処理方法において、基板の搬送状況に従
って、識別情報を各処理ラインに対応した記憶領域間で
伝達を行う。
【0023】請求項10に記載の発明は、請求項7乃至
9のいずれかに記載の基板処理方法において、並列処理
ラインの全ての処理ラインから識別情報を対応付けられ
た基板が搬送されてきたことを認識するまでの間に、既
に識別情報が対応付けられた基板が搬送されてきた処理
ラインからさらに基板が搬送されてきた場合に当該基板
を基板収容機構に一時待機させておく。
【0024】請求項11に記載の発明は、請求項10に
記載の基板処理方法において、基板収容機構の以前の処
理ラインに存在する基板数が基板収容機構の基板収容可
能残量に至ったときに、基板供給装置からの新規の基板
の払い出しの停止を行う。
【0025】請求項12に記載の発明は、請求項7乃至
11のいずれかに記載の基板処理方法において、並列処
理ラインの任意の処理ラインに異常が発生したときに、
基板供給装置からの基板の払い出し周期を異常発生前よ
りも長くする。
【0026】請求項13に記載の発明は、直列的に配置
された直列処理ラインが所定の分岐箇所において並列的
に配置された並列処理ラインに分岐し、当該並列処理ラ
インが所定の合流箇所において合流する基板処理装置で
あって、分岐箇所から上流側の位置において基板を下流
に搬送する際に、基板の払い出した順番に応じた番号情
報を対応付ける番号付加手段と、合流箇所において下流
に基板を搬送する際に、当該基板に対応付けられた番号
情報を記憶する記憶手段と、並列処理ラインから合流箇
所に基板を導く位置に設けられた基板を収容することが
可能な複数の基板収容手段とを備え、合流箇所は、複数
の基板収容手段から供給される基板を記憶手段に記憶し
ている番号情報に基づいて下流に搬送することを特徴と
している。
【0027】請求項14に記載の発明は、請求項13に
記載の基板処理装置において、基板収容手段は、収納し
た基板に対応付けられた番号情報を合流箇所に対して送
信する番号情報送信手段を備え、合流箇所は、番号情報
送信手段から得られる当該基板の番号情報と記憶手段に
記憶している番号情報とが所定の関係を示す場合に基板
収容手段から当該基板を受け取り、番号情報送信手段か
ら得られる当該基板の番号情報と記憶手段に記憶してい
る番号情報とが所定の関係を示さない場合に基板収容手
段に当該基板を待機させることを特徴としている。
【0028】請求項15に記載の発明は、請求項13ま
たは14に記載の基板処理装置において、合流箇所にお
いて各ロットの最後尾の基板に対応付けられた識別情報
を認識する手段を備え、合流箇所において識別情報を対
応付けられた基板のうち最後に通過する基板についての
み識別情報を有効として判定し、その他の基板に対応付
けられた識別情報を無効にするとともに、有効として判
定された基板を下流に搬送する際に、記憶手段に記憶し
ている番号情報を所定値に修正することを特徴としてい
る。
【0029】請求項16に記載の発明は、直列的に配置
された直列処理ラインが所定の分岐箇所において並列的
に配置された並列処理ラインに分岐し、当該並列処理ラ
インが所定の合流箇所において合流する基板処理装置で
あって、分岐箇所から上流側の位置において基板を下流
に搬送する際に、ロット毎に対応付けられたロット番号
と基板の払い出した順番に応じた番号情報とを当該基板
に対応付ける番号付加手段と、基板を収容することが可
能で合流箇所の下流側に設けられる基板収容手段と、前
記基板収納手段から下流に基板を搬送する際に当該基板
に対応付けられたロット番号と番号情報を記憶する記憶
部とを備え、基板収容手段は、上流から供給される基板
を記憶部に記憶しているロット番号と番号情報とに基づ
いて下流に搬送することを特徴としている。
【0030】請求項17に記載の発明は、請求項16に
記載の基板処理装置において、基板収容手段は、上流か
ら得られる基板のロット番号および番号情報と、記憶部
に記憶しているロット番号および番号情報とが所定の関
係を示す場合に当該基板を下流に搬送し、上流から得ら
れる基板のロット番号および番号情報と、記憶部に記憶
しているロット番号および番号情報とが所定の関係を示
さない場合に当該基板を収容して待機させることを特徴
としている。
【0031】請求項18に記載の発明は、請求項16ま
たは17に記載の基板処理装置において、基板収容手段
は、各ロットの最後尾の基板に対応付けられた識別情報
を認識する識別情報認識手段と、上流から得られた基板
についてのロット番号と番号情報と、収容して待機させ
ている基板についてのロット番号と番号情報とを比較
し、所定の条件を満たす基板を下流に搬送する条件搬送
手段とを備え、上流から得られた基板に識別情報が付加
されていた場合は、条件搬送手段による搬送が行われる
とともに、必要に応じて識別情報を他の基板に付け替え
ることを行い、識別情報が付加された基板を下流に搬送
する際に、記憶部に記憶している番号情報を所定値に修
正することを特徴としている。
【0032】請求項19に記載の発明は、直列的に配置
された直列処理ラインが所定の分岐箇所において並列的
に配置された並列処理ラインに分岐し、当該並列処理ラ
インが所定の合流箇所において合流する基板処理方法で
あって、分岐箇所から上流側の位置において基板を下流
に搬送する際に、基板の払い出した順番に応じた番号情
報を対応付ける番号付加工程と、合流箇所において下流
に基板を搬送する際に、当該基板に対応付けられた番号
情報を記憶する記憶工程と、合流箇所において上流から
供給される基板を記憶工程において記憶した番号情報に
基づいて下流に搬送する搬送工程とを有している。
【0033】請求項20に記載の発明は、請求項19に
記載の基板処理方法において、搬送工程は、合流箇所に
おいて上流から得られる基板の番号情報と記憶工程にお
いて記憶した番号情報とが所定の関係を示す場合に上流
からの基板を受け取り、下流に搬送する工程と、合流箇
所において上流から得られる基板の番号情報と記憶工程
において記憶した番号情報とが所定の関係を示さない場
合に上流からの基板を待機させる工程とを有している。
【0034】請求項21に記載の発明は、請求項19ま
たは20に記載の基板処理方法において、合流箇所にお
いて各ロットの最後尾の基板に対応付けられた識別情報
を認識する工程と、合流箇所において識別情報を対応付
けられた基板のうち最後に通過する基板についてのみ識
別情報を有効として判定し、その他の基板に対応付けら
れた識別情報を無効にする工程と、有効として判定され
た基板を下流に搬送する際に、記憶工程において記憶し
た番号情報を所定値に修正する工程とを有している。
【0035】請求項22に記載の発明は、直列的に配置
された直列処理ラインが所定の分岐箇所において並列的
に配置された並列処理ラインに分岐し、当該並列処理ラ
インが所定の合流箇所において合流する基板処理方法で
あって、分岐箇所から上流側の位置において基板を下流
に搬送する際にロット毎に対応付けられたロット番号と
基板を下流に払い出した順番に応じた番号情報とを当該
基板に対応付ける番号付加工程と、合流箇所の下流側に
設けられた基板収容部において下流に基板を搬送する際
に当該基板に対応付けられたロット番号と番号情報を記
憶する記憶工程と、基板収容部において上流から供給さ
れる基板を記憶工程で記憶したロット番号と番号情報と
に基づいて下流に搬送する搬送工程とを有している。
【0036】請求項23に記載の発明は、請求項22に
記載の基板処理方法において、搬送工程は、上流から得
られる基板のロット番号および番号情報と、記憶工程に
おいて記憶したロット番号および番号情報とが所定の関
係を示す場合に当該基板を下流に搬送する工程と、上流
から得られる基板のロット番号および番号情報と、記憶
工程において記憶したロット番号および番号情報とが所
定の関係を示さない場合に当該基板を収容して待機させ
る工程とを有している。
【0037】請求項24に記載の発明は、請求項22ま
たは23に記載の基板処理方法において、搬送工程は、
各ロットの最後尾の基板に対応付けられた識別情報を認
識する工程と、上流から得られた基板についてのロット
番号と番号情報と、基板収容部に収容して待機させてい
る基板についてのロット番号と番号情報とを比較し、所
定の条件を満たす基板を下流に搬送する工程と、必要に
応じて識別情報を他の基板に付け替えることを行う工程
と、識別情報が付加された基板を下流に搬送する際に、
記憶部に記憶している番号情報を所定値に修正する工程
とを有している。
【0038】
【発明の実施の形態】
<1.第1の実施の形態> <1.1.装置の概要>図1は、この発明の実施の形態を示
す基板処理装置の概念図である。この装置は、ローダ
L,処理部P1,処理部P2がこの順に直列的に連設さ
れており、処理部P2には分岐装置FWが接続されてい
る。分岐装置FWは送られてきた基板を並列的に設けら
れた処理部PA1,PB1に交互に搬送することによっ
て基板をAライン及びBラインの基板の並列処理ライン
を実現している。そしてAラインについては処理部PA
1に搬送された基板は次に処理部PA2に送られ、処理
部PA2の処理が終了すると統合装置FMに送られる。
同様にBラインについては処理部PB1に搬送された基
板は次に処理部PB2に送られ、処理部PB2の処理が
終了すると統合装置FMに送られる。統合装置FMで
は、Aライン及びBラインから送られてくる基板を受け
取り、次の処理部P4に搬送する。すなわち統合装置F
Mによってそれまでの並列処理ラインが直列処理ライン
に変更される。ここで並列処理ラインとは、基板処理の
際に基板が搬送されるT方向に複数の基板の経路が存在
する部分のラインをいい、直列処理ラインとは、T方向
に基板を搬送する際に唯一の経路しか存在しない部分を
いう。なお、この装置において各処理部の処理内容は塗
布液塗布,減圧乾燥,洗浄,ベーク,または単なる待機
なども含むその他の任意の処理を行う装置であるととも
に、処理部の数についても任意である。そして、ローダ
L,分岐装置FW,統合装置FM,アンローダUL,及
び各処理部はそれぞれ内部にCPUとメモリを備えてお
り、隣接するCPUどうしは通信可能なように接続され
ている。そして通信の際には、各処理部のCPUは下流
の処理部に信号を伝達し、それをメモリ内に保持・記憶
しておく。そしてさらに下流の処理部に伝達する際には
メモリ内から保持・記憶しておいた信号を読み出した
後、CPU間の通信によって伝達される。
【0039】このような装置において図2に示すように
ロット毎の最後の基板(以下、「ロットエンド基板」と
呼ぶ)がローダLから処理部P1に払い出されると、そ
のロットエンド基板に対応させてロットエンド信号が処
理部P1に送られる。例えば、1カセットを1ロットと
して扱うとすると、カセット内の最上段に基板が存在す
る場合はこの基板の搬送を行うときにロットエンド信号
を送信し、カセット内の最上段に基板が存在しない場合
はローダLが最上段に基板が存在していないことを認識
し、払い出し動作を終了させる時にロットエンド信号の
みを送信する。
【0040】そしてロットエンド信号が送られてきたこ
とにより、処理部P1のCPUは処理部P1内の基板
が、ロットエンド信号が対応付けられた基板、すなわち
ロットエンド信号付き基板であることを認識する。すな
わち、ロットエンド信号を受け取った後に搬送されてく
る基板は次のロットの基板であることが判断できる。そ
して処理部P1の処理を終えてロットエンド信号付き基
板を処理部P2に搬送すると略同時にロットエンド信号
を処理部P2へ送信する。処理部P2における処理が終
了すると分岐装置FWにロットエンド信号付き基板が搬
送されるとともに、ロットエンド信号が分岐装置FWへ
送信される。
【0041】分岐装置FWの行う処理を図3により説明
する。分岐装置FWは、基板を受け取る(ステップS1
0)と略同時にロットエンド信号を受信するとその受け
取った基板がロットエンド信号付き基板であることを認
識する(ステップS11)。そして分岐装置FWは、A
ラインまたはBラインのいずれか一方の処理部にロット
エンド信号付き基板を搬送する。そしてロットエンド信
号付き基板の搬送と略同時にAライン及びBラインの両
方の処理部に対してロットエンド信号を送信する(ステ
ップS12)。すなわち、ロットエンド基板をAライン
の処理部PA1に搬送した場合、ロットエンド信号はA
ラインの処理部PA1及びBラインの処理部PB1の2
方向に送信され、同様にロットエンド信号付き基板をB
ラインの処理部PB1に搬送した場合も、処理部PA1
及び処理部PB1の2方向にロットエンド信号が送信さ
れる。また、ロットエンド信号を受信しない場合、すな
わち、ロットエンド信号付き基板でない基板を搬送する
際は、通常の搬送動作を行う(ステップS13)。
【0042】ここで例えばロットエンド信号付き基板を
Bラインの処理部PB1に搬送した場合の以下の処理に
ついて説明する。
【0043】まずBラインにおいては、処理部PB1は
基板が搬送されてくると略同時にロットエンド信号を受
信するために、搬送されてきた基板はロットエンド信号
付き基板であることを認識する。そして処理部PB1に
おける処理が終了するとロットエンド信号付き基板を処
理部PB2に搬送する際にロットエンド信号を処理部P
B2へ送信する。そして処理部PB2での処理が終了す
るとロットエンド信号付き基板を統合装置FMに搬送
し、これと略同時にロットエンド信号を統合装置FMへ
送信する。統合装置FMは、Bラインから基板を受け取
る際にロットエンド信号を受信したので、この受け取っ
た基板はロットエンド信号付き基板であることを認識す
る。そしてBラインからロットエンド信号を受信したた
め、次にBラインから搬送されてくる基板は次のロット
の基板であることを認識する。
【0044】他方、Aラインにおいては、Bラインへロ
ットエンド信号付き基板が搬送されたときに、処理部P
A1は、基板は搬送されて来てはいないにも関わらずロ
ットエンド信号のみを受信する。そこで処理部PA1の
CPUは処理部PA1内に処理中若しくは次処理部への
搬送中の基板が存在するか否かを調べる。そして処理中
等の基板が存在する場合は、その基板にロットエンド信
号を対応付けしてロットエンド信号付き基板とする。ま
た、処理中等の基板が存在しなかった場合には、ロット
エンド信号のみを次の処理部PA2に送信する。処理部
PA2において基板の搬送を伴わずにロットエンド信号
のみが処理部PA1から送信されてきたときは、処理部
PA2のCPUが処理部PA2内に基板が存在するかど
うかを確認し、存在する場合はその基板をロットエンド
信号付き基板とし、存在しない場合はロットエンド信号
のみを統合装置FMに送信する。
【0045】すなわち、Aラインにおいては、受信した
ロットエンド信号をそのAラインの中で最も上流側にあ
る基板に対して対応づける動作を行い、対応づけられる
べき基板がAラインにない場合にはロットエンド信号の
みを統合装置FMへ送る動作を行う。
【0046】そして統合装置FMの行う処理について図
4を参照して説明する。統合装置FMは、Aラインから
基板を受け取り(ステップS20)、ロットエンド信号
を受信しない場合(ステップS21)は、その基板はロ
ットエンド信号付き基板ではない、すなわちロットエン
ド基板ではないので、その基板を処理部P4へ搬送する
動作のみを行う(ステップS24)。また、ロットエン
ド信号を受信した場合は、この受け取った基板はロット
エンド信号付き基板であることを認識する(ステップS
21)。またロットエンド信号のみを受信した場合は、
ロットエンド基板は既に搬送されていたことになり、次
にAラインから搬送されてくる基板は次のロットの基板
であることを認識する。もし、Aラインから搬送されて
きた基板がロットエンド信号を対応付けられたロットエ
ンド信号付き基板であった場合は、他方のライン、即ち
Bラインからロットエンド信号が既に送出されてきてい
るかどうかを後述するメモリの内容により判断し(ステ
ップS22)、「YES」であれば、Aラインから受け
取ったそのロットエンド信号付き基板をロットエンド基
板であると判断し、当該ロットエンド基板を処理部P4
へ搬送する際にロットエンド信号を処理部P4へ送信す
る(ステップS23)。また、ステップS22において
他のラインからまだロットエンド信号を受信していない
場合には、当該片方のライン、即ちAラインからロット
エンド信号を受信したことをメモリに記憶しておき(ス
テップS25)、その基板を処理部P4へ搬送するのみ
であり(ステップS24)、ロットエンド信号は送信し
ない。すなわち、片方のラインから受け取ったロットエ
ンド信号付き基板に対応付けられていたロットエンド信
号は消去されて無効とされる。
【0047】なお、分岐装置FWにおいて、基板の搬送
を伴わずにロットエンド信号の受信だけが行われた場合
に、分岐装置FW内に基板が存在していれば、その基板
の搬送の際にロットエンド信号をAラインとBラインと
に送信し、基板が存在していないならば、A,B両ライ
ンに対してロットエンド信号の送信のみを行う。
【0048】また統合装置FMは、先述のようにAライ
ン及びBラインの2経路から得られるロットエンド信号
のうち先に得られるロットエンド信号を消去操作などに
よって無効にし、後に得られるロットエンド信号を有効
にする。例えば、Aラインからロットエンド信号を伴っ
てロットエンド信号付き基板が先に搬送されてきた場
合、統合装置FMは当該ロットエンド信号付き基板を処
理部P4に搬送する際にはロットエンド信号を送信しな
い。したがって処理部P4においては搬送されてきた当
該基板はロットエンド信号付き基板ではない通常の基板
として取り扱われる。そして後にBラインからロットエ
ンド信号を伴ってロットエンド信号付き基板が統合装置
FMに搬送され、統合装置FMがこのロットエンド信号
付き基板を処理部P4に搬送する際には、当該基板をロ
ットエンド基板であると判断し、当該基板を搬送するの
と略同時にロットエンド信号を処理部P4へ送信する。
したがって処理部P4において搬送されてきた基板はロ
ットエンド信号を伴っているためロットエンド基板とし
て認識される。
【0049】そしてアンローダULにおいてロットエン
ド基板に伴って送信されてくるロットエンド信号を認識
すると、そのロットエンド基板をカセットに収納した後
にAGVなどの基板搬送装置にロットの終了を伝える。
また、アンローダULにおいて基板の搬送を受けずにロ
ットエンド信号の受信のみが為された場合は、それ以前
に搬送されてきた基板をカセットに収納させた後にAG
Vなどの基板搬送装置にロットの終了を伝える。
【0050】そして基板搬送装置がアンローダULとの
カセットの受け渡しを行う所定の位置まで移動し、基板
処理の終了した基板を収納したカセットを受け取り搬送
する。
【0051】ここまで説明した内容を図5を参照するこ
とにより再び簡単に説明する。図5は、この発明の基板
処理装置の概念図である。図5において基板W1,W2,
W3,…,Wn-1,Wnはこの順にローダLから払い出さ
れた基板である。なお、図において‘E’はロットエン
ド信号を表しており、このロットエンド信号‘E’が表
示されている基板はロットエンド信号付き基板である。
そしてこの図の例では、ローダLから払い出された当該
ロットの最後の基板Wnはロットエンド信号を対応付け
られることでロットエンド信号付き基板として分岐装置
FWによって処理部PBに搬送されている。分岐装置F
Wによってロットエンド信号付き基板Wnが処理部PB
に搬送されると略同時にロットエンド信号‘E’は処理
部PA及びPBの2方向に送信されている。これによっ
て、処理部PAではローダLから払い出されたときはロ
ットエンド基板ではなかった基板Wn-1が処理部PAに
送出されたロットエンド信号‘E’に対応付けられてロ
ットエンド信号付き基板として認識されている。したが
って並列処理ラインにおいては、複数のロットエンド信
号付き基板が存在することになる。そしてこの状態で並
列処理ラインの各部を順次に基板が搬送されていく。
【0052】上記のように、この発明では並列的に配置
された全ての並列処理ラインにロットエンド信号を送信
しているので、統合装置FMにおいてはそれぞれの並列
ラインからロットエンド信号が送られてくる。そして統
合装置FMにおいて最後に通過するロットエンド信号を
有効とし、その他のロットエンド信号を削除するなどの
無効とする操作によって、統合装置FMより下流の処理
部に対して正確にロットエンド基板に対応してロットエ
ンド信号を送信することができる。
【0053】しかし、このような装置構成では常に正確
なロット毎の管理が行えるとは限らない。これは、並列
処理ラインにおいて一方のラインの処理部に故障等が発
生し、そのラインが停止するような場合があるからであ
る。例えば、図5に示す状態において、処理部PBに故
障が発生し停止した場合でもその他の処理部には異常が
ないため順次に処理が行われ続ける。そして処理部PA
における処理が進行してロットエンド信号付き基板とし
て認識されている基板Wn-1が統合装置FMに送られ
る。そして先述した手順によると統合装置FMにおいて
は基板Wn-1は先に通過するロットエンド信号付き基板
であるため基板Wn-1を処理部P4に搬送する際にはロ
ットエンド信号を送信しない。したがって処理部P4は
基板Wn-1をロットエンド基板ではないと判断する。し
かし、後に通過すべきロットエンド信号付き基板Wnは
停止中の処理部PBに存在するため統合装置FMには搬
送されない。一方、次のロットの基板は既にローダLか
ら順次に払い出され、処理部P1、分岐装置FW、処理
部PAを経由して搬送されている。そしてこの次のロッ
トの基板が統合装置FMに搬送されるが、統合装置FM
では処理部PBから依然としてロットエンド信号を受け
ていないため、処理部PAから搬送されてくる次のロッ
トの基板はそのまま下流の処理部P4に流される。この
ようにして前後のロットの基板が混入する事態が生じる
不都合がある。
【0054】そこで、この発明の実施の形態において
は、上記のような不都合を解消し、常に正確なロット毎
の管理を行うためにFIFO(First-In First-Out)バ
ッファを設ける。FIFOバッファとは、内部に設けら
れた複数の収容棚に基板を複数枚収容することができ、
先に収容された基板を先に取り出す基板収容装置であ
る。このFIFOバッファが設けられた基板処理装置を
図6に示す。
【0055】図6(a)は、分岐装置FWの直前にFI
FOバッファBF1が、Aラインの処理部PAと統合装
置FMとの間にFIFOバッファBF2が、Bラインの
処理部PBと統合装置FMとの間にFIFOバッファB
F3が設けられている。このような構成とすることによ
って、先述の図5の例のように、Bラインの処理部PB
が停止した場合であっても、Aラインの処理部PAから
ロットエンド信号が送信されてきた後にAラインから基
板が搬送されてくる基板は次のロットの基板であるた
め、FIFOバッファBF2に次のロットの基板を収容
することができる。そして統合装置FMより下流の処理
部には次のロットの基板を流さないのでアンローダUL
において他のロットの基板が混入することはない。そし
てBラインの処理部PBが後に復旧し、稼働を再開した
際に、統合装置FMはBラインから搬送されてくる基板
を順次に処理部P4に搬送する。そして、Bラインから
ロットエンド信号付き基板が搬送されてきたときにロッ
トの終了を認識し、当該ロットエンド信号付き基板をロ
ットエンド基板として下流の処理部P4に流す。その後
FIFOバッファBF2において収容されていた基板を
収納された順に統合装置FMに搬送し、統合装置FMに
おいては搬送されてくる基板を順次に処理部P4に搬送
する。このようにFIFOバッファが設けられることに
よって常に正確にロット毎の管理を行うことが可能であ
る。
【0056】このFIFOバッファは片方のラインが停
止した場合だけに有効なものではない。一般的にAライ
ンからロットエンド信号付き基板が搬送されてきたが、
Bラインからはまだロットエンド信号付き基板が搬送さ
れてきていないときに、Aラインから次のロットの基板
が搬送されてきたら、FIFOバッファBF2にその基
板から収容を開始し、Bラインについてはロットエンド
信号付き基板が搬送されてくるまで下流の処理部に流
す。そしてBラインからロットエンド信号付き基板が搬
送されてきて、これを下流に流すと、Aライン及びBラ
インの処理部は同一の次のロットとなり、A,Bライン
を交互に下流に払い出すことができる。
【0057】なお、FIFOバッファBF3はBライン
についての基板収容を行い、FIFOバッファBF1
は、分岐装置FWが処理部PA及び処理部PBのどちら
にも基板を搬送することができない場合に基板を収容す
るための基板収容装置である。そしてFIFOバッファ
BF1の設置の有無はこの発明に関して問題とならな
い。
【0058】図6(b)は基本的に図6(a)と同じで
ある。異なる部分は統合装置FMが図6(a)のFIF
OバッファBF2,BF3の機能を有していることであ
る。したがって図6(b)の動作は図6(a)の場合と
同一である。
【0059】<1.2.装置構成の一例>ここで、この発明
の実施の形態の具体的な一例を図7に示す。なお、この
発明はここで示す装置構成に限定されるものではない。
図7において、処理対象である基板はT方向に順次搬送
される。まずローダLから基板が払い出され、UV照射
装置P11によって紫外線が照射され、次に洗浄装置P
12において洗浄される。そして赤外線ヒータP13に
おいて基板が加熱乾燥され、UV照射装置P14で再度
紫外線が照射され、冷却装置P15で常温に冷却され
る。その後、FIFOバッファBF1を経て分岐装置F
Wに入る。
【0060】ここまでの基板の搬送は図8(a)に示す
ような搬送機構が利用されうる。図8(a)に示す搬送
機構は複数のローラ10がω方向に回転することによっ
て基板WがT方向に搬送される機構となっている。
【0061】そして分岐装置FWは搬送されてきた基板
を交互に入口待機装置PA10及びPB10に搬送す
る。なお、ロットエンド信号はA,B両ラインに送信さ
れる。AラインとBラインは同様の装置構成であるため
に、説明はBラインについて行う。
【0062】Bラインにおいて基板を搬送する際には図
8(b)に示す搬送機構が利用されうる。図8(b)は
コの字型の搬送アーム20が基板Wの端を支持した状態
で、搬送アーム駆動部30がT方向に平行移動すること
によって基板の搬送が行われる。搬送アーム駆動部30
に複数の搬送アーム20を備えていても良い。
【0063】図7に戻り、Bラインでは、まず基板が入
口待機装置PB10に搬送され、ここで塗布装置PB1
1が次の基板を受け入れる準備が整うまで待機する。そ
して基板の搬送が開始される。まず塗布装置PB11に
おいては、処理対象の基板を搬送アーム20(図8
(b))から基板を受け取ると、塗布液が塗布される。
そして塗布液が塗布された基板を再び搬送アーム20に
渡し、次の処理部に搬送される。次の処理部は減圧乾燥
装置PB12であり、塗布液が乾燥される。次に端面洗
浄装置PB13によって基板の端面が洗浄され、そして
ベーキング装置PB14に搬送される。ベーキング装置
PB14によるベーク処理が終了するとFIFOバッフ
ァBF2を経て統合装置FMを通り、露光装置P16に
搬送されて露光処理される。このようにしてBラインの
処理が行われるが、Aラインについても同様である。な
お、FIFOバッファBF2,BF3に基板を収容する
必要のない場合は、各ラインから送られてきた基板はF
IFOバッファBF2,BF3を単に通過し、統合装置
FMを経て順次に下流の処理部である露光装置P16に
搬送される。そして次に現像装置P17によって基板の
現像が行われ、ベーキング装置P18によってベーク処
理が行われ、アンローダULに送られる。この露光装置
P16からアンローダULまでの基板の搬送は、図8
(a)に示す搬送機構が利用されうる。
【0064】このような構成の基板処理装置において、
ロットエンド基板が搬送される際にロットエンド信号を
次の処理部のCPUに対して送信するが、分岐装置FW
におてはA,B両ラインに送信する。また、統合装置F
Mにおいては最後に通過するロットエンド信号付き基
板、つまり、A,B両ラインのうち後から運ばれてくる
ロットエンド信号付き基板を搬送する際にのみロットエ
ンド信号を送信する。さらにその他の各処理部において
ロットエンド信号のみが送られてきたとき、その処理部
内に基板が存在すればその基板をロットエンド信号付き
基板とし、基板が存在しなければロットエンド信号のみ
を次の処理部に送信する。
【0065】このように連設された各処理部のCPU間
が直接ロットエンド信号を伝達する場合を説明したが、
図9に示すように、この基板処理装置の全体を統括的に
管理制御する統括CPU40が存在する場合には、実際
に処理部間をロットエンド信号を送信することなく統括
CPU40がロットエンド信号付き基板の搬送に対応付
けてロットエンド信号の流れをシミュレーションするこ
とによっても可能である。すなわち統括CPU40は基
板処理装置のCPU群41に接続されており、基板処理
装置のCPU群41が基板がどのように搬送されている
かを統括CPU40に伝達し、この情報によって統括C
PU40は基板にロットエンドフラグ等を設定し、メモ
リ内部でロットエンド基板の管理を行うことが可能であ
る。
【0066】<1.3.統合装置より下流に異常が発生した
場合>この発明の基板処理装置において、統合装置より
も下流の処理部において故障などの異常が発生し、停止
した場合について説明する。図10は、統合装置より下
流において異常が発生した場合の動作を示す説明図であ
る。この基板処理装置の各処理部は異常が発生するとそ
の処理部の上流の処理部に対してその異常を伝達する。
【0067】まず、統合装置FMは、下流において異常
が発生したことを認識すると、それをFIFOバッファ
BF2,BF3に伝える。FIFOバッファBF2,B
F3はその異常を示す信号を受け取るとすぐに基板の収
容動作を開始し、それ以後に搬送されてくる基板を全て
バッファ内に納めていき、統合装置FMへは搬送しな
い。ここで例えばFIFOバッファBF2,BF3はそ
れぞれ30枚の基板を収容することが可能であり、Aラ
インとBラインにはそれぞれ常時10枚の基板が存在
し、順次に搬送されていくとすると、各FIFOバッフ
ァBF2,BF3のそれぞれは、供給停止設定枚数であ
る20枚の基板を収容したとき、それに対応して図10
に示すように分岐装置FWに対して供給停止信号を送出
する。この処理を図11に示す。すなわち、FIFOバ
ッファBF2,BF3が供給停止設定枚数の基板を収容
したことを認識すると(ステップS30)、FIFOバ
ッファBF2,BF3は分岐装置FWに対して供給停止
信号の送信を行う(ステップS31)。この供給停止設
定枚数は、予めオペレータ等が図示しない入力装置など
から入力設定することによって設定される。この供給停
止信号の伝達は、A,Bラインの各処理部を経由して伝
達させても良いし、また、FIFOバッファBF2,B
F3から分岐装置FWに直接伝達することが可能であれ
ばそれでも良いし、さらに、統括CPU等を介して伝達
しても良い。
【0068】分岐装置FWは、片方のラインのFIFO
バッファBF2またはBF3から供給停止信号を受け取
ると、当該片方のラインへの基板の搬送は行わず、他方
のラインへのみ基板を搬送する(ステップS32,S3
3)。そして当該他方のラインからも供給停止信号を受
け取ると、分岐装置FWはすぐにFIFOバッファBF
1に対して供給停止信号を送信するとともにFIFOバ
ッファBF1はそれ以後に処理部P1から搬送されてく
る基板を収容する(ステップS34)。そして、FIF
OバッファBF1がその供給停止設定枚数だけの基板を
収容すると(ステップS35)、ローダLに対して供給
停止信号を送信する(ステップS36)。そしてローダ
Lは、この供給停止信号を受け取ると基板の払い出し動
作を停止する。
【0069】その後、統合装置FMの下流の異常が復帰
し、正常動作が可能になると、統合装置FMはFIFO
バッファBF2,BF3から交互に基板を受け取り下流
の処理部P4に基板を搬送する。この際にFIFOバッ
ファ内にロットエンド信号付き基板が存在する場合があ
るが、この場合の操作について例を挙げて説明する。例
えばAラインのFIFOバッファBF2からロットエン
ド信号付き基板を受け取った場合は、FIFOバッファ
BF2からの基板の受け取りを中断させ、BラインのF
IFOバッファBF3からのみ基板を受け取り、そして
下流に流す。そして他方のBラインからもロットエンド
信号付き基板を受け取ると、その基板を下流にロットエ
ンド信号の送信とともに搬送し、それ以後はAラインと
Bラインから交互に基板を受け取る。
【0070】ここで先述の供給停止枚数をNとすると、
FIFOバッファBF2及びBF3のいずれかにおいて
FIFOバッファ内に収容されている基板の枚数が(N
−1)枚となったときにそのFIFOバッファBF2ま
たはBF3が供給停止信号を無効にする。ここで無効と
は、例えば供給停止信号が「ON」または「OFF」で
認識されている場合には「OFF」にすることである。
そして、分岐装置FWは供給停止信号が無効とされたこ
とを認識するとFIFOバッファBF1への供給停止信
号を無効とし、再びそのラインへ基板の払い出し動作を
開始する。
【0071】このような処理を行うことによってロット
毎の管理が正確に行なうことが可能である。さらに、統
合装置FMの下流に異常が発生しても、稼働可能な処理
部はFIFOバッファが収容することができる枚数の基
板を処理することができ効率的である。
【0072】<1.4.並列処理ラインの片方のラインに異
常が発生した場合>ここでは、この発明の基板処理装置
の並列処理ラインのAラインに異常が発生し、停止した
場合についての説明を行うが、Bラインに異常が発生し
た場合であっても同様である。
【0073】図12においてAラインの処理部PA1,
PA2に異常が発生し、停止した場合は分岐装置FWに
その異常を伝える。分岐装置FWは、Aラインで異常が
発生したのでAラインの処理部PA1への基板の搬送を
停止し、Bラインの処理部PB1にのみ基板を搬送す
る。そして分岐装置FWはFIFOバッファBF1にロ
ングタクト信号を出力する。この処理を図13に示す。
すなわち、分岐装置FWは、片方のラインが異常停止し
たことを表す信号を受信する(ステップS40)と、そ
の停止したラインには基板を搬送できないため、上流の
装置に対してロングタクト信号を送出する(ステップS
41)。
【0074】ここでロングタクト信号とは、基板を下流
の工程に向けて搬出する際に、その搬出する周期をそれ
以前よりも長くすることを要求するための信号をいう。
したがってこの場合のように2本の並列ラインのうち一
方が停止した際のロングタクト信号は、上流の装置に対
して基板を搬出する周期を2倍にすることを要求する信
号である。
【0075】そしてFIFOバッファBF1がロングタ
クト信号を受け取ると、分岐装置FWに対する基板の搬
送の周期をそれまでの2倍に変更し、これによって基板
が滞留することになる場合はFIFOバッファBF1内
に基板を収容する。またFIFOバッファBF1はロン
グタクト信号を受け取るとすぐにその信号をローダLに
向けて送信する。そしてローダLがロングタクト信号を
受け取ると基板の払い出し周期をそれまでの2倍に変更
して払い出しを続ける。
【0076】ここで統合装置FMは、Bラインから搬送
されてくる基板を順次に下流の処理部P4に搬送する。
そしてBラインからロットエンド信号付き基板が搬送さ
れてきたときに、Aラインから既にロットエンド信号が
送られてきているならば、このBラインからのロットエ
ンド信号付き基板を処理部P4にロットエンド基板とし
て搬送する。しかしAラインからはまだロットエンド信
号を受信していない場合は、停止中のAラインにロット
エンド基板が存在することになるため、Bラインから送
られてきたロットエンド信号付き基板を処理部P4に搬
送する際にはロットエンド信号の送信を行わない。そし
てその後にBラインから基板が搬送されてくれば、その
基板は次のロットの基板であるため、FIFOバッファ
BF3に収容を開始する。そしてFIFOバッファBF
3の基板の収容した枚数が供給停止設定枚数Nに達する
と、FIFOバッファBF3は分岐装置FWに向けて供
給停止信号を送出する(図10参照)。
【0077】このように供給停止信号を送出した状態に
おいて、停止中のAラインに存在する基板を全て取り除
き、そしてオペレータがAラインの各処理部に対して基
板消去操作を行った場合には、Aラインに残っていたロ
ットエンド信号は統合装置FMまで送信される。そして
Bラインからは既にロットエンド信号が得られているの
で、統合装置FMは処理部P4に対してロットエンド信
号のみを送信する。この操作によって前のロットの基板
は全て統合装置FMより下流に搬送されたことになり、
またそのことが確認され、統合装置FMはBラインのF
IFOバッファBF3に収容されていた基板を順次に受
け取り次のロットとして処理部P4に搬送する。そして
FIFOバッファBF3の基板の収容している枚数が
(N−1)枚になると、供給停止信号を無効にする。こ
れによってFIFOバッファBF1,ローダLは、基板
を通常の2倍の周期での払い出し動作を開始する。
【0078】そしてAラインが復帰し、稼働を開始する
と分岐装置FWはロングタクト信号を無効にし、FIF
OバッファBF1,ローダLは通常の周期で基板の払い
出しを行う。そして分岐装置FWは交互にAラインとB
ラインに対して基板を搬送する。
【0079】また、同様に供給停止信号を送出した状態
において、Aラインに存在する基板を取り除くことなく
Aラインが復帰し、稼働を開始した場合には、分岐装置
FWはロングタクト信号を無効にし、AラインとBライ
ンとの交互の基板の搬送が可能な状態とする。また、統
合装置FMは、Aラインからの基板を処理部P4に搬送
し続け、ロットエンド基板が搬送されてくると、このロ
ットエンド基板を処理部P4に搬送する際にロットエン
ド信号を送信する。これによって前のロットの基板が全
て統合装置FMより下流側に搬送されたので、統合装置
FMはFIFOバッファBF3内に収容された基板を収
容された順に処理部P4に搬送する。そしてFIFOバ
ッファBF3の基板の収容している枚数が(N−1)枚
になると、供給停止信号を無効にする。そしてローダL
は、基板を通常の周期での払い出し動作を開始する。
【0080】このように、この発明の基板処理装置は、
常に正常なロット毎の管理を行うことが可能である。
【0081】<1.5.変形例>この発明の基板処理装置の
構成は、これまでの説明において示した構成の他に、分
岐装置FWや統合装置FMが他の機能を内蔵したもので
あってもよい。例えば図7の統合装置FMをFIFOバ
ッファBF2,BF3と一体化したものとしてもよい。
また、並列処理ラインにおいて3以上の処理が並列され
ていても良いし、それらの1つがさらに並列処理を有し
ていても良い。それらの構成において分岐装置がロット
エンド基板を搬送する際は全ての並列処理部に対してロ
ットエンド信号を送信し、統合装置を最後に通過するロ
ットエンド信号付き基板を下流の処理部に搬送する際に
のみ統合装置はロットエンド信号を送信する。
【0082】さらに、実施の形態では、基板をロット毎
に区別するために、そのロットの最後の基板を搬送する
際にロットエンド信号を送信していたが、この方法はロ
ットの最後を認識する方法である。
【0083】これに対して、ロットの最初を認識する方
法もある。すなわち、ローダがそのロットの最初の基板
を払い出す際に、その基板がロットの最初の基板(ロッ
トファースト基板)であることを示すロットファースト
信号を送信する。そして各処理部はロットファースト信
号付き基板を次の処理部に搬送する際は同時にロットフ
ァースト信号を送信する。そして分岐装置において片方
のラインにロットファースト信号付き基板を搬送する際
にロットファースト信号を送信し、他方のラインに次の
基板を搬送する際もロットファースト信号を送信する。
これによって2つの並列処理が行われる場合に両方のラ
インにロットファースト信号付き基板を存在させる。そ
して統合装置において最初に通過するロットファースト
信号付き基板を下流の処理部に搬送する際にのみロット
ファースト信号を送信し、それ以後に他のラインから搬
送されてくるロットファースト信号付き基板のロットフ
ァースト信号を無効にする。このような方法によっても
正確なロット毎の管理を行うことが可能である。
【0084】<2.第2の実施の形態> <2.1.装置の概要>次に、この発明の第2の実施の形態
について説明する。この実施の形態は、第1の実施の形
態で説明した内容に、基板番号を管理する機能を付加す
ることにより、カセット単位などのロット管理が行える
だけではなく、それぞれのロットについて基板の順序を
換えることのないロット管理を行うことができるように
するものである。例えば、カセット毎にロット管理を行
う場合は、個々のカセットから払い出された基板の順番
を入れ換えることなく処理を行うことができるものであ
る。なお、この実施の形態における基板処理装置につい
ても第1の実施の形態において図1で説明したように各
処理部はそれぞれ内部にCPUとメモリを備えており、
隣接するCPUどうしは通信可能なように接続されてい
る。
【0085】図14は、この発明の第2の実施の形態の
基板処理装置の構成を示す概略図である。図に示すよう
に、ローダLから払い出される基板は、処理部P1を経
て分岐装置FWに導かれる。分岐装置FWでは、搬送さ
れてきた基板をAラインの処理部PAとBラインの処理
部PBに交互に振り分けて搬送するとともに、ロットエ
ンド信号を受信した場合にそれをAラインとBラインの
両方へ送信する機能を有する。Aラインに搬送された基
板は、処理部PAからFIFOバッファBF2を経由し
て統合装置FMに導かれる。同様に、Bラインに搬送さ
れた基板は、処理部PBからFIFOバッファBF3を
経由して統合装置FMに導かれる。統合装置FMは、A
ラインとBラインから搬送されてくる基板を処理部P2
に搬送する。なお、統合装置FMは、下流の処理部P2
に搬送した基板のうちの最後に下流に搬送した基板の基
板番号を基板番号情報として記憶しておく機能を備えて
いる。この記憶は、図1に示すメモリの任意の領域を基
板番号の記憶領域として確保することにより行われる
が、他の記憶媒体に記憶しても良い。そして、処理部P
2での処理が終了した基板は、アンローダULに導かれ
てカセットに収容される。なお、処理部の数については
任意である。
【0086】このような構成において、この実施の形態
では、ローダLが基板を下流の処理部P1に払い出す際
に、基板番号を対応付ける。基板番号とは、1つのロッ
ト内の基板について下流に払い出された順序で対応付け
られた番号である。例えば、1ロットを1カセットとし
て管理する場合は、1つのカセット内の基板にそれぞれ
異なる基板番号が対応付けられる。また、一般的にカセ
ット内の基板を取り出す際は、最下段に収容されている
基板から順次に上段側に取り出していく場合や、最上段
に収容されている基板から順次に下段側に取り出してい
く場合があるが、このような場合には、基板番号は最下
段から順次に又は最上段から順次に対応付けられること
になる。また、ローダLは各ロットの最後の基板に対し
てロットエンド信号を対応付ける機能を有する。
【0087】そして、各処理部では、基板を下流に搬送
する際に、その基板に対応付けられている基板番号につ
いても送信する。この基板番号の下流への伝達は、第1
の実施の形態で説明したロットエンド信号と同様に、各
処理部のCPU間の通信によって行われる。
【0088】このようにして、基板番号が対応付けられ
た基板がローダLから順次に払い出されると図15に示
すような状態になる。図15において、基板を示す四角
枠内に記されている番号が基板番号である。また、2重
枠線で示されている基板W19(基板番号「19」の基
板)は、ロットエンド信号が対応付けられたロットエン
ド基板を示している。図15に示す基板W1,W2,…,
W19は、ローダLにおいて、1つのカセットからこの順
に払い出された基板である。従って、基板W1には基板
番号「1」が、基板W2には基板番号「2」が対応付け
られており、以下同様に、順次に基板番号が対応付けら
れている。ロットエンド基板である基板W19について
は、下流に搬送される際に、ロットエンド信号と基板番
号との2つの情報がCPU間の通信によって下流に伝達
されるように構成されている。そして、分岐装置FWで
は、上流の処理部P1から搬送されてくる基板を交互に
AラインとBラインとに搬送している。図15の場合
は、ローダLから最初に払い出された基板W1はAライ
ンの処理部PAに搬送されており、その後に搬送されて
くる基板は処理部PBと処理部PAに交互に搬送されて
いる。
【0089】このような状態で処理が進行していくと、
基板W1はFIFOバッファBF2に入り、基板W2はF
IFOバッファBF3に入る。各FIFOバッファBF
2,BF3は、バッファ内にある任意の基板を統合装置
FMに搬送しようとする際に、統合装置FMに対して搬
送しようとしている基板の基板番号を示す。すなわち、
各FIFOバッファBF2,BF3内のCPUが、番号
情報送信手段として機能し、統合装置FMに対して基板
番号を送信する。統合装置FMは、FIFOバッファか
ら得られる基板番号を参照することにより、そのFIF
Oバッファが統合装置FMに渡そうとしている基板を受
け取るか否かの判断を行う。
【0090】具体的には、統合装置FMは、基板を下流
に搬送する際には、図16に示すような処理を行う。図
16は、この発明の第2の実施の形態の基板処理装置に
おける統合装置FMのフローチャートである。まず、統
合装置FMに電源が供給されてプログラムがロードされ
ると、メモリの基板番号情報を記憶するための記憶領域
に「0」をセットする(ステップS50)。すなわち、
基板番号情報を初期値「0」に設定する。そして、統合
装置FMは、AラインのFIFOバッファBF2又はB
ラインのFIFOバッファBF3から基板の基板番号を
獲得(受信)するまで待つ。そしてローダから順次に払
い出された基板の処理が進行し、FIFOバッファBF
2,BF3に基板が搬送されると、FIFOバッファB
F2,BF3は、統合装置FMに対して払い出し要求を
行う。この払い出し要求は、先述のように払い出そうと
する基板の基板番号を統合装置FMに示すことによって
行われる。このようにして、統合装置FMは、FIFO
バッファBF2,BF3が払い出そうとしている基板の
基板番号を獲得する(ステップS51)。そして、統合
装置FMは、FIFOバッファから獲得した基板番号が
メモリに記憶している基板番号情報に対して「+1」で
あるか否かを判断する(ステップS52)。最初は、メ
モリに記憶している基板番号情報は、ステップS50に
より「0」に設定されているため、FIFOバッファか
ら得られる基板番号が「1」であるか否かの判断が行わ
れることになる。そして、ステップS52で「YES」
と判断された場合は、ステップS53に進み、「NO」
と判断された場合は、ステップS54に進む。そして、
ステップS53では、払い出し要求を行ったFIFOバ
ッファからメモリに記憶している基板番号情報の「+
1」と等しい基板番号の基板を受け取り、下流の処理部
P2に搬送する。
【0091】一方、ステップS54では、FIFOバッ
ファから獲得した基板番号がメモリに記憶している基板
番号情報に対して「+1」の関係ではないため、その基
板を受け取らずに、並列処理ラインの他方のラインから
基板番号を獲得するまで待機する。そして、他方のライ
ンからも基板番号が得られたときに、両ラインのFIF
OバッファBF2,BF3から得られた基板番号を比較
する(ステップS55)。そして、比較の結果、基板番
号の若い(小さい)基板を下流の処理部P2に搬送する
基板として特定する(ステップS56)。そして、ステ
ップS53に進み、ステップS56で特定された基板を
受け取り下流の処理部P2に搬送する。
【0092】そして次に、下流に搬送した基板がロット
エンド基板であるか否かを調べる(ステップS57)。
この判断は、第1の実施形態で説明したように、Aライ
ンとBラインの両方からロットエンド信号を受信したか
否かによりなされる。そして、ロットエンド基板である
場合にはステップS58において、メモリに記憶してい
る基板番号情報を「0」にリセットする。また、ロット
エンド基板でない場合にはステップS59において、メ
モリに記憶している基板番号情報を、処理部P2に搬送
した基板の基板番号に修正する。この処理により、統合
装置FMのメモリには、下流の処理部P2に搬送した基
板のうちの最後に下流に搬送した基板の基板番号を基板
番号情報として記憶しておくことが可能となる。そし
て、ステップS60において「YES」となるまで、ス
テップS51〜S60の処理を繰り返す。
【0093】例えば、図15において、基板W2がFI
FOバッファBF3に運ばれるよりも先に、基板W1が
FIFOバッファBF2に運ばれた場合には、統合装置
FMに対して、基板W1の払い出し要求が先に行われ
る。このとき、基板W1の基板番号は「1」であるとと
もに、統合装置FMのメモリに記憶されている基板番号
情報が「0」であるため、ステップS52において、
「YES」と判断される。従って、FIFOバッファB
F2から得られる基板W1が統合装置FMに受け取ら
れ、下流の処理部P2に搬送される。このとき、基板W
1はロットエンド信号付き基板ではないため、統合装置
FMのメモリに記憶している基板番号を「1」に修正す
る。そうすると次に、BラインのFIFOバッファBF
3から基板番号「2」についての基板W2の払い出し要
求がある。FIFOバッファBF3から得られる基板番
号「2」は、メモリに記憶している基板番号情報「1」
に対して「+1」となる値であるため、このFIFOバ
ッファBF3から基板を受け取り、下流に搬送するとと
もに、メモリに記憶している基板番号情報を「2」に更
新する。
【0094】また、図15において、基板W1が統合装
置FMより下流に搬送された後に、基板W2がFIFO
バッファBF3に入るよりも先に、基板W3がFIFO
バッファBF2に搬送された場合は、基板W3について
の払い出し要求が先に行われる。このとき、払い出し要
求に伴う基板番号は「3」であるが、統合装置FMのメ
モリに記憶している基板番号情報は「1」であり、「+
1」されても基板W3の基板番号にはならない。このよ
うなときは、図16のステップS54〜S56の処理に
よって、基板番号が入れ換わらないようにしている。す
なわち、統合装置FMは基板W3を受け取らずに、FI
FOバッファBF2内で待機させる。そして、他方のB
ラインのFIFOバッファBF3から払い出し要求があ
るのを待つ。FIFOバッファBF3から基板W2につ
いての払い出し要求があると、統合装置FMは、基板W
3と基板W2の基板番号の比較を行う。そして、基板W2
の基板番号「2」の方が若い番号であるため、基板W2
を受け取り、下流に搬送する。このとき、メモリに記憶
している基板番号情報は「2」となる。そして、Aライ
ンのFIFOバッファBF2からの払い出し要求は、基
板番号「3」であるため、メモリに記憶している基板番
号情報「2」に「+1」した値となり、下流に搬送する
ことが可能となる。
【0095】このような処理による基板の流れを図17
に示す。図17では、基板処理装置の統合装置FMが下
流の処理部P2に基板W2を搬送した状態を示してい
る。従って、統合装置FMの下流に最後に搬送された基
板は基板番号「2」の基板W2であるので、統合装置F
Mのメモリに記憶している基板番号情報は「2」となっ
ている。この状態で、基板W3と基板W4がそれぞれAラ
インとBラインのFIFOバッファBF2,BF3に搬
送される場合について説明する。
【0096】まず、基板W3が先に統合装置FMに対し
て払い出し要求を行った場合、統合装置FMは、メモリ
に記憶している基板番号情報「2」に対して「+1」し
た基板番号であるため、基板W3を受け取り下流に搬送
する。そして、メモリに記憶している基板番号情報を
「3」に更新する。そして、次に基板W4が払い出し要
求を行った場合には基板番号情報「3」に対して「+
1」となる基板番号であるため、基板W4を受け取り下
流に搬送する。
【0097】また、基板W4が先に統合装置FMに対し
て払い出し要求を行った場合は、先述したように、基板
番号情報「2」に対して「+1」の関係とならないた
め、統合装置FMは基板W4は受け取らない。そして、
基板W3についての払い出し要求があったときに、基板
W4と基板W3との基板番号を比較して若い基板番号の基
板W3を下流に搬送する。そして、メモリに記憶してい
る基板番号情報を「3」に更新する。
【0098】このように、統合装置FMにおいて基板番
号情報を記憶保持し、この基板番号情報に基づいて下流
に搬送する基板を特定することにより、統合装置FMよ
り下流に搬送される基板は、基板番号の小さい基板から
順に搬送され、ローダからの基板の払い出し順(基板番
号)が入れ換わることはない。また、統合装置FMはロ
ットエンド基板を下流に搬送すると、メモリに記憶して
いる基板番号情報をリセットするため、異なるロットの
基板を混在させることなく基板の搬送を行うことが可能
となる。
【0099】なお、図17において、Aラインの処理部
PAとBラインの処理部PBとの両ラインにロットエン
ド信号付き基板が存在するが、これは、第1の実施の形
態で説明したように分岐装置FWが各ラインにロットエ
ンド信号を送信したことに起因している。そして、統合
装置FMでは、先に下流に搬送される基板番号の若い方
のロットエンド信号付き基板についてはそのロットエン
ド信号を無効にし、最後に下流に搬送されるロットエン
ド信号付き基板についてのみロットエンド信号を有効に
した状態でそれらの基板を下流に搬送する。換言すれ
ば、統合装置FMから最後に払い出される基板に付与さ
れているロットエンド信号のみが有効となり、それより
前に払い出される基板にロットエンド信号が対応付けら
れている場合は、そのロットエンド信号は無効になる。
【0100】また、3以上のラインが並列に設置された
並列処理ラインの場合は、最初に払い出し要求のあった
ラインについて基板番号が基板番号情報に対して「+
1」でない場合には、そのラインの基板を待機させる。
そして、次に払い出し要求のあるラインについても基板
番号が基板番号情報に対して「+1」であるか否かを判
断し、「+1」の関係でない基板については待機させ
る。そして、全てのラインから払い出し要求があったと
きに、各ラインからの基板番号を比較し、基板番号の若
い基板を下流に搬送する。このような処理にすれば、3
以上のラインが並列に設置された並列処理ラインについ
ても基板の順序を入れ換えることなく、番号の小さいも
のから順に下流に搬送することが可能となる。
【0101】以上説明したように、この実施の形態の基
板処理装置の処理内容を基板の搬送の流れに沿って示す
と図18に示すようなフローとなる。図18に示すよう
に、この実施の形態の基板処理装置(図14参照)で
は、まずローダLにおいて基板番号を対応付けるととも
に、ロットの最後の基板に対してはロットエンド信号が
対応付けられる(ステップS101)。そして、ローダ
Lにおいて基板を払い出す際に、基板番号を下流の処理
部P1のCPUに対して送信する(ステップS10
2)。なお、下流に搬送する基板にロットエンド信号が
対応付けられている場合は、その際に当該ロットエンド
信号も送信する。処理部P1では、基板を下流の分岐装
置FWに搬送する際に基板番号を下流に基板番号を分岐
装置FWのCPUに対して送信するとともに、必要に応
じてロットエンド信号の送信も行われる(ステップS1
03)。分岐装置FWにおいては並列処理ラインを構成
する各ラインに対して基板を交互に搬送する。そして、
搬送の際に基板番号を各ラインに送信する。また第1の
実施の形態で説明したように必要に応じて全ての並列処
理ラインに対してロットエンド信号を送信する(ステッ
プS104)。そして、各ラインの処理部PA,PBに
おいても下流に基板を搬送する際に基板番号を送信する
(ステップS105)。そして、各FIFOバッファB
F2,BF3は統合装置FMに基板を搬送する際に、統
合装置FMに対して払い出し要求を行う(ステップS1
06)。統合装置FMは払い出し要求に伴う基板番号に
基づいて、記憶した基板番号+1の基板、または基板番
号の小さい方から先に受け取る。そしてその基板を下流
に搬送する際に、下流に基板番号を送信する。なお、統
合装置FMにはロットエンド信号が全てのラインから送
られてくるが、下流に搬送する際にはAラインとBライ
ンの両方から受け取ったロットエンド信号のうち、統合
装置から先に下流に払い出される基板番号の若い方の基
板に対応したロットエンド信号は無効にし、実際にロッ
トの最後の基板、すなわちロットエンド基板に対しての
みロットエンド信号を対応付けて下流へ送信する(ステ
ップS107)。そして、統合装置FMは下流に搬送す
る基板の基板番号をメモリに記憶する(ステップS10
8)。そして、処理部P2においても下流に基板を搬送
する際に基板番号を送信する(ステップS109)。最
後にアンローダULにおいて基板番号に基づいて基板を
カセットに収容し、一連の基板処理が終了する(ステッ
プS110)。
【0102】<2.2.基板が抜き取られた場合>次に、統
合装置FMより上流において、基板が抜き取られた場合
について説明する。図19は、基板の抜き取りがあった
場合の基板の流れを説明するための説明図である。そし
て、図19は、図17に示す状態において処理部PAで
基板番号「11」の基板W11と基板番号「13」の基板
W13とが何らかのトラブルにより抜き取られた場合を示
している。
【0103】基板の抜き取り操作は、オペレータによっ
て行われる。すなわち、基板処理装置の処理部PAに何
らかのトラブル等が生じ、基板W11,W13を抜き取るこ
とが必要になった場合に、オペレータは必要に応じてA
ラインの処理を停止させる等の処理を行って、基板W1
1,W13を抜き取る。それとともに、オペレータは、基
板W11と基板W13とに対応付けられていた基板番号「1
1」,「13」をマニュアル操作により消去する。この
消去は、本実施形態では、基板W11と基板W13が抜き取ら
れるときにあった処理部のCPUが保持しているその基
板番号を、図示しないキーボード等の入力手段を操作し
て消去することによりなされる。この操作により実際の
基板とその基板に対応付けられたデータを消去すること
が可能となり、基板処理装置内を流れる基板と、データ
との整合性が保たれるようになる。
【0104】図19において統合装置FMは下流に基板
番号「10」の基板W10を搬送した後であるので、メモ
リに記憶している基板番号情報は「10」となってい
る。統合装置FMは、下流に搬送した基板W10の基板番
号「10」を基板番号情報として記憶保持しているた
め、次に下流に搬送する基板として基板番号「11(=
10+1)」を示す基板が払い出されることを期待す
る。しかし、基板番号「11」を示す基板は既に抜き取
られているため、そのような基板は搬送されてこない。
そして、基板W12がFIFOバッファBF3に導かれ、
統合装置FMに対して払い出し要求が行われる。統合装
置FMは、基板番号情報「10」に「+1」である基板
番号ではないため、基板W12を受け取らずにFIFOバ
ッファBF3内で待機させる。すると次に、Aラインの
FIFOバッファBF2から基板番号「15」の基板W
15についての払い出し要求がある。ところが、この基板
番号「15」についても基板番号情報に「+1」となる
基板ではない。
【0105】このように、全ての並列処理ラインから得
られた基板番号がメモリに記憶している基板番号情報に
対して「+1」となるものがない場合には、統合装置F
Mが期待している基板番号の基板が抜き取られたことが
判断できる。従って、図16のステップS56に示した
ように基板番号の若い(小さい)基板を下流に搬送す
る。これにより、基板の順序を入れ換えることなく搬送
することができる。図19の例の場合であると、基板W
12と基板W15の基板番号を比較すると基板W12の基板番
号の方が小さいため、基板W12を先に受け取って下流に
搬送するとともに、メモリに記憶している基板番号情報
を「12」に更新する。
【0106】次に、基板W13についても抜き取られてい
るため、統合装置FMの期待する基板番号「13」の基
板は搬送されてこない。従って、基板W14についての払
い出し要求が統合装置FMに対して行われたときに、統
合装置FMは基板W15と基板W14の基板番号を比較し
て、基板W14をFIFOバッファBF3から受け取る。
そして、基板W14が下流に搬送された後に基板番号情報
が「14」に更新される。そして、FIFOバッファB
F2内で待機していた基板W15がようやく統合装置FM
に受け取られて、下流の処理部P2に搬送されることに
なる。
【0107】そして、アンローダULでは、搬送されて
くる基板の基板番号に基づいて基板をカセットに収容す
る。そして、基板番号「1」の基板は、カセットの1番
目の棚に収容し、基板番号「2」の基板は、カセットの
2番目の棚に収容するというような設定にすると、基板
が抜き取られている場合には、その基板番号に対応する
棚が空となり、どの基板が抜かれたかが判明しやすいよ
うになる。
【0108】また、途中の棚が空となることが不都合で
あれば、アンローダULにおいて上流から搬送されてく
る基板をカセットの1番目の棚から順次に収容していけ
ば、基板が抜き取られていても途中に空の棚を生じな
い。
【0109】以上説明したように、この実施の形態にお
いては、ローダにおいて基板を払い出す際に、払い出し
た順番に応じた基板番号を対応付け、各処理部では基板
を搬送する際に基板番号を対応付けて搬送する。そし
て、統合装置FMにおいては下流に搬送した基板に対応
付けられていた基板番号を基板番号情報として記憶して
おき、並列処理ラインに設けられたFIFOバッファか
ら払い出し要求があった場合には、当該基板番号情報に
基づいて下流に基板を搬送する。従って、ロットの異な
る基板が他のロットに混入しない正確なロット毎の管理
を行うことができるとともに、1つのロットについて基
板の順序を換えることなくローダからアンローダまで基
板を導くことが可能となる。
【0110】<2.3.変形例>次に、この実施の形態につ
いての変形例について説明する。
【0111】まず、基板番号を各基板に対応付ける作業
を行うところは、ローダに限定するものではない。基板
の順序が入れ替わる可能性があるのは、並列処理ライン
から直列処理ラインに合流する部分である。従って、並
列処理ラインとなる前、すなわち、ローダLから分岐装
置FWの間の任意の位置で基板番号を対応付けすること
によっても基板の順序を換えることなくローダLからア
ンローダULに基板を導くことが可能となる。
【0112】また、基板に対応付ける基板番号は、数字
に限定するものでもない。すなわち、基板の順序を特定
できるものであれば文字又は記号等の情報であっても良
い。
【0113】さらに、第1の実施の形態で説明したよう
に、ロングタクト信号や供給停止信号を用いれば、トラ
ブルが発生した場合等にも適切なロット管理を行うこと
が可能となる。
【0114】<3.第3の実施の形態> <3.1.装置の概要>次に、この発明の第3の実施の形態
について説明する。この実施の形態は、第1の実施の形
態で説明した内容に、基板番号とロット番号を管理する
機能を付加することにより、カセット単位などのロット
管理が行えるだけではなく、それぞれのロットについて
基板の順序を換えることのないロット管理を行うことが
できるようにするものである。例えば、カセット毎にロ
ット管理を行う場合は、個々のカセットから払い出され
た順番を入れ換えることなく処理を行うことができるも
のである。なお、この実施の形態における基板処理装置
についても第1の実施の形態において図1で説明したよ
うに各処理部はそれぞれ内部にCPUとメモリを備えて
おり、隣接するCPUどうしは通信可能なように接続さ
れている。
【0115】図20は、この発明の第3の実施の形態の
基板処理装置の構成を示す概略図である。図に示すよう
に、ローダLから払い出される基板は、処理部P1を経
て分岐装置FWに導かれる。分岐装置FWでは、搬送さ
れてきた基板をAラインの処理部PAとBラインの処理
部PBに交互に振り分けて搬送する。Aラインに搬送さ
れた基板は、処理部PAから統合装置FMに導かれる。
同様に、Bラインに搬送された基板は、処理部PBから
統合装置FMに導かれる。統合装置FMは、Aラインと
Bラインから搬送されて払い出されてくる基板を、基板
番号の大小などに関係なく払い出しの早い順に受け取
り、バッファBFに搬送する。そして、バッファBF
は、下流の処理部P2に対して基板を搬送する。なお、
バッファBFは、下流の処理部P2に搬送した基板のう
ちの最後に下流に搬送した基板の基板番号を基板番号情
報として記憶しておくとともに、その基板のロット番号
をも記憶する機能を備えている。この記憶は、図1に示
したようにバッファ内のメモリの任意の領域を基板番号
およびロット番号の記憶領域として確保することにより
行われるが、他の記憶媒体に記憶しても良い。また、バ
ッファBFは、内部に収納している複数の基板の基板番
号と、新たに上流側が払い出そうとする基板の基板番号
を比較し、最も小さい基板番号の基板から先に下流へ払
い出す機能を有する。そして、処理部P2での処理が終
了した基板は、アンローダULに導かれてカセットに収
容される。なお、処理部の数については任意である。
【0116】このような構成において、この実施の形態
では、ローダLが基板を下流の処理部P1に払い出す際
に、カセット毎にロット番号を対応付けるとともに、そ
のカセットについて基板を払い出した順に応じて基板番
号を対応付ける。また、ロットエンド基板にはロットエ
ンド信号を対応付ける。
【0117】図20に示す第3の実施の形態の基板処理
装置が第2の実施の形態と異なる点は、統合装置FMの
下流にバッファBFが設けられてる点である。従って、
AラインとBラインの並列処理ラインには、第2の実施
の形態で説明したようなFIFOバッファを設ける必要
がない。すなわち、この実施の形態の場合、バッファの
数を1個にすることができるので、基板処理装置の専有
面積を小さくすることが可能となるとともに、コストの
低下を実現することができる。
【0118】なお、この実施の形態においても、基板番
号とロット番号との下流への伝達は、第1の実施の形態
で説明したロットエンド信号と同様に、各処理部のCP
U間の通信によって行われる。
【0119】さて、基板番号とロット番号が対応付けら
れた基板がローダLから順次に払い出され、処理が進行
すると、図21に示すような状態になる。図21におい
て、基板を示す四角枠内に記されている数字のうち、上
段に記されている数字が基板番号であり、下段に記され
ている数字がロット番号である。また、2重枠線で示さ
れている基板W13,W14,W18,W19は、ロットエンド
信号が対応付けられたロットエンド信号付き基板を示し
ている。図21に示す基板W1,W2,…,W19は、ロー
ダLにおいて、2つのカセットからこの順に払い出され
た基板である。従って、基板W1には基板番号「1」と
ロット番号「1」が、基板W2には基板番号「2」とロ
ット番号「1」が対応付けられており、以下同様に、順
次に基板番号が対応付けられている。そして、基板W1
3,W14の後からは、ロット番号「2」についての基板
が基板番号の小さい順に続いている。なお、第1の実施
の形態で説明したように、分岐装置FWにおいてロット
エンド信号をA,Bの両ラインに送信しているため、各
ロットごとのロットエンド信号付き基板が各ラインごと
に存在している。
【0120】そして、統合装置FMは、Aライン,Bラ
インから搬送されてくる基板を、通常は交互に、バッフ
ァBFに搬送する。なお、統合装置FMは、上流側にバ
ッファを備えていないため、処理部PA,PBから払い
出し要求があったときには、速やかにその基板を受け取
るように構成されている。そして、ロットエンド信号付
き基板を搬送する際には、同一のロットに関してAライ
ンとBラインのそれぞれから受け取るロットエンド信号
付き基板のうち、最後に通過する基板に対応づけられた
ロットエンド信号のみを有効として当該基板に対応づけ
て下流のバッファBFに基板の搬送とともに送信し、そ
れ以外の基板に対応づけられたロットエンド信号は消去
するなどして無効とし当該基板のみを下流のバッファB
Fに搬送する。
【0121】そして、バッファBFは、統合装置FMか
ら搬送されてくる基板を受け取り、基板番号とロット番
号を調べる。そして、その基板番号とロット番号とに基
づいて、その基板を下流に搬送するか、又はバッファ内
に収容しておくかの判断を行う。そして、バッファBF
よりも下流に対しても基板の搬送の際に基板番号とロッ
ト番号との送信が行われる。
【0122】バッファBFは、基板を下流の処理部P2
に搬送する際には、図22に示すような処理を行う。図
22は、この発明の第3の実施の形態の基板処理装置に
おけるバッファBFのフローチャートである。
【0123】まず、バッファBFに電源が供給されてプ
ログラムがロードされると、メモリの基板番号とロット
番号とを記憶するための記憶領域に「0」をセットする
(ステップS70)。すなわち、基板番号とロット番号
とを初期値「0」に設定する。そして、バッファBFは
統合装置FMから基板が搬送されてくると、基板に対応
付けられている基板番号とロット番号とを読み取る(ス
テップS71)。このとき、基板がロットエンド信号付
き基板である場合にはロットエンド信号も読み取る。さ
らにこのとき、メモリに記憶しているロット番号が
「0」であるときには、搬送されてきた基板のロット番
号を記憶保持する。そして、ステップS72において搬
送されてきた基板がロットエンド信号付き基板であるか
否かを調べる。これは、ロットエンド信号を受信してい
るかどうかによって行われる。そして、ロットエンド信
号付き基板である場合にはステップS73に進み、ロッ
トエンド信号付き基板でない場合にはステップS78に
進む。
【0124】搬送されてきた基板がロットエンド信号付
き基板でなかった場合は、ステップS78において、そ
の基板のロット番号がメモリに記憶しているロット番号
と同じであって、基板番号がメモリに記憶している基板
番号に対して「+1」となるかどうかを調べる。そして
「YES」であればステップS79に、「NO」であれ
ばステップS82に進む。ステップS79では、搬送さ
れてきた基板が同一のロットであり、かつ、順序通りの
基板であるのでそのまま下流の処理部P2に搬送する。
そして、下流に搬送した基板の基板番号をメモリに書き
込むことにより、メモリの基板番号を更新する(ステッ
プS80)。そして、ステップS80で更新されたメモ
リの基板番号に基づいて、次に搬送すべき順序の基板が
バッファ内にあるかどうかを調べる(ステップS8
1)。「YES」であれば、ステップS79〜S81の
処理を繰り返す。「NO」であれば、ステップS71に
戻る。一方、ステップS78で「NO」と判断された場
合は、下流に搬送すべき順序の基板ではないため、バッ
ファ内に収容し(ステップS82)、ステップS71に
戻る。
【0125】ステップS71で搬送された基板につき、
ステップS72においてロットエンド信号が対応付けら
れていると判断されると、ステップS73では、バッフ
ァ内に基板を収容しているか否かを調べる。そして、バ
ッファ内に基板が存在する場合には、今回搬送されたロ
ットエンド信号付き基板も含めた中から、メモリに記憶
しているロット番号と同じロット番号の基板であって、
基板番号の若い(小さい)基板から順次に下流の処理部
P2に搬送する(ステップS74)。そして、最後に搬
送する基板、すなわち、基板番号の最も大きい基板を下
流に搬送する際に、ロットエンド信号の送信を行う(ス
テップS75)。一方、バッファ内に基板が存在しない
場合には、搬送されてきたロットエンド基板を下流に搬
送するとともに、ロットエンド信号を送信するのみであ
る(ステップS76)。ステップS73〜S76の処理
により、メモリに記憶しているロット番号についての基
板は、全て下流に搬送したこととなるため、メモリの基
板番号を「0」にリセットし、ロット番号を次のものに
更新する(ステップS77)。そして、処理はステップ
S83に進む。
【0126】そして、ステップS83において、さら
に、次のロット番号の基板が搬送されてくるかどうかを
判断し、「YES」の場合はステップS71に処理を戻
し上記の処理を繰り返す。また、「NO」の場合には処
理は終了する。
【0127】以上説明したような処理を行うことによ
り、図20に示すような構成であっても、基板の順序を
入れ換えることなく基板を順次に搬送していくことがで
きる。
【0128】次に、この実施の形態の基板処理装置の処
理内容を基板の搬送の流れに沿って示すと図23に示す
ようなフローとなる。図23に示すように、この実施の
形態の基板処理装置(図20参照)では、まずローダL
において基板に対して基板番号とロット番号を対応付け
るとともに、ロットの最後の基板に対してはロットエン
ド信号が対応付けられる(ステップS201)。そし
て、ローダLにおいて基板を払い出す際に、基板番号と
ロット番号とを下流の処理部P1のCPUに対して送信
する(ステップS202)。なお、下流に搬送する基板
にロットエンド信号が対応付けられている場合は、その
際に当該ロットエンド信号も送信する。処理部P1で
は、基板を下流の分岐装置FWに搬送する際に基板番号
とロット番号とを下流の分岐装置FWのCPUに対して
送信するとともに、必要に応じてロットエンド信号の送
信も行われる(ステップS203)。分岐装置FWにお
いては並列処理ラインを構成する各ラインに対して基板
を交互に搬送する。そして、搬送の際に基板番号とロッ
ト番号とを各ラインに送信する。また第1の実施の形態
で説明したように必要に応じて全ての並列処理ラインに
対してロットエンド信号を送信する(ステップS20
4)。そして、各ラインの処理部PA,PBにおいても
下流に基板を搬送する際に基板番号とロット番号とを送
信する(ステップS205)。統合装置FMは上流の処
理部PA,PBが払い出す順で基板を受け取り、基板を
下流に搬送する際に、下流に基板番号とロット番号を送
信する。なお、統合装置FMにはロットエンド信号が全
てのラインから送られてくるが、下流に搬送する際には
最後に通過するロットエンド信号付き基板に対してのみ
ロットエンド信号を対応付けて送信し、その他のロット
エンド信号を無効にする(ステップS206)。そし
て、バッファBFは基板番号とロット番号に基づいて基
板を下流に搬送するとともに、その搬送の際に基板の基
板番号とロット番号とをメモリに記憶する(ステップS
207)。このとき、受け取ったロットエンド信号付き
基板の基板番号より大きい基板番号を持つ基板がバッフ
ァBF内であれば、最も大きい基板番号を持つ基板へ、
受け取ったロットエンド信号付き基板に対応付けられて
いたロットエンド信号を付け替える。そして、基板番号
の小さい基板から順に下流へ搬送し、最後にロットエン
ド信号が対応付けられたロットエンド基板を下流へ搬送
する。このロットエンド信号の付け替えの処理によりロ
ットエンド信号の適正化を図ることができる。そして、
処理部P2においても下流に基板を搬送する際に基板番
号とロット番号とを送信する(ステップS208)。最
後にアンローダULにおいて基板番号とロット番号とに
基づいて基板をカセットに収容し、一連の基板処理が終
了する(ステップS209)。
【0129】<3.2.基板が抜き取られた場合>次に、統
合装置FMより上流において、基板が抜き取られた場合
について説明する。図24は、基板の抜き取りがあった
場合の基板の流れを説明するための説明図である。そし
て、図24は、図21に示す状態において処理部PAで
基板番号「11」の基板W11が何らかのトラブルにより
抜き取られた場合を示している。
【0130】基板の抜き取り操作は、第2の実施形態と
同様にオペレータによって行われ、基板W11に対応付け
られていた基板番号,ロット番号はマニュアル操作によ
り消去される。
【0131】バッファBFは下流に基板W8を搬送した
後であるので、メモリに記憶している基板番号は「8」
であり、ロット番号は「1」となっている。バッファB
Fは、下流に搬送した基板W8の基板番号「8」を記憶
保持しているため、次に下流に搬送する基板としてロッ
ト番号「1」,基板番号「9(=8+1)」を示す基板
が払い出されることをを期待する。そして、統合装置F
Mから実際にロット番号「1」,基板番号「9」の基板
W9が搬送されてくると、下流に搬送する。このとき
に、メモリに記憶している基板番号を「9」に更新す
る。同様に、基板W10についても順序通りの基板である
ため下流に搬送され、そのときにメモリに記憶している
基板番号が「10」に更新される。
【0132】しかし、次に、基板番号「11」を示す基
板は既に抜き取られているため、そのような基板は搬送
されてこない。そして、図24に示すように基板W13が
先に統合装置FMに導かれたとする。ここで、基板W13
に対応付けられているロットエンド信号は無効にされ、
通常の基板としてバッファBFに搬送されることとな
る。基板W13がバッファBFに導かれても、基板番号が
「11(=10+1)」ではないため、バッファ内に収
容される。そして、次に、基板W12がバッファBFに導
かれても、基板番号が異なるため、バッファ内に収容さ
れる。そして、基板W14がバッファBFに搬送されたと
きに、バッファBFは基板W14がロットエンド基板であ
ることを認識し、バッファ内に収容されている当該ロッ
トの基板を基板番号が若い順に下流に搬送する。そし
て、最大の基板番号をもつ基板W14が、ロットエンド
信号が対応付けられたロットエンド基板として下流に搬
送される。
【0133】このように、この実施の形態の基板処理装
置は、基板が抜き取られた場合であっても正常にロット
の管理を行うことができるとともに、基板順序を入れ換
えることがない管理が可能である。
【0134】なお、以上の例では、抜き取られた基板番
号「11」の基板より後に搬送されてくる基板は、ロッ
トエンド信号が対応づけられた基板がくるまで全てがバ
ッファBF内に収納され、ロットエンド信号付きの基板
がきた時点でバッファBFから払い出しがなされること
になる。以上の制御構成にかえて、ある基板が抜き取ら
れたとき、その基板の基板番号(上記の例では「1
1」)とロット番号とを消去することなく、第1の実施
形態で説明したロットエンド信号の場合と同様に、かか
る番号情報のみを下流側へ送信する構成とすれば、基板
の抜き取りがあった場合でも、ロットエンド信号付き基
板を待たずに基板を順次下流へ搬送できる。
【0135】<3.3.別のロットの基板が混在した場合>
次に、バッファBFにおいて、異なるロットの基板が混
在した場合について説明する。図25は、異なるロット
の基板が混在した場合の基板の流れを説明するための説
明図である。
【0136】図25は、ロット番号「1」のロットエン
ド基板W14がバッファBFに搬送される前に、ロット番
号「2」の基板W15が搬送された状態を示している。こ
のようなことは、Bラインのトラブルなどのため、Aラ
インにおける処理が相体的に早く進んだ場合などにおこ
り得る。バッファBFは、下流に基板W12を搬送した後
であるので、次に下流に搬送する基板は、基板W13であ
る。従って、基板W15はバッファ内に収容されることと
なり、バッファ内に収容されていた基板W13は、下流の
処理部P2に搬送される。そして次に、バッファBFに
ロット番号「2」,基板番号「3」の基板W17が搬送さ
れた場合、バッファBFには未だロット番号「1」のロ
ットエンド基板が搬送されていないので基板W17をバッ
ファ内に収容することとなる。そして、基板W14がバッ
ファBFに搬送されると、下流に搬送すべき適切な順序
の基板であるのでロットエンド基板として処理部P2に
搬送される。そして、バッファBFの記憶している基板
番号は「0」にリセットされ、ロット番号は更新されて
「2」となる。そして、バッファBFには既にロット番
号「2」の基板が搬送されているので、基板番号「1」
の基板W15から基板番号順に下流に搬送する。
【0137】このように、この実施の形態の基板処理装
置は、バッファBF内で異なるロットの基板が混在する
ような場合であっても正常にロットの管理を行うことが
できるとともに、基板順序を入れ換えることがない管理
が可能である。
【0138】<3.4.変形例>次に、この実施の形態につ
いての変形例について説明する。
【0139】まず、基板番号を各基板に対応付けるの
は、ローダに限定するものではない。基板の順序が入れ
替わる可能性があるのは、並列処理ラインから直列処理
ラインに合流する部分である。従って、基板番号は並列
処理ラインとなる前、すなわち、ローダLから分岐装置
FWの間の任意の位置で基板番号を対応付けすることに
よっても基板の順序を換えることなくローダLからアン
ローダULに基板を導くことが可能となる。
【0140】また、基板に対応付ける基板番号は、数字
に限定するものでもない。すなわち、基板の順序を特定
できるものであれば文字又は記号等の情報であっても良
い。
【0141】さらに、第1の実施の形態で説明したよう
に、ロングタクト信号や供給停止信号を用いれば、トラ
ブルが発生した場合等にも適切なロット管理を行うこと
が可能となる。
【0142】
【発明の効果】以上説明したように、請求項1に記載の
発明によれば、合流箇所において識別情報を対応付けら
れた基板のうち所定の順番に通過する基板にのみ識別情
報を対応付け、その他の基板に対応付けられた識別情報
を無効にするため、常に正確なロット毎の管理を行うこ
とができる。
【0143】請求項2に記載の発明によれば、合流箇所
において識別情報を対応付けられた基板のうち最後に通
過する基板にのみ識別情報を対応付け、その他の基板に
対応付けられた識別情報を無効にするため、ロットの最
後の基板を正確に認識することができ、そして常に正確
なロット毎の管理を行うことができる。
【0144】請求項3に記載の発明によれば、直列処理
ライン及び並列処理ラインは、基板を順次に搬送すると
ともに当該基板に対応付けられた情報を当該基板の搬送
に伴って伝達するため、常に正確にロット毎の区切りと
なる基板が認識できる。
【0145】請求項4に記載の発明によれば、並列処理
ラインの全ての処理ラインから識別情報を対応付けられ
た基板が搬送されてきたことを認識するまでの間に、既
に識別情報が対応付けられた基板が搬送されてきた処理
ラインからさらに搬送されてくる基板を一時待機させて
おく待機手段を備えるため、次のロットの基板が前のロ
ットの基板を追い越すことがない。
【0146】請求項5に記載の発明によれば、待機手段
の以前の処理ラインに存在する基板数が待機手段の基板
収容可能残量に至ったときに、基板供給装置からの新規
の基板の払い出しを停止するため、処理ラインに基板を
残すことなく待機手段に全ての基板を収納することがで
きる。
【0147】請求項6に記載の発明によれば、並列処理
ラインの任意の処理ラインに異常が発生したときに、基
板供給装置からの基板の払い出し周期を長くするため、
直列処理ラインとして正常に基板処理を行うことができ
る。
【0148】請求項7に記載の発明によれば、常に正確
なロット毎の管理を行うことができる。
【0149】請求項8に記載の発明によれば、ロットの
最後の基板を正確に認識することができ、そして常に正
確なロット毎の管理を行うことができる。
【0150】請求項9に記載の発明によれば、直列処理
ライン及び並列処理ラインの基板を順次に搬送する際
に、当該基板に対応付けられた情報を当該基板の搬送に
伴って伝達するため、常に正確にロット毎の区切りとな
る基板が認識できる。
【0151】請求項10に記載の発明によれば、並列処
理ラインの全ての処理ラインから識別情報を対応付けら
れた基板が搬送されてきたことを認識するまでの間に、
既に識別情報が対応付けられた基板が搬送されてきた処
理ラインからさらに搬送されてくる基板を基板収容機構
に一時待機させておくため、次のロットの基板が前のロ
ットの基板を追い越すことがない。
【0152】請求項11に記載の発明によれば、基板収
容機構の以前の処理ラインに存在する基板数が基板収容
機構の基板収容可能残量に至ったときに、基板供給装置
からの新規の基板の払い出しを停止するため、処理ライ
ンに基板を残すことなく基板収容機構に全ての基板を収
納することができる。
【0153】請求項12に記載の発明によれば、並列処
理ラインの任意の処理ラインに異常が発生したときに、
基板供給装置からの基板の払い出し周期を長くするた
め、直列処理ラインとして正常に基板処理を行うことが
できる。
【0154】請求項13に記載の発明によれば、合流箇
所は、複数の基板収容手段から供給される基板を記憶手
段に記憶している番号情報に基づいて下流に搬送するた
め、合流箇所より下流に搬送される基板は、基板番号の
小さい基板から順に搬送され、基板番号が入れ換わるこ
とはない。従って、常に正確なロット毎の管理を行うこ
とが可能となる。
【0155】請求項14に記載の発明によれば、合流箇
所は、番号情報送信手段から得られる当該基板の番号情
報と記憶手段に記憶している番号情報とが所定の関係を
示す場合に基板収容手段から当該基板を受け取り、番号
情報送信手段から得られる当該基板の番号情報と記憶手
段に記憶している番号情報とが所定の関係を示さない場
合に基板収容手段に当該基板を待機させるため、合流箇
所より下流には基板番号に応じた順序で搬送することが
できる。
【0156】請求項15に記載の発明によれば、合流箇
所において各ロットの最後尾の基板に対応付けられた識
別情報を対応付けられた基板のうち最後に通過する基板
についてのみ識別情報を有効として判定し、その他の基
板に対応付けられた識別情報を無効にするとともに、有
効として判定された基板を下流に搬送する際に、記憶手
段に記憶している番号情報を所定値に修正するため、異
なるロットの基板を混在させることなく基板の搬送を行
うことが可能となる。
【0157】請求項16に記載の発明によれば、基板収
容手段は、上流から供給される基板を記憶部に記憶して
いるロット番号と番号情報とに基づいて下流に搬送する
ため、基板収容手段より下流に搬送される基板は、基板
番号の小さい基板から順に搬送することができ、常に正
確なロット毎の管理を行うことが可能となる。また、装
置の専有面積を小さくすることが可能となるとともに、
コストの低下を実現することができる。
【0158】請求項17に記載の発明によれば、基板収
容手段は、上流から得られる基板のロット番号および番
号情報と、記憶部に記憶しているロット番号および番号
情報とが所定の関係を示す場合に当該基板を下流に搬送
し、上流から得られる基板のロット番号および番号情報
と、記憶部に記憶しているロット番号および番号情報と
が所定の関係を示さない場合に当該基板を収容して待機
させるため、基板収容手段より下流には基板番号に応じ
た順序で搬送することができるとともに異なるロットの
基板が混在することを防止することができる。
【0159】請求項18に記載の発明によれば、上流か
ら得られた基板に識別情報が付加されていた場合は、条
件搬送手段による搬送が行われるとともに、必要に応じ
て識別情報を他の基板に付け替えることを行い、識別情
報が付加された基板を下流に搬送する際に、記憶部に記
憶している番号情報を所定値に修正するため、異なるロ
ットの基板を混在させることなく基板の搬送を行うこと
が可能となり、常に正確なロット毎の管理を行うことが
可能となる。
【0160】請求項19に記載の発明によれば、分岐箇
所から上流側の位置において基板を下流に搬送する際
に、基板の払い出した順番に応じた番号情報を対応付
け、合流箇所において下流に基板を搬送する際に、当該
基板に対応付けられた番号情報を記憶し、合流箇所にお
いて上流から供給される基板を記憶工程において記憶し
た番号情報に基づいて下流に搬送するため、合流箇所よ
り下流に搬送される基板は、基板番号の小さい基板から
順に搬送され、基板番号が入れ換わることはない。従っ
て、常に正確なロット毎の管理を行うことが可能とな
る。
【0161】請求項20に記載の発明によれば、合流箇
所において上流から得られる基板の番号情報と記憶工程
において記憶した番号情報とが所定の関係を示す場合に
上流からの基板を受け取り、下流に搬送し、合流箇所に
おいて上流から得られる基板の番号情報と記憶工程にお
いて記憶した番号情報とが所定の関係を示さない場合に
上流からの基板を待機させるため、合流箇所より下流に
は基板番号に応じた順序で搬送することができる。
【0162】請求項21に記載の発明によれば、合流箇
所において各ロットの最後尾の基板に対応付けられた識
別情報を認識し、その基板のうち最後に通過する基板に
ついてのみ識別情報を有効として判定し、その他の基板
に対応付けられた識別情報を無効にする。そして、有効
として判定された基板を下流に搬送する際に、記憶して
いる番号情報を所定値に修正するため、異なるロットの
基板を混在させることなく基板の搬送を行うことが可能
となる。
【0163】請求項22に記載の発明によれば、分岐箇
所から上流側の位置において基板を下流に搬送する際に
ロット毎に対応付けられたロット番号と基板を下流に払
い出した順番に応じた番号情報とを当該基板に対応付
け、合流箇所の下流側に設けられた基板収容部において
下流に基板を搬送する際に当該基板に対応付けられたロ
ット番号と番号情報を記憶する。そして、基板収容部に
おいて上流から供給される基板を記憶しているロット番
号と番号情報とに基づいて下流に搬送するため、基板収
容部より下流に搬送される基板は、基板番号の小さい基
板から順に搬送することができ、常に正確なロット毎の
管理を行うことが可能となる。
【0164】請求項23に記載の発明によれば、上流か
ら得られる基板のロット番号および番号情報と、記憶し
ているロット番号および番号情報とが所定の関係を示す
場合に当該基板を下流に搬送し、上流から得られる基板
のロット番号および番号情報と、記憶しているロット番
号および番号情報とが所定の関係を示さない場合に当該
基板を収容して待機させるため、基板収容部より下流に
は基板番号に応じた順序で搬送することができるととも
に異なるロットの基板が混在することを防止することが
できる。
【0165】請求項24の記載の発明によれば、各ロッ
トの最後尾の基板に対応付けられた識別情報を認識し、
上流から得られた基板についてのロット番号と番号情報
と、基板収容部に収容して待機させている基板について
のロット番号と番号情報とを比較し、所定の条件を満た
す基板を下流に搬送する。そして、必要に応じて識別情
報を他の基板に付け替えることを行い、識別情報が付加
された基板を下流に搬送する際に、記憶部に記憶してい
る番号情報を所定値に修正するため、異なるロットの基
板を混在させることなく基板の搬送を行うことが可能と
なり、常に正確なロット毎の管理を行うことが可能とな
る。
【図面の簡単な説明】
【図1】この発明の実施の形態を示す基板処理装置の概
念的構成図である。
【図2】この発明の実施の形態を示す基板処理装置の概
念図である。
【図3】この発明の基板処理装置の分岐装置のフローチ
ャートである。
【図4】この発明の基板処理装置の統合装置のフローチ
ャートである。
【図5】この発明の実施の形態を示す基板処理装置の説
明図である。
【図6】この発明の実施の形態を示す基板処理装置の概
念図である。
【図7】この発明の基板処理装置の一構成例を示す装置
構成図である。
【図8】この発明の基板処理装置の基板の搬送機構を示
す斜視図である。
【図9】この発明の基板処理装置の統括CPUを有する
場合の概念図である。
【図10】この発明の基板処理装置の統合装置より下流
において異常が発生した場合の動作を示す説明図であ
る。
【図11】この発明の基板処理装置の統合装置,分岐装
置,FIFOバッファのフローチャートである。
【図12】この発明の基板処理装置の片方のラインにお
いて異常が発生した場合の動作を示す説明図である。
【図13】この発明の基板処理装置の分岐装置のフロー
チャートである。
【図14】この発明の第2の実施の形態を示す基板処理
装置の概念的構成図である。
【図15】この発明の第2の実施の形態についての基板
番号を説明するための説明図である。
【図16】この発明の第2の実施の形態の基板処理装置
における統合装置のフローチャートである。
【図17】この発明の第2の実施の形態の基板処理装置
における基板の流れを説明するための説明図である。
【図18】この発明の第2の実施の形態の基板処理装置
の処理内容を基板の搬送の流れに沿って示すフローチャ
ートである。
【図19】この発明の第2の実施の形態において基板の
抜き取りがあった場合の基板の流れを説明するための説
明図である。
【図20】この発明の第3の実施の形態を示す基板処理
装置の概念的構成図である。
【図21】この発明の第3の実施の形態についての基板
番号とロット番号とを説明するための説明図である。
【図22】この発明の第3の実施の形態の基板処理装置
におけるバッファBFのフローチャートである。
【図23】この発明の第3の実施の形態の基板処理装置
の処理内容を基板の搬送の流れに沿って示すフローチャ
ートである。
【図24】この発明の第3の実施の形態において基板の
抜き取りがあった場合の基板の流れを説明するための説
明図である。
【図25】この発明の第3の実施の形態における異なる
ロットの基板が混在した場合の基板の流れを説明するた
めの説明図である。
【図26】従来の直列的に配置された直列処理ラインの
みから成る基板処理装置の概念図である。
【図27】従来の並列的に配置された並列処理ラインを
含む基板処理装置の概念図である。
【符号の説明】
L ローダ P1,P2,P4 任意の処理部 PA,PA1,PA2 Aラインの任意の処理部 PB,PB1,PB2 Bラインの任意の処理部 FW 分岐装置 FM 統合装置 UL アンローダ BF バッファ BF1,BF2,BF3 FIFOバッファ W(W1,W2,…,Wn-1,Wn) 基板

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 直列的に配置された直列処理ラインが所
    定の分岐箇所において並列的に配置された並列処理ライ
    ンに分岐し、当該並列処理ラインが所定の合流箇所にお
    いて合流する基板処理装置であって、 特定基板に識別情報を対応付ける第1の手段と、 前記特定基板が前記分岐箇所において前記並列処理ライ
    ンのいずれかの処理ラインに搬送されることを認識する
    第2の手段と、 前記特定基板の搬送された前記処理ラインを除く前記並
    列処理ラインの全ての処理ラインの特定の基板に対して
    前記識別情報を付与する第3の手段と、 前記合流箇所において前記識別情報を対応付けられた基
    板が前記並列処理ラインの任意の処理ラインから搬送さ
    れてきたことを認識する第4の手段と、を備え、 前記合流箇所において前記識別情報を対応付けられた基
    板のうち所定の順番に通過する基板についてのみ前記識
    別情報を有効として判定し、その他の基板に対応付けら
    れた前記識別情報を無効にすることを特徴とする基板処
    理装置。
  2. 【請求項2】 直列的に配置された直列処理ラインが所
    定の分岐箇所において並列的に配置された並列処理ライ
    ンに分岐し、当該並列処理ラインが所定の合流箇所にお
    いて合流する基板処理装置であって、 ロットの最後尾の基板を特定基板とし、当該特定基板に
    識別情報を対応付ける第1の手段と、 前記特定基板が前記分岐箇所において前記並列処理ライ
    ンのいずれかの処理ラインに搬送されることを認識する
    第2の手段と、 前記第2の手段による前記特定基板の認識時に前記最後
    尾の基板の搬送された前記処理ラインを除く前記並列処
    理ラインの全ての処理ライン中に存在する最後尾の基板
    に前記識別情報を対応付ける第3の手段と、 前記合流箇所において前記識別情報を対応付けられた基
    板が前記並列処理ラインの任意の処理ラインから搬送さ
    れてきたことを認識する第4の手段と、 を備え、 前記合流箇所において前記識別情報を対応付けられた基
    板のうち最後に通過する基板についてのみ前記識別情報
    を有効として判定し、その他の基板に対応付けられた前
    記識別情報を無効にすることを特徴とする基板処理装
    置。
  3. 【請求項3】 請求項1または2に記載の基板処理装置
    において、 各処理ラインに対応した記憶領域を有する記憶手段と、 基板の搬送状況に従って、前記識別情報を前記記憶領域
    間で伝達する伝達手段と、を有することを特徴とする基
    板処理装置。
  4. 【請求項4】 請求項1乃至3のいずれかに記載の基板
    処理装置において、 前記第4の手段が前記並列処理ラインの全ての処理ライ
    ンから前記識別情報を対応付けられた基板が搬送されて
    きたことを認識するまでの間に、既に前記識別情報が対
    応付けられた基板が搬送されてきた処理ラインからさら
    に基板が搬送されてきた場合に当該基板を一時待機させ
    ておく待機手段をさらに備えることを特徴とする基板処
    理装置。
  5. 【請求項5】 請求項4に記載の基板処理装置におい
    て、 前記待機手段の以前の処理ラインに存在する基板数が前
    記待機手段の基板収容可能残量に至ったときに、基板供
    給装置からの新規の基板の払い出しを停止することを特
    徴とする基板処理装置。
  6. 【請求項6】 請求項1乃至5のいずれかに記載の基板
    処理装置において、 前記並列処理ラインの任意の処理ラインに異常が発生し
    たときに、基板供給装置からの基板の払い出し周期を異
    常発生前よりも長くすることを特徴とする基板処理装
    置。
  7. 【請求項7】 直列的に配置された直列処理ラインが所
    定の分岐箇所において並列的に配置された並列処理ライ
    ンに分岐し、当該並列処理ラインが所定の合流箇所にお
    いて合流する基板処理方法であって、 特定基板に識別情報を対応付ける第1の工程と、 前記特定基板が前記分岐箇所において前記並列処理ライ
    ンのいずれかの処理ラインに搬送されることを認識する
    第2の工程と、 前記特定基板の搬送された前記処理ラインを除く前記並
    列処理ラインの全ての処理ラインの特定の基板に対して
    前記識別情報を対応付ける第3の工程と、 前記合流箇所において前記並列処理ラインの任意の処理
    ラインから前記識別情報を対応付けられた基板が搬送さ
    れてきたことを認識し、そのうち所定の順番に通過する
    基板についてのみ前記識別情報を有効として判定し、そ
    の他の基板に対応付けられた前記識別情報を無効にする
    第4の工程と、を有することを特徴とする基板処理方
    法。
  8. 【請求項8】 直列的に配置された直列処理ラインが所
    定の分岐箇所において並列的に配置された並列処理ライ
    ンに分岐し、当該並列処理ラインが所定の合流箇所にお
    いて合流する基板処理方法であって、 ロットの最後尾の基板を特定基板とし、当該特定基板に
    識別情報を対応付ける第1の工程と、 前記特定基板が前記分岐箇所において前記並列処理ライ
    ンのいずれかの処理ラインに搬送されることを認識する
    第2の工程と、 前記第2の工程による前記特定基板の認識時に前記特定
    基板の搬送された前記処理ラインを除く前記並列処理ラ
    インの全ての処理ライン中に存在する最後尾の基板に前
    記識別情報を対応付ける第3の工程と、 前記合流箇所において前記並列処理ラインの任意の処理
    ラインから前記識別情報を対応付けられた基板が搬送さ
    れてきたことを認識し、そのうち最後に通過する基板に
    ついてのみ前記識別情報を有効として判定し、その他の
    基板に対応付けられた前記識別情報を無効にする第4の
    工程と、を有することを特徴とする基板処理方法。
  9. 【請求項9】 請求項7または8に記載の基板処理方法
    において、 基板の搬送状況に従って、前記識別情報を各処理ライン
    に対応した記憶領域間で伝達することを特徴とする基板
    処理方法。
  10. 【請求項10】 請求項7乃至9のいずれかに記載の基
    板処理方法において、 前記並列処理ラインの全ての処理ラインから前記識別情
    報を対応付けられた基板が搬送されてきたことを認識す
    るまでの間に、既に前記識別情報が対応付けられた基板
    が搬送されてきた処理ラインからさらに基板が搬送され
    てきた場合に当該基板を基板収容機構に一時待機させて
    おくことを特徴とする基板処理方法。
  11. 【請求項11】 請求項10に記載の基板処理方法にお
    いて、 前記基板収容機構の以前の処理ラインに存在する基板数
    が前記基板収容機構の基板収容可能残量に至ったとき
    に、基板供給装置からの新規の基板の払い出しを停止す
    ることを特徴とする基板処理方法。
  12. 【請求項12】 請求項7乃至11のいずれかに記載の
    基板処理方法において、 前記並列処理ラインの任意の処理ラインに異常が発生し
    たときに、基板供給装置からの基板の払い出し周期を異
    常発生前よりも長くすることを特徴とする基板処理方
    法。
  13. 【請求項13】 直列的に配置された直列処理ラインが
    所定の分岐箇所において並列的に配置された並列処理ラ
    インに分岐し、当該並列処理ラインが所定の合流箇所に
    おいて合流する基板処理装置であって、 前記分岐箇所から上流側の位置において基板を下流に搬
    送する際に、前記基板の払い出した順番に応じた番号情
    報を対応付ける番号付加手段と、 前記合流箇所において下流に基板を搬送する際に、当該
    基板に対応付けられた前記番号情報を記憶する記憶手段
    と、 前記並列処理ラインから前記合流箇所に基板を導く位置
    に設けられた基板を収容することが可能な複数の基板収
    容手段と、を備え、 前記合流箇所は、前記複数の基板収容手段から供給され
    る基板を前記記憶手段に記憶している前記番号情報に基
    づいて下流に搬送することを特徴とする基板処理装置。
  14. 【請求項14】 請求項13に記載の基板処理装置にお
    いて、 前記基板収容手段は、収納した基板に対応付けられた前
    記番号情報を前記合流箇所に対して送信する番号情報送
    信手段を備え、 前記合流箇所は、前記番号情報送信手段から得られる当
    該基板の番号情報と前記記憶手段に記憶している番号情
    報とが所定の関係を示す場合に前記基板収容手段から当
    該基板を受け取り、前記番号情報送信手段から得られる
    当該基板の番号情報と前記記憶手段に記憶している番号
    情報とが前記所定の関係を示さない場合に前記基板収容
    手段に当該基板を待機させることを特徴とする基板処理
    装置。
  15. 【請求項15】 請求項13または14に記載の基板処
    理装置において、 前記合流箇所において各ロットの最後尾の基板に対応付
    けられた識別情報を認識する手段を備え、 前記合流箇所において前記識別情報を対応付けられた基
    板のうち最後に通過する基板についてのみ前記識別情報
    を有効として判定し、その他の基板に対応付けられた前
    記識別情報を無効にするとともに、前記有効として判定
    された基板を下流に搬送する際に、前記記憶手段に記憶
    している前記番号情報を所定値に修正することを特徴と
    する基板処理装置。
  16. 【請求項16】 直列的に配置された直列処理ラインが
    所定の分岐箇所において並列的に配置された並列処理ラ
    インに分岐し、当該並列処理ラインが所定の合流箇所に
    おいて合流する基板処理装置であって、 前記分岐箇所から上流側の位置において基板を下流に搬
    送する際に、ロット毎に対応付けられたロット番号と前
    記基板の払い出した順番に応じた番号情報とを当該基板
    に対応付ける番号付加手段と、 基板を収容することが可能で前記合流箇所の下流側に設
    けられる基板収容手段と、 前記基板収納手段から下流に基板を搬送する際に当該基
    板に対応付けられた前記ロット番号と前記番号情報を記
    憶する記憶部と、を備え、 前記基板収容手段は、上流から供給される基板を前記記
    憶部に記憶している前記ロット番号と前記番号情報とに
    基づいて下流に搬送することを特徴とする基板処理装
    置。
  17. 【請求項17】 請求項16に記載の基板処理装置にお
    いて、 前記基板収容手段は、上流から得られる基板の前記ロッ
    ト番号および前記番号情報と、前記記憶部に記憶してい
    る前記ロット番号および前記番号情報とが所定の関係を
    示す場合に当該基板を下流に搬送し、上流から得られる
    基板の前記ロット番号および前記番号情報と、前記記憶
    部に記憶している前記ロット番号および前記番号情報と
    が前記所定の関係を示さない場合に当該基板を収容して
    待機させることを特徴とする基板処理装置。
  18. 【請求項18】 請求項16または17に記載の基板処
    理装置において、 前記基板収容手段は、 各ロットの最後尾の基板に対応付けられた識別情報を認
    識する識別情報認識手段と、 上流から得られた基板についてのロット番号と番号情報
    と、収容して待機させている基板についてのロット番号
    と番号情報とを比較し、所定の条件を満たす基板を下流
    に搬送する条件搬送手段と、を備え、 上流から得られた基板に前記識別情報が付加されていた
    場合は、前記条件搬送手段による搬送が行われるととも
    に、必要に応じて前記識別情報を他の基板に付け替える
    ことを行い、前記識別情報が付加された基板を下流に搬
    送する際に、前記記憶部に記憶している前記番号情報を
    所定値に修正することを特徴とする基板処理装置。
  19. 【請求項19】 直列的に配置された直列処理ラインが
    所定の分岐箇所において並列的に配置された並列処理ラ
    インに分岐し、当該並列処理ラインが所定の合流箇所に
    おいて合流する基板処理方法であって、 前記分岐箇所から上流側の位置において基板を下流に搬
    送する際に、前記基板の払い出した順番に応じた番号情
    報を対応付ける番号付加工程と、 前記合流箇所において下流に基板を搬送する際に、当該
    基板に対応付けられた前記番号情報を記憶する記憶工程
    と、 前記合流箇所において上流から供給される基板を前記記
    憶工程において記憶した前記番号情報に基づいて下流に
    搬送する搬送工程と、を有することを特徴とする基板処
    理方法。
  20. 【請求項20】 請求項19に記載の基板処理方法にお
    いて、 前記搬送工程は、 前記合流箇所において上流から得られる基板の番号情報
    と前記記憶工程において記憶した番号情報とが所定の関
    係を示す場合に上流からの前記基板を受け取り、下流に
    搬送する工程と、 前記合流箇所において上流から得られる基板の番号情報
    と前記記憶工程において記憶した番号情報とが前記所定
    の関係を示さない場合に上流からの前記基板を待機させ
    る工程と、を有することを特徴とする基板処理方法。
  21. 【請求項21】 請求項19または20に記載の基板処
    理方法において、 前記合流箇所において各ロットの最後尾の基板に対応付
    けられた識別情報を認識する工程と、 前記合流箇所において前記識別情報を対応付けられた基
    板のうち最後に通過する基板についてのみ前記識別情報
    を有効として判定し、その他の基板に対応付けられた前
    記識別情報を無効にする工程と、 前記有効として判定された基板を下流に搬送する際に、
    前記記憶工程において記憶した前記番号情報を所定値に
    修正する工程と、を有することを特徴とする基板処理方
    法。
  22. 【請求項22】 直列的に配置された直列処理ラインが
    所定の分岐箇所において並列的に配置された並列処理ラ
    インに分岐し、当該並列処理ラインが所定の合流箇所に
    おいて合流する基板処理方法であって、 前記分岐箇所から上流側の位置において基板を下流に搬
    送する際にロット毎に対応付けられたロット番号と基板
    を下流に払い出した順番に応じた番号情報とを当該基板
    に対応付ける番号付加工程と、 前記合流箇所の下流側に設けられた基板収容部において
    下流に基板を搬送する際に当該基板に対応付けられた前
    記ロット番号と前記番号情報を記憶する記憶工程と、 前記基板収容部において上流から供給される基板を前記
    記憶工程で記憶した前記ロット番号と前記番号情報とに
    基づいて下流に搬送する搬送工程と、を有することを特
    徴とする基板処理方法。
  23. 【請求項23】 請求項22に記載の基板処理方法にお
    いて、 前記搬送工程は、 上流から得られる基板の前記ロット番号および前記番号
    情報と、前記記憶工程において記憶した前記ロット番号
    および前記番号情報とが所定の関係を示す場合に当該基
    板を下流に搬送する工程と、 上流から得られる基板の前記ロット番号および前記番号
    情報と、前記記憶工程において記憶した前記ロット番号
    および前記番号情報とが前記所定の関係を示さない場合
    に当該基板を収容して待機させる工程と、を有すること
    を特徴とする基板処理方法。
  24. 【請求項24】 請求項22または23に記載の基板処
    理方法において、 前記搬送工程は、 各ロットの最後尾の基板に対応付けられた識別情報を認
    識する工程と、 上流から得られた基板についてのロット番号と番号情報
    と、前記基板収容部に収容して待機させている基板につ
    いてのロット番号と番号情報とを比較し、所定の条件を
    満たす基板を下流に搬送する工程と、 必要に応じて前記識別情報を他の基板に付け替えること
    を行う工程と、 前記識別情報が付加された基板を下流に搬送する際に、
    前記記憶部に記憶している前記番号情報を所定値に修正
    する工程と、を有することを特徴とする基板処理方法。
JP11551397A 1996-09-19 1997-05-06 基板処理装置及び方法 Expired - Fee Related JP3619346B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11551397A JP3619346B2 (ja) 1996-09-19 1997-05-06 基板処理装置及び方法
KR1019970042239A KR100293031B1 (ko) 1996-09-19 1997-08-28 기판처리장치및방법
TW086113574A TW346640B (en) 1996-09-19 1997-09-17 Substrate processing device and method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-247829 1996-09-19
JP24782996 1996-09-19
JP11551397A JP3619346B2 (ja) 1996-09-19 1997-05-06 基板処理装置及び方法

Publications (2)

Publication Number Publication Date
JPH10146744A true JPH10146744A (ja) 1998-06-02
JP3619346B2 JP3619346B2 (ja) 2005-02-09

Family

ID=26454009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11551397A Expired - Fee Related JP3619346B2 (ja) 1996-09-19 1997-05-06 基板処理装置及び方法

Country Status (3)

Country Link
JP (1) JP3619346B2 (ja)
KR (1) KR100293031B1 (ja)
TW (1) TW346640B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010291A (ja) * 2007-06-29 2009-01-15 Sokudo:Kk 基板処理装置
JP2009076503A (ja) * 2007-09-18 2009-04-09 Tokyo Electron Ltd 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP2010245250A (ja) * 2009-04-06 2010-10-28 Ihi Corp 基板仕分け装置
WO2011074241A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 部品実装方法及び部品実装機
JP2012039165A (ja) * 2011-11-25 2012-02-23 Sokudo Co Ltd 基板処理装置
JP2012089865A (ja) * 2011-12-05 2012-05-10 Sokudo Co Ltd 基板処理装置
JP2012165025A (ja) * 2012-05-24 2012-08-30 Sokudo Co Ltd 基板処理装置
KR101389294B1 (ko) * 2012-11-05 2014-04-25 (주)미래컴퍼니 기판 가공 장치 및 가공 방법
JP2015039019A (ja) * 2014-10-08 2015-02-26 株式会社Screenセミコンダクターソリューションズ 基板処理装置
JP2015173272A (ja) * 2015-04-15 2015-10-01 株式会社Screenセミコンダクターソリューションズ 基板処理方法
US9184071B2 (en) 2007-11-30 2015-11-10 Screen Semiconductor Solutions Co., Ltd. Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units
US9299596B2 (en) 2007-12-28 2016-03-29 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates
US9368383B2 (en) 2007-12-28 2016-06-14 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with substrate reordering
JP2016106432A (ja) * 2016-03-11 2016-06-16 株式会社Screenセミコンダクターソリューションズ 基板処理方法
KR20160086362A (ko) * 2013-11-14 2016-07-19 일리노이즈 툴 워크스 인코포레이티드 기판 반전 시스템 및 파지 시스템을 구비하는 분배 장치 및 기판 상에 점성 재료를 분배하는 방법
JP2022052174A (ja) * 2020-09-23 2022-04-04 株式会社Screenホールディングス 基板処理装置および基板処理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580403B1 (ko) * 1999-11-18 2006-05-15 삼성전자주식회사 이중 설비 시스템 및 그 제어 방법

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165807B2 (en) 2007-06-29 2015-10-20 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with vertical treatment arrangement including vertical blowout and exhaust units
JP2009010291A (ja) * 2007-06-29 2009-01-15 Sokudo:Kk 基板処理装置
US9230834B2 (en) 2007-06-29 2016-01-05 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus
US9174235B2 (en) 2007-06-29 2015-11-03 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus using horizontal treatment cell arrangements with parallel treatment lines
US10290521B2 (en) 2007-06-29 2019-05-14 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe
US8851008B2 (en) 2007-06-29 2014-10-07 Sokudo Co., Ltd. Parallel substrate treatment for a plurality of substrate treatment lines
JP2009076503A (ja) * 2007-09-18 2009-04-09 Tokyo Electron Ltd 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
US9687874B2 (en) 2007-11-30 2017-06-27 Screen Semiconductor Solutions Co., Ltd. Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units
US9184071B2 (en) 2007-11-30 2015-11-10 Screen Semiconductor Solutions Co., Ltd. Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units
US9368383B2 (en) 2007-12-28 2016-06-14 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with substrate reordering
US9299596B2 (en) 2007-12-28 2016-03-29 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates
JP2010245250A (ja) * 2009-04-06 2010-10-28 Ihi Corp 基板仕分け装置
US8528198B2 (en) 2009-12-14 2013-09-10 Panasonic Corporation Component mounting method
WO2011074241A1 (ja) * 2009-12-14 2011-06-23 パナソニック株式会社 部品実装方法及び部品実装機
JP2012039165A (ja) * 2011-11-25 2012-02-23 Sokudo Co Ltd 基板処理装置
JP2012089865A (ja) * 2011-12-05 2012-05-10 Sokudo Co Ltd 基板処理装置
JP2012165025A (ja) * 2012-05-24 2012-08-30 Sokudo Co Ltd 基板処理装置
KR101389294B1 (ko) * 2012-11-05 2014-04-25 (주)미래컴퍼니 기판 가공 장치 및 가공 방법
KR20160086362A (ko) * 2013-11-14 2016-07-19 일리노이즈 툴 워크스 인코포레이티드 기판 반전 시스템 및 파지 시스템을 구비하는 분배 장치 및 기판 상에 점성 재료를 분배하는 방법
JP2016538724A (ja) * 2013-11-14 2016-12-08 イリノイ トゥール ワークス インコーポレイティド 基板反転機システム及びクランプシステムを備える供給装置、並びに基板上に粘性材料を供給する方法
JP2015039019A (ja) * 2014-10-08 2015-02-26 株式会社Screenセミコンダクターソリューションズ 基板処理装置
JP2015173272A (ja) * 2015-04-15 2015-10-01 株式会社Screenセミコンダクターソリューションズ 基板処理方法
JP2016106432A (ja) * 2016-03-11 2016-06-16 株式会社Screenセミコンダクターソリューションズ 基板処理方法
JP2022052174A (ja) * 2020-09-23 2022-04-04 株式会社Screenホールディングス 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
JP3619346B2 (ja) 2005-02-09
TW346640B (en) 1998-12-01
KR19980024199A (ko) 1998-07-06
KR100293031B1 (ko) 2001-10-24

Similar Documents

Publication Publication Date Title
JPH10146744A (ja) 基板処理装置及び方法
JP4094233B2 (ja) ウェーハ加工装置
JP4170864B2 (ja) 基板処理装置および基板処理装置における基板搬送方法および基板処理方法
WO2011093442A1 (ja) 自動分析システム
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
KR20110132220A (ko) 기판 처리 시스템 및 기판 처리 방법
JP2001189363A (ja) 半導体装置製造設備およびその制御方法
JPH11260883A (ja) 基板処理装置
KR101676049B1 (ko) 기판 처리 장치 및 기판 처리 방법
JPH11176912A (ja) 半導体基板処理装置及びその制御方法
KR20190083152A (ko) 웨이퍼 캐리어 정보 관리 시스템 및 방법
JP3774836B2 (ja) ロットの搬送システム及びロットの搬送方法
JP3938409B2 (ja) 基板処理装置
JP2005203498A (ja) ウエハストッカ、半導体装置の搬送システムおよび搬送方法
JP2022036107A (ja) 保管庫検索方法
JPH09199568A (ja) 基板処理装置
JPH11116015A (ja) 輸送システムおよびその制御方法
JP2012104683A (ja) 半導体装置の製造ライン、及び、半導体装置の製造方法
JP2002093876A (ja) 半導体製品の搬送装置および搬送方法
JP3267266B2 (ja) カセットストッカー及び半導体装置の製造方法
KR20040086829A (ko) 제조 장치 및 제조 방법
JP2003228412A (ja) 生産ラインの管理システム
JP5204710B2 (ja) 基板処理装置
KR100730735B1 (ko) 기판 처리장치 및 그 처리방법
JP2774911B2 (ja) 半導体ウエハ搬送装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees