JPH0993922A - 共振型ｄｃ−ｄｃコンバータ - Google Patents
共振型ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH0993922A JPH0993922A JP7247525A JP24752595A JPH0993922A JP H0993922 A JPH0993922 A JP H0993922A JP 7247525 A JP7247525 A JP 7247525A JP 24752595 A JP24752595 A JP 24752595A JP H0993922 A JPH0993922 A JP H0993922A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resonance
- converter
- type
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 周波数一定でＰＷＭによる制御が可能である
共振型ＤＣ−ＤＣコンバータを提供すること。 【解決手段】 トランス５の一次側に接続された第１の
キャパシタ２及び補助スイッチング素子（ｎＭＯＳＦＥ
Ｔ）３からなるクランプ回路により、クランプ型のスイ
ッチングを行うと、主スイッチング素子（ｎＭＯＳＦＥ
Ｔ）４の両端電圧の波形は、振幅Ｖｉｎ／（１−Ｄ）の
矩形波となり、共振回路を通るエネルギーは時比率Ｄに
比例する。これにより、周波数一定のままＰＷＭ制御可
能な共振型ＤＣ−ＤＣコンバータが得られる。
共振型ＤＣ−ＤＣコンバータを提供すること。 【解決手段】 トランス５の一次側に接続された第１の
キャパシタ２及び補助スイッチング素子（ｎＭＯＳＦＥ
Ｔ）３からなるクランプ回路により、クランプ型のスイ
ッチングを行うと、主スイッチング素子（ｎＭＯＳＦＥ
Ｔ）４の両端電圧の波形は、振幅Ｖｉｎ／（１−Ｄ）の
矩形波となり、共振回路を通るエネルギーは時比率Ｄに
比例する。これにより、周波数一定のままＰＷＭ制御可
能な共振型ＤＣ−ＤＣコンバータが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置として各種の電子機器で用いられる共振型ＤＣ−Ｄ
Ｃコンバータに関する。
装置として各種の電子機器で用いられる共振型ＤＣ−Ｄ
Ｃコンバータに関する。
【０００２】
【従来の技術】従来、この種の共振型ＤＣ−ＤＣコンバ
ータとして、例えば、特開平２−１５１２６６号（以
下、引用例１）、特開平７−８７７３６号（以下、引用
例２）及びソフトスイッチングを用いた電流共振コンバ
ータ（サンケン技報 Ｖｏｌ．２６，Ｎｏ．１，ｐｐ１
１−２２，１９９４）（以下、引用例３）がある。
ータとして、例えば、特開平２−１５１２６６号（以
下、引用例１）、特開平７−８７７３６号（以下、引用
例２）及びソフトスイッチングを用いた電流共振コンバ
ータ（サンケン技報 Ｖｏｌ．２６，Ｎｏ．１，ｐｐ１
１−２２，１９９４）（以下、引用例３）がある。
【０００３】引用例１は、二つのスイッチング素子であ
る二つのパワートランジスタを交互にオン／オフし、直
流電圧をスイッチングしてトランスに供給している。こ
の各スイッチング素子の制御としては、二次側回路の出
力に基づいて、周波数制御手段によるスイッチング周波
数制御と併せて、パルス幅制御を行なうと、スイッチン
グ周波数の制御幅を大幅に狭小化できるとしているが、
現実にパルス幅制御を行うことのできる回路となってい
ない。
る二つのパワートランジスタを交互にオン／オフし、直
流電圧をスイッチングしてトランスに供給している。こ
の各スイッチング素子の制御としては、二次側回路の出
力に基づいて、周波数制御手段によるスイッチング周波
数制御と併せて、パルス幅制御を行なうと、スイッチン
グ周波数の制御幅を大幅に狭小化できるとしているが、
現実にパルス幅制御を行うことのできる回路となってい
ない。
【０００４】引用例２は、引用例１と同様に、二つのス
イッチング素子を有しており、各スイッチング素子を交
互にオン／オフする。更に引用例２は、変流器を介し
て、共振回路の余剰エネルギーを入力電源に帰還するよ
うにすることで、スイッチング素子の電流をソフトにゼ
ロにできるものである。
イッチング素子を有しており、各スイッチング素子を交
互にオン／オフする。更に引用例２は、変流器を介し
て、共振回路の余剰エネルギーを入力電源に帰還するよ
うにすることで、スイッチング素子の電流をソフトにゼ
ロにできるものである。
【０００５】引用例３は、図２５に示されるような構成
をしており、引用例１と同様に、二つのスイッチング素
子を有し、各スイッチング素子を交互にオン／オフす
る。この引用例３に挙げられる共振型ＤＣ−ＤＣコンバ
ータは、ソフトスイッチングを行なえる低ノイズ型のも
のである。
をしており、引用例１と同様に、二つのスイッチング素
子を有し、各スイッチング素子を交互にオン／オフす
る。この引用例３に挙げられる共振型ＤＣ−ＤＣコンバ
ータは、ソフトスイッチングを行なえる低ノイズ型のも
のである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記引
用例１、引用例２及び引用例３のいずれもスイッチング
回路がハーフブリッジ型のものであるため、スイッチン
グ素子を制御するために、周波数制御が用いられてい
る。したがって、共振型ＤＣ−ＤＣコンバータは、周波
数可変範囲での最低周波数で設計しなければならないた
め、トランスや、チョークコイルなどが小さくならず、
共振型ＤＣ−ＤＣコンバータの小型化の妨げになってい
た。また、ノイズ周波数も変わるためノイズ対策が困難
であるという問題があった。
用例１、引用例２及び引用例３のいずれもスイッチング
回路がハーフブリッジ型のものであるため、スイッチン
グ素子を制御するために、周波数制御が用いられてい
る。したがって、共振型ＤＣ−ＤＣコンバータは、周波
数可変範囲での最低周波数で設計しなければならないた
め、トランスや、チョークコイルなどが小さくならず、
共振型ＤＣ−ＤＣコンバータの小型化の妨げになってい
た。また、ノイズ周波数も変わるためノイズ対策が困難
であるという問題があった。
【０００７】いずれにしても、従来のものでは、スイッ
チング素子の制御に時比率変調（ＰＷＭ）を用いること
は現実的に不可能であった。
チング素子の制御に時比率変調（ＰＷＭ）を用いること
は現実的に不可能であった。
【０００８】今、引用例３の共振型ＤＣ−ＤＣコンバー
タを例にとり、図２５乃至図２７を参照して、説明す
る。
タを例にとり、図２５乃至図２７を参照して、説明す
る。
【０００９】図２５は、引用例３に示す共振型ＤＣ−Ｄ
Ｃコンバータの回路を示しており、その各部の電圧及び
電流の波形が図２６に示されている。主スイッチング素
子Ｑ1 の電圧波形Ｖｄｓ１´は、振幅Ｖｉｎの矩形波で
示されている。
Ｃコンバータの回路を示しており、その各部の電圧及び
電流の波形が図２６に示されている。主スイッチング素
子Ｑ1 の電圧波形Ｖｄｓ１´は、振幅Ｖｉｎの矩形波で
示されている。
【００１０】このＶｄｓ１´を時比率（Ｄ＝Ｔｏｎ／
Ｔ）を用いてフーリエ級数展開すると、下記数１で表さ
れる。
Ｔ）を用いてフーリエ級数展開すると、下記数１で表さ
れる。
【００１１】
【数１】 ここで、直列共振回路へは、基本波成分、つまり（１）
式の交流分の第１項のみが通過できるため、この交流分
の第１項だけに注目すると、その振幅｜Ｖｄｓ１´ac｜
は、下記数２のように表される。
式の交流分の第１項のみが通過できるため、この交流分
の第１項だけに注目すると、その振幅｜Ｖｄｓ１´ac｜
は、下記数２のように表される。
【００１２】
【数２】 （２）式によると、｜Ｖｄｓ１´ac｜はＤに対して正弦
波的に変わるので、Ｄが０．２−０．５の範囲では、Ｄ
の変化に対し、｜Ｖｄｓ１´ac｜は変化は非線形的であ
り、特にＤが０．３−０．５の近傍では、Ｄが変化して
も｜Ｖｄｓ１´ac｜は、あまり変化しない。尚、この様
子は図３に示してある。
波的に変わるので、Ｄが０．２−０．５の範囲では、Ｄ
の変化に対し、｜Ｖｄｓ１´ac｜は変化は非線形的であ
り、特にＤが０．３−０．５の近傍では、Ｄが変化して
も｜Ｖｄｓ１´ac｜は、あまり変化しない。尚、この様
子は図３に示してある。
【００１３】また、Ｄが０．２以下では、パルスのオン
幅が狭すぎてスイッチングロスが増加し、効率低下の問
題があるので、現実的な時比率Ｄの可変範囲は、Ｄが
０．２−０．５の間である。
幅が狭すぎてスイッチングロスが増加し、効率低下の問
題があるので、現実的な時比率Ｄの可変範囲は、Ｄが
０．２−０．５の間である。
【００１４】したがって、時比率Ｄによる制御（ＰＷ
Ｍ）は現実的に困難となる。
Ｍ）は現実的に困難となる。
【００１５】ここで、入力変動及び負荷変動に対するス
イッチング周波数の変化を示した図２７において、例え
ば、出力５Ｖ／１０Ａ（ｂ）に注目すると、約１．６倍
の入力変動（Ｖｉｎ＝８０Ｖ〜１３０Ｖ）に対して、ｆ
s は、１．５倍（６０ｋＨｚ〜９０ｋＨｚ）も変動す
る。
イッチング周波数の変化を示した図２７において、例え
ば、出力５Ｖ／１０Ａ（ｂ）に注目すると、約１．６倍
の入力変動（Ｖｉｎ＝８０Ｖ〜１３０Ｖ）に対して、ｆ
s は、１．５倍（６０ｋＨｚ〜９０ｋＨｚ）も変動す
る。
【００１６】本発明は、上記の問題に鑑み、主スイッチ
ング素子の制御に周波数一定でＰＷＭを用いることが可
能であり、更に、周波数制御と組み合わせてＰＷＭを用
いることも可能である共振型ＤＣ−ＤＣコンバータを提
供することにある。
ング素子の制御に周波数一定でＰＷＭを用いることが可
能であり、更に、周波数制御と組み合わせてＰＷＭを用
いることも可能である共振型ＤＣ−ＤＣコンバータを提
供することにある。
【００１７】
【課題を解決するための手段】本発明によれば、直流入
力電圧源からの直流入力電圧を、スイッチングパルスの
制御の下に主スイッチング手段でスイッチングして、高
周波トランスの一次側に供給し、その二次側出力を整流
回路で整流し、整流回路の出力を平滑回路で平滑し、所
定の直流電圧を出力する回路で、前記高周波トランスの
一次側及び二次側の一方に共振回路を備えた共振型ＤＣ
−ＤＣコンバータにおいて、前記主スイッチング手段に
キャパシタと補助スイッチング手段の直列接続からなる
クランプ回路を付加したことを特徴とする共振型ＤＣ−
ＤＣコンバータが得られる。
力電圧源からの直流入力電圧を、スイッチングパルスの
制御の下に主スイッチング手段でスイッチングして、高
周波トランスの一次側に供給し、その二次側出力を整流
回路で整流し、整流回路の出力を平滑回路で平滑し、所
定の直流電圧を出力する回路で、前記高周波トランスの
一次側及び二次側の一方に共振回路を備えた共振型ＤＣ
−ＤＣコンバータにおいて、前記主スイッチング手段に
キャパシタと補助スイッチング手段の直列接続からなる
クランプ回路を付加したことを特徴とする共振型ＤＣ−
ＤＣコンバータが得られる。
【００１８】また、本発明によれば、前記共振型ＤＣ−
ＤＣコンバータにおいて、前記共振回路は、トランスの
二次側に直列共振回路として接続されており、該直列共
振回路の出力が前記整流回路へ供給されており、前記平
滑回路は、コンデンサ入力型平滑回路であることを特徴
とする共振型ＤＣ−ＤＣコンバータが得られる。
ＤＣコンバータにおいて、前記共振回路は、トランスの
二次側に直列共振回路として接続されており、該直列共
振回路の出力が前記整流回路へ供給されており、前記平
滑回路は、コンデンサ入力型平滑回路であることを特徴
とする共振型ＤＣ−ＤＣコンバータが得られる。
【００１９】また、本発明によれば、前記共振型ＤＣ−
ＤＣコンバータにおいて、前記共振回路はトランスの二
次側に並列共振回路として接続されており、該並列共振
回路の出力が前記整流回路へ供給されており、前記平滑
回路は、チョーク入力型平滑回路であることを特徴とす
る共振型ＤＣ−ＤＣコンバータが得られる。
ＤＣコンバータにおいて、前記共振回路はトランスの二
次側に並列共振回路として接続されており、該並列共振
回路の出力が前記整流回路へ供給されており、前記平滑
回路は、チョーク入力型平滑回路であることを特徴とす
る共振型ＤＣ−ＤＣコンバータが得られる。
【００２０】また、本発明によれば、前記共振型ＤＣ−
ＤＣコンバータにおいて、前記クランプ回路は、更に、
インダクタを有し、該インダクタと前記トランスの一次
側との間に前記共振回路が直列共振回路として接続され
ており、前記平滑回路は、コンデンサ入力型平滑回路で
あることを特徴とする共振型ＤＣ−ＤＣコンバータが得
られる。
ＤＣコンバータにおいて、前記クランプ回路は、更に、
インダクタを有し、該インダクタと前記トランスの一次
側との間に前記共振回路が直列共振回路として接続され
ており、前記平滑回路は、コンデンサ入力型平滑回路で
あることを特徴とする共振型ＤＣ−ＤＣコンバータが得
られる。
【００２１】また、本発明によれば、前記共振型ＤＣ−
ＤＣコンバータにおいて、前記クランプ回路は、更に、
インダクタを有し、該インダクタと前記トランスの一次
側との間に前記共振回路が並列共振回路として接続され
ており、前記平滑回路は、チョーク入力型平滑回路であ
ることを特徴とする共振型ＤＣ−ＤＣコンバータが得ら
れる。
ＤＣコンバータにおいて、前記クランプ回路は、更に、
インダクタを有し、該インダクタと前記トランスの一次
側との間に前記共振回路が並列共振回路として接続され
ており、前記平滑回路は、チョーク入力型平滑回路であ
ることを特徴とする共振型ＤＣ−ＤＣコンバータが得ら
れる。
【００２２】また、本発明によれば、前記のいずれかの
共振型ＤＣ−ＤＣコンバータにおいて、更に、前記スイ
ッチングパルスを生成するスイッチングパルス生成回路
を有し、該スイッチングパルス生成回路は、前記平滑回
路の出力電圧を入力とし、基準電圧からの誤差に応じた
誤差信号を出力する誤差増幅器と、前記誤差信号に応じ
て時比率を変調した時比率変調信号を出力する時比率変
調（ＰＷＭ）手段と、該時比率変調信号に応じたパルス
幅を有する周波数一定のスイッチングパルスを前記主ス
イッチング及び補助スイッチングに出力する駆動回路と
を有することを特徴とする共振型ＤＣ−ＤＣコンバータ
が得られる。
共振型ＤＣ−ＤＣコンバータにおいて、更に、前記スイ
ッチングパルスを生成するスイッチングパルス生成回路
を有し、該スイッチングパルス生成回路は、前記平滑回
路の出力電圧を入力とし、基準電圧からの誤差に応じた
誤差信号を出力する誤差増幅器と、前記誤差信号に応じ
て時比率を変調した時比率変調信号を出力する時比率変
調（ＰＷＭ）手段と、該時比率変調信号に応じたパルス
幅を有する周波数一定のスイッチングパルスを前記主ス
イッチング及び補助スイッチングに出力する駆動回路と
を有することを特徴とする共振型ＤＣ−ＤＣコンバータ
が得られる。
【００２３】更に、本発明によれば、前記のいずれかの
共振型ＤＣ−ＤＣコンバータにおいて、更に、前記スイ
ッチングパルスを生成するスイッチングパルス生成回路
を有し、該スイッチングパルス生成回路は、前記平滑回
路の出力電圧を入力とし、基準電圧からの誤差に応じた
誤差信号を出力する誤差増幅器と、前記誤差信号に応じ
て周波数を可変した可変周波数信号を出力するＶ／ｆ変
換手段と、前記直流入力電圧に応じて変調された時比率
を有する時比率変調信号を出力する時比率変調（ＰＷ
Ｍ）手段と、前記可変周波数信号に応じた周波数と前記
時比率変調信号に応じたパルス幅とを有するスイッチン
グパルスを前記主スイッチング及び補助スイッチングに
出力する駆動回路を具備することを特徴とする共振型Ｄ
Ｃ−ＤＣコンバータが得られる。
共振型ＤＣ−ＤＣコンバータにおいて、更に、前記スイ
ッチングパルスを生成するスイッチングパルス生成回路
を有し、該スイッチングパルス生成回路は、前記平滑回
路の出力電圧を入力とし、基準電圧からの誤差に応じた
誤差信号を出力する誤差増幅器と、前記誤差信号に応じ
て周波数を可変した可変周波数信号を出力するＶ／ｆ変
換手段と、前記直流入力電圧に応じて変調された時比率
を有する時比率変調信号を出力する時比率変調（ＰＷ
Ｍ）手段と、前記可変周波数信号に応じた周波数と前記
時比率変調信号に応じたパルス幅とを有するスイッチン
グパルスを前記主スイッチング及び補助スイッチングに
出力する駆動回路を具備することを特徴とする共振型Ｄ
Ｃ−ＤＣコンバータが得られる。
【００２４】
【発明の実施の形態】以下に、図面を用いて、本発明の
実施の形態について説明する。
実施の形態について説明する。
【００２５】本発明において、共振型ＤＣ−ＤＣコンバ
ータは、基本的に直流入力電圧源、クランプ回路、主ス
イッチング素子、共振回路、トランス、整流回路、平滑
回路、及びスイッチングパルス生成回路にて構成されて
いる。 （第１の実施の形態）図１を参照して、本発明の第１の
実施の形態における共振型ＤＣ−ＤＣコンバータについ
て説明する。
ータは、基本的に直流入力電圧源、クランプ回路、主ス
イッチング素子、共振回路、トランス、整流回路、平滑
回路、及びスイッチングパルス生成回路にて構成されて
いる。 （第１の実施の形態）図１を参照して、本発明の第１の
実施の形態における共振型ＤＣ−ＤＣコンバータについ
て説明する。
【００２６】本発明の第１の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ無し）５と、直列共振回路
用の第１のインダクタ６及び第２のキャパシタ７の直列
接続からなりトランス５の二次側に接続された直列共振
回路と、直列共振回路の出力を整流するための第１、第
２、第３及び第４の整流器（ダイオード）８、９、１
０、１１からなるブリッジ型全波整流回路と、ブリッジ
型全波整流回路で整流された出力を平滑するためのキャ
パシタ１２と負荷抵抗１３とからなるコンデンサ入力型
平滑回路と、スイッチングパルス生成回路２７とから構
成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ無し）５と、直列共振回路
用の第１のインダクタ６及び第２のキャパシタ７の直列
接続からなりトランス５の二次側に接続された直列共振
回路と、直列共振回路の出力を整流するための第１、第
２、第３及び第４の整流器（ダイオード）８、９、１
０、１１からなるブリッジ型全波整流回路と、ブリッジ
型全波整流回路で整流された出力を平滑するためのキャ
パシタ１２と負荷抵抗１３とからなるコンデンサ入力型
平滑回路と、スイッチングパルス生成回路２７とから構
成されている。
【００２７】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００２８】この第１の実施の形態の共振型ＤＣ−ＤＣ
コンバータを例にとり、その動作を以下に説明する。
コンバータを例にとり、その動作を以下に説明する。
【００２９】この第１の実施の形態の共振型ＤＣ−ＤＣ
コンバータでは、スイッチングパルス生成回路２７から
のスイッチングパルスによって、主スイッチング素子４
及び補助スイッチング素子３がデッドタイムを有しなが
ら交互にオンし、各スイッチング素子のデッドタイム期
間中にボディダイオードを通してトランス５の一次側の
励起電流でスイッチング素子の出力容量を充放電するソ
フトスイッチング動作が行われる。この時、トランスの
一次側のインダクタの電圧時間積バランスより下記数３
が導かれる。
コンバータでは、スイッチングパルス生成回路２７から
のスイッチングパルスによって、主スイッチング素子４
及び補助スイッチング素子３がデッドタイムを有しなが
ら交互にオンし、各スイッチング素子のデッドタイム期
間中にボディダイオードを通してトランス５の一次側の
励起電流でスイッチング素子の出力容量を充放電するソ
フトスイッチング動作が行われる。この時、トランスの
一次側のインダクタの電圧時間積バランスより下記数３
が導かれる。
【００３０】
【数３】 したがって、（３）式より、クランプ回路の第１のキャ
パシタ２の両端電圧は下記数４の様に表される。
パシタ２の両端電圧は下記数４の様に表される。
【００３１】
【数４】 これにより、主スイッチング素子４の両端電圧Ｖｄｓ１
は、下記数５で表される。
は、下記数５で表される。
【００３２】
【数５】 （５）式から、主スイッチング素子４の両端の電圧の波
形は、図２に示す様な振幅がＶｉｎ／（１−Ｄ）である
矩形波となることが分かる。
形は、図２に示す様な振幅がＶｉｎ／（１−Ｄ）である
矩形波となることが分かる。
【００３３】ここで、図２は、本発明の第１の実施の形
態の共振型ＤＣ−ＤＣコンバータの各部の動作波形を示
す。
態の共振型ＤＣ−ＤＣコンバータの各部の動作波形を示
す。
【００３４】従って、主スイッチング素子４の両端電圧
波形Ｖｄｓ１は、時比率Ｄを用いてフーリエ級数展開す
ると下記数６で表される。
波形Ｖｄｓ１は、時比率Ｄを用いてフーリエ級数展開す
ると下記数６で表される。
【００３５】
【数６】 ここで、直列共振回路へは、基本波成分、つまり（６）
式の交流分の第１項のみが通過できるため、この交流分
の第１項だけに注目すると、その振幅｜Ｖｄｓ１ac｜
は、下記数７のように表される。
式の交流分の第１項のみが通過できるため、この交流分
の第１項だけに注目すると、その振幅｜Ｖｄｓ１ac｜
は、下記数７のように表される。
【００３６】
【数７】 （７）式によると、｜Ｖｄｓ１ac｜は、前述した現実的
な時比率Ｄの可変範囲であるＤが０．２−０．８の間に
おいて、Ｄに対してほぼリニアに変わることが分かる。
な時比率Ｄの可変範囲であるＤが０．２−０．８の間に
おいて、Ｄに対してほぼリニアに変わることが分かる。
【００３７】これを、前述した（２）式からわかる従来
の主スイッチング素子の両端電圧の波形と比較して示し
たものが図３である。
の主スイッチング素子の両端電圧の波形と比較して示し
たものが図３である。
【００３８】これらのことより、本発明の共振型ＤＣ−
ＤＣコンバータは周波数一定で、ＰＷＭ制御が可能であ
ることが分かる。
ＤＣコンバータは周波数一定で、ＰＷＭ制御が可能であ
ることが分かる。
【００３９】また、主スイッチング素子４の両端電圧波
Ｖｄｓ１は、トランス５によって、所定の電圧に変換さ
れ、直列共振回路を通り、全波整流回路及び平滑回路を
通して出力される。ここで、直列共振回路を流れる電流
Ｉｒは、基本波（正弦波）となる。
Ｖｄｓ１は、トランス５によって、所定の電圧に変換さ
れ、直列共振回路を通り、全波整流回路及び平滑回路を
通して出力される。ここで、直列共振回路を流れる電流
Ｉｒは、基本波（正弦波）となる。
【００４０】尚、以上に説明してきた動作は、後述する
第２乃至第１２の実施の形態において基本的に同じであ
る。
第２乃至第１２の実施の形態において基本的に同じであ
る。
【００４１】次に本発明の実施の形態の共振型ＤＣ−Ｄ
Ｃコンバータについての制御手段であるスイッチングパ
ルス生成回路２７に関して説明する。
Ｃコンバータについての制御手段であるスイッチングパ
ルス生成回路２７に関して説明する。
【００４２】スイッチングパルス生成回路２７は、本発
明の実施の形態の共振型ＤＣ−ＤＣコンバータについて
二通りある。
明の実施の形態の共振型ＤＣ−ＤＣコンバータについて
二通りある。
【００４３】一方は、図４に示す様に、ＰＷＭのみにて
制御するタイプのスイッチングパルス生成回路２７であ
る。このスイッチングパルス生成回路２７は、平滑回路
の出力電圧を入力として基準電圧からの誤差に応じた誤
差信号を出力する誤差増幅器２３と、誤差信号に応じて
時比率を変調した時比率変調信号を出力する時比率変調
（ＰＷＭ）手段２４と、時比率変調信号に応じたパルス
幅を有する周波数一定のスイッチングパルスを主スイッ
チング及び補助スイッチングに出力する駆動回路２５と
から構成されている。これは、入力変動、負荷変動共に
あまり大きくない場合に用いられる。
制御するタイプのスイッチングパルス生成回路２７であ
る。このスイッチングパルス生成回路２７は、平滑回路
の出力電圧を入力として基準電圧からの誤差に応じた誤
差信号を出力する誤差増幅器２３と、誤差信号に応じて
時比率を変調した時比率変調信号を出力する時比率変調
（ＰＷＭ）手段２４と、時比率変調信号に応じたパルス
幅を有する周波数一定のスイッチングパルスを主スイッ
チング及び補助スイッチングに出力する駆動回路２５と
から構成されている。これは、入力変動、負荷変動共に
あまり大きくない場合に用いられる。
【００４４】他方は、図５に示す様に、周波数制御と、
ＰＷＭとを組み合わせて制御するタイプのスイッチング
パルス生成回路２７である。このスイッチングパルス生
成回路２７は、平滑回路の出力電圧を入力として基準電
圧からの誤差に応じた誤差信号を出力する誤差増幅器２
３と、誤差信号に応じて周波数を可変した可変周波数信
号を出力するＶ／ｆ変換手段２６と、直流入力電圧に応
じて変調された時比率を有する時比率変調信号を出力す
る時比率変調（ＰＷＭ）手段２４と、可変周波数信号に
応じた周波数と、時比率変調信号に応じたパルス幅とを
有するスイッチングパルスを主スイッチング及び補助ス
イッチングに出力する駆動回路２５とから構成されてい
る。これは、入力変動や負荷変動が大きい場合に用いら
れるもので、負荷変動は周波数制御で対応し、入力変動
はＰＷＭにて対応するものである。
ＰＷＭとを組み合わせて制御するタイプのスイッチング
パルス生成回路２７である。このスイッチングパルス生
成回路２７は、平滑回路の出力電圧を入力として基準電
圧からの誤差に応じた誤差信号を出力する誤差増幅器２
３と、誤差信号に応じて周波数を可変した可変周波数信
号を出力するＶ／ｆ変換手段２６と、直流入力電圧に応
じて変調された時比率を有する時比率変調信号を出力す
る時比率変調（ＰＷＭ）手段２４と、可変周波数信号に
応じた周波数と、時比率変調信号に応じたパルス幅とを
有するスイッチングパルスを主スイッチング及び補助ス
イッチングに出力する駆動回路２５とから構成されてい
る。これは、入力変動や負荷変動が大きい場合に用いら
れるもので、負荷変動は周波数制御で対応し、入力変動
はＰＷＭにて対応するものである。
【００４５】これらの二通りのスイッチングパルス生成
回路２７は、後述する第２乃至第１２の実施の形態にお
いても同じである。 （第２の実施の形態）次に図６を参照して、本発明の第
２の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
回路２７は、後述する第２乃至第１２の実施の形態にお
いても同じである。 （第２の実施の形態）次に図６を参照して、本発明の第
２の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
【００４６】本発明の第２の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりトランス１４の二次側のセンタタップに
接続された直列共振回路と、第１及び第２の整流器（ダ
イオード）１５、１６からなり直列共振回路の出力を整
流する全波整流回路と、キャパシタ１２と負荷抵抗１３
とからなり全波整流回路で整流された出力を平滑するコ
ンデンサ入力型平滑回路と、スイッチングパルス生成回
路２７とから構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりトランス１４の二次側のセンタタップに
接続された直列共振回路と、第１及び第２の整流器（ダ
イオード）１５、１６からなり直列共振回路の出力を整
流する全波整流回路と、キャパシタ１２と負荷抵抗１３
とからなり全波整流回路で整流された出力を平滑するコ
ンデンサ入力型平滑回路と、スイッチングパルス生成回
路２７とから構成されている。
【００４７】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００４８】図６の回路は、トランスの二次側にセンタ
タップを有するトランス１４を用いたため、図１の回路
とは、二次側の回路構成が異なる。即ち、直列共振回路
の接続と整流回路の構成が異なるが、動作については、
大略同じである。
タップを有するトランス１４を用いたため、図１の回路
とは、二次側の回路構成が異なる。即ち、直列共振回路
の接続と整流回路の構成が異なるが、動作については、
大略同じである。
【００４９】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第３の実施の形態）次に図７を参照して、本発明の第
３の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第３の実施の形態）次に図７を参照して、本発明の第
３の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
【００５０】本発明の第３の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりトランス１４の二次側のセンタタップに
接続された直列共振回路と、内蔵ボディダイオードを有
する第１及び第２のｎＭＯＳＦＥＴ１７、１８からなり
直列共振回路の出力を整流する同期整流回路と、キャパ
シタ１２と負荷抵抗１３とからなり同期整流回路で整流
された出力を平滑するコンデンサ入力型平滑回路と、ス
イッチングパルス生成回路２７とから構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりトランス１４の二次側のセンタタップに
接続された直列共振回路と、内蔵ボディダイオードを有
する第１及び第２のｎＭＯＳＦＥＴ１７、１８からなり
直列共振回路の出力を整流する同期整流回路と、キャパ
シタ１２と負荷抵抗１３とからなり同期整流回路で整流
された出力を平滑するコンデンサ入力型平滑回路と、ス
イッチングパルス生成回路２７とから構成されている。
【００５１】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００５２】図７の回路は、トランスの二次側にセンタ
タップを有するトランス１４と整流回路として内蔵ボデ
ィダイオードを有する第１及び第２のｎＭＯＳＦＥＴ１
７、１８からなる同期整流回路を用いたため、図１の回
路とは、二次側の回路構成が異なる。即ち、直列共振回
路の接続と整流回路の構成が異なるが、動作については
大略同じである。
タップを有するトランス１４と整流回路として内蔵ボデ
ィダイオードを有する第１及び第２のｎＭＯＳＦＥＴ１
７、１８からなる同期整流回路を用いたため、図１の回
路とは、二次側の回路構成が異なる。即ち、直列共振回
路の接続と整流回路の構成が異なるが、動作については
大略同じである。
【００５３】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第４の実施の形態）次に図８を参照して、本発明の第
４の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第４の実施の形態）次に図８を参照して、本発明の第
４の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
【００５４】本発明の第４の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ無し）５と、並列共振回路
用の第１のインダクタ１９及び第２のキャパシタ２０か
らなりトランス５の二次側に接続された並列共振回路
と、第１、第２、第３、及び第４の整流器（ダイオー
ド）８、９、１０、１１からなり並列共振回路の出力を
整流するブリッジ型全波整流回路と、チョークコイル２
１とキャパシタ１２と負荷抵抗１３とからなりブリッジ
型全波整流回路で整流された出力を平滑するチョーク入
力型平滑回路と、スイッチングパルス生成回路２７とか
ら構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ無し）５と、並列共振回路
用の第１のインダクタ１９及び第２のキャパシタ２０か
らなりトランス５の二次側に接続された並列共振回路
と、第１、第２、第３、及び第４の整流器（ダイオー
ド）８、９、１０、１１からなり並列共振回路の出力を
整流するブリッジ型全波整流回路と、チョークコイル２
１とキャパシタ１２と負荷抵抗１３とからなりブリッジ
型全波整流回路で整流された出力を平滑するチョーク入
力型平滑回路と、スイッチングパルス生成回路２７とか
ら構成されている。
【００５５】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００５６】図８の回路は、第１のインダクタ１９及び
第２のキャパシタ２０からなりトランス５の二次側に接
続された並列共振回路と、チョークコイル２１とキャパ
シタ１２と負荷抵抗１３とからなるチョーク入力型平滑
回路とを用いたため、図１の回路とは、二次側の回路構
成が異なる。即ち、共振回路の接続及び構成と平滑回路
の構成が異なるが、動作については大略同じである。
第２のキャパシタ２０からなりトランス５の二次側に接
続された並列共振回路と、チョークコイル２１とキャパ
シタ１２と負荷抵抗１３とからなるチョーク入力型平滑
回路とを用いたため、図１の回路とは、二次側の回路構
成が異なる。即ち、共振回路の接続及び構成と平滑回路
の構成が異なるが、動作については大略同じである。
【００５７】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第５の実施の形態）次に図９を参照して、本発明の第
５の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第５の実施の形態）次に図９を参照して、本発明の第
５の実施の形態における共振型ＤＣ−ＤＣコンバータに
ついて説明する。
【００５８】本発明の第５の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、並列共振回
路用の第１のインダクタ１９及び第２のキャパシタ２０
の並列接続からなりトランス１４の二次側のセンタタッ
プに接続された並列共振回路と、第１及び第２の整流器
（ダイオード）１５、１６からなり並列共振回路の出力
を整流する全波整流回路と、チョークコイル２１とキャ
パシタ１２と負荷抵抗１３とからなり全波整流回路で整
流された出力を平滑するチョーク入力型平滑回路と、ス
イッチングパルス生成回路２７とから構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、並列共振回
路用の第１のインダクタ１９及び第２のキャパシタ２０
の並列接続からなりトランス１４の二次側のセンタタッ
プに接続された並列共振回路と、第１及び第２の整流器
（ダイオード）１５、１６からなり並列共振回路の出力
を整流する全波整流回路と、チョークコイル２１とキャ
パシタ１２と負荷抵抗１３とからなり全波整流回路で整
流された出力を平滑するチョーク入力型平滑回路と、ス
イッチングパルス生成回路２７とから構成されている。
【００５９】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００６０】図９の回路は、トランスの二次側にセンタ
タップを有するトランス１４と、第１のインダクタ１９
及び第２のキャパシタ２０の並列接続からなりトランス
１４の二次側のセンタタップに接続された並列共振回路
と、チョークコイル２１とキャパシタ１２と負荷抵抗１
３とからなるチョーク入力型平滑回路とを用いたため、
図１の回路とは、二次側の回路構成が異なる。即ち、共
振回路の接続及び構成と整流回路及び平滑回路の構成が
異なるが、動作については、大略同じである。
タップを有するトランス１４と、第１のインダクタ１９
及び第２のキャパシタ２０の並列接続からなりトランス
１４の二次側のセンタタップに接続された並列共振回路
と、チョークコイル２１とキャパシタ１２と負荷抵抗１
３とからなるチョーク入力型平滑回路とを用いたため、
図１の回路とは、二次側の回路構成が異なる。即ち、共
振回路の接続及び構成と整流回路及び平滑回路の構成が
異なるが、動作については、大略同じである。
【００６１】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第６の実施の形態）次に図１０を参照して、本発明の
第６の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第６の実施の形態）次に図１０を参照して、本発明の
第６の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
【００６２】本発明の第６の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、並列共振回
路用の第１のインダクタ１９及び第２のキャパシタ２０
の並列接続からなりトランス１４の二次側のセンタタッ
プに接続された並列共振回路と、内蔵ボディダイオード
を有する第１及び第２のｎＭＯＳＦＥＴ１７、１８から
なり並列共振回路の出力を整流する同期整流回路と、チ
ョークコイル２１とキャパシタ１２と負荷抵抗１３とか
らなり同期整流回路で整流された出力を平滑するチョー
ク入力型平滑回路と、スイッチングパルス生成回路２７
とから構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなり直流入力電圧源１と接続されたクランプ回路と、
クランプ回路及び直流入力電圧源に接続された主スイッ
チング素子４と、一次側をクランプ回路に並列に接続さ
れたトランス（センタタップ有り）１４と、並列共振回
路用の第１のインダクタ１９及び第２のキャパシタ２０
の並列接続からなりトランス１４の二次側のセンタタッ
プに接続された並列共振回路と、内蔵ボディダイオード
を有する第１及び第２のｎＭＯＳＦＥＴ１７、１８から
なり並列共振回路の出力を整流する同期整流回路と、チ
ョークコイル２１とキャパシタ１２と負荷抵抗１３とか
らなり同期整流回路で整流された出力を平滑するチョー
ク入力型平滑回路と、スイッチングパルス生成回路２７
とから構成されている。
【００６３】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００６４】図１０の回路は、トランスの二次側にセン
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の並列接続からなりトラン
ス１４の二次側のセンタタップに接続された並列共振回
路と、内蔵ボディダイオードを有する第１及び第２のｎ
ＭＯＳＦＥＴ１７、１８からなる同期整流回路と、チョ
ークコイル２１とキャパシタ１２と負荷抵抗１３とから
なるチョーク入力型平滑回路とを用いたため、図１の回
路とは、二次側の回路構成が異なる。即ち、共振回路の
接続及び構成と整流回路及び平滑回路の構成が異なる
が、動作については、大略同じである。
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の並列接続からなりトラン
ス１４の二次側のセンタタップに接続された並列共振回
路と、内蔵ボディダイオードを有する第１及び第２のｎ
ＭＯＳＦＥＴ１７、１８からなる同期整流回路と、チョ
ークコイル２１とキャパシタ１２と負荷抵抗１３とから
なるチョーク入力型平滑回路とを用いたため、図１の回
路とは、二次側の回路構成が異なる。即ち、共振回路の
接続及び構成と整流回路及び平滑回路の構成が異なる
が、動作については、大略同じである。
【００６５】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第７の実施の形態）次に図１１を参照して、本発明の
第７の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第７の実施の形態）次に図１１を参照して、本発明の
第７の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
【００６６】本発明の第７の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路と、クラ
ンプ回路及び直流入力電圧源に接続された主スイッチン
グ素子４と、直列共振回路用の第１のインダクタ６及び
第２のキャパシタ７の直列接続からなりクランプ回路に
接続された直列共振回路と、直列共振回路に接続された
トランス（センタタップ無し）５と、第１、第２、第
３、及び第４の整流器（ダイオード）８、９、１０、１
１からなりトランス５の二次側に接続されたトランスの
出力を整流するブリッジ型全波整流回路と、キャパシタ
１２と負荷抵抗１３とからなりブリッジ型全波整流回路
で整流された出力を平滑するコンデンサ入力型平滑回路
と、スイッチングパルス生成回路２７とから構成されて
いる。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路と、クラ
ンプ回路及び直流入力電圧源に接続された主スイッチン
グ素子４と、直列共振回路用の第１のインダクタ６及び
第２のキャパシタ７の直列接続からなりクランプ回路に
接続された直列共振回路と、直列共振回路に接続された
トランス（センタタップ無し）５と、第１、第２、第
３、及び第４の整流器（ダイオード）８、９、１０、１
１からなりトランス５の二次側に接続されたトランスの
出力を整流するブリッジ型全波整流回路と、キャパシタ
１２と負荷抵抗１３とからなりブリッジ型全波整流回路
で整流された出力を平滑するコンデンサ入力型平滑回路
と、スイッチングパルス生成回路２７とから構成されて
いる。
【００６７】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００６８】図１１の回路は、第１のインダクタ６及び
第２のキャパシタ７の直列接続からなる直列共振回路を
トランス５の一次側に接続し、第１のキャパシタ２及び
補助スイッチング素子３の直列接続からなるものと第３
のインダクタ２２との並列接続からなり直流入力電圧源
１と接続されたクランプ回路を用いたため、図１の回路
とは、一次側及び二次側の回路構成が異なる。即ち、直
列共振回路の接続とクランプ回路の構成が異なるが、動
作については、大略同じである。
第２のキャパシタ７の直列接続からなる直列共振回路を
トランス５の一次側に接続し、第１のキャパシタ２及び
補助スイッチング素子３の直列接続からなるものと第３
のインダクタ２２との並列接続からなり直流入力電圧源
１と接続されたクランプ回路を用いたため、図１の回路
とは、一次側及び二次側の回路構成が異なる。即ち、直
列共振回路の接続とクランプ回路の構成が異なるが、動
作については、大略同じである。
【００６９】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第８の実施の形態）次に図１２を参照して、本発明の
第８の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第８の実施の形態）次に図１２を参照して、本発明の
第８の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
【００７０】本発明の第８の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路と、クラ
ンプ回路及び直流入力電圧源に接続された主スイッチン
グ素子４と、直列共振回路用の第１のインダクタ６及び
第２のキャパシタ７の直列接続からなりクランプ回路に
接続された直列共振回路と、直列共振回路に接続された
トランス（センタタップ有り）１４と、第１及び第２の
整流器（ダイオード）１５、１６からなりトランス１４
の二次側に接続されたトランスの出力を整流する全波整
流回路と、キャパシタ１２と負荷抵抗１３とからなり全
波整流回路で整流された出力を平滑するコンデンサ入力
型平滑回路と、スイッチングパルス生成回路２７とから
構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路と、クラ
ンプ回路及び直流入力電圧源に接続された主スイッチン
グ素子４と、直列共振回路用の第１のインダクタ６及び
第２のキャパシタ７の直列接続からなりクランプ回路に
接続された直列共振回路と、直列共振回路に接続された
トランス（センタタップ有り）１４と、第１及び第２の
整流器（ダイオード）１５、１６からなりトランス１４
の二次側に接続されたトランスの出力を整流する全波整
流回路と、キャパシタ１２と負荷抵抗１３とからなり全
波整流回路で整流された出力を平滑するコンデンサ入力
型平滑回路と、スイッチングパルス生成回路２７とから
構成されている。
【００７１】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００７２】図１２の回路は、トランスの二次側にセン
タタップを有するトランス１４を用い、第１のインダク
タ６及び第２のキャパシタ７の直列接続からなる直列共
振回路をトランス１４の一次側に接続し、更に、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路を用いた
ため、図１の回路とは、一次側及び二次側の回路構成が
異なる。即ち、直列共振回路の接続とクランプ回路及び
整流回路の構成が異なるが、動作については、大略同じ
である。
タタップを有するトランス１４を用い、第１のインダク
タ６及び第２のキャパシタ７の直列接続からなる直列共
振回路をトランス１４の一次側に接続し、更に、第１の
キャパシタ２及び補助スイッチング素子３の直列接続か
らなるものと第３のインダクタ２２との並列接続からな
り直流入力電圧源１と接続されたクランプ回路を用いた
ため、図１の回路とは、一次側及び二次側の回路構成が
異なる。即ち、直列共振回路の接続とクランプ回路及び
整流回路の構成が異なるが、動作については、大略同じ
である。
【００７３】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第９の実施の形態）次に図１３を参照して、本発明の
第９の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第９の実施の形態）次に図１３を参照して、本発明の
第９の実施の形態における共振型ＤＣ−ＤＣコンバータ
について説明する。
【００７４】本発明の第９の実施の形態における共振型
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、直流入
力電圧源１と接続され、第１のキャパシタ２及び補助ス
イッチング素子３の直列接続からなるものと第３のイン
ダクタ２２との並列接続からなり直流入力電圧源１と接
続されたクランプ回路と、クランプ回路及び直流入力電
圧源に接続された主スイッチング素子４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりクランプ回路に接続された直列共振回路
と、直列共振回路に接続されたトランス（センタタップ
有り）１４と、内蔵ボディダイオードを有する第１及び
第２のｎＭＯＳＦＥＴ１７、１８からなりトランス１４
の二次側に接続されたトランスの出力を整流する同期整
流回路と、キャパシタ１２と負荷抵抗１３とからなり同
期整流回路で整流された出力を平滑するコンデンサ入力
型平滑回路と、スイッチングパルス生成回路２７とから
構成されている。
ＤＣ−ＤＣコンバータは、直流入力電圧源１と、直流入
力電圧源１と接続され、第１のキャパシタ２及び補助ス
イッチング素子３の直列接続からなるものと第３のイン
ダクタ２２との並列接続からなり直流入力電圧源１と接
続されたクランプ回路と、クランプ回路及び直流入力電
圧源に接続された主スイッチング素子４と、直列共振回
路用の第１のインダクタ６及び第２のキャパシタ７の直
列接続からなりクランプ回路に接続された直列共振回路
と、直列共振回路に接続されたトランス（センタタップ
有り）１４と、内蔵ボディダイオードを有する第１及び
第２のｎＭＯＳＦＥＴ１７、１８からなりトランス１４
の二次側に接続されたトランスの出力を整流する同期整
流回路と、キャパシタ１２と負荷抵抗１３とからなり同
期整流回路で整流された出力を平滑するコンデンサ入力
型平滑回路と、スイッチングパルス生成回路２７とから
構成されている。
【００７５】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００７６】図１３の回路は、トランスの二次側にセン
タタップを有するトランス１４を用い、第１のインダク
タ６及び第２のキャパシタ７の直列接続からなる直列共
振回路をトランス１４の一次側に接続し、更に内蔵ボデ
ィダイオードを有する第１及び第２のｎＭＯＳＦＥＴ１
７、１８からなる同期整流回路と、第１のキャパシタ２
及び補助スイッチング素子３の直列接続からなるものと
第３のインダクタ２２との並列接続からなり直流入力電
圧源１と接続されたクランプ回路を用いたため、図１の
回路とは、一次側及び二次側の回路構成が異なる。即
ち、直列共振回路の接続とクランプ回路及び整流回路の
構成が異なるが、動作については、大略同じである。
タタップを有するトランス１４を用い、第１のインダク
タ６及び第２のキャパシタ７の直列接続からなる直列共
振回路をトランス１４の一次側に接続し、更に内蔵ボデ
ィダイオードを有する第１及び第２のｎＭＯＳＦＥＴ１
７、１８からなる同期整流回路と、第１のキャパシタ２
及び補助スイッチング素子３の直列接続からなるものと
第３のインダクタ２２との並列接続からなり直流入力電
圧源１と接続されたクランプ回路を用いたため、図１の
回路とは、一次側及び二次側の回路構成が異なる。即
ち、直列共振回路の接続とクランプ回路及び整流回路の
構成が異なるが、動作については、大略同じである。
【００７７】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１０の実施の形態）次に図１４を参照して、本発明
の第１０の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１０の実施の形態）次に図１４を参照して、本発明
の第１０の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
【００７８】本発明の第１０の実施の形態における共振
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、クランプ回路に接続され、並列共振回路
用の第１のインダクタ１９及び第２のキャパシタ２０の
直列接続からなりクランプ回路に接続された並列共振回
路と、並列共振回路の第２のキャパシタ２０に一次側を
並列に接続されたトランス（センタタップ無し）５と、
第１、第２、第３、及び第４の整流器（ダイオード）
８、９、１０、１１からなりトランス５の二次側に接続
されたトランスの出力を整流するブリッジ型全波整流回
路と、チョークコイル２１とキャパシタ１２と負荷抵抗
１３とからなりブリッジ型全波整流回路で整流された出
力を平滑するチョーク入力型平滑回路と、スイッチング
パルス生成回路２７とから構成されている。
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、クランプ回路に接続され、並列共振回路
用の第１のインダクタ１９及び第２のキャパシタ２０の
直列接続からなりクランプ回路に接続された並列共振回
路と、並列共振回路の第２のキャパシタ２０に一次側を
並列に接続されたトランス（センタタップ無し）５と、
第１、第２、第３、及び第４の整流器（ダイオード）
８、９、１０、１１からなりトランス５の二次側に接続
されたトランスの出力を整流するブリッジ型全波整流回
路と、チョークコイル２１とキャパシタ１２と負荷抵抗
１３とからなりブリッジ型全波整流回路で整流された出
力を平滑するチョーク入力型平滑回路と、スイッチング
パルス生成回路２７とから構成されている。
【００７９】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００８０】図１４の回路は、第１のインダクタ１９及
び第２のキャパシタ２０の直列接続からなり第２のキャ
パシタ２０をトランスの一次側に接続された並列共振回
路と、第１のキャパシタ２及び補助スイッチング素子３
の直列接続からなるものと第３のインダクタ２２との並
列接続からなり直流入力電圧源１と接続されたクランプ
回路と、チョークコイル２１とキャパシタ１２と負荷抵
抗１３とからなるチョーク入力型平滑回路を用いたた
め、図１の回路とは、一次側及び二次側の回路構成が異
なる。即ち、共振回路の接続及び構成とクランプ回路及
び平滑回路の構成が異なるが、動作については、大略同
じである。
び第２のキャパシタ２０の直列接続からなり第２のキャ
パシタ２０をトランスの一次側に接続された並列共振回
路と、第１のキャパシタ２及び補助スイッチング素子３
の直列接続からなるものと第３のインダクタ２２との並
列接続からなり直流入力電圧源１と接続されたクランプ
回路と、チョークコイル２１とキャパシタ１２と負荷抵
抗１３とからなるチョーク入力型平滑回路を用いたた
め、図１の回路とは、一次側及び二次側の回路構成が異
なる。即ち、共振回路の接続及び構成とクランプ回路及
び平滑回路の構成が異なるが、動作については、大略同
じである。
【００８１】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１１の実施の形態）次に図１５を参照して、本発明
の第１１の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１１の実施の形態）次に図１５を参照して、本発明
の第１１の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
【００８２】本発明の第１１の実施の形態における共振
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、並列共振回路用の第１のインダクタ１９
及び第２のキャパシタ２０の直列接続からなりクランプ
回路に接続された並列共振回路と、並列共振回路の第２
のキャパシタ２０に一次側を並列に接続されたトランス
（センタタップ有り）１４と、第１及び第２の整流器
（ダイオード）１５、１６からなりトランス１４の二次
側に接続されたトランスの出力を整流する全波整流回路
と、チョークコイル２１とキャパシタ１２と負荷抵抗１
３とからなり全波整流回路で整流された出力を平滑する
チョーク入力型平滑回路と、スイッチングパルス生成回
路２７とから構成されている。
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、並列共振回路用の第１のインダクタ１９
及び第２のキャパシタ２０の直列接続からなりクランプ
回路に接続された並列共振回路と、並列共振回路の第２
のキャパシタ２０に一次側を並列に接続されたトランス
（センタタップ有り）１４と、第１及び第２の整流器
（ダイオード）１５、１６からなりトランス１４の二次
側に接続されたトランスの出力を整流する全波整流回路
と、チョークコイル２１とキャパシタ１２と負荷抵抗１
３とからなり全波整流回路で整流された出力を平滑する
チョーク入力型平滑回路と、スイッチングパルス生成回
路２７とから構成されている。
【００８３】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００８４】図１５の回路は、トランスの二次側にセン
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の直列接続からなり第２の
キャパシタ２０をトランス１４の一次側に接続された並
列共振回路と、第１のキャパシタ２及び補助スイッチン
グ素子３の直列接続からなるものと第３のインダクタ２
２との並列接続からなり直流入力電圧源１と接続された
クランプ回路と、チョークコイル２１とキャパシタ１２
と負荷抵抗１３とからなるチョーク入力型平滑回路を用
いたため、図１の回路とは、一次側及び二次側の回路構
成が異なる。即ち、共振回路の接続及び構成と、クラン
プ回路、整流回路、及び平滑回路の構成が異なるが、動
作については大略同じである。
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の直列接続からなり第２の
キャパシタ２０をトランス１４の一次側に接続された並
列共振回路と、第１のキャパシタ２及び補助スイッチン
グ素子３の直列接続からなるものと第３のインダクタ２
２との並列接続からなり直流入力電圧源１と接続された
クランプ回路と、チョークコイル２１とキャパシタ１２
と負荷抵抗１３とからなるチョーク入力型平滑回路を用
いたため、図１の回路とは、一次側及び二次側の回路構
成が異なる。即ち、共振回路の接続及び構成と、クラン
プ回路、整流回路、及び平滑回路の構成が異なるが、動
作については大略同じである。
【００８５】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１２の実施の形態）次に図１６を参照して、本発明
の第１２の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。 （第１２の実施の形態）次に図１６を参照して、本発明
の第１２の実施の形態における共振型ＤＣ−ＤＣコンバ
ータについて説明する。
【００８６】本発明の第１２の実施の形態における共振
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、並列共振回路用の第１のインダクタ１９
及び第２のキャパシタ２０の直列接続からなりクランプ
回路に接続された並列共振回路と、並列共振回路の第２
のキャパシタ２０に一次側を並列に接続されたトランス
（センタタップ有り）１４と、内蔵ボディダイオードを
有する第１及び第２のｎＭＯＳＦＥＴ１７、１８からな
りトランス１４の二次側に接続されたトランスの出力を
整流する同期整流回路と、チョークコイル２１とキャパ
シタ１２と負荷抵抗１３とからなり同期整流回路で整流
された出力を平滑するチョーク入力型平滑回路と、スイ
ッチングパルス生成回路２７とから構成されている。
型ＤＣ−ＤＣコンバータは、直流入力電圧源１と、第１
のキャパシタ２及び補助スイッチング素子３の直列接続
からなるものと第３のインダクタ２２との並列接続から
なり直流入力電圧源１と接続されたクランプ回路と、ク
ランプ回路及び直流入力電圧源に接続された主スイッチ
ング素子４と、並列共振回路用の第１のインダクタ１９
及び第２のキャパシタ２０の直列接続からなりクランプ
回路に接続された並列共振回路と、並列共振回路の第２
のキャパシタ２０に一次側を並列に接続されたトランス
（センタタップ有り）１４と、内蔵ボディダイオードを
有する第１及び第２のｎＭＯＳＦＥＴ１７、１８からな
りトランス１４の二次側に接続されたトランスの出力を
整流する同期整流回路と、チョークコイル２１とキャパ
シタ１２と負荷抵抗１３とからなり同期整流回路で整流
された出力を平滑するチョーク入力型平滑回路と、スイ
ッチングパルス生成回路２７とから構成されている。
【００８７】ここでは、主スイッチング素子４及び補助
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
スイッチング素子３は、内蔵ボディダイオードを有する
ｎＭＯＳＦＥＴを用いる。
【００８８】図１６の回路は、トランスの二次側にセン
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の直列接続からなり第２の
キャパシタ２０をトランス１４の一次側に接続された並
列共振回路と、内蔵ボディダイオードを有する第１及び
第２のｎＭＯＳＦＥＴ１７、１８からなる同期整流回路
と、第１のキャパシタ２及び補助スイッチング素子３の
直列接続からなるものと第３のインダクタ２２との並列
接続からなり直流入力電圧源１と接続されたクランプ回
路と、チョークコイル２１とキャパシタ１２と負荷抵抗
１３とからなるチョーク入力型平滑回路を用いたため、
図１の回路とは、一次側及び二次側の回路構成が異な
る。即ち、共振回路の接続及び構成と、クランプ回路、
整流回路、及び平滑回路の構成が異なるが、動作につい
ては大略同じである。
タタップを有するトランス１４と、第１のインダクタ１
９及び第２のキャパシタ２０の直列接続からなり第２の
キャパシタ２０をトランス１４の一次側に接続された並
列共振回路と、内蔵ボディダイオードを有する第１及び
第２のｎＭＯＳＦＥＴ１７、１８からなる同期整流回路
と、第１のキャパシタ２及び補助スイッチング素子３の
直列接続からなるものと第３のインダクタ２２との並列
接続からなり直流入力電圧源１と接続されたクランプ回
路と、チョークコイル２１とキャパシタ１２と負荷抵抗
１３とからなるチョーク入力型平滑回路を用いたため、
図１の回路とは、一次側及び二次側の回路構成が異な
る。即ち、共振回路の接続及び構成と、クランプ回路、
整流回路、及び平滑回路の構成が異なるが、動作につい
ては大略同じである。
【００８９】スイッチングパルス生成回路２７として
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。
は、図４及び図５の二通りをそれぞれに適した場合によ
り選択する。
【００９０】尚、以上説明してきた、第１乃至第１２の
実施の形態の共振型ＤＣ−ＤＣコンバータにおいて、ク
ランプ回路に含まれる補助スイッチング素子３は、内蔵
ボディダイオードを有するｎＭＯＳＦＥＴであったが、
これを内蔵ボディダイオードを有するｐＭＯＳＦＥＴに
置き換えたものを、図１に示す第１の実施の形態を例に
して、図１７に示す。同図を参照すると、第１のキャパ
シタ２と、補助スイッチング素子としての内蔵ボディダ
イオードを有するｐＭＯＳＦＥＴ２８とは、直列接続さ
れてクランプ回路を形成しており、このクランプ回路が
主スイッチング素子４に並列に接続されている。
実施の形態の共振型ＤＣ−ＤＣコンバータにおいて、ク
ランプ回路に含まれる補助スイッチング素子３は、内蔵
ボディダイオードを有するｎＭＯＳＦＥＴであったが、
これを内蔵ボディダイオードを有するｐＭＯＳＦＥＴに
置き換えたものを、図１に示す第１の実施の形態を例に
して、図１７に示す。同図を参照すると、第１のキャパ
シタ２と、補助スイッチング素子としての内蔵ボディダ
イオードを有するｐＭＯＳＦＥＴ２８とは、直列接続さ
れてクランプ回路を形成しており、このクランプ回路が
主スイッチング素子４に並列に接続されている。
【００９１】また、以上説明してきた実施の形態におい
て、トランスがその二次側にセンタタップを有していな
いもののそれぞれに関し、次の様な形態も挙げられる。
て、トランスがその二次側にセンタタップを有していな
いもののそれぞれに関し、次の様な形態も挙げられる。
【００９２】即ち、共振回路がトランスの二次側に接続
されている様な場合、トランスをインダクタに置き換え
ても可能である。この様な場合の例として、例えば本発
明の第１及び第４の実施の形態の共振型ＤＣ−ＤＣコン
バータにおいてトランスをインダクタに置き換えたもの
を図１８及び図１９に示す。ここでは、第１及び第４の
実施の形態を例にとったがクランプ回路に内蔵ボディダ
イオードを有するｐＭＯＳＦＥＴを用いたものに関して
も同様に置き換えが可能であることはいうまでもないこ
とである。
されている様な場合、トランスをインダクタに置き換え
ても可能である。この様な場合の例として、例えば本発
明の第１及び第４の実施の形態の共振型ＤＣ−ＤＣコン
バータにおいてトランスをインダクタに置き換えたもの
を図１８及び図１９に示す。ここでは、第１及び第４の
実施の形態を例にとったがクランプ回路に内蔵ボディダ
イオードを有するｐＭＯＳＦＥＴを用いたものに関して
も同様に置き換えが可能であることはいうまでもないこ
とである。
【００９３】更に、共振回路がトランスの一次側に接続
されている様な場合、トランスを取り除き、一次側の回
路と二次側の回路とを直接接続することが可能である。
この様な場合の例として、例えば本発明の第７及び第１
０の実施の形態の共振型ＤＣ−ＤＣコンバータにおいて
トランスを取り除き、一次側の回路と二次側の回路とを
直接接続したものを図２０及び図２１に示す。ここで
は、第７及び第１０の実施の形態を例にとったがクラン
プ回路に内蔵ボディダイオードを有するｐＭＯＳＦＥＴ
を用いたものに関しても同様であることは、いうまでも
ないことである。
されている様な場合、トランスを取り除き、一次側の回
路と二次側の回路とを直接接続することが可能である。
この様な場合の例として、例えば本発明の第７及び第１
０の実施の形態の共振型ＤＣ−ＤＣコンバータにおいて
トランスを取り除き、一次側の回路と二次側の回路とを
直接接続したものを図２０及び図２１に示す。ここで
は、第７及び第１０の実施の形態を例にとったがクラン
プ回路に内蔵ボディダイオードを有するｐＭＯＳＦＥＴ
を用いたものに関しても同様であることは、いうまでも
ないことである。
【００９４】
【実施例】図１の回路において、実施を行ったので、以
下に図２２及び図２３を参照しながらその結果を示す。
下に図２２及び図２３を参照しながらその結果を示す。
【００９５】まず、スイッチング周波数は２００ｋＨｚ
に固定し、入力電圧は、４８Ｖ〜９０Ｖの範囲で変動さ
せ、出力が５Ｖ／０．５Ａになるように時比率（Ｄ＝Ｔ
ｏｎ／Ｔ）を変化させた。
に固定し、入力電圧は、４８Ｖ〜９０Ｖの範囲で変動さ
せ、出力が５Ｖ／０．５Ａになるように時比率（Ｄ＝Ｔ
ｏｎ／Ｔ）を変化させた。
【００９６】ここで、図２２は、入力電圧と時比率との
関係（測定結果）を示す図である。
関係（測定結果）を示す図である。
【００９７】従って、以上より、入力電圧を約２倍（Ｖ
ｉｎ＝４８Ｖ〜９０Ｖ）変動させても、周波数一定のま
ま、時比率Ｄを約２倍（Ｄ＝０．５９〜０．３１）変動
させることによって出力電圧を一定に制御できる。
ｉｎ＝４８Ｖ〜９０Ｖ）変動させても、周波数一定のま
ま、時比率Ｄを約２倍（Ｄ＝０．５９〜０．３１）変動
させることによって出力電圧を一定に制御できる。
【００９８】尚、図２３及び図２４は、入力電圧及び時
比率Ｄを変えたときのそれぞれの図１の回路の各部動作
波形（測定波形）を示す。
比率Ｄを変えたときのそれぞれの図１の回路の各部動作
波形（測定波形）を示す。
【００９９】
【発明の効果】以上説明した様に、本発明によれば、主
スイッチング素子にクランプ回路を付加することによっ
て、時比率を変えることにより共振回路へ入力される基
本波成分のエネルギーをリニアに調整できるため、ＰＷ
Ｍによる制御が可能な共振型ＤＣ−ＤＣコンバータが得
られる。
スイッチング素子にクランプ回路を付加することによっ
て、時比率を変えることにより共振回路へ入力される基
本波成分のエネルギーをリニアに調整できるため、ＰＷ
Ｍによる制御が可能な共振型ＤＣ−ＤＣコンバータが得
られる。
【０１００】また、これにより、本発明の共振型ＤＣ−
ＤＣコンバータは、従来の様に大きなスイッチング周波
数の変動に伴なう最低周波数での設計をする必要が無く
なり、電源の小型化が図れることになる。
ＤＣコンバータは、従来の様に大きなスイッチング周波
数の変動に伴なう最低周波数での設計をする必要が無く
なり、電源の小型化が図れることになる。
【０１０１】更に、スイッチング周波数の変動に伴なう
ノイズ周波数の変化も無いため、ノイズ対策が、従来に
対し、比較的容易になる。
ノイズ周波数の変化も無いため、ノイズ対策が、従来に
対し、比較的容易になる。
【図１】本発明における第１の実施の形態を示す図であ
る。
る。
【図２】本発明における第１の実施の形態の共振型ＤＣ
−ＤＣコンバータの各部波形を示す図である。
−ＤＣコンバータの各部波形を示す図である。
【図３】ｓｉｎＤπ、ｓｉｎＤπ（１−Ｄ）の計算結果
を示す図である。
を示す図である。
【図４】本発明の実施の形態の共振型ＤＣ−ＤＣコンバ
ータに用いるスイッチングパルス生成回路の一例を示す
図である。
ータに用いるスイッチングパルス生成回路の一例を示す
図である。
【図５】本発明の実施の形態の共振型ＤＣ−ＤＣコンバ
ータに用いるスイッチングパルス生成回路の他例を示す
図である。
ータに用いるスイッチングパルス生成回路の他例を示す
図である。
【図６】本発明における第２の実施の形態を示す図であ
る。
る。
【図７】本発明における第３の実施の形態を示す図であ
る。
る。
【図８】本発明における第４の実施の形態を示す図であ
る。
る。
【図９】本発明における第５の実施の形態を示す図であ
る。
る。
【図１０】本発明における第６の実施の形態を示す図で
ある。
ある。
【図１１】本発明における第７の実施の形態を示す図で
ある。
ある。
【図１２】本発明における第８の実施の形態を示す図で
ある。
ある。
【図１３】本発明における第９の実施の形態を示す図で
ある。
ある。
【図１４】本発明における第１０の実施の形態を示す図
である。
である。
【図１５】本発明における第１１の実施の形態を示す図
である。
である。
【図１６】本発明における第１２の実施の形態を示す図
である。
である。
【図１７】本発明における第１の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、補助スイッチング素子に
内蔵ボディダイオードを有するｐＭＯＳＦＥＴを用いた
共振型ＤＣ−ＤＣコンバータを示す図である。
Ｃ−ＤＣコンバータにおいて、補助スイッチング素子に
内蔵ボディダイオードを有するｐＭＯＳＦＥＴを用いた
共振型ＤＣ−ＤＣコンバータを示す図である。
【図１８】本発明における第１の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、トランスをインダクタに
置き換えた共振型ＤＣ−ＤＣコンバータを示す図であ
る。
Ｃ−ＤＣコンバータにおいて、トランスをインダクタに
置き換えた共振型ＤＣ−ＤＣコンバータを示す図であ
る。
【図１９】本発明における第４の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、トランスをインダクタに
置き換えた共振型ＤＣ−ＤＣコンバータを示す図であ
る。
Ｃ−ＤＣコンバータにおいて、トランスをインダクタに
置き換えた共振型ＤＣ−ＤＣコンバータを示す図であ
る。
【図２０】本発明における第７の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、トランスを取り除き、一
次側の回路と二次側の回路とを直接接続した共振型ＤＣ
−ＤＣコンバータを示す図である。
Ｃ−ＤＣコンバータにおいて、トランスを取り除き、一
次側の回路と二次側の回路とを直接接続した共振型ＤＣ
−ＤＣコンバータを示す図である。
【図２１】本発明における第１０の実施の形態の共振型
ＤＣ−ＤＣコンバータにおいて、トランスを取り除き、
一次側の回路と二次側の回路とを直接接続した共振型Ｄ
Ｃ−ＤＣコンバータを示す図である。
ＤＣ−ＤＣコンバータにおいて、トランスを取り除き、
一次側の回路と二次側の回路とを直接接続した共振型Ｄ
Ｃ−ＤＣコンバータを示す図である。
【図２２】本発明における第１の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、時比率と入力電圧の関係
（測定値）を示す図である。
Ｃ−ＤＣコンバータにおいて、時比率と入力電圧の関係
（測定値）を示す図である。
【図２３】本発明における第１の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、Ｖｉｎ＝４８Ｖ，Ｄ＝
０．５９の場合の各部波形を示す図である。
Ｃ−ＤＣコンバータにおいて、Ｖｉｎ＝４８Ｖ，Ｄ＝
０．５９の場合の各部波形を示す図である。
【図２４】本発明における第１の実施の形態の共振型Ｄ
Ｃ−ＤＣコンバータにおいて、Ｖｉｎ＝９０Ｖ，Ｄ＝
０．３１の場合の各部波形を示す図である。
Ｃ−ＤＣコンバータにおいて、Ｖｉｎ＝９０Ｖ，Ｄ＝
０．３１の場合の各部波形を示す図である。
【図２５】従来の共振型ＤＣ−ＤＣコンバータを示す図
である。
である。
【図２６】図２５の共振型ＤＣ−ＤＣコンバータの各部
波形を示す図である。
波形を示す図である。
【図２７】図２５の共振型ＤＣ−ＤＣコンバータにおい
て、入力電圧と発信周波数との関係を示す図である。
て、入力電圧と発信周波数との関係を示す図である。
１ 直流入力電圧源 ２ 第１のキャパシタ ３ 補助スイッチング素子（ｎＭＯＳＦＥＴ） ４ 主スイッチング素子（ｎＭＯＳＦＥＴ） ５ トランス（センタタップ無し） ６ （直列共振回路用の）第１のインダクタ ７ （直列共振回路用の）第２のキャパシタ ８ 第１の整流器（第１のダイオード）： ４組のダ
イオードを用いた全波整流回路用 ９ 第２の整流器（第２のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １０ 第３の整流器（第３のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １１ 第４の整流器（第４のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １２ キャパシタ １３ 負荷抵抗 １４ トランス（センタタップ有り） １５ 第１の整流器（第１のダイオード）： ２組のダ
イオードを用いた全波整流回路用 １６ 第２の整流器（第２のダイオード）： ２組のダ
イオードを用いた全波整流回路用 １７ 第１のｎＭＯＳＦＥＴ： 同期整流回路用 １８ 第２のｎＭＯＳＦＥＴ： 同期整流回路用 １９ （並列共振回路用の）第１のインダクタ ２０ （並列共振回路用の）第２のキャパシタ ２１ チョークコイル ２２ 第３のインダクタ ２３ 誤差増幅器 ２４ ＰＷＭ制御手段 ２５ 駆動回路 ２６ Ｖ／ｆ変換手段 ２７ スイッチングパルス生成回路 ２８ 補助スイッチング素子（ｐＭＯＳＦＥＴ）
イオードを用いた全波整流回路用 ９ 第２の整流器（第２のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １０ 第３の整流器（第３のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １１ 第４の整流器（第４のダイオード）： ４組のダ
イオードを用いた全波整流回路用 １２ キャパシタ １３ 負荷抵抗 １４ トランス（センタタップ有り） １５ 第１の整流器（第１のダイオード）： ２組のダ
イオードを用いた全波整流回路用 １６ 第２の整流器（第２のダイオード）： ２組のダ
イオードを用いた全波整流回路用 １７ 第１のｎＭＯＳＦＥＴ： 同期整流回路用 １８ 第２のｎＭＯＳＦＥＴ： 同期整流回路用 １９ （並列共振回路用の）第１のインダクタ ２０ （並列共振回路用の）第２のキャパシタ ２１ チョークコイル ２２ 第３のインダクタ ２３ 誤差増幅器 ２４ ＰＷＭ制御手段 ２５ 駆動回路 ２６ Ｖ／ｆ変換手段 ２７ スイッチングパルス生成回路 ２８ 補助スイッチング素子（ｐＭＯＳＦＥＴ）
Claims (7)
- 【請求項１】 直流入力電圧源からの直流入力電圧を、
スイッチングパルスの制御の下に主スイッチング手段で
スイッチングして、高周波トランスの一次側に供給し、
その二次側出力を整流回路で整流し、整流回路の出力を
平滑回路で平滑し、所定の直流電圧を出力する回路で、
前記高周波トランスの一次側及び二次側の一方に共振回
路を備えた共振型ＤＣ−ＤＣコンバータにおいて、 前記主スイッチング手段にキャパシタと補助スイッチン
グ手段の直列接続からなるクランプ回路を付加したこと
を特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項２】 請求項１記載の共振型ＤＣ−ＤＣコンバ
ータにおいて、 前記共振回路は、トランスの二次側に直列共振回路とし
て接続されており、 該直列共振回路の出力が前記整流回路へ供給されてお
り、 前記平滑回路は、コンデンサ入力型平滑回路であること
を特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項３】 請求項１記載の共振型ＤＣ−ＤＣコンバ
ータにおいて、 前記共振回路はトランスの二次側に並列共振回路として
接続されており、 該並列共振回路の出力が前記整流回路へ供給されてお
り、 前記平滑回路は、チョーク入力型平滑回路であることを
特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項４】 請求項１記載の共振型ＤＣ−ＤＣコンバ
ータにおいて、 前記クランプ回路は、更に、インダクタを有し、 該インダクタと前記トランスの一次側との間に前記共振
回路が直列共振回路として接続されており、 前記平滑回路は、コンデンサ入力型平滑回路であること
を特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項５】 請求項１記載の共振型ＤＣ−ＤＣコンバ
ータにおいて、 前記クランプ回路は、更に、インダクタを有し、 該インダクタと前記トランスの一次側との間に前記共振
回路が並列共振回路として接続されており、 前記平滑回路は、チョーク入力型平滑回路であることを
特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項６】 請求項１乃至請求項５のいずれかに記載
の共振型ＤＣ−ＤＣコンバータにおいて、 更に、前記スイッチングパルスを生成するスイッチング
パルス生成回路を有し、 該スイッチングパルス生成回路は、前記平滑回路の出力
電圧を入力とし、基準電圧からの誤差に応じた誤差信号
を出力する誤差増幅器と、前記誤差信号に応じて時比率
を変調した時比率変調信号を出力する時比率変調（ＰＷ
Ｍ）手段と、該時比率変調信号に応じたパルス幅を有す
る周波数一定のスイッチングパルスを前記主スイッチン
グ及び補助スイッチングに出力する駆動回路とを有する
ことを特徴とする共振型ＤＣ−ＤＣコンバータ。 - 【請求項７】 請求項１乃至請求項５のいずれかに記載
の共振型ＤＣ−ＤＣコンバータにおいて、 更に、前記スイッチングパルスを生成するスイッチング
パルス生成回路を有し、 該スイッチングパルス生成回路は、前記平滑回路の出力
電圧を入力とし、基準電圧からの誤差に応じた誤差信号
を出力する誤差増幅器と、前記誤差信号に応じて周波数
を可変した可変周波数信号を出力するＶ／ｆ変換手段
と、前記直流入力電圧に応じて変調された時比率を有す
る時比率変調信号を出力する時比率変調（ＰＷＭ）手段
と、前記可変周波数信号に応じた周波数と前記時比率変
調信号に応じたパルス幅とを有するスイッチングパルス
を前記主スイッチング及び補助スイッチングに出力する
駆動回路を具備することを特徴とする共振型ＤＣ−ＤＣ
コンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247525A JP2792536B2 (ja) | 1995-09-26 | 1995-09-26 | 共振型ｄｃ−ｄｃコンバータ |
| US08/637,368 US5805432A (en) | 1995-09-26 | 1996-04-25 | Resonant DC-DC converter capable of controlling by pulse width modulation |
| EP96106757A EP0766372A3 (en) | 1995-09-26 | 1996-04-29 | Resonant DC-DC converter capable of controlling by pulse width modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247525A JP2792536B2 (ja) | 1995-09-26 | 1995-09-26 | 共振型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993922A true JPH0993922A (ja) | 1997-04-04 |
| JP2792536B2 JP2792536B2 (ja) | 1998-09-03 |
Family
ID=17164798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247525A Expired - Fee Related JP2792536B2 (ja) | 1995-09-26 | 1995-09-26 | 共振型ｄｃ−ｄｃコンバータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5805432A (ja) |
| EP (1) | EP0766372A3 (ja) |
| JP (1) | JP2792536B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051994A (ja) * | 2003-07-16 | 2005-02-24 | Nippon Soken Inc | ２トランス型ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータ |
| US7333348B2 (en) | 2004-03-18 | 2008-02-19 | Mitsui & Co., Ltd. | DC-DC converter |
| US9030850B2 (en) | 2011-07-07 | 2015-05-12 | Fuji Electric Co., Ltd. | Resonant switching regulator with adaptive dead time |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781420A (en) * | 1996-07-18 | 1998-07-14 | International Power Devices, Inc. | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| JPH11164554A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | 電流共振電源回路 |
| US6005782A (en) * | 1998-10-16 | 1999-12-21 | Nortel Networks Corporation | Flyback converter with soft switching using auxiliary switch and resonant circuit |
| US6359795B1 (en) * | 1999-03-26 | 2002-03-19 | Sarnoff Corporation | Soft-switching power supply with auxiliary resonator |
| US6272023B1 (en) * | 1999-05-15 | 2001-08-07 | Technical Witts, Inc | High efficiency coupled inductor soft switching power converters |
| US6147886A (en) * | 1999-05-15 | 2000-11-14 | Technical Witts, Inc. | Dual opposed interleaved coupled inductor soft switching converters |
| US6246592B1 (en) | 1999-08-10 | 2001-06-12 | Texas Instruments Incorporated | Unique power supply architecture with cascaded converters for large input-to-output step-down ratio |
| US6169683B1 (en) * | 1999-10-07 | 2001-01-02 | Ericsson Inc. | Resonant gate drive for synchronous rectifiers |
| TW521481B (en) * | 2000-05-17 | 2003-02-21 | Sony Corp | Switching power supply apparatus with active clamp circuit |
| JP3475926B2 (ja) * | 2000-10-11 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| US6344979B1 (en) * | 2001-02-09 | 2002-02-05 | Delta Electronics, Inc. | LLC series resonant DC-to-DC converter |
| US6650552B2 (en) * | 2001-05-25 | 2003-11-18 | Tdk Corporation | Switching power supply unit with series connected converter circuits |
| US6975098B2 (en) * | 2002-01-31 | 2005-12-13 | Vlt, Inc. | Factorized power architecture with point of load sine amplitude converters |
| US6930893B2 (en) * | 2002-01-31 | 2005-08-16 | Vlt, Inc. | Factorized power architecture with point of load sine amplitude converters |
| JP3664173B2 (ja) * | 2003-11-17 | 2005-06-22 | サンケン電気株式会社 | 直流変換装置 |
| US20050286191A1 (en) * | 2004-06-28 | 2005-12-29 | Pieter Vorenkamp | Power supply integrated circuit with multiple independent outputs |
| JP2006191746A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | スイッチング電源回路 |
| TWI313102B (en) * | 2005-02-21 | 2009-08-01 | Delta Electronics Inc | Llc series resonant converter and the driving method of the synchronous rectifier power switches thereof |
| JP2006254540A (ja) * | 2005-03-08 | 2006-09-21 | Sony Corp | スイッチング電源回路 |
| TW200723660A (en) * | 2005-09-30 | 2007-06-16 | Sony Corp | Switching power supply circuit |
| TWI314808B (en) * | 2006-09-06 | 2009-09-11 | Delta Electronics Inc | Resonance converter and driving method for synchronous rectifier thereof |
| JP2008131793A (ja) * | 2006-11-22 | 2008-06-05 | Sanken Electric Co Ltd | 直流変換装置 |
| US8199529B2 (en) * | 2008-09-04 | 2012-06-12 | Astec International Limited | Inductorless isolated power converters with zero voltage and zero current switching |
| US8339810B2 (en) * | 2010-03-12 | 2012-12-25 | Illinois Tool Works Inc. | Wide input voltage power supply |
| CN102299633B (zh) * | 2010-06-24 | 2015-07-08 | 英飞特电子（杭州）股份有限公司 | 一种dc-dc变换电路 |
| JP5556859B2 (ja) * | 2012-07-03 | 2014-07-23 | Ｔｄｋ株式会社 | 電流共振型ｄｃｄｃコンバータ |
| JP6167643B2 (ja) * | 2013-04-25 | 2017-07-26 | 株式会社リコー | 電源装置、画像形成装置及び電子機器 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US9991800B2 (en) * | 2015-05-20 | 2018-06-05 | Semiconductor Components Industries, Llc | Switched mode power supply with efficient operation at light loads and method therefor |
| JP7003445B2 (ja) * | 2017-05-19 | 2022-02-04 | オムロン株式会社 | 非接触給電装置 |
| JP6399244B1 (ja) * | 2017-06-02 | 2018-10-03 | オムロン株式会社 | 非接触給電装置及び異常停止方法 |
| US10298138B2 (en) | 2017-08-31 | 2019-05-21 | Google Llc | Programmable power adapter |
| US10277140B2 (en) | 2017-08-31 | 2019-04-30 | Google Llc | High-bandwith resonant power converters |
| IL255948A (en) * | 2017-11-27 | 2018-01-31 | Abramovici Tal | Direct current / constant frequency direct current converter |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226267B2 (ja) * | 1981-10-05 | 1987-06-08 | Tokyo Shibaura Electric Co | |
| JPH0297272A (ja) * | 1988-09-30 | 1990-04-09 | Fujitsu Ltd | 一石式共振形コンバータ |
| JPH02151266A (ja) * | 1988-11-30 | 1990-06-11 | Toshiba Corp | 並列共振コンバータ |
| JPH02261053A (ja) * | 1988-04-05 | 1990-10-23 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JPH0472882A (ja) * | 1990-05-25 | 1992-03-06 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH04217863A (ja) * | 1990-01-31 | 1992-08-07 | Toshiba Corp | 電流共振コンバータ |
| JPH04359671A (ja) * | 1991-02-22 | 1992-12-11 | Murata Mfg Co Ltd | 電圧共振型ｄｃ−ｄｃコンバータ |
| JPH0556638A (ja) * | 1991-08-27 | 1993-03-05 | Sanken Electric Co Ltd | スイツチング電源装置 |
| JPH0787736A (ja) * | 1993-09-14 | 1995-03-31 | Origin Electric Co Ltd | 直列共振コンバータ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378042A (en) * | 1976-12-20 | 1978-07-11 | Sanyo Electric Co Ltd | Switching control type power source circuit |
| BE1001220A6 (nl) * | 1987-11-16 | 1989-08-22 | Bell Telephone Mfg Company N V | Electrische omvormer. |
| US4926304A (en) * | 1988-06-30 | 1990-05-15 | U.S. Philips Corporation | Switched-mode power supply with low loss interrupted oscillation |
| US5066900A (en) * | 1989-11-14 | 1991-11-19 | Computer Products, Inc. | Dc/dc converter switching at zero voltage |
| US5343079A (en) * | 1991-02-25 | 1994-08-30 | Regents Of The University Of Minnesota | Standby power supply with load-current harmonics neutralizer |
| US5159541A (en) * | 1991-10-31 | 1992-10-27 | Northern Telecom Limited | Asymmetrical pulse width modulated resonant DC/DC converter |
| DE4313359A1 (de) * | 1992-04-24 | 1993-10-28 | Matsushita Electric Ind Co Ltd | Schaltnetzteil |
| US5430633A (en) * | 1993-09-14 | 1995-07-04 | Astec International, Ltd. | Multi-resonant clamped flyback converter |
| US5434767A (en) * | 1994-01-10 | 1995-07-18 | University Of Central Florida | Power converter possessing zero-voltage switching and output isolation |
-
1995
- 1995-09-26 JP JP7247525A patent/JP2792536B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-25 US US08/637,368 patent/US5805432A/en not_active Expired - Lifetime
- 1996-04-29 EP EP96106757A patent/EP0766372A3/en not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226267B2 (ja) * | 1981-10-05 | 1987-06-08 | Tokyo Shibaura Electric Co | |
| JPH02261053A (ja) * | 1988-04-05 | 1990-10-23 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JPH0297272A (ja) * | 1988-09-30 | 1990-04-09 | Fujitsu Ltd | 一石式共振形コンバータ |
| JPH02151266A (ja) * | 1988-11-30 | 1990-06-11 | Toshiba Corp | 並列共振コンバータ |
| JPH04217863A (ja) * | 1990-01-31 | 1992-08-07 | Toshiba Corp | 電流共振コンバータ |
| JPH0472882A (ja) * | 1990-05-25 | 1992-03-06 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH04359671A (ja) * | 1991-02-22 | 1992-12-11 | Murata Mfg Co Ltd | 電圧共振型ｄｃ−ｄｃコンバータ |
| JPH0556638A (ja) * | 1991-08-27 | 1993-03-05 | Sanken Electric Co Ltd | スイツチング電源装置 |
| JPH0787736A (ja) * | 1993-09-14 | 1995-03-31 | Origin Electric Co Ltd | 直列共振コンバータ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051994A (ja) * | 2003-07-16 | 2005-02-24 | Nippon Soken Inc | ２トランス型ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータ |
| US7333348B2 (en) | 2004-03-18 | 2008-02-19 | Mitsui & Co., Ltd. | DC-DC converter |
| US9030850B2 (en) | 2011-07-07 | 2015-05-12 | Fuji Electric Co., Ltd. | Resonant switching regulator with adaptive dead time |
Also Published As
| Publication number | Publication date |
|---|---|
| US5805432A (en) | 1998-09-08 |
| JP2792536B2 (ja) | 1998-09-03 |
| EP0766372A3 (en) | 1998-08-26 |
| EP0766372A2 (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792536B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| US6370039B1 (en) | Isolated power converter having primary feedback control | |
| US6381150B2 (en) | Isolated dual converter having primary side internal feedback for output regulation | |
| US6344986B1 (en) | Topology and control method for power factor correction | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| US7206209B2 (en) | Switching power supply apparatus with error amplification control | |
| JPH08205535A (ja) | 電圧共振型ｄｃ−ｄｃコンバータの制御方法 | |
| JP2021100363A (ja) | スイッチング電源装置 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH027870A (ja) | 電源装置 | |
| US4920471A (en) | AC high voltage power supply | |
| JPH0318275A (ja) | スイッチング電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP2001169555A (ja) | 電力変換装置 | |
| JPH11187657A (ja) | 共振型ｄｃ−ｄｃコンバータ回路 | |
| JP2003092881A (ja) | 電源装置の制御回路用電源 | |
| JP2570085Y2 (ja) | 電源回路 | |
| JPH06276748A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3230560B2 (ja) | 直流電源装置 | |
| JPH10327581A (ja) | スイッチング電源装置 | |
| JP4228266B2 (ja) | 直流可変電圧電源装置 | |
| JP3301147B2 (ja) | 電源装置 | |
| JPH08182332A (ja) | スイッチング電源 | |
| JP2936561B2 (ja) | 直流コンバータ装置 | |
| JPH09261961A (ja) | 力率改善コンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110619 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |