JPH06276748A - Ａｃ−ｄｃコンバータ - Google Patents
Ａｃ−ｄｃコンバータInfo
- Publication number
- JPH06276748A JPH06276748A JP5078640A JP7864093A JPH06276748A JP H06276748 A JPH06276748 A JP H06276748A JP 5078640 A JP5078640 A JP 5078640A JP 7864093 A JP7864093 A JP 7864093A JP H06276748 A JPH06276748 A JP H06276748A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- power factor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 入力電流波形を擬似正弦波として力率改善を
図り、しかも一次、二次間の絶縁を取ることが可能で、
入力電圧の制限を受けず、任意の直流出力電圧が得られ
るＡＣ−ＤＣコンバータを得る。 【構成】 一対の一次巻線Ｎ１a，Ｎ１b、二次巻線Ｎ２
a，Ｎ２b及び帰還巻線Ｎ３を有するトランスＴ１と、前
記各一次巻線に直列に接続されかつ対応する帰還巻線端
にゲートが接続された一対のＦＥＴ Ｑ１，Ｑ２とを有
していて、前記ＦＥＴ Ｑ１，Ｑ２が交互に導通するこ
とで自励発振を継続するプッシュプル式インバータ回路
４０と、前記二次巻線Ｎ２a，Ｎ２bに接続された力率改
善型直流出力回路５０とを備え、前記トランスＴ１の巻
線比を適切に設定することで、入力電圧を昇圧乃至降圧
した任意の直流出力電圧を得ることができる。
図り、しかも一次、二次間の絶縁を取ることが可能で、
入力電圧の制限を受けず、任意の直流出力電圧が得られ
るＡＣ−ＤＣコンバータを得る。 【構成】 一対の一次巻線Ｎ１a，Ｎ１b、二次巻線Ｎ２
a，Ｎ２b及び帰還巻線Ｎ３を有するトランスＴ１と、前
記各一次巻線に直列に接続されかつ対応する帰還巻線端
にゲートが接続された一対のＦＥＴ Ｑ１，Ｑ２とを有
していて、前記ＦＥＴ Ｑ１，Ｑ２が交互に導通するこ
とで自励発振を継続するプッシュプル式インバータ回路
４０と、前記二次巻線Ｎ２a，Ｎ２bに接続された力率改
善型直流出力回路５０とを備え、前記トランスＴ１の巻
線比を適切に設定することで、入力電圧を昇圧乃至降圧
した任意の直流出力電圧を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、商用電源を入力として
直流出力を得る一般電子機器用のＡＣ−ＤＣコンバータ
に係り、とくに商用周波数の入力電流を近似的に正弦波
化することにより、力率の改善を行いかつ昇圧又は降圧
した直流出力電圧を得ることのできるＡＣ−ＤＣコンバ
ータに関する。
直流出力を得る一般電子機器用のＡＣ−ＤＣコンバータ
に係り、とくに商用周波数の入力電流を近似的に正弦波
化することにより、力率の改善を行いかつ昇圧又は降圧
した直流出力電圧を得ることのできるＡＣ−ＤＣコンバ
ータに関する。
【０００２】
【従来の技術】従来、ＡＣ入力、ＤＣ出力の一般電子機
器（パーソナルコンピュータ、ワークステーション等）
用の力率改善型直流電源装置としては、特開平２−８４
０６９号に記載のものや電子技術１９９０年３月号７７
頁乃至８４頁に記載のアクティブフィルタＩＣを用いた
力率改善用レギュレータが知られている。これらはいず
れも昇圧チョッパー回路を用いている。
器（パーソナルコンピュータ、ワークステーション等）
用の力率改善型直流電源装置としては、特開平２−８４
０６９号に記載のものや電子技術１９９０年３月号７７
頁乃至８４頁に記載のアクティブフィルタＩＣを用いた
力率改善用レギュレータが知られている。これらはいず
れも昇圧チョッパー回路を用いている。
【０００３】図８は従来公知の昇圧チョッパー回路を用
いた力率改善型の直流電源装置であり、２は整流回路、
３はチョークコイル、４はスイッチング素子、５はフラ
イホイールダイオード、Ｃ１は平滑用コンデンサであっ
て、昇圧チョッパー回路の主回路部分を構成している。
また、６は誤差増幅器、７は乗算器、８はコンパレー
タ、９はスイッチング素子への駆動信号を発生するフリ
ップフロップ回路であって、力率改善用制御回路２０を
構成している。
いた力率改善型の直流電源装置であり、２は整流回路、
３はチョークコイル、４はスイッチング素子、５はフラ
イホイールダイオード、Ｃ１は平滑用コンデンサであっ
て、昇圧チョッパー回路の主回路部分を構成している。
また、６は誤差増幅器、７は乗算器、８はコンパレー
タ、９はスイッチング素子への駆動信号を発生するフリ
ップフロップ回路であって、力率改善用制御回路２０を
構成している。
【０００４】図８の直流電源装置の場合、入力端子１
０，１１より入力交流電圧を受けてラインフィルタ１４
を介して整流回路２により脈流を得る。スイッチング素
子４はオン、オフを繰り返してオフのときにチョークコ
イル３のエネルギーがフライホイールダイオード５を介
して出力端子１２，１３へ送られ、負荷ＲＬに直流出力
電圧が発生する。ここで、誤差増幅器６は、直流出力電
圧Ｖoutを抵抗Ｒ４，Ｒ５で分圧した電圧と基準電圧源
１６の基準電圧との誤差を増幅した誤差電圧Ｖoを乗算
器７に印加する。前記整流回路２の出力側の脈流電圧を
抵抗Ｒ１，Ｒ２で分圧した値Ｖiと、前記誤差電圧Ｖoと
を乗算器７で乗算することで基準正弦波電圧Ｖrを作成
する。この基準正弦波電圧Ｖrは負荷状態によって振幅
制御ができ、エネルギーの制御を可能にしている。次
に、抵抗Ｒ３によって検出されるスイッチング素子４の
電流比例値Ｖi4をコンパレータ８により前記基準正弦波
電圧Ｖrと比較し、電流比例値Ｖi4が基準正弦波電圧Ｖr
に達するとスイッチング素子４の駆動を遮断する。チョ
ークコイル３のエネルギーが放出されると当該チョーク
コイルの電圧が零になる。その状態をチョークコイル３
の二次検出巻線で検出し、フリップフロップ回路９を動
作させ、スイッチング素子４を駆動する。このような、
スイッチング素子４のスイッチングにより、入力電流Ｉ
inを、図９にその半サイクルを示すように三角波形と
し、ピーク値の包絡線を入力電圧Ｖinと同相の正弦波と
する。入力交流電流の波形は、高周波三角波であるが、
ラインフィルタ１４で変調周波数成分を減衰させること
により正弦波形とすることができる。
０，１１より入力交流電圧を受けてラインフィルタ１４
を介して整流回路２により脈流を得る。スイッチング素
子４はオン、オフを繰り返してオフのときにチョークコ
イル３のエネルギーがフライホイールダイオード５を介
して出力端子１２，１３へ送られ、負荷ＲＬに直流出力
電圧が発生する。ここで、誤差増幅器６は、直流出力電
圧Ｖoutを抵抗Ｒ４，Ｒ５で分圧した電圧と基準電圧源
１６の基準電圧との誤差を増幅した誤差電圧Ｖoを乗算
器７に印加する。前記整流回路２の出力側の脈流電圧を
抵抗Ｒ１，Ｒ２で分圧した値Ｖiと、前記誤差電圧Ｖoと
を乗算器７で乗算することで基準正弦波電圧Ｖrを作成
する。この基準正弦波電圧Ｖrは負荷状態によって振幅
制御ができ、エネルギーの制御を可能にしている。次
に、抵抗Ｒ３によって検出されるスイッチング素子４の
電流比例値Ｖi4をコンパレータ８により前記基準正弦波
電圧Ｖrと比較し、電流比例値Ｖi4が基準正弦波電圧Ｖr
に達するとスイッチング素子４の駆動を遮断する。チョ
ークコイル３のエネルギーが放出されると当該チョーク
コイルの電圧が零になる。その状態をチョークコイル３
の二次検出巻線で検出し、フリップフロップ回路９を動
作させ、スイッチング素子４を駆動する。このような、
スイッチング素子４のスイッチングにより、入力電流Ｉ
inを、図９にその半サイクルを示すように三角波形と
し、ピーク値の包絡線を入力電圧Ｖinと同相の正弦波と
する。入力交流電流の波形は、高周波三角波であるが、
ラインフィルタ１４で変調周波数成分を減衰させること
により正弦波形とすることができる。
【０００５】なお、図８中の力率改善用制御回路２０を
変更して、入力電圧Ｖinに対応する入力電流Ｉinを、図
１０に示すようにように変化させても良い。このような
昇圧チッパー回路用の力率改善用制御回路は集積回路化
されて市販されているものがある。
変更して、入力電圧Ｖinに対応する入力電流Ｉinを、図
１０に示すようにように変化させても良い。このような
昇圧チッパー回路用の力率改善用制御回路は集積回路化
されて市販されているものがある。
【０００６】
【発明が解決しようとする課題】ところで、従来装置
は、いずれも昇圧チョッパー回路を基本回路としてお
り、入力電圧の最大値が出力電圧よりも必ず低くないと
制御不可能となる。このため、入力としてＡＣ１００
／２００Ｖ系の商用電源を使用時、出力電圧は入力電圧
よりも高い電圧しか出力できない、入力と出力間の絶
縁がとれないという、２つの欠点がある。
は、いずれも昇圧チョッパー回路を基本回路としてお
り、入力電圧の最大値が出力電圧よりも必ず低くないと
制御不可能となる。このため、入力としてＡＣ１００
／２００Ｖ系の商用電源を使用時、出力電圧は入力電圧
よりも高い電圧しか出力できない、入力と出力間の絶
縁がとれないという、２つの欠点がある。
【０００７】本発明は、上記の点に鑑み、入力電流波形
を擬似正弦波として力率改善を図り、しかも一次、二次
間の絶縁を取ることが可能で、入力電圧の制限を受け
ず、任意の直流出力電圧が得られるＡＣ−ＤＣコンバー
タを提供することを目的とする。
を擬似正弦波として力率改善を図り、しかも一次、二次
間の絶縁を取ることが可能で、入力電圧の制限を受け
ず、任意の直流出力電圧が得られるＡＣ−ＤＣコンバー
タを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＡＣ−ＤＣコンバータは、一対の一次巻
線、二次巻線及び帰還巻線を有するトランスと、前記各
一次巻線に直列に接続されかつ対応する帰還巻線端に制
御極が接続された一対のスイッチング素子とを有してい
て、前記スイッチング素子が交互に導通することで自励
発振を継続するプッシュプル式インバータ回路と、前記
二次巻線に接続された力率改善型直流出力回路とを備え
た構成である。
に、本発明のＡＣ−ＤＣコンバータは、一対の一次巻
線、二次巻線及び帰還巻線を有するトランスと、前記各
一次巻線に直列に接続されかつ対応する帰還巻線端に制
御極が接続された一対のスイッチング素子とを有してい
て、前記スイッチング素子が交互に導通することで自励
発振を継続するプッシュプル式インバータ回路と、前記
二次巻線に接続された力率改善型直流出力回路とを備え
た構成である。
【０００９】
【作用】本発明のＡＣ−ＤＣコンバータにおいては、一
次、二次間を絶縁するトランスを用い、一次側にプッシ
ュプル式インバータ回路を構成し、二次側に昇圧チョッ
パー回路等を含む直流出力回路を設けており、一次、二
次間の絶縁ができるとともに、交流入力電圧よりも高い
直流出力電圧又は低い直流出力電圧を得ることができ
る。さらに、二次側に力率改善型昇圧チョッパー回路
や、チョークインプット型整流平滑回路と制御用可飽和
リアクトルとを組み合わせた回路を用いることで、交流
入力電流を交流入力電圧と同相の正弦波に近づけて、力
率改善を図ることができる。また、一次側が独立した自
励式インバータ回路であり、二次側から一次側への帰還
をかけていないため、二次側の多出力化が可能であり、
例えば後段に安価な非絶縁型ＤＣ−ＤＣコンバータを多
数接続して任意の直流出力電圧を得ることができる。
次、二次間を絶縁するトランスを用い、一次側にプッシ
ュプル式インバータ回路を構成し、二次側に昇圧チョッ
パー回路等を含む直流出力回路を設けており、一次、二
次間の絶縁ができるとともに、交流入力電圧よりも高い
直流出力電圧又は低い直流出力電圧を得ることができ
る。さらに、二次側に力率改善型昇圧チョッパー回路
や、チョークインプット型整流平滑回路と制御用可飽和
リアクトルとを組み合わせた回路を用いることで、交流
入力電流を交流入力電圧と同相の正弦波に近づけて、力
率改善を図ることができる。また、一次側が独立した自
励式インバータ回路であり、二次側から一次側への帰還
をかけていないため、二次側の多出力化が可能であり、
例えば後段に安価な非絶縁型ＤＣ−ＤＣコンバータを多
数接続して任意の直流出力電圧を得ることができる。
【００１０】
【実施例】以下、本発明に係るＡＣ−ＤＣコンバータの
実施例を図面に従って説明する。
実施例を図面に従って説明する。
【００１１】図１は本発明の第１実施例を示す。この図
において、１０，１１は商用電源（ＡＣ１００Ｖ、５０
／６０Ｈｚ）に接続される入力端子、３０はダイオード
ブリッジからなる整流器、Ｔ１はトランスである。トラ
ンスＴ１は、一対の一次巻線Ｎ１a，Ｎ１b、一対の二次
巻線Ｎ２a，Ｎ２b、帰還巻線Ｎ３及び補助巻線Ｎ４を有
している。
において、１０，１１は商用電源（ＡＣ１００Ｖ、５０
／６０Ｈｚ）に接続される入力端子、３０はダイオード
ブリッジからなる整流器、Ｔ１はトランスである。トラ
ンスＴ１は、一対の一次巻線Ｎ１a，Ｎ１b、一対の二次
巻線Ｎ２a，Ｎ２b、帰還巻線Ｎ３及び補助巻線Ｎ４を有
している。
【００１２】前記トランスＴ１の一次側には、ロイヤー
発振回路を利用したプッシュプル式インバータ回路４０
が構成されている。ここで、本実施例では、インバータ
回路４０のスイッチング素子としてパワーＭＯＳＦＥＴ
を使用している。これは、従来一般的なバイポーラトラ
ンジスタで構成した場合、出力電力を増大させるために
ベースバイアス電流をコレクタ電流に比例して流さなけ
ればならず、抵抗でバイアスする場合にこのベースバイ
アス電流による電力損失が大きくなり、力率改善に用い
るには効率の点で問題があるからである。本実施例で
は、インバータ回路４０のスイッチング素子としてパワ
ーＭＯＳＦＥＴを用いると共にそのゲートへのバイアス
電圧を後述するトランス補助巻線から得るようにしてゲ
ートバイアス部分での電力消費を低減し、効率の改善を
図っている。このトランス一次側インバータ回路の伝達
効率は９２％を実現している。
発振回路を利用したプッシュプル式インバータ回路４０
が構成されている。ここで、本実施例では、インバータ
回路４０のスイッチング素子としてパワーＭＯＳＦＥＴ
を使用している。これは、従来一般的なバイポーラトラ
ンジスタで構成した場合、出力電力を増大させるために
ベースバイアス電流をコレクタ電流に比例して流さなけ
ればならず、抵抗でバイアスする場合にこのベースバイ
アス電流による電力損失が大きくなり、力率改善に用い
るには効率の点で問題があるからである。本実施例で
は、インバータ回路４０のスイッチング素子としてパワ
ーＭＯＳＦＥＴを用いると共にそのゲートへのバイアス
電圧を後述するトランス補助巻線から得るようにしてゲ
ートバイアス部分での電力消費を低減し、効率の改善を
図っている。このトランス一次側インバータ回路の伝達
効率は９２％を実現している。
【００１３】すなわち、トランスＴ１の一次側にインバ
ータ回路４０を構成するために、一対のスイッチング素
子としてのパワーＭＯＳＦＥＴ Ｑ１，Ｑ２が各一次巻
線Ｎ１a，Ｎ１bに直列に接続され、整流器３０の正側端
がチヨークコイルＬ１を介し一対の一次巻線Ｎ１a，Ｎ
１bの相互接続端に接続され、パワーＭＯＳＦＥＴ Ｑ
１，Ｑ２のソースは整流器３０の負側端に接続されてい
る（トランス一次巻線に対し各パワーＭＯＳＦＥＴ Ｑ
１，Ｑ２がプッシュプル接続されている。）。前記一次
巻線Ｎ１a，Ｎ１bの直列回路には共振用コンデンサＣ２
が並列接続されている。また、各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２のゲートと前記整流器３０の正側端との間に
起動回路としての起動用抵抗Ｒ６が接続されている。
ータ回路４０を構成するために、一対のスイッチング素
子としてのパワーＭＯＳＦＥＴ Ｑ１，Ｑ２が各一次巻
線Ｎ１a，Ｎ１bに直列に接続され、整流器３０の正側端
がチヨークコイルＬ１を介し一対の一次巻線Ｎ１a，Ｎ
１bの相互接続端に接続され、パワーＭＯＳＦＥＴ Ｑ
１，Ｑ２のソースは整流器３０の負側端に接続されてい
る（トランス一次巻線に対し各パワーＭＯＳＦＥＴ Ｑ
１，Ｑ２がプッシュプル接続されている。）。前記一次
巻線Ｎ１a，Ｎ１bの直列回路には共振用コンデンサＣ２
が並列接続されている。また、各パワーＭＯＳＦＥＴ
Ｑ１，Ｑ２のゲートと前記整流器３０の正側端との間に
起動回路としての起動用抵抗Ｒ６が接続されている。
【００１４】前記補助巻線Ｎ４には補助電源４１が接続
されている。該補助電源４１は補助巻線Ｎ４の誘起電圧
を整流平滑して前記パワーＭＯＳＦＥＴ Ｑ１，Ｑ２の
ゲートへの直流バイアス電圧を印加するためのものであ
る。
されている。該補助電源４１は補助巻線Ｎ４の誘起電圧
を整流平滑して前記パワーＭＯＳＦＥＴ Ｑ１，Ｑ２の
ゲートへの直流バイアス電圧を印加するためのものであ
る。
【００１５】前記トランスＴ１の二次側には、昇圧チョ
ッパー回路を含む力率改善型直流出力回路５０が構成さ
れている。すなわち、トランスＴ１の一対の二次巻線Ｎ
２a，Ｎ２bの共通接続端は出力端子（アース側）１３に
接続され、二次巻線Ｎ２a，Ｎ２bの他端に両波整流回路
を構成する整流用ダイオードＤ２，Ｄ３が接続され、該
ダイオードＤ２，Ｄ３のカソード側とアース側間に高周
波バイパス用コンデンサＣ３が接続されている。チョー
クコイルＬ２、スイッチング素子としてのパワーＭＯＳ
ＦＥＴ Ｑ３、フライホイールダイオードＤ４、及び平
滑用コンデンサＣ４は、昇圧チョッパー回路の主回路部
分を構成しており、出力端子１２，１３間に昇圧チョッ
パー回路の直流出力電圧が供給されるようになってい
る。また、前記パワーＭＯＳＦＥＴ Ｑ３のソース、ア
ース側間にソース電流検出用抵抗Ｒ８が挿入されてい
る。また、チョークコイルＬ２は二次検出巻線５１を有
している。
ッパー回路を含む力率改善型直流出力回路５０が構成さ
れている。すなわち、トランスＴ１の一対の二次巻線Ｎ
２a，Ｎ２bの共通接続端は出力端子（アース側）１３に
接続され、二次巻線Ｎ２a，Ｎ２bの他端に両波整流回路
を構成する整流用ダイオードＤ２，Ｄ３が接続され、該
ダイオードＤ２，Ｄ３のカソード側とアース側間に高周
波バイパス用コンデンサＣ３が接続されている。チョー
クコイルＬ２、スイッチング素子としてのパワーＭＯＳ
ＦＥＴ Ｑ３、フライホイールダイオードＤ４、及び平
滑用コンデンサＣ４は、昇圧チョッパー回路の主回路部
分を構成しており、出力端子１２，１３間に昇圧チョッ
パー回路の直流出力電圧が供給されるようになってい
る。また、前記パワーＭＯＳＦＥＴ Ｑ３のソース、ア
ース側間にソース電流検出用抵抗Ｒ８が挿入されてい
る。また、チョークコイルＬ２は二次検出巻線５１を有
している。
【００１６】力率改善用制御回路２０は、図８の従来回
路で使用したものと同様であり、誤差増幅器６、乗算器
７、コンパレータ８及びフリップフロップ回路９を有
し、出力端子１２，１３間の直流出力電圧Ｖoutを抵抗
Ｒ４，Ｒ５で分圧した電圧が誤差増幅器６に印加され、
両波整流回路を構成したダイオードＤ２，Ｄ３の出力電
圧（コンデンサＣ３の両端の電圧）が抵抗Ｒ１，Ｒ２で
分圧されて電圧値Ｖiとして乗算器７に印加される。ま
た、抵抗Ｒ８によって検出されるパワーＭＯＳＦＥＴ
Ｑ３の電流比例値Ｖi3がコンパレータ８に印加され、チ
ョークコイルＬ２の二次検出巻線５１及び抵抗Ｒ７の直
列回路の誘起電圧はパワーＭＯＳＦＥＴＱ３への駆動信
号発生用フリップフロップ回路９に加えられる（フリッ
プフロップ回路９は該誘起電圧が零でパワーＭＯＳＦＥ
Ｔ Ｑ３をオンにする駆動信号を発生する。）。
路で使用したものと同様であり、誤差増幅器６、乗算器
７、コンパレータ８及びフリップフロップ回路９を有
し、出力端子１２，１３間の直流出力電圧Ｖoutを抵抗
Ｒ４，Ｒ５で分圧した電圧が誤差増幅器６に印加され、
両波整流回路を構成したダイオードＤ２，Ｄ３の出力電
圧（コンデンサＣ３の両端の電圧）が抵抗Ｒ１，Ｒ２で
分圧されて電圧値Ｖiとして乗算器７に印加される。ま
た、抵抗Ｒ８によって検出されるパワーＭＯＳＦＥＴ
Ｑ３の電流比例値Ｖi3がコンパレータ８に印加され、チ
ョークコイルＬ２の二次検出巻線５１及び抵抗Ｒ７の直
列回路の誘起電圧はパワーＭＯＳＦＥＴＱ３への駆動信
号発生用フリップフロップ回路９に加えられる（フリッ
プフロップ回路９は該誘起電圧が零でパワーＭＯＳＦＥ
Ｔ Ｑ３をオンにする駆動信号を発生する。）。
【００１７】次に図１の第１実施例の動作説明を行う。
【００１８】前記入力端子１０，１１間に商用電源（Ａ
Ｃ１００／２００Ｖ系、５０／６０Ｈｚ）より正弦波電
圧が供給されると、整流器３０で全波整流された全波整
流波形がトランスＴ１の一次側のプッシュプル式インバ
ータ回路４０に加えられる。これと同時に起動用抵抗Ｒ
６によりパワーＭＯＳＦＥＴ Ｑ１，Ｑ２のゲートにス
レッショルド電圧Ｖthが印加される。このとき、２個の
パワーＭＯＳＦＥＴのＶthのばらつきにより、いずれか
一方（例えばＱ１）がターンオンする。トランスＴ１の
帰還巻線Ｎ３に電圧が誘起され、パワーＭＯＳＦＥＴ
Ｑ１がターンオンしながらＱ１のゲートに正電圧が加わ
り、正帰還がかかる。トランスＴ１の一次巻線Ｎ１a，
Ｎ１bの直列回路のインダクタンスと共振用コンデンサ
Ｃ２がＬＣ並列共振を起こし、その共振周波数でパワー
ＭＯＳＦＥＴ Ｑ１のドレイン−ソース間電圧が正弦波
となりながら、オン、オフし、以後パワーＭＯＳＦＥＴ
Ｑ１とＱ２が交互にターンオンを繰り返して自励発振
を開始する（電圧共振型の自励発振動作）。
Ｃ１００／２００Ｖ系、５０／６０Ｈｚ）より正弦波電
圧が供給されると、整流器３０で全波整流された全波整
流波形がトランスＴ１の一次側のプッシュプル式インバ
ータ回路４０に加えられる。これと同時に起動用抵抗Ｒ
６によりパワーＭＯＳＦＥＴ Ｑ１，Ｑ２のゲートにス
レッショルド電圧Ｖthが印加される。このとき、２個の
パワーＭＯＳＦＥＴのＶthのばらつきにより、いずれか
一方（例えばＱ１）がターンオンする。トランスＴ１の
帰還巻線Ｎ３に電圧が誘起され、パワーＭＯＳＦＥＴ
Ｑ１がターンオンしながらＱ１のゲートに正電圧が加わ
り、正帰還がかかる。トランスＴ１の一次巻線Ｎ１a，
Ｎ１bの直列回路のインダクタンスと共振用コンデンサ
Ｃ２がＬＣ並列共振を起こし、その共振周波数でパワー
ＭＯＳＦＥＴ Ｑ１のドレイン−ソース間電圧が正弦波
となりながら、オン、オフし、以後パワーＭＯＳＦＥＴ
Ｑ１とＱ２が交互にターンオンを繰り返して自励発振
を開始する（電圧共振型の自励発振動作）。
【００１９】自励発振開始後、トランスＴ１の補助巻線
Ｎ４に電圧が誘起され、これが補助電源４１で整流平滑
されて直流電圧が補助電源４１から出力される。この補
助電源４１の出力電圧の方を、前記起動用抵抗Ｒ６によ
るゲート電圧よりも高く設定することで、以後パワーＭ
ＯＳＦＥＴ Ｑ１，Ｑ２のスレッショルド電圧Ｖthは補
助電源４１から直流バイアス電圧（パワーＭＯＳＦＥＴ
がＮチャンネルのものであれば、正電圧）としてゲート
に供給される。なお、インバータ回路４０の発振周波数
は数１０kＨzである。
Ｎ４に電圧が誘起され、これが補助電源４１で整流平滑
されて直流電圧が補助電源４１から出力される。この補
助電源４１の出力電圧の方を、前記起動用抵抗Ｒ６によ
るゲート電圧よりも高く設定することで、以後パワーＭ
ＯＳＦＥＴ Ｑ１，Ｑ２のスレッショルド電圧Ｖthは補
助電源４１から直流バイアス電圧（パワーＭＯＳＦＥＴ
がＮチャンネルのものであれば、正電圧）としてゲート
に供給される。なお、インバータ回路４０の発振周波数
は数１０kＨzである。
【００２０】図２（Ａ）は起動後のパワーＭＯＳＦＥＴ
Ｑ１（又はＱ２）のドレイン−ソース間電圧波形、同
図（Ｂ）はドレイン電流波形、同図（Ｃ）はゲート−ソ
ース間電圧波形である（図２はパワーＭＯＳＦＥＴのス
イッチング周波数に対応した時間軸の場合で、商用電源
入力電圧をＶinで示した）。また、図３（Ａ）はトラン
スＴ１の二次側の全波整流波形、同図（Ｂ）はパワーＭ
ＯＳＦＥＴ Ｑ１（又はＱ２）のゲート−ソース間電圧
波形である（図３は商用電源の周波数に対応した時間軸
の場合）。
Ｑ１（又はＱ２）のドレイン−ソース間電圧波形、同
図（Ｂ）はドレイン電流波形、同図（Ｃ）はゲート−ソ
ース間電圧波形である（図２はパワーＭＯＳＦＥＴのス
イッチング周波数に対応した時間軸の場合で、商用電源
入力電圧をＶinで示した）。また、図３（Ａ）はトラン
スＴ１の二次側の全波整流波形、同図（Ｂ）はパワーＭ
ＯＳＦＥＴ Ｑ１（又はＱ２）のゲート−ソース間電圧
波形である（図３は商用電源の周波数に対応した時間軸
の場合）。
【００２１】前記トランスＴ１の２次巻線Ｎ２a，Ｎ２b
にはインバータ回路４０による高周波正弦波電圧を商用
電源周波数の正弦波電圧に重畳した波形が得られる。そ
して、前記力率改善型直流出力回路５０の整流用ダイオ
ードＤ２，Ｄ３の出力側には図３（Ａ）の如き全波整流
波形が得られ［同図（Ｂ）はＦＥＴＱ１又はＱ２のゲー
ト、ソース電圧波形］、さらに高周波バイパス用コンデ
ンサＣ３で高周波成分が除去されて力率改善型昇圧チョ
ッパー回路に供給され、出力端子１２，１３間に安定化
された直流出力電圧が出力される。前記力率改善用制御
回路２０は、入力端子１０，１１間の入力電流Ｉinが、
入力電圧Ｖinと同相の正弦波に近付くように昇圧チョッ
パー回路内のパワーＭＯＳＦＥＴ Ｑ３のスイッチング
動作を制御して力率改善を図っている。この力率改善動
作は図８の従来回路で説明したのと同様である。
にはインバータ回路４０による高周波正弦波電圧を商用
電源周波数の正弦波電圧に重畳した波形が得られる。そ
して、前記力率改善型直流出力回路５０の整流用ダイオ
ードＤ２，Ｄ３の出力側には図３（Ａ）の如き全波整流
波形が得られ［同図（Ｂ）はＦＥＴＱ１又はＱ２のゲー
ト、ソース電圧波形］、さらに高周波バイパス用コンデ
ンサＣ３で高周波成分が除去されて力率改善型昇圧チョ
ッパー回路に供給され、出力端子１２，１３間に安定化
された直流出力電圧が出力される。前記力率改善用制御
回路２０は、入力端子１０，１１間の入力電流Ｉinが、
入力電圧Ｖinと同相の正弦波に近付くように昇圧チョッ
パー回路内のパワーＭＯＳＦＥＴ Ｑ３のスイッチング
動作を制御して力率改善を図っている。この力率改善動
作は図８の従来回路で説明したのと同様である。
【００２２】図４中曲線（イ）は第１実施例における出
力端子１２，１３間の直流出力電圧Ｖoutの波形図であ
り、リップル電圧は２.５Ｖp-pであった。同図中曲線
（ロ）は入力端子１０，１１間の入力電流Ｉinの波形図
である。力率９９％以上を実現することも可能である。
力端子１２，１３間の直流出力電圧Ｖoutの波形図であ
り、リップル電圧は２.５Ｖp-pであった。同図中曲線
（ロ）は入力端子１０，１１間の入力電流Ｉinの波形図
である。力率９９％以上を実現することも可能である。
【００２３】上記第１実施例の場合、スイッチング素子
としてパワーＭＯＳＦＥＴ Ｑ１，Ｑ２を用いたロイヤ
ー発振回路でインバータ回路４０を構成しており、効率
良く電力の伝送が可能であり、しかもトランスＴ１の一
次側と二次側とが完全に絶縁されており、トランス巻線
比を適切に設定することで、昇圧、降圧のいずれも可能
で任意の電圧が得られる。
としてパワーＭＯＳＦＥＴ Ｑ１，Ｑ２を用いたロイヤ
ー発振回路でインバータ回路４０を構成しており、効率
良く電力の伝送が可能であり、しかもトランスＴ１の一
次側と二次側とが完全に絶縁されており、トランス巻線
比を適切に設定することで、昇圧、降圧のいずれも可能
で任意の電圧が得られる。
【００２４】図５は第１実施例のＡＣ−ＤＣコンバータ
６０を用いた場合に、後段に非絶縁型ＤＣ−ＤＣコンバ
ータ６１を多数接続して多様な直流出力電圧を得る構成
を示す。図５の構成では、第１実施例のＡＣ−ＤＣコン
バータ６０が、商用電源から絶縁されかつ商用電源電圧
よりも低いＤＣ４８Ｖ程度の出力を得ることが可能な点
を利用して、後段に構成が簡単で安価な非絶縁型ＤＣ−
ＤＣコンバータ６１を接続している。また、各非絶縁型
ＤＣ−ＤＣコンバータ６１とＡＣ−ＤＣコンバータ６０
の接続はＤＣ４８Ｖ程度の線路で行うことができ、安全
規格上、絶縁構造が簡略化できて有利である。
６０を用いた場合に、後段に非絶縁型ＤＣ−ＤＣコンバ
ータ６１を多数接続して多様な直流出力電圧を得る構成
を示す。図５の構成では、第１実施例のＡＣ−ＤＣコン
バータ６０が、商用電源から絶縁されかつ商用電源電圧
よりも低いＤＣ４８Ｖ程度の出力を得ることが可能な点
を利用して、後段に構成が簡単で安価な非絶縁型ＤＣ−
ＤＣコンバータ６１を接続している。また、各非絶縁型
ＤＣ−ＤＣコンバータ６１とＡＣ−ＤＣコンバータ６０
の接続はＤＣ４８Ｖ程度の線路で行うことができ、安全
規格上、絶縁構造が簡略化できて有利である。
【００２５】なお、図８の従来回路で商用電源から絶縁
された多出力化を実現するには、後段に高価な絶縁型Ｄ
Ｃ−ＤＣコンバータを多数使用することになり、構成が
複雑かつ高価であり、各絶縁型ＤＣ−ＤＣコンバータへ
の接続線路の絶縁にも安全規格上の配慮が必要となる
（図８の従来回路では商用電源を昇圧した出力しか得ら
れないため）。
された多出力化を実現するには、後段に高価な絶縁型Ｄ
Ｃ−ＤＣコンバータを多数使用することになり、構成が
複雑かつ高価であり、各絶縁型ＤＣ−ＤＣコンバータへ
の接続線路の絶縁にも安全規格上の配慮が必要となる
（図８の従来回路では商用電源を昇圧した出力しか得ら
れないため）。
【００２６】図６は本発明の第２実施例を示す。この場
合、トランスＴ１の一次側の構成は第１実施例と同様で
あり、二次側の力率改善型直流出力回路７０を、チョー
クインプット型整流平滑回路と制御用可飽和リアクトル
とを組み合わせた回路構成としている。すなわち、力率
改善型直流出力回路７０は、整流用ダイオードＤ２，Ｄ
３、平滑用チョークコイルＬ３及び平滑用コンデンサＣ
５を有するチョークインプット型整流平滑回路と、該整
流平滑回路とトランス二次巻線Ｎ２a，Ｎ２bとの間にそ
れぞれ挿入された制御用可飽和リアクトルＳＲ１，ＳＲ
２と、これらの可飽和リアクトルＳＲ１，ＳＲ２に制御
電流を流すダイオードＤ５，Ｄ６及び誤差増幅器７１と
からなる制御回路とを有している。
合、トランスＴ１の一次側の構成は第１実施例と同様で
あり、二次側の力率改善型直流出力回路７０を、チョー
クインプット型整流平滑回路と制御用可飽和リアクトル
とを組み合わせた回路構成としている。すなわち、力率
改善型直流出力回路７０は、整流用ダイオードＤ２，Ｄ
３、平滑用チョークコイルＬ３及び平滑用コンデンサＣ
５を有するチョークインプット型整流平滑回路と、該整
流平滑回路とトランス二次巻線Ｎ２a，Ｎ２bとの間にそ
れぞれ挿入された制御用可飽和リアクトルＳＲ１，ＳＲ
２と、これらの可飽和リアクトルＳＲ１，ＳＲ２に制御
電流を流すダイオードＤ５，Ｄ６及び誤差増幅器７１と
からなる制御回路とを有している。
【００２７】図６の第２実施例において、出力端子１
２，１３間の直流出力電圧Ｖoutが誤差増幅器７１の基
準電圧値を越えると、誤差増幅器７１から誤差電圧に比
例した直流制御電圧Ｖcが出力され、ダイオードＤ５，
Ｄ６を介し各可飽和リアクトルＳＲ１，ＳＲ２にリセッ
ト方向に制御電流が流れる。この結果、可飽和リアクト
ルＳＲ１，ＳＲ２の導通期間を短くして出力安定化制御
が行われる。
２，１３間の直流出力電圧Ｖoutが誤差増幅器７１の基
準電圧値を越えると、誤差増幅器７１から誤差電圧に比
例した直流制御電圧Ｖcが出力され、ダイオードＤ５，
Ｄ６を介し各可飽和リアクトルＳＲ１，ＳＲ２にリセッ
ト方向に制御電流が流れる。この結果、可飽和リアクト
ルＳＲ１，ＳＲ２の導通期間を短くして出力安定化制御
が行われる。
【００２８】図７は第２実施例の場合の出力端子１２，
１３間の直流出力電圧Ｖoutの波形図であり、リップル
電圧は３.８Ｖp-pであった。同図（Ｂ）は入力端子１
０，１１間の入力電流Ｉinの波形図である。９７％程度
の力率を実現可能である。
１３間の直流出力電圧Ｖoutの波形図であり、リップル
電圧は３.８Ｖp-pであった。同図（Ｂ）は入力端子１
０，１１間の入力電流Ｉinの波形図である。９７％程度
の力率を実現可能である。
【００２９】なお、上記第１及び第２実施例において、
起動回路としての起動抵抗Ｒ６の一端は、トランスＴ１
の一次巻線Ｎ１a，Ｎ１bの共通接続点に接続するように
しても差し支えない。また、力率改善用制御回路２０
は、市販の力率改善用ＩＣに置換することができる（例
えば、モトローラ社製ＭＣ３４２６１等）。
起動回路としての起動抵抗Ｒ６の一端は、トランスＴ１
の一次巻線Ｎ１a，Ｎ１bの共通接続点に接続するように
しても差し支えない。また、力率改善用制御回路２０
は、市販の力率改善用ＩＣに置換することができる（例
えば、モトローラ社製ＭＣ３４２６１等）。
【００３０】以上本発明の実施例について説明してきた
が、本発明はこれに限定されることなく請求項の記載の
範囲内において各種の変形、変更が可能なことは当業者
には自明であろう。
が、本発明はこれに限定されることなく請求項の記載の
範囲内において各種の変形、変更が可能なことは当業者
には自明であろう。
【００３１】
【発明の効果】以上説明したように、本発明のＡＣ−Ｄ
Ｃコンバータは、入力電流波形を擬似正弦波として力率
改善を図り、しかも一次、二次間の絶縁を取ることが可
能で、入力電圧の制限を受けず、任意の直流出力電圧が
得られるので、パーソナルコンピュータ、ワークステー
ション等の電子機器用の力率改善型直流電源装置として
極めて有用である。
Ｃコンバータは、入力電流波形を擬似正弦波として力率
改善を図り、しかも一次、二次間の絶縁を取ることが可
能で、入力電圧の制限を受けず、任意の直流出力電圧が
得られるので、パーソナルコンピュータ、ワークステー
ション等の電子機器用の力率改善型直流電源装置として
極めて有用である。
【図１】本発明に係るＡＣ−ＤＣコンバータの第１実施
例を示す回路図である。
例を示す回路図である。
【図２】第１実施例の起動後の各部分の波形をインバー
タ回路の発振周波数に対応した時間軸で示す波形図であ
る。
タ回路の発振周波数に対応した時間軸で示す波形図であ
る。
【図３】第１実施例の起動後の各部分の波形を商用電源
周波数に対応した時間軸で示す波形図である。
周波数に対応した時間軸で示す波形図である。
【図４】第１実施例の直流出力電圧波形及び入力電流波
形を示す波形図である。
形を示す波形図である。
【図５】第１実施例のＡＣ−ＤＣコンバータを用いて多
出力化を図った構成を示すブロック図である。
出力化を図った構成を示すブロック図である。
【図６】本発明の第２実施例を示す回路図である。
【図７】第２実施例の直流出力電圧波形及び入力電流波
形を示す波形図である。
形を示す波形図である。
【図８】従来回路を示す回路図である。
【図９】従来回路の動作説明用の波形図である。
【図１０】従来回路の他の動作説明用の波形図である。
１０，１１ 入力端子 １２，１３ 出力端子 ２０ 力率改善用制御回路 ３０ 整流器 ４０ インバータ回路 ４１ 補助電源 ５０，７０ 力率改善用直流出力回路 Ｃ１乃至Ｃ５ コンデンサ Ｄ１乃至Ｄ６ ダイオード Ｌ１，Ｌ２，Ｌ３ チョークコイル Ｑ１，Ｑ２，Ｑ３ パワーＭＯＳＦＥＴ Ｒ１乃至Ｒ８ 抵抗 ＳＲ１，ＳＲ２ 可飽和リアクトル Ｔ１ トランス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/538 9181−5Ｈ 7/5383 9181−5Ｈ
Claims (4)
- 【請求項１】 一対の一次巻線、二次巻線及び帰還巻線
を有するトランスと、前記各一次巻線に直列に接続され
かつ対応する帰還巻線端に制御極が接続された一対のス
イッチング素子とを有していて、前記スイッチング素子
が交互に導通することで自励発振を継続するプッシュプ
ル式インバータ回路と、前記二次巻線に接続された力率
改善型直流出力回路とを備えることを特徴とするＡＣ−
ＤＣコンバータ。 - 【請求項２】 前記力率改善型直流出力回路が、前記二
次巻線出力を整流する整流回路と、該整流回路の出力側
に接続された力率改善型昇圧チョッパー回路で構成され
ている請求項１記載のＡＣ−ＤＣコンバータ。 - 【請求項３】 前記力率改善型直流出力回路が、前記二
次巻線出力を整流平滑するチョークインプット型整流平
滑回路と、該整流平滑回路と前記二次巻線との間に挿入
された制御用可飽和リアクトルと、該可飽和リアクトル
に制御電流を流す制御回路とを有している請求項１記載
のＡＣ−ＤＣコンバータ。 - 【請求項４】 前記トランスが補助巻線を有し、該補助
巻線の誘起電圧を整流平滑して前記スイッチング素子の
制御極に印加する請求項１記載のＡＣ−ＤＣコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078640A JPH06276748A (ja) | 1993-03-15 | 1993-03-15 | Ａｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078640A JPH06276748A (ja) | 1993-03-15 | 1993-03-15 | Ａｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276748A true JPH06276748A (ja) | 1994-09-30 |
Family
ID=13667470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078640A Withdrawn JPH06276748A (ja) | 1993-03-15 | 1993-03-15 | Ａｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06276748A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018197A1 (en) * | 1996-10-18 | 1998-04-30 | A. Ahlstrom Corporation | An improved switched-mode power supply |
| JP2008187821A (ja) * | 2007-01-30 | 2008-08-14 | Matsushita Electric Works Ltd | 絶縁型ａｃ−ｄｃコンバータおよびそれを用いるｌｅｄ用直流電源装置 |
| WO2016065223A1 (en) * | 2014-10-24 | 2016-04-28 | Murata Manufacturing Co., Ltd. | Method of driving fets in saturating self-oscillating push-pull isolated dc-dc converter |
| CN117277780A (zh) * | 2023-09-21 | 2023-12-22 | 北京林业大学 | 基于自激推挽式转换器的微能量收集电路 |
-
1993
- 1993-03-15 JP JP5078640A patent/JPH06276748A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018197A1 (en) * | 1996-10-18 | 1998-04-30 | A. Ahlstrom Corporation | An improved switched-mode power supply |
| JP2008187821A (ja) * | 2007-01-30 | 2008-08-14 | Matsushita Electric Works Ltd | 絶縁型ａｃ−ｄｃコンバータおよびそれを用いるｌｅｄ用直流電源装置 |
| WO2016065223A1 (en) * | 2014-10-24 | 2016-04-28 | Murata Manufacturing Co., Ltd. | Method of driving fets in saturating self-oscillating push-pull isolated dc-dc converter |
| US9917526B2 (en) | 2014-10-24 | 2018-03-13 | Murata Manufacturing Co., Ltd. | Method of driving FETs in saturating self-oscillating push-pull isolated DC-DC converter |
| CN117277780A (zh) * | 2023-09-21 | 2023-12-22 | 北京林业大学 | 基于自激推挽式转换器的微能量收集电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344986B1 (en) | Topology and control method for power factor correction | |
| KR101357070B1 (ko) | 고효율 전력 변환기 시스템 | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US8723428B2 (en) | LED power source with over-voltage protection | |
| US20100259240A1 (en) | Bridgeless PFC converter | |
| EP0658968B1 (en) | Switching regulator | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| US7113411B2 (en) | Switching power supply | |
| Lee et al. | Design of a power-factor-correction converter based on half-bridge topology | |
| JPH05304772A (ja) | 電源回路 | |
| Chen et al. | New multi-output switching converters with MOSFET-rectifier post regulators | |
| JPH06311743A (ja) | Ｄｃ−ｄｃコンバータ | |
| RU2761179C2 (ru) | Инвертор с прямым мостом переменного тока и улучшенной топологией преобразования постоянного тока в переменный | |
| JPH08111975A (ja) | 直流電源装置 | |
| JP3097519B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP3572575B2 (ja) | 多出力電源装置 | |
| JPH06276748A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3477029B2 (ja) | 同期倍電流電源 | |
| US6697269B2 (en) | Single-stage converter compensating power factor | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| Fernández et al. | Self-driven synchronous rectification system with input voltage tracking for converters with a symmetrically driven transformer | |
| WO2007054886A2 (en) | Boost converter for power factor correction | |
| JP2004072866A (ja) | 電源装置 | |
| JP2004173381A (ja) | スイッチング電源装置 | |
| US6515877B1 (en) | DC-to-DC converter providing high current and low voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |