JPH0992773A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0992773A JPH0992773A JP25039295A JP25039295A JPH0992773A JP H0992773 A JPH0992773 A JP H0992773A JP 25039295 A JP25039295 A JP 25039295A JP 25039295 A JP25039295 A JP 25039295A JP H0992773 A JPH0992773 A JP H0992773A
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- inner lead
- chip
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】高密度化および薄型化することができる半導体
装置を提供する。 【解決手段】インナーリードとチップ上の電極端子をワ
イヤで配線してなる半導体装置において、インナーリー
ドの先端およびバスバーを接線するチップ上の電極端子
を、インナーリードとバスバーとの間に設けることによ
りボンディングワイヤのショートを防止し、高密度化お
よび薄型化することができるようにしたことを特徴とす
る半導体装置。
装置を提供する。 【解決手段】インナーリードとチップ上の電極端子をワ
イヤで配線してなる半導体装置において、インナーリー
ドの先端およびバスバーを接線するチップ上の電極端子
を、インナーリードとバスバーとの間に設けることによ
りボンディングワイヤのショートを防止し、高密度化お
よび薄型化することができるようにしたことを特徴とす
る半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に高密度化、薄型化を実現できる半導体装置に関
する。
し、特に高密度化、薄型化を実現できる半導体装置に関
する。
【０００２】
【従来の技術】従来半導体装置の製造において半導体チ
ップをリードフレームに取り付ける方式の場合、半導体
チップはリードフレームのタブと呼ばれる部分に取り付
けられている。その場合、ダブに取り付けられる半導体
チップとリードフレームのインナーリードとの間には、
すき間が形成され、このすき間をまたいで、半導体チッ
プのボンディングパッドとリードフレームのインナーリ
ードとをワイヤでボンディングすることにより結線を行
っていた。
ップをリードフレームに取り付ける方式の場合、半導体
チップはリードフレームのタブと呼ばれる部分に取り付
けられている。その場合、ダブに取り付けられる半導体
チップとリードフレームのインナーリードとの間には、
すき間が形成され、このすき間をまたいで、半導体チッ
プのボンディングパッドとリードフレームのインナーリ
ードとをワイヤでボンディングすることにより結線を行
っていた。
【０００３】すなわち、半導体チップとリードフレーム
のインナーリードとの間にすき間が形成される分だけ空
間的な余裕を設けることが必要である。半導体チップの
寸法が大きくなると、このすき間を設ける余裕がない、
あるいは、インナーリードの樹脂封止長さを確保できな
いという問題があった。このことから、特開昭５９−９
２５５６号および特開昭６１−２４１９５９号に開示さ
れるような構造の半導体装置が提案されている。
のインナーリードとの間にすき間が形成される分だけ空
間的な余裕を設けることが必要である。半導体チップの
寸法が大きくなると、このすき間を設ける余裕がない、
あるいは、インナーリードの樹脂封止長さを確保できな
いという問題があった。このことから、特開昭５９−９
２５５６号および特開昭６１−２４１９５９号に開示さ
れるような構造の半導体装置が提案されている。
【０００４】これらの構造を示す図４および図５を用い
てその要旨を説明すると、リードフレーム１のインナー
リード６およびバスバー５が半導体チップ３上に延設さ
れ、絶縁部材２を介して前記チップ３上に固定されてお
り、インナーリード６の先端とチップ３上の電極端子７
およびバスバー５とチップ上の電極端子８との間をそれ
ぞれボンディングワイヤ４で配線している。つまり、イ
ンナーリード６の先端とチップ上の電極端子７を配線す
るワイヤ４は、バスバー５との接触をさけるため、高さ
方向に高くループさせバスバー５をまたいでボンディン
グしていた。
てその要旨を説明すると、リードフレーム１のインナー
リード６およびバスバー５が半導体チップ３上に延設さ
れ、絶縁部材２を介して前記チップ３上に固定されてお
り、インナーリード６の先端とチップ３上の電極端子７
およびバスバー５とチップ上の電極端子８との間をそれ
ぞれボンディングワイヤ４で配線している。つまり、イ
ンナーリード６の先端とチップ上の電極端子７を配線す
るワイヤ４は、バスバー５との接触をさけるため、高さ
方向に高くループさせバスバー５をまたいでボンディン
グしていた。
【０００５】
【発明が解決しようとする課題】前記した従来の半導体
装置では、半導体チップ３とリードフレーム１のインナ
ーリード６との接続にはバスバー５との接触をさけるた
めボンディングワイヤを長く、かつ高くしなければなら
ない。
装置では、半導体チップ３とリードフレーム１のインナ
ーリード６との接続にはバスバー５との接触をさけるた
めボンディングワイヤを長く、かつ高くしなければなら
ない。
【０００６】そのため、ワイヤを長くすることにより、
コストが上がり、また他のワイヤと接触する可能性が非
常に高い。
コストが上がり、また他のワイヤと接触する可能性が非
常に高い。
【０００７】また、高くループさせることにより、半導
体装置の薄型化が実現できないという問題がある。
体装置の薄型化が実現できないという問題がある。
【０００８】本発明の目的は、前記従来技術の問題を解
決し、高密度化および薄型化することができる半導体装
置を提供することにある。
決し、高密度化および薄型化することができる半導体装
置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、リードフレームのインナーリードが
半導体チップ上に延設され、絶縁部材を介して前記チッ
プ上に固定されるとともに、前記インナーリードの先端
方向のさらに前方に離間して電源用のバスバーが配設さ
れ絶縁部材を介して前記チップ上に固定され、それぞれ
ボンディングワイヤで配線してなる半導体装置におい
て、前記インナーリードの先端およびバスバーを接続す
る前記チップ上の電極端子の少なくとも一方を前記イン
ナーリードとバスバーの間の前記離間部に設けボンディ
ングワイヤで配線することによりボンディングワイヤの
接触を防止したことを特徴とする半導体装置が提供され
る。
に本発明によれば、リードフレームのインナーリードが
半導体チップ上に延設され、絶縁部材を介して前記チッ
プ上に固定されるとともに、前記インナーリードの先端
方向のさらに前方に離間して電源用のバスバーが配設さ
れ絶縁部材を介して前記チップ上に固定され、それぞれ
ボンディングワイヤで配線してなる半導体装置におい
て、前記インナーリードの先端およびバスバーを接続す
る前記チップ上の電極端子の少なくとも一方を前記イン
ナーリードとバスバーの間の前記離間部に設けボンディ
ングワイヤで配線することによりボンディングワイヤの
接触を防止したことを特徴とする半導体装置が提供され
る。
【００１０】
【発明の実施の形態】以下に本発明を図１、２および３
に示す実施形態に基づいて、さらに詳細に説明する。
に示す実施形態に基づいて、さらに詳細に説明する。
【００１１】図１は、本発明の半導体装置の一実施形態
の要部を示す斜視図である。
の要部を示す斜視図である。
【００１２】この実施形態において、半導体チップ３は
シリコン（Ｓｉ）基板上に集積回路を多層配線技術によ
り形成したものからなる。一方、この半導体チップ３を
取り付けるリードフレーム１は通常タブと呼ばれている
チップ取付部を有していない。リードフレーム１のイン
ナーリード６の先端は、インナーリード側に接着剤を塗
布しインナーリード６に沿った形状の絶縁部材２を介し
て前記チップ３に固定されている。前記インナーリード
６先端方向の、さらに前方には前記インナーリード６と
離間して電源用のバスバー５が前記絶縁部材２を介して
前記チップ３上に固定されている。
シリコン（Ｓｉ）基板上に集積回路を多層配線技術によ
り形成したものからなる。一方、この半導体チップ３を
取り付けるリードフレーム１は通常タブと呼ばれている
チップ取付部を有していない。リードフレーム１のイン
ナーリード６の先端は、インナーリード側に接着剤を塗
布しインナーリード６に沿った形状の絶縁部材２を介し
て前記チップ３に固定されている。前記インナーリード
６先端方向の、さらに前方には前記インナーリード６と
離間して電源用のバスバー５が前記絶縁部材２を介して
前記チップ３上に固定されている。
【００１３】インナーリード６およびバスバー５と半導
体チップの電極端子７、８との間はワイヤ４によって接
続するが、半導体チップの端子７、８から見て、インナ
ーリード６とバスバー５とは互いに反対側にあるのでシ
ョートせず、かつ低いループで半導体チップの端子７、
８と接続することができる。
体チップの電極端子７、８との間はワイヤ４によって接
続するが、半導体チップの端子７、８から見て、インナ
ーリード６とバスバー５とは互いに反対側にあるのでシ
ョートせず、かつ低いループで半導体チップの端子７、
８と接続することができる。
【００１４】この半導体装置の組み方としては、例えば
バスバー５およびインナーリード６に接する側に接着剤
を塗布した絶縁部材２を半導体チップ３側からバスバー
５およびインナーリード６に接着し、次いでインナーリ
ード６と半導体チップの端子７およびバスバー５と半導
体チップの端子８をそれぞれ接続して樹脂封入すればよ
い。
バスバー５およびインナーリード６に接する側に接着剤
を塗布した絶縁部材２を半導体チップ３側からバスバー
５およびインナーリード６に接着し、次いでインナーリ
ード６と半導体チップの端子７およびバスバー５と半導
体チップの端子８をそれぞれ接続して樹脂封入すればよ
い。
【００１５】図２に示す第２の実施形態は、バスバー５
と接続する半導体チップの端子８を、バスバー５をはさ
んでインナーリード６と接続する半導体チップの端子７
と反対側に設けることにより前記実施例と同じ効果が得
られるようにしたものである。
と接続する半導体チップの端子８を、バスバー５をはさ
んでインナーリード６と接続する半導体チップの端子７
と反対側に設けることにより前記実施例と同じ効果が得
られるようにしたものである。
【００１６】また、図３に示す第３の実施形態は、バス
バー５をＳ字型に配置しているが、この場合も前記実施
形態と同じ効果が得られるとともに、インナーリード６
とバスバー５の間の離間部を容易に確保できるという効
果もある。
バー５をＳ字型に配置しているが、この場合も前記実施
形態と同じ効果が得られるとともに、インナーリード６
とバスバー５の間の離間部を容易に確保できるという効
果もある。
【００１７】
【発明の効果】本発明は以上説明したように構成されて
いるので本発明によれば、インナーリードとチップ上の
電極より端子をワイヤで配線してなる半導体装置におい
て、前記バスバーとインナーリードとの間に半導体チッ
プの端子を設けることによりボンディングワイヤのショ
ートを防止し、かつボンディングワイヤを短尺化させる
ことができ、それにより半導体装置を高密度化および薄
型化することができる。
いるので本発明によれば、インナーリードとチップ上の
電極より端子をワイヤで配線してなる半導体装置におい
て、前記バスバーとインナーリードとの間に半導体チッ
プの端子を設けることによりボンディングワイヤのショ
ートを防止し、かつボンディングワイヤを短尺化させる
ことができ、それにより半導体装置を高密度化および薄
型化することができる。
【図１】 本発明半導体装置の一実施形態を示す斜視図
である。
である。
【図２】 本発明半導体装置の第２の実施形態を示す斜
視図である。
視図である。
【図３】 本発明半導体装置の第３の実施形態を示す平
面図である。
面図である。
【図４】 従来構造によるリードフレームと封入された
半導体チップの縦断面図である。
半導体チップの縦断面図である。
【図５】 従来のリードフレームとその周辺部の要部を
示す斜視図である。
示す斜視図である。
１ リードフレーム ２ 絶縁部材 ３ 半導体チップ ４ ボンディングワイヤ ５ バスバー ６ インナーリード ７、８ 半導体チップの電極端子
Claims (1)
- 【請求項１】リードフレームのインナーリードが半導体
チップ上に延設され、絶縁部材を介して前記チップ上に
固定されるとともに、前記インナーリードの先端方向の
さらに前方に離間して電源用のバスバーが配設され絶縁
部材を介して前記チップ上に固定され、それぞれボンデ
ィングワイヤで配線してなる半導体装置において、前記
インナーリードの先端およびバスバーを接続する前記チ
ップ上の電極端子の少なくとも一方を前記インナーリー
ドとバスバーの間の前記離間部に設けボンディングワイ
ヤで配線することによりボンディングワイヤの接触を防
止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25039295A JPH0992773A (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25039295A JPH0992773A (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992773A true JPH0992773A (ja) | 1997-04-04 |
Family
ID=17207239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25039295A Pending JPH0992773A (ja) | 1995-09-28 | 1995-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992773A (ja) |
-
1995
- 1995-09-28 JP JP25039295A patent/JPH0992773A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528991B2 (ja) | 樹脂封止型半導体装置及びリ―ドフレ―ム | |
| KR0144164B1 (ko) | 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법 | |
| US7098527B2 (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1056124A (ja) | リードフレーム及びボトムリード型半導体パッケージ | |
| JPH1117100A (ja) | 半導体装置 | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JPS622628A (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPH0992773A (ja) | 半導体装置 | |
| JP2810626B2 (ja) | 半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP2869596B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0677284A (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JP2561415Y2 (ja) | 半導体装置 | |
| JP3317185B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH08264678A (ja) | 樹脂封止型半導体装置 | |
| JPH0595018A (ja) | 半導体装置の製造方法 | |
| JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH0637234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010612 |