JPH0964609A - 薄膜積層電極及びその製造方法 - Google Patents
薄膜積層電極及びその製造方法Info
- Publication number
- JPH0964609A JPH0964609A JP7239125A JP23912595A JPH0964609A JP H0964609 A JPH0964609 A JP H0964609A JP 7239125 A JP7239125 A JP 7239125A JP 23912595 A JP23912595 A JP 23912595A JP H0964609 A JPH0964609 A JP H0964609A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- adhesive layer
- laminated electrode
- dielectric
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
- Physical Vapour Deposition (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】
【課題】 誘電体基板と導体薄膜、あるいは導体薄膜と
誘電体薄膜の密着強度が大きく、信頼性の高い薄膜積層
電極及びその製造方法を提供する。 【解決手段】 誘電体基板１とその上に形成される導体
薄膜３の界面、及び導体薄膜３と誘電体薄膜４の界面の
うちの一つ以上に密着強度の大きい接着層５を介在させ
る。また、接着層５の構成材料として、Ｔｉ、Ｃｒ、Ｎ
ｉ、及びそれらの少なくとも１種を含む合金の少なくと
も１種を用いる。また、接着層５の厚みが２０nm以上と
する。さらに、導体薄膜３、接着層５及び誘電体薄膜４
を、途中で真空を破ることなく、連続的に真空下で成膜
する。
誘電体薄膜の密着強度が大きく、信頼性の高い薄膜積層
電極及びその製造方法を提供する。 【解決手段】 誘電体基板１とその上に形成される導体
薄膜３の界面、及び導体薄膜３と誘電体薄膜４の界面の
うちの一つ以上に密着強度の大きい接着層５を介在させ
る。また、接着層５の構成材料として、Ｔｉ、Ｃｒ、Ｎ
ｉ、及びそれらの少なくとも１種を含む合金の少なくと
も１種を用いる。また、接着層５の厚みが２０nm以上と
する。さらに、導体薄膜３、接着層５及び誘電体薄膜４
を、途中で真空を破ることなく、連続的に真空下で成膜
する。
Description
【０００１】
【発明の属する技術分野】本願発明は、薄膜電極に関
し、詳しくは、高周波伝送線路、高周波共振器、高周波
フィルタなどに用いられる薄膜積層電極及びその製造方
法に関する。
し、詳しくは、高周波伝送線路、高周波共振器、高周波
フィルタなどに用いられる薄膜積層電極及びその製造方
法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】導体薄
膜と誘電体薄膜を積層してなる薄膜積層電極として、特
願平５−２１２６３０号に開示されている高周波電磁界
結合型薄膜積層電極（以下、単に「薄膜積層電極」とも
いう）がある。そして、この薄膜積層電極においては、
導体薄膜として、導電率の高いＣｕやＡｇなどの単一の
材料が用いられている。
膜と誘電体薄膜を積層してなる薄膜積層電極として、特
願平５−２１２６３０号に開示されている高周波電磁界
結合型薄膜積層電極（以下、単に「薄膜積層電極」とも
いう）がある。そして、この薄膜積層電極においては、
導体薄膜として、導電率の高いＣｕやＡｇなどの単一の
材料が用いられている。
【０００３】しかし、導体薄膜として用いられているＣ
ｕやＡｇは、誘電体薄膜や誘電体基板を構成する酸化物
との密着強度が小さいため、 薄膜積層電極の製造中に膜剥離を引き起こす場合があ
る 薄膜積層電極の製造後における環境変化の繰り返しに
よって応力が蓄積され、膜剥離を引き起こす場合がある 使用時の熱分布、使用時と不使用時の温度差などによ
り応力が蓄積され、膜剥離を引き起こす場合がある などの問題点がある。
ｕやＡｇは、誘電体薄膜や誘電体基板を構成する酸化物
との密着強度が小さいため、 薄膜積層電極の製造中に膜剥離を引き起こす場合があ
る 薄膜積層電極の製造後における環境変化の繰り返しに
よって応力が蓄積され、膜剥離を引き起こす場合がある 使用時の熱分布、使用時と不使用時の温度差などによ
り応力が蓄積され、膜剥離を引き起こす場合がある などの問題点がある。
【０００４】本願発明は、上記問題点を解決するもので
あり、誘電体基板と導体薄膜、あるいは導体薄膜と誘電
体薄膜の密着強度が大きく、信頼性の高い薄膜積層電極
及びその製造方法を提供することを目的とする。
あり、誘電体基板と導体薄膜、あるいは導体薄膜と誘電
体薄膜の密着強度が大きく、信頼性の高い薄膜積層電極
及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】発明者等は、上記問題点
を解決するため、導体薄膜と誘電体基板、及び導体薄膜
と誘電体薄膜の密着強度を向上させる方法に関して、種
々の実験、検討を行い、導体薄膜と誘電体基板あるいは
導体薄膜と誘電体薄膜との界面にＴｉ層などの接着層を
介在させた場合に密着強度が向上することを知り、さら
に実験、検討を重ねて本願発明を完成した。
を解決するため、導体薄膜と誘電体基板、及び導体薄膜
と誘電体薄膜の密着強度を向上させる方法に関して、種
々の実験、検討を行い、導体薄膜と誘電体基板あるいは
導体薄膜と誘電体薄膜との界面にＴｉ層などの接着層を
介在させた場合に密着強度が向上することを知り、さら
に実験、検討を重ねて本願発明を完成した。
【０００６】すなわち、本願発明の薄膜積層電極は、誘
電体基板上に、導体薄膜、誘電体薄膜を交互に積層して
なる薄膜積層電極であって、誘電体基板とその上に形成
される導体薄膜の界面、及び導体薄膜と誘電体薄膜の界
面のうちの一つ以上に密着強度の大きい接着層を介在さ
せたことを特徴としている。
電体基板上に、導体薄膜、誘電体薄膜を交互に積層して
なる薄膜積層電極であって、誘電体基板とその上に形成
される導体薄膜の界面、及び導体薄膜と誘電体薄膜の界
面のうちの一つ以上に密着強度の大きい接着層を介在さ
せたことを特徴としている。
【０００７】なお、本願発明の薄膜積層電極において、
密着強度の大きい接着層とは、前記誘電体基板とその上
に形成される導体薄膜の界面、及び導体薄膜と誘電体薄
膜の界面に介在させることにより、導体薄膜と誘電体基
板、又は導体薄膜と誘電体薄膜とを直接接合する場合よ
りも大きな接合強度（密着強度）が得られるような層
（薄膜）を意味する。
密着強度の大きい接着層とは、前記誘電体基板とその上
に形成される導体薄膜の界面、及び導体薄膜と誘電体薄
膜の界面に介在させることにより、導体薄膜と誘電体基
板、又は導体薄膜と誘電体薄膜とを直接接合する場合よ
りも大きな接合強度（密着強度）が得られるような層
（薄膜）を意味する。
【０００８】また、本願発明の薄膜積層電極は、前記接
着層の構成材料として、Ｔｉ、Ｃｒ、Ｎｉ、及びそれら
の少なくとも１種を含む合金からなる群より選ばれる少
なくとも１種を用いたことを特徴としている。
着層の構成材料として、Ｔｉ、Ｃｒ、Ｎｉ、及びそれら
の少なくとも１種を含む合金からなる群より選ばれる少
なくとも１種を用いたことを特徴としている。
【０００９】また、前記接着層の厚みが２０nm以上であ
ることを特徴としている。
ることを特徴としている。
【００１０】また、本願発明の薄膜積層電極の製造方法
は、前記導体薄膜、前記接着層及び前記誘電体薄膜を、
途中で真空を破ることなく、連続的に真空下で成膜する
ことを特徴としている。
は、前記導体薄膜、前記接着層及び前記誘電体薄膜を、
途中で真空を破ることなく、連続的に真空下で成膜する
ことを特徴としている。
【００１１】
【作用】例えば、ガラス基板（誘電体基板）上に、導体
薄膜として膜厚１μmのＣｕ薄膜を形成する際に、ガラ
ス基板とＣｕ薄膜の界面に、接着層としてＴｉ薄膜を介
在させた場合の、Ｔｉ薄膜の膜厚と密着強度の関係を図
５に示す。図５より、Ｔｉ薄膜の膜厚が２０nm未満の場
合には、密着強度が不十分であるばかりでなく、膜厚の
わずかな変化により密着強度が大幅に変動するが、２０
nm以上になると密着強度が十分に大きくなるとともに、
安定性が向上することがわかる。
薄膜として膜厚１μmのＣｕ薄膜を形成する際に、ガラ
ス基板とＣｕ薄膜の界面に、接着層としてＴｉ薄膜を介
在させた場合の、Ｔｉ薄膜の膜厚と密着強度の関係を図
５に示す。図５より、Ｔｉ薄膜の膜厚が２０nm未満の場
合には、密着強度が不十分であるばかりでなく、膜厚の
わずかな変化により密着強度が大幅に変動するが、２０
nm以上になると密着強度が十分に大きくなるとともに、
安定性が向上することがわかる。
【００１２】なお、誘電体基板（ガラス基板）上に、導
体薄膜（Ｃｕ薄膜）と誘電体薄膜（ガラス薄膜）を交互
に積層することにより形成した薄膜積層電極に粘着テー
プを貼り付けて引き剥がした場合、誘電体基板（ガラス
基板）と導体薄膜（Ｃｕ薄膜）の界面及び、導体薄膜
（Ｃｕ薄膜）と誘電体薄膜（ガラス薄膜）の界面に、膜
厚２０nm未満のＴｉ薄膜を介在させた場合には、積層膜
に剥離が認められたが、膜厚が２０nm以上のＴｉ薄膜を
介在させた場合には、積層膜に剥離は認められなかっ
た。
体薄膜（Ｃｕ薄膜）と誘電体薄膜（ガラス薄膜）を交互
に積層することにより形成した薄膜積層電極に粘着テー
プを貼り付けて引き剥がした場合、誘電体基板（ガラス
基板）と導体薄膜（Ｃｕ薄膜）の界面及び、導体薄膜
（Ｃｕ薄膜）と誘電体薄膜（ガラス薄膜）の界面に、膜
厚２０nm未満のＴｉ薄膜を介在させた場合には、積層膜
に剥離が認められたが、膜厚が２０nm以上のＴｉ薄膜を
介在させた場合には、積層膜に剥離は認められなかっ
た。
【００１３】また、ガラス基板上に、スパッタリング法
により種々の膜厚のＴｉ薄膜を成膜し、その抵抗率を測
定した。その結果を図６に示す。図６により、Ｔｉ薄膜
の膜厚が２０μm未満になると、抵抗率が急激に増大し
ており、設計膜厚からのわずかなずれによって薄膜積層
電極の特性が大きく変動するため好ましくないことがわ
かる。一方、Ｔｉ薄膜の膜厚が２０μm以上になると、
抵抗率が低く、かつ安定性が増大するため、設計膜厚か
らのわずかなずれによって特性が大きく変動するような
ことがなく、高周波電磁界結合型薄膜積層電極などに適
用するのに好適であることがわかる。
により種々の膜厚のＴｉ薄膜を成膜し、その抵抗率を測
定した。その結果を図６に示す。図６により、Ｔｉ薄膜
の膜厚が２０μm未満になると、抵抗率が急激に増大し
ており、設計膜厚からのわずかなずれによって薄膜積層
電極の特性が大きく変動するため好ましくないことがわ
かる。一方、Ｔｉ薄膜の膜厚が２０μm以上になると、
抵抗率が低く、かつ安定性が増大するため、設計膜厚か
らのわずかなずれによって特性が大きく変動するような
ことがなく、高周波電磁界結合型薄膜積層電極などに適
用するのに好適であることがわかる。
【００１４】なお、本願発明においては、接着層を構成
する好ましい材料として、上記Ｔｉ以外にも、Ｃｒ、Ｎ
ｉ、及びそれらの少なくとも１種を含む合金などを用い
ることが可能である。それらの材料においても、膜厚と
密着強度及び抵抗率の関係について、上記のＴｉの場合
と同様の傾向がある。
する好ましい材料として、上記Ｔｉ以外にも、Ｃｒ、Ｎ
ｉ、及びそれらの少なくとも１種を含む合金などを用い
ることが可能である。それらの材料においても、膜厚と
密着強度及び抵抗率の関係について、上記のＴｉの場合
と同様の傾向がある。
【００１５】なお、Ｔｉ、Ｃｒ、Ｎｉなどは、いずれも
酸素と化合して抵抗率が大きくなりやすいので、真空中
で連続的に成膜することが望ましい。すなわち、接着
層、接着層と接する導体薄膜及び誘電体薄膜を、途中で
真空を破ることなく、連続的に真空下で成膜することに
より、抵抗率の低い良好な薄膜積層電極を形成すること
が可能になる。
酸素と化合して抵抗率が大きくなりやすいので、真空中
で連続的に成膜することが望ましい。すなわち、接着
層、接着層と接する導体薄膜及び誘電体薄膜を、途中で
真空を破ることなく、連続的に真空下で成膜することに
より、抵抗率の低い良好な薄膜積層電極を形成すること
が可能になる。
【００１６】
【発明の実施の形態】本願発明の実施の形態として以下
の実施例を示し、本願発明の特徴とするところをさらに
詳しく説明する。
の実施例を示し、本願発明の特徴とするところをさらに
詳しく説明する。
【００１７】［実施例１］図１は、誘電体基板に、本願
発明の一実施例にかかる薄膜積層電極（高周波電磁界結
合型薄膜積層電極）を配設してなる円形ＴＭモード共振
器を示す斜視図である。
発明の一実施例にかかる薄膜積層電極（高周波電磁界結
合型薄膜積層電極）を配設してなる円形ＴＭモード共振
器を示す斜視図である。
【００１８】この円形ＴＭモード共振器は、誘電体基板
１として略円形のＲ面サファイア基板を用い、その両主
面に薄膜積層電極２を配設することにより形成されてい
る。
１として略円形のＲ面サファイア基板を用い、その両主
面に薄膜積層電極２を配設することにより形成されてい
る。
【００１９】そして、上記の薄膜積層電極２は、Ｃｕか
らなる導体薄膜３とＳｉＯ2からなる誘電体薄膜４を交
互に積層することにより形成されており、図２(ｄ)に示
すように、導体薄膜３の両面側、すなわち、誘電体基板
１と導体薄膜３の界面、及び導体薄膜３と誘電体薄膜４
の界面には、Ｔｉ又はＣｒからなる接着層５が配設され
ている。
らなる導体薄膜３とＳｉＯ2からなる誘電体薄膜４を交
互に積層することにより形成されており、図２(ｄ)に示
すように、導体薄膜３の両面側、すなわち、誘電体基板
１と導体薄膜３の界面、及び導体薄膜３と誘電体薄膜４
の界面には、Ｔｉ又はＣｒからなる接着層５が配設され
ている。
【００２０】次に、上記円形ＴＭモード共振器の製造方
法について説明する。 図２(ａ)に示すように、誘電体基板１に所定のパター
ンを有するメタルマスク６を装着し、真空吸引してスパ
ッタリング装置（図示せず）の成膜室内を真空にする。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、誘電体基板１上に接着層（Ｔｉ薄膜又は
Ｃｒ薄膜）５（図２(ｂ)）を形成する。 次いで、Ｃｕをターゲットとしてスパッタリングを行
い、図２(ｂ)に示すように、誘電体基板１上に形成され
た接着層５上に１層目の導体薄膜（Ｃｕ薄膜）３を成膜
する。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、導体薄膜３上に接着層５（図２(ｃ)）を
形成する。 次いで、ＳｉＯ2をターゲットとしてスパッタリング
を行い、図２(ｃ)に示すように、導体薄膜３上に形成さ
れた接着層５上に誘電体薄膜（ＳｉＯ2薄膜）４を形成
する。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、図２(ｄ)に示すように、誘電体薄膜４上
に接着層５を形成する。 その後、上記〜の操作を繰り返して、図２(ｅ)に
示すように、５層の導体薄膜３を有する薄膜積層電極２
を形成する。 それから、成膜室を大気開放した後、上記〜の操
作を繰り返して、図２(ｆ)に示すように、誘電体基板１
の裏面にも薄膜積層電極２を形成することにより、図１
に示すような円形ＴＭモード共振器を得る。
法について説明する。 図２(ａ)に示すように、誘電体基板１に所定のパター
ンを有するメタルマスク６を装着し、真空吸引してスパ
ッタリング装置（図示せず）の成膜室内を真空にする。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、誘電体基板１上に接着層（Ｔｉ薄膜又は
Ｃｒ薄膜）５（図２(ｂ)）を形成する。 次いで、Ｃｕをターゲットとしてスパッタリングを行
い、図２(ｂ)に示すように、誘電体基板１上に形成され
た接着層５上に１層目の導体薄膜（Ｃｕ薄膜）３を成膜
する。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、導体薄膜３上に接着層５（図２(ｃ)）を
形成する。 次いで、ＳｉＯ2をターゲットとしてスパッタリング
を行い、図２(ｃ)に示すように、導体薄膜３上に形成さ
れた接着層５上に誘電体薄膜（ＳｉＯ2薄膜）４を形成
する。 それから、Ｔｉ又はＣｒをターゲットとしてスパッタ
リングを行い、図２(ｄ)に示すように、誘電体薄膜４上
に接着層５を形成する。 その後、上記〜の操作を繰り返して、図２(ｅ)に
示すように、５層の導体薄膜３を有する薄膜積層電極２
を形成する。 それから、成膜室を大気開放した後、上記〜の操
作を繰り返して、図２(ｆ)に示すように、誘電体基板１
の裏面にも薄膜積層電極２を形成することにより、図１
に示すような円形ＴＭモード共振器を得る。
【００２１】なお、上記の実施例の接着層、導体薄膜、
及び誘電体薄膜の成膜工程におけるスパッタリング条件
を表１に示す。
及び誘電体薄膜の成膜工程におけるスパッタリング条件
を表１に示す。
【００２２】
【表１】
【００２３】また、比較例として、上記の方法と同様に
して、接着層を設けない円形ＴＭモード共振器を製造し
た。
して、接着層を設けない円形ＴＭモード共振器を製造し
た。
【００２４】表２に、上記実施例及び比較例の円形ＴＭ
モード共振器（共振周波数３．０ＧＨｚ）の、導体薄膜
の膜厚、誘電体薄膜の膜厚、接着層の有無、接着層の種
類、接着層の膜厚、及び誘電体基板の厚みを示す。
モード共振器（共振周波数３．０ＧＨｚ）の、導体薄膜
の膜厚、誘電体薄膜の膜厚、接着層の有無、接着層の種
類、接着層の膜厚、及び誘電体基板の厚みを示す。
【００２５】
【表２】
【００２６】また、上記実施例及び比較例の円形ＴＭモ
ード共振器の薄膜積層電極の密着強度を調べるために、
薄膜積層電極２に粘着テープを貼り付けて引き剥がす剥
離試験を行った。その結果を表２に併せて示す。表２に
示すように、接着層を配設していない比較例の円形ＴＭ
モード共振器の薄膜積層電極には剥離が認められたが、
実施例の円形ＴＭモード共振器の薄膜積層電極には剥離
がまったく認められなかった。
ード共振器の薄膜積層電極の密着強度を調べるために、
薄膜積層電極２に粘着テープを貼り付けて引き剥がす剥
離試験を行った。その結果を表２に併せて示す。表２に
示すように、接着層を配設していない比較例の円形ＴＭ
モード共振器の薄膜積層電極には剥離が認められたが、
実施例の円形ＴＭモード共振器の薄膜積層電極には剥離
がまったく認められなかった。
【００２７】［実施例２］図３は、誘電体基板に、本願
発明の他の実施例にかかる薄膜積層電極（高周波電磁界
結合型薄膜積層電極）を配設してなるマイクロストリッ
プライン共振器を示す斜視図である。
発明の他の実施例にかかる薄膜積層電極（高周波電磁界
結合型薄膜積層電極）を配設してなるマイクロストリッ
プライン共振器を示す斜視図である。
【００２８】このマイクロストリップライン共振器は、
誘電体基板２１として平面形状が長方形のＲ面サファイ
ア基板を用い、その表面に薄膜積層電極２２を配設する
とともに、裏面にアース電極２７を配設することにより
形成されている。
誘電体基板２１として平面形状が長方形のＲ面サファイ
ア基板を用い、その表面に薄膜積層電極２２を配設する
とともに、裏面にアース電極２７を配設することにより
形成されている。
【００２９】そして、上記の薄膜積層電極２２は、誘電
体基板２１上に、Ｃｕからなる導体薄膜２３とＳｉＯ2
からなる誘電体薄膜２４を交互に積層することにより形
成されており、図４(ｃ)に示すように、導体薄膜２３の
両面側、すなわち、誘電体基板２１と導体薄膜２３の界
面、及び導体薄膜２３と誘電体薄膜２４の界面には、Ｔ
ｉからなる接着層２５が配設されている。
体基板２１上に、Ｃｕからなる導体薄膜２３とＳｉＯ2
からなる誘電体薄膜２４を交互に積層することにより形
成されており、図４(ｃ)に示すように、導体薄膜２３の
両面側、すなわち、誘電体基板２１と導体薄膜２３の界
面、及び導体薄膜２３と誘電体薄膜２４の界面には、Ｔ
ｉからなる接着層２５が配設されている。
【００３０】次に、上記マイクロストリップライン共振
器の製造方法について説明する。 誘電体基板２１をスパッタリング装置（図示せず）の
成膜室内に入れて所定の真空度になるまで真空吸引し、
Ｔｉをターゲットとしてスパッタリングを行い、誘電体
基板２１上に接着層（Ｔｉ薄膜）２５（図４(ａ)）を形
成した後、Ｃｕをターゲットとしてスパッタリングを行
い、図４(ａ)に示すように、誘電体基板２１上に形成さ
れた接着層２５上に１層目の導体薄膜（Ｃｕ薄膜）２３
を成膜する。 次いで、Ｔｉをターゲットとしてスパッタリングを行
い、導体薄膜２３上に接着層２５（図４(ｂ)）を形成す
る。 それから、ＳｉＯ2をターゲットとしてスパッタリン
グを行い、図４(ｂ)に示すように、導体薄膜２３上に形
成された接着層２５上に誘電体薄膜（ＳｉＯ2薄膜）２
４を形成する。 次いで、Ｔｉをターゲットとしてスパッタリングを行
い、誘電体薄膜２４上に接着層２５（図４(ｃ)）を形成
した後、図４(ｃ)に示すように、誘電体薄膜２４上に形
成された接着層２５上に導体薄膜２３を形成する。 その後、上記〜の操作を繰り返して、図４(ｄ)に
示すように、５層の導体薄膜２３を有する薄膜積層電極
２２ａを形成した後、フォトレジスト２６をパターニン
グしてエッチングを行い、図４(ｅ)に示すような薄膜積
層電極２２を形成する。 その後、図４(ｆ)に示すように、誘電体基板２１の裏
面にアース電極２７を形成することにより、図３に示す
ようなマイクロストリップライン共振器を得る。
器の製造方法について説明する。 誘電体基板２１をスパッタリング装置（図示せず）の
成膜室内に入れて所定の真空度になるまで真空吸引し、
Ｔｉをターゲットとしてスパッタリングを行い、誘電体
基板２１上に接着層（Ｔｉ薄膜）２５（図４(ａ)）を形
成した後、Ｃｕをターゲットとしてスパッタリングを行
い、図４(ａ)に示すように、誘電体基板２１上に形成さ
れた接着層２５上に１層目の導体薄膜（Ｃｕ薄膜）２３
を成膜する。 次いで、Ｔｉをターゲットとしてスパッタリングを行
い、導体薄膜２３上に接着層２５（図４(ｂ)）を形成す
る。 それから、ＳｉＯ2をターゲットとしてスパッタリン
グを行い、図４(ｂ)に示すように、導体薄膜２３上に形
成された接着層２５上に誘電体薄膜（ＳｉＯ2薄膜）２
４を形成する。 次いで、Ｔｉをターゲットとしてスパッタリングを行
い、誘電体薄膜２４上に接着層２５（図４(ｃ)）を形成
した後、図４(ｃ)に示すように、誘電体薄膜２４上に形
成された接着層２５上に導体薄膜２３を形成する。 その後、上記〜の操作を繰り返して、図４(ｄ)に
示すように、５層の導体薄膜２３を有する薄膜積層電極
２２ａを形成した後、フォトレジスト２６をパターニン
グしてエッチングを行い、図４(ｅ)に示すような薄膜積
層電極２２を形成する。 その後、図４(ｆ)に示すように、誘電体基板２１の裏
面にアース電極２７を形成することにより、図３に示す
ようなマイクロストリップライン共振器を得る。
【００３１】なお、この実施例２の薄膜積層電極の製造
方法におけるスパッタリング条件は上記実施例１の場合
と同一である。
方法におけるスパッタリング条件は上記実施例１の場合
と同一である。
【００３２】また、比較例として、上記の方法と同様に
して、接着層を設けないマイクロストリップライン共振
器を製造した。
して、接着層を設けないマイクロストリップライン共振
器を製造した。
【００３３】表３に、上記実施例及び比較例のマイクロ
ストリップライン共振器（共振周波数２．０ＧＨｚ）
の、導体薄膜の膜厚、誘電体薄膜の膜厚、接着層の有
無、接着層の種類、接着層の膜厚、及び誘電体基板の厚
みを示す。
ストリップライン共振器（共振周波数２．０ＧＨｚ）
の、導体薄膜の膜厚、誘電体薄膜の膜厚、接着層の有
無、接着層の種類、接着層の膜厚、及び誘電体基板の厚
みを示す。
【００３４】
【表３】
【００３５】また、上記実施例及び比較例のマイクロス
トリップライン共振器の薄膜積層電極の密着強度を調べ
るために、薄膜積層電極２２に粘着テープを貼り付けて
引き剥がす剥離試験を行った。その結果を表３に併せて
示す。表３に示すように、接着層を配設していない比較
例のマイクロストリップライン共振器の薄膜積層電極に
は剥離が認められたが、実施例のマイクロストリップラ
イン共振器の薄膜積層電極には剥離がまったく認められ
なかった。
トリップライン共振器の薄膜積層電極の密着強度を調べ
るために、薄膜積層電極２２に粘着テープを貼り付けて
引き剥がす剥離試験を行った。その結果を表３に併せて
示す。表３に示すように、接着層を配設していない比較
例のマイクロストリップライン共振器の薄膜積層電極に
は剥離が認められたが、実施例のマイクロストリップラ
イン共振器の薄膜積層電極には剥離がまったく認められ
なかった。
【００３６】なお、上記実施例１及び２では、本願発明
を、円形ＴＭモード共振器及びマイクロストリップライ
ン共振器の薄膜積層電極に適用した場合について説明し
たが、本願発明の薄膜積層電極及びその製造方法は、共
振器に限らず、その他の電子部品の薄膜積層電極及びそ
の製造方法に広く適用することが可能である。
を、円形ＴＭモード共振器及びマイクロストリップライ
ン共振器の薄膜積層電極に適用した場合について説明し
たが、本願発明の薄膜積層電極及びその製造方法は、共
振器に限らず、その他の電子部品の薄膜積層電極及びそ
の製造方法に広く適用することが可能である。
【００３７】また、上記実施例１及び２では、接着層と
して、Ｔｉ又はＣｒを用いた場合について説明したが、
接着層の構成材料はこれに限られるものではなく、Ｎ
ｉ、あるいはＴｉ、Ｃｒ、Ｎｉの少なくとも１種を含む
合金など、種々の材料を用いることが可能である。
して、Ｔｉ又はＣｒを用いた場合について説明したが、
接着層の構成材料はこれに限られるものではなく、Ｎ
ｉ、あるいはＴｉ、Ｃｒ、Ｎｉの少なくとも１種を含む
合金など、種々の材料を用いることが可能である。
【００３８】また、上記実施例では、スパッタリング法
により、導体薄膜、接着層及び誘電体薄膜を形成した場
合について説明したが、導体薄膜、接着層及び誘電体薄
膜はスパッタリング法に限らず、真空蒸着法、ＣＶＤ
法、レーザーアブレーション法、イオンプレーティング
法などの種々の薄膜形成方法を用いて成膜することが可
能である。
により、導体薄膜、接着層及び誘電体薄膜を形成した場
合について説明したが、導体薄膜、接着層及び誘電体薄
膜はスパッタリング法に限らず、真空蒸着法、ＣＶＤ
法、レーザーアブレーション法、イオンプレーティング
法などの種々の薄膜形成方法を用いて成膜することが可
能である。
【００３９】また、上記実施例では、誘電体基板とその
上に形成される導体薄膜の界面、及び導体薄膜と誘電体
薄膜の界面のすべてに接着層を介在させた場合を例にと
って説明したが、場合によっては必ずしもすべての界面
に接着層を介在させる必要はなく、必要に応じて接着層
を介在させる界面を決定することが可能である。
上に形成される導体薄膜の界面、及び導体薄膜と誘電体
薄膜の界面のすべてに接着層を介在させた場合を例にと
って説明したが、場合によっては必ずしもすべての界面
に接着層を介在させる必要はなく、必要に応じて接着層
を介在させる界面を決定することが可能である。
【００４０】また、上記実施例１及び２では、５層の導
体薄膜を誘電体薄膜と交互に積層した場合について説明
したが、積層数はこれに限られるものではなく、それ以
下あるいはそれ以上の積層数とすることも可能である。
体薄膜を誘電体薄膜と交互に積層した場合について説明
したが、積層数はこれに限られるものではなく、それ以
下あるいはそれ以上の積層数とすることも可能である。
【００４１】本願発明はさらにその他の点においても上
記実施例に限定されるものではなく、誘電体基板を構成
する誘電体材料や、導体薄膜を構成する導電材料の種
類、接着層の厚みなどに関し、発明の要旨の範囲内にお
いて、種々の応用、変形を加えることが可能である。
記実施例に限定されるものではなく、誘電体基板を構成
する誘電体材料や、導体薄膜を構成する導電材料の種
類、接着層の厚みなどに関し、発明の要旨の範囲内にお
いて、種々の応用、変形を加えることが可能である。
【００４２】
【発明の効果】上述のように、本願発明の薄膜積層電極
は、誘電体基板とその上に形成される導体薄膜の界面、
及び導体薄膜と誘電体薄膜の界面のうちの一つ以上に密
着強度の大きい接着層を介在させるようにしているの
で、薄膜積層電極を構成する薄膜間の密着強度を増大さ
せて、信頼性を向上させることが可能になる。
は、誘電体基板とその上に形成される導体薄膜の界面、
及び導体薄膜と誘電体薄膜の界面のうちの一つ以上に密
着強度の大きい接着層を介在させるようにしているの
で、薄膜積層電極を構成する薄膜間の密着強度を増大さ
せて、信頼性を向上させることが可能になる。
【００４３】なお、本願発明の薄膜積層電極は、ＴＭモ
ード共振器やマイクロストリップライン共振器において
用いられる、高周波電磁界結合型薄膜積層電極などに適
用した場合に、確実に信頼性の高い薄膜積層電極を得る
ことができて特に有意義である。
ード共振器やマイクロストリップライン共振器において
用いられる、高周波電磁界結合型薄膜積層電極などに適
用した場合に、確実に信頼性の高い薄膜積層電極を得る
ことができて特に有意義である。
【００４４】また、本願発明の薄膜積層電極において
は、接着層の構成材料として、Ｔｉ、Ｃｒ、Ｎｉ、及び
それらの少なくとも１種を含む合金からなる群より選ば
れる少なくとも１種を用いることにより、確実に密着強
度を向上させることが可能になり、本願発明をより実効
あらしめることができる。
は、接着層の構成材料として、Ｔｉ、Ｃｒ、Ｎｉ、及び
それらの少なくとも１種を含む合金からなる群より選ば
れる少なくとも１種を用いることにより、確実に密着強
度を向上させることが可能になり、本願発明をより実効
あらしめることができる。
【００４５】さらに、接着層の厚みを２０nm以上とする
ことにより、大きくかつ安定な密着強度を確保すること
が可能になり、本願発明をさらに実効あらしめることが
できる。
ことにより、大きくかつ安定な密着強度を確保すること
が可能になり、本願発明をさらに実効あらしめることが
できる。
【００４６】また、導体薄膜、接着層及び誘電体薄膜
を、途中で真空を破ることなく、連続的に真空下で成膜
することにより、導体薄膜や接着層の酸化を防止して、
抵抗率の低い薄膜積層電極を確実に製造することが可能
になる。
を、途中で真空を破ることなく、連続的に真空下で成膜
することにより、導体薄膜や接着層の酸化を防止して、
抵抗率の低い薄膜積層電極を確実に製造することが可能
になる。
【図１】本願発明の一実施例にかかる薄膜積層電極を備
えた円形ＴＭモード共振器を示す斜視図である。
えた円形ＴＭモード共振器を示す斜視図である。
【図２】本願発明の一実施例にかかる薄膜積層電極を備
えた円形ＴＭモード共振器の製造方法を示す図である。
えた円形ＴＭモード共振器の製造方法を示す図である。
【図３】本願発明の他の実施例にかかる薄膜積層電極を
備えたマイクロストリップライン共振器を示す斜視図で
ある。
備えたマイクロストリップライン共振器を示す斜視図で
ある。
【図４】本願発明の他の実施例にかかる薄膜積層電極を
備えたマイクロストリップライン共振器の製造方法を示
す図である。
備えたマイクロストリップライン共振器の製造方法を示
す図である。
【図５】接着層であるＴｉ薄膜の膜厚と密着強度の関係
を示す図である。
を示す図である。
【図６】接着層であるＴｉ薄膜の膜厚と抵抗率の関係を
示す図である。
示す図である。
１ 誘電体基板 ２ 薄膜積層電極 ３ 導体薄膜 ４ 誘電体薄膜 ５ 接着層 ６ メタルマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 7/08 Ｈ０１Ｐ 7/08 11/00 11/00 Ｇ // Ｃ２３Ｃ 14/34 Ｃ２３Ｃ 14/34 Ｃ (72)発明者 片山 祐三 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 誘電体基板上に、導体薄膜、誘電体薄膜
を交互に積層してなる薄膜積層電極であって、 誘電体基板とその上に形成される導体薄膜の界面、及び
導体薄膜と誘電体薄膜の界面のうちの一つ以上に密着強
度の大きい接着層を介在させたことを特徴とする薄膜積
層電極。 - 【請求項２】 前記接着層の構成材料として、Ｔｉ、Ｃ
ｒ、Ｎｉ、及びそれらの少なくとも１種を含む合金から
なる群より選ばれる少なくとも１種を用いたことを特徴
とする請求項１記載の薄膜積層電極。 - 【請求項３】 前記接着層の厚みが２０nm以上であるこ
とを特徴とする請求項１又は２記載の薄膜積層電極。 - 【請求項４】 前記導体薄膜、前記接着層及び前記誘電
体薄膜を、途中で真空を破ることなく、連続的に真空下
で成膜することを特徴とする請求項１、２又は３記載の
薄膜積層電極の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239125A JPH0964609A (ja) | 1995-08-23 | 1995-08-23 | 薄膜積層電極及びその製造方法 |
| TW085110183A TW301810B (ja) | 1995-08-23 | 1996-08-21 | |
| US08/701,384 US5770988A (en) | 1995-08-23 | 1996-08-22 | Thin-film multilayered electrode and method of fabricating same |
| DE69629882T DE69629882T2 (de) | 1995-08-23 | 1996-08-23 | Dünnfilm-Mehrschichtelektrode und deren Herstellungsverfahren |
| KR1019960035132A KR100217462B1 (ko) | 1995-08-23 | 1996-08-23 | 박막 다층 전극 |
| EP96113571A EP0759642B1 (en) | 1995-08-23 | 1996-08-23 | Thin-film multilayered electrode and method of fabricating same |
| CA002184022A CA2184022C (en) | 1995-08-23 | 1996-08-23 | Thin-film multilayered electrodes and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239125A JPH0964609A (ja) | 1995-08-23 | 1995-08-23 | 薄膜積層電極及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964609A true JPH0964609A (ja) | 1997-03-07 |
Family
ID=17040164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239125A Pending JPH0964609A (ja) | 1995-08-23 | 1995-08-23 | 薄膜積層電極及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5770988A (ja) |
| EP (1) | EP0759642B1 (ja) |
| JP (1) | JPH0964609A (ja) |
| KR (1) | KR100217462B1 (ja) |
| CA (1) | CA2184022C (ja) |
| DE (1) | DE69629882T2 (ja) |
| TW (1) | TW301810B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001133641A (ja) * | 1999-11-05 | 2001-05-18 | Sumitomo Osaka Cement Co Ltd | 光導波路素子 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3087651B2 (ja) * | 1996-06-03 | 2000-09-11 | 株式会社村田製作所 | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ |
| KR20000070563A (ko) * | 1997-01-28 | 2000-11-25 | 무라타 야스타카 | 유전체 공진기, 유전체 필터, 유전체 듀플렉서 및 유전체 공진기의 제조 방법 |
| JPH11177310A (ja) * | 1997-10-09 | 1999-07-02 | Murata Mfg Co Ltd | 高周波伝送線路、誘電体共振器、フィルタ、デュプレクサおよび通信機 |
| EP0917237B1 (en) * | 1997-10-21 | 2005-09-14 | Murata Manufacturing Co., Ltd. | Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter |
| US6238812B1 (en) | 1998-04-06 | 2001-05-29 | Paul M. Brown | Isotopic semiconductor batteries |
| US6118204A (en) * | 1999-02-01 | 2000-09-12 | Brown; Paul M. | Layered metal foil semiconductor power device |
| GB0012437D0 (en) * | 2000-05-24 | 2000-07-12 | Univ Cranfield | Improvements to filters |
| US7026886B2 (en) * | 2003-10-09 | 2006-04-11 | National Chiao Tung University | Miniaturized microwave integrated circuit using complementary conducting surfaces |
| US20080272857A1 (en) * | 2007-05-03 | 2008-11-06 | Honeywell International Inc. | Tunable millimeter-wave mems phase-shifter |
| JP2009181623A (ja) * | 2008-01-30 | 2009-08-13 | Fujitsu Ltd | 磁気ヘッドおよび磁気ヘッドの製造方法 |
| US9728304B2 (en) | 2009-07-16 | 2017-08-08 | Pct International, Inc. | Shielding tape with multiple foil layers |
| CN103259070B (zh) * | 2013-04-12 | 2016-08-03 | 上海安费诺永亿通讯电子有限公司 | 一种降低损耗的传输线 |
| CN103259069B (zh) * | 2013-04-12 | 2015-06-24 | 上海安费诺永亿通讯电子有限公司 | 一种改进损耗的传输线 |
| US11626228B2 (en) * | 2016-12-22 | 2023-04-11 | Rogers Corporation | Multi-layer magneto-dielectric material |
| CN106992120A (zh) * | 2017-04-10 | 2017-07-28 | 华南理工大学 | 一种显示用电子器件高导电联耦合电极及其制备方法 |
| CN108963402B (zh) * | 2018-08-16 | 2023-09-26 | 北京华镁钛科技有限公司 | 一种用于制作射频微波器件及天线的传输结构及制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2769148A (en) * | 1951-03-07 | 1956-10-30 | Bell Telephone Labor Inc | Electrical conductors |
| US2879183A (en) * | 1955-12-15 | 1959-03-24 | Bell Telephone Labor Inc | Insulating coatings and a method for their production |
| US4157518A (en) * | 1977-07-27 | 1979-06-05 | Belden Corporation | Leaky coaxial cable having shield layer with uniform gap |
| US5355105A (en) * | 1993-04-12 | 1994-10-11 | Angelucci Sr Thomas L | Multi-layer flexible printed circuit and method of making same |
| DE69428801T2 (de) * | 1993-08-27 | 2002-06-27 | Murata Manufacturing Co | Dünnfilm mehrschichtelektrode zur kopplung von hochfrequenten elektromagnetischen feldern |
-
1995
- 1995-08-23 JP JP7239125A patent/JPH0964609A/ja active Pending
-
1996
- 1996-08-21 TW TW085110183A patent/TW301810B/zh active
- 1996-08-22 US US08/701,384 patent/US5770988A/en not_active Expired - Fee Related
- 1996-08-23 CA CA002184022A patent/CA2184022C/en not_active Expired - Fee Related
- 1996-08-23 DE DE69629882T patent/DE69629882T2/de not_active Expired - Fee Related
- 1996-08-23 KR KR1019960035132A patent/KR100217462B1/ko not_active IP Right Cessation
- 1996-08-23 EP EP96113571A patent/EP0759642B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001133641A (ja) * | 1999-11-05 | 2001-05-18 | Sumitomo Osaka Cement Co Ltd | 光導波路素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2184022C (en) | 1999-11-02 |
| TW301810B (ja) | 1997-04-01 |
| DE69629882T2 (de) | 2004-07-29 |
| US5770988A (en) | 1998-06-23 |
| KR100217462B1 (ko) | 1999-09-01 |
| DE69629882D1 (de) | 2003-10-16 |
| EP0759642A1 (en) | 1997-02-26 |
| EP0759642B1 (en) | 2003-09-10 |
| CA2184022A1 (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0964609A (ja) | 薄膜積層電極及びその製造方法 | |
| JP2002509644A (ja) | ガラス基板上に薄膜バルク音波共振器（ｆｂａｒ）を作る方法 | |
| JP4513169B2 (ja) | 圧電フィルタ、通信装置および圧電フィルタの製造方法 | |
| US6661162B1 (en) | Piezoelectric resonator and method of producing the same | |
| KR20040038754A (ko) | 높은 내전력성을 갖는 탄성표면파 소자 및 그 제조방법 | |
| JPH03201417A (ja) | 高周波コイルの製造方法 | |
| JPH03225810A (ja) | 積層型コンデンサーにおける端子電極膜の構造及び端子電極膜の形成方法 | |
| US7518296B2 (en) | Piezoelectric resonator with short-circuits preventing means | |
| EP0797266B1 (en) | Dielectric filter and method of making same | |
| JPH09116306A (ja) | マイクロストリップライン型フィルタ | |
| JP3911943B2 (ja) | 圧電振動子及び圧電振動子の周波数調整方法 | |
| JP2000500293A (ja) | プリント回路基板の表面に実装可能な電気素子及びこのような電気素子の製造方法 | |
| JPH05230618A (ja) | 薄膜パターン形成用のマスクおよびそのマスクを用いた薄膜パターン形成方法 | |
| EP0982741B1 (en) | Method for fabricating a thin film resistor onto a ceramic-polymer substrate | |
| JP3286847B2 (ja) | 誘電体共振器、誘電体フィルタ、誘電体デュプレクサおよび誘電体共振器の製造方法 | |
| JP2002299924A (ja) | 積層型ストリップライン共振器 | |
| EP2052458B1 (en) | Piezoelectric resonator with short-circuits preventing means | |
| JPS60180203A (ja) | 誘電体共振器及びその製造方法 | |
| JP4644989B2 (ja) | セラミック回路基板の製造方法 | |
| JPH03280459A (ja) | ハイブリッドｉｃ基板 | |
| JPS5836841B2 (ja) | マイクロ波カツプラおよびその製造方法 | |
| JPH08307114A (ja) | 高周波電磁界結合型薄膜積層電極 | |
| JP2001094312A (ja) | 薄膜多層電極、共振器および電子部品 | |
| JPH05206098A (ja) | 金属多層膜を有するセラミックス基材のエッチング方法 | |
| JPS6242858A (ja) | サ−マルヘツドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000718 |