JP2002299924A - 積層型ストリップライン共振器 - Google Patents

積層型ストリップライン共振器

Info

Publication number
JP2002299924A
JP2002299924A JP2001097940A JP2001097940A JP2002299924A JP 2002299924 A JP2002299924 A JP 2002299924A JP 2001097940 A JP2001097940 A JP 2001097940A JP 2001097940 A JP2001097940 A JP 2001097940A JP 2002299924 A JP2002299924 A JP 2002299924A
Authority
JP
Japan
Prior art keywords
conductor
strip line
dielectric layers
dielectric layer
stripline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001097940A
Other languages
English (en)
Inventor
Kenichirou Morishige
憲一郎 森茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001097940A priority Critical patent/JP2002299924A/ja
Publication of JP2002299924A publication Critical patent/JP2002299924A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 特にストリップライン導体周辺に発生するク
ラックを防止し、かつストリップライン導体の表面の膜
Q値を向上できる積層型ストリップライン共振器を提供
する。 【解決手段】 本発明の積層型ストリップライン共振器
10は、一対の誘電体層2、4間に配置されるストリッ
プライン導体12と、一対の誘電体層2、4の両外側主
面に被着形成されたグランド導体膜11、13とから成
る積層型ストリップライン共振器において、ストリップ
ライン導体12の空隙率が導体の切断面積あたり10〜
35%の範囲にある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型ストリップ
ライン共振器に関し、特に携帯通信用電話機等の高周波
回路無線機に利用する共振回路や高周波回路フィルタ等
に使用される積層型ストリップライン共振器及びそのた
めの導電性ペーストに関する。
【0002】
【従来の技術】従来、電圧制御発振器(VCO)やフィ
ルタ用の共振器として、図4に示すような積層型ストリ
ップライン共振器50が用いられている。このような積
層型ストリップライン共振器50は、特に、ストリップ
ライン導体(導体線路)62の共振抵抗を下げてQ値を
高める必要があるが、このためにストリップライン導体
62の厚みを増加させるべく、ストリップライン導体6
2を1つの誘電体層3の厚み全体に形成されるようにし
ていた。
【0003】例えば、図4において、5層の誘電体層1
〜5が積層し、誘電体層1、5は外装となる誘電体層で
あり、誘電体層3はストリップライン導体62が形成さ
れる第2の誘電体層であり、誘電体層2、4はストリッ
プライン導体62を挟持する第1の誘電体層である。
【0004】また、誘電体層1と誘電体層2との間に
は、下部側のグランド導体膜11が配置され、また誘電
体層3の厚みの全部にあたりストリップライン導体62
が配置され、誘電体層4と誘電体層5との間には、上部
側のグランド導体膜13が配置されている。
【0005】そして、ストリップライン導体62は、誘
電体層2、4を介して、グランド導体膜11、13に対
向して構成されている。
【0006】その特性は、実質的に、同軸ケーブルを平
面的に展開したものと等価であり、特性インピーダンス
はストリップライン導体62の幅、厚さ、誘電体層2、
4の誘電率、厚さによって決定される。
【0007】このような積層型ストリップライン共振器
50において、グランド導体膜11、13は、上述の塗
布膜上に、導電性ペーストを用いて印刷により形成す
る。また、ストリップライン導体62は、誘電体層3に
なる塗布膜に形成された貫通部内に導電性ペーストを充
填することにより形成する。
【0008】このように積層された積層体は、誘電体層
1〜5となる塗布膜、グランド導体膜11、13となる
導体膜、ストリップライン導体62となる導体を一体的
に焼成処理する。
【0009】このストリップライン導体62などの各導
体は、金、銀、銅などの低抵抗材料を主成分とする導電
性ペーストを用いて形成される。
【0010】このように積層型ストリップライン共振器
50では、ストリップライン導体62の厚みが大きいた
め、低抵抗化が達成できる。しかも、共振器などのよう
に高周波信号(マイクロ波)が伝搬する場合、その電流
は導体の表面に集中的に流れる表皮効果(例えば、GH
zオーダーの高周波信号は、表皮の深さは数μmに流れ
る)があるため、ストリップライン導体62の厚みを増
大させて、表皮効果を十分引き出す構造であった。この
構造を採用する理由は、通常のストリップライン導体は
厚膜印刷法で形成されるが、積層体の焼成後、断面が概
略レンズ形となるため、端部の厚みが薄くなった部分に
電界が集中し、共振抵抗の大きな導体になる。これに対
し、ストリップライン導体62の場合、実質的に誘電体
層3の厚み相当の導体厚みをであるため、この部分に電
界が集中することなく、導体の表面に均一に電流が流れ
るため、共振抵抗を低くすることができることによる。
【0011】
【発明が解決しようとする課題】しかしながら、従来の
積層型ストリップライン共振器50においては、誘電体
層1〜5、ストリップライン導体62などを同時に焼成
した時、ストリップライン導体62の周囲を位置する誘
電体層3及びその上下に積層される誘電体層2、4との
境界で、誘電体層2、3、4側にクラックが発生し、特
性劣化や、信頼性を損なう場合がある。このクラックの
原因は2種類考えられる。すなわち、1つは焼成時にス
トリップライン導体62の焼結収縮挙動と誘電体層1〜
5の焼結挙動とが温度によっても一致せず、焼成途中で
クラックを発生するものである。もう1つは、焼成によ
り、ストリップライン導体62と誘電体層1〜5とが焼
結されるが、室温時までの冷却時に、ストリップライン
導体62と誘電体層1〜5の材料間の熱膨張係数のミス
マッチにより発生するストレスが引っ張り応力としてか
かり、強度的に弱い誘電体層2〜4側でクラックが発生
するものである。
【0012】そこで、例えば、導電性ペーストとして、
銀とホウケイ酸系低融点ガラス、有機ビヒクルなどを混
練して形成するが、このときガラス量比を制御して、ス
トリップライン導体62と誘電体層1〜5の焼結による
焼結挙動を合わせる方法が考えられる。しかし、この方
法では、冷却時の熱膨張係数を一致させるように、ガラ
ス量比を制御することは困難であった。
【0013】また、導電性ペースト中に添加したガラス
成分が、ストリップライン導体62と誘電体層2、4の
界面に移動し、界面(表面)付近の電極膜が凹凸状態と
なってしまう。このことから、抵抗値が純粋な導体より
も高くなる。
【0014】しかも、上記表皮効果により、導体の表面
付近に流れる電流の割合は大きいことから、この影響は
増幅され、ストリップライン導体62の導体損が増加
し、結果として積層型ストリップライン共振器50のQ
値が劣化するという問題があった。
【0015】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、特にストリップライン導体周
辺に発生するクラックを防止し、かつストリップライン
導体の表面の膜Q値を向上できる積層型ストリップライ
ン共振器を提供することである。
【0016】
【課題を解決するための手段】本発明の積層型ストリッ
プライン共振器は、 厚み方向に貫通部を有する第1の
誘電体層と、前記貫通部に充填されたストリップライン
導体と、前記第1の誘電体層の上下に積層され、グラン
ド導体膜を有する一対の第2の誘電体層とから成る積層
型ストリップライン共振器において、前記ストリップラ
イン導体は、空隙率が導体の切断面積あたり10〜35
%であることを特徴とする積層型ストリップライン共振
器である。
【0017】なお、ストリップライン導体の空隙率は、
Ag導体は軟らかく、導体表面を研磨すると傷つき易い
ため、導体表面を塩化第二鉄でエッチング後、SEM像
で撮影し、画像処理を行うことにより算出する。この
他、導電性ペーストそのものを焼結し、密度を算出し、
導電性ペースト中の成分(金属成分、添加物)の理論密
度と比較することにより、間接的に空隙率を求めても良
い。
【0018】また、本発明のストリップライン導体用導
電性ペーストは、金属成分と、有機成分のみからなる。
【0019】ここで、有機成分とは、有機バインダ等の
樹脂成分や、有機溶剤、可塑剤等の500℃以下の温度
で分解・燃焼する成分のことをいう。
【0020】また、上記導電性ペーストには、ガラス以
外の無機添加剤を添加する。
【0021】ここで、無機添加剤とは、ホウケイ酸系ガ
ラスなどのガラスを除いた、酸化ルテニウム(Ru
2O)、酸化ニッケル(NiO)、酸化マンガン(Mn
O)などの無機酸化物や、ロジウム(Rh)、白金(P
t)などの元素があげられる。
【0022】
【発明の実施の形態】以下、本発明の積層型ストリップ
ライン共振器を図面に基づいて詳説する。図1は、本発
明の積層型ストリップライン共振器の外観斜視図であ
り、図2はX−X線に相当する縦断面図であり、図3
は、Y−Y線に相当する横断面図である。
【0023】本発明の積層型ストリップライン共振器1
0は、例えば、5層の誘電体層1〜5を積層して成る積
層体に、ストリップライン導体12及びグランド導体膜
11、13が配置される。図において、誘電体層1、5
は、外層の誘電体層であり、誘電体層2、4は、その外
層側にグランド導体膜11、13が形成された一対の第
2の誘電体層であり、誘電体層3は、ストリップライン
導体12が形成された第1の誘電体層である。ストリッ
プライン導体12は、誘電体層3厚みに形成された貫通
部に充填され、誘電体層13の厚み略全体に形成されて
おり、誘電体層1と誘電体層2との層間、即ち、誘電体
層1の上面に形成されたグランド導体膜11、誘電体層
4と誘電体層5との層間、即ち、誘電体層4の上面に形
成されたグランド導体膜13とから構成されている。
【0024】即ち、一対のグランド導体膜11、13の
間には、誘電体層2、4を介してストリップライン導体
12が配置されている。
【0025】そして、この積層型ストリップライン共振
器10では、ストリップライン導体12の厚みは、誘電
体層3の厚みに相当し、約50〜200μmの厚みを有
している。ストリップライン導体12の厚みは、低抵抗
を達成するために、非常に重要である。尚、その導体幅
wは、例えば300〜500μmである。
【0026】また、ストリップライン導体12と誘電体
層2との界面には、ストリップライン導体12と実質的
に同一の形状で、且つ、積層体の一端面にまで延びる下
地引き出し導体膜16が形成されている。
【0027】また、誘電体層2、誘電体3には、グラン
ド電位のビアホール導体14、15が形成されており、
このビアホール導体14、15によって、グランド導体
膜11の一部とストリップライン導体12の他端部を、
また、グランド導体膜11の一部とストリップライン導
体12(下地引き出し導体膜16)の他端部が接続され
ている。
【0028】さらに、積層体の一対の端面のうち、一方
の端面には、下地引き出し導体膜16と導通する信号側
電極31が、さらに、他方の端面にはグランド導体膜1
1、13の一部と導通グランド電極32が形成されてい
る。
【0029】本発明の特徴的なことは、ストリップライ
ン導体12は、空隙率が導体の切断面積あたり10〜3
5%の範囲にあることである。
【0030】このような積層型ストリップライン共振器
10においては、誘電体層となるグリーンシートを積層
して形成する方法、または、極端に厚みの厚い誘電体層
については、光硬化モノマーを有する誘電体スリップ材
をナイフコート法などで塗布などで形成される。また、
グランド導体膜11、13、下地引き出し導体16は、
グリーンシート上に所定導体ペーストを印刷塗布により
形成する。また、ビアホール導体14、15について
は、グリ―ンシートにパンチング処理を施して、この貫
通孔に導電ペーストを印刷充填して形成される。また、
ストリップライン導体12は、例えば、グリ―ンシート
にパンチング処理を施して、ストリップライン導体12
の形状に貫通部(溝)を形成し、この貫通部に導電ペー
ストを充填することにより形成される。
【0031】以下の積層型ストリップライン共振器の製
造方法については、誘電体層1〜5となるグリーンシー
トを積層して形成した例で説明する。
【0032】まず、積層体1の誘電体層1〜5となる大
型のグリーンシート、グランド導体膜11、13、スト
リップライン導体12、ビアホール導体14、15を形
成するための例えばAg系の導電性ペーストを用意す
る。
【0033】グリーンシート用のセラミック原料粉末と
しては、例えば、金属元素として少なくともMg、T
i、Caを含有する複合酸化物であって、その金属元素
酸化物による組成式を(1−x)MgTiO3−xCa
TiO3(但し、式中xは重量比を表し、0.01≦x
≦0.15)で表される主成分100重量部に対して、
硼素含有化合物をB23換算で3〜20重量部、Si含
有化合物をSiO2換算で0.1〜5重量部、さらに、
アルカリ金属含有化合物をアルカリ金属炭酸塩換算で1
〜10重量部添加含有してなるものが用いられる。
【0034】また、グランド導体膜11、13、ストリ
ップライン導体12となる導電性ペーストは、低抵抗の
金属材料である例えば銀粉末と、有機バインダ、例えば
エチルセルロースを、有機溶剤、例えば2,2,4−ト
リメチル−1,3−ペンタジオールモノイソブチレート
に混合し、3本ローラーにより均質混練して作製され
る。
【0035】まず、例えば、セラミック粉末、低融点ガ
ラス成分のフリット、有機バインダ、有機溶剤を均質混
練したスラリーを、ドクターブレード法によって所定厚
みにテープ成型して、所定大きさに切断して誘電体層1
〜5となるグリーンシートを作成する。
【0036】次に、誘電体層1となるグリーンシート上
に上記導電性ペーストを塗布してグランド導体膜11と
なる導体膜を形成する。
【0037】次に、誘電体層3となるグリーンシートに
パンチング処理を施して、ビアホール14となる部分に
誘電体層2の厚みを貫くように貫通孔が形成される。
【0038】次に、誘電体層2となるグリーンシート上
に導電性ペーストを塗布して、ビアホール導体14とな
る導体、下地引き出し導体膜16となる導体膜を形成す
る。
【0039】次に、誘電体層2となるグリーンシートに
パンチング処理を施して、ストリップライン導体12が
形成される領域に誘電体層2の厚みを全体を貫くように
貫通部が形成される。
【0040】次に、誘電体層3の貫通部内に、ストリッ
プライン導体12となる導体を導電性ペーストの充填に
より形成する。
【0041】ここで、ストリップライン導体12用導電
性ペーストは、Ag粉末と、有機バインダー、有機溶
剤、可塑剤のみからなり、ガラス成分を含有しない。ま
た、必要に応じて、無機添加物、すなわち酸化ルテニウ
ム(Ru2O)、酸化ニッケル(NiO)、酸化マンガ
ン(MnO)などの無機酸化物や、ロジウム(Rh)、
白金(Pt)などの元素を添加する。
【0042】次に、同様に、誘電体層4となるグリーン
シートにビアホール導体15、グランド導体膜13とな
る導体膜を形成する。
【0043】そして、誘電体層1〜5を積層し、必要に
おいて、信号電極、グランド電極となる電極となる導体
膜を形成する。即ち、積層体の端面となる部分に、貫通
孔を形成し、この内面に、電極となる導体膜を塗布す
る。なお、その後、この積層体を必要に応じて、積層成
形体をプレスで形状を整えたり、分割溝を形成したりす
る。
【0044】次に焼成処理を行う。焼成処理は、脱バイ
ンダ工程と本焼成工程からなる。脱バインダ工程は、積
層成形体及び導電性ペーストに含まれる有機バインダ
ー、有機溶剤などを飛散させる工程であり、本焼成工程
は、ピーク温度850〜1050℃、例えば900℃×
30分キープの焼成を行う。
【0045】最後に、各積層型ストリップライン共振器
を区画する分割溝に沿って分割処理を行う。これによ
り、大型積層体からは、図1に示す複数の積層型ストリ
ップライン共振器10が抽出されることになる。
【0046】なお、ガラス−セラミック材料を含むスラ
リーに光硬化可能なモノマーを添加しておき、グリーン
シート、または塗布印刷した塗布膜を選択的な露光・現
像処理して、ストリップライン導体12となる貫通孔を
形成してもよい。
【0047】以上のように、本発明では、グランド導体
膜11、13が形成された一対の第1の誘電体層2、4
と、該第1の誘電体層2、4間に配置され、その厚みの
全部に渡り形成されたストリップライン導体12を有す
る第2の誘電体層3とから成る積層型ストリップライン
共振器10において、ストリップライン導体12は、空
隙率が導体の切断面積あたり10〜35%の範囲にあ
る。
【0048】すなわち、このような空隙30は、焼成工
程において、ストリップライン導体12の焼結(収縮)
が進行し過ぎないように調節することにより形成される
ため、結果的にストリップライン導体12と誘電体層1
〜5の焼結挙動を一致させることができ、焼結挙動の差
によるクラックを防止することができる。また、室温ま
での冷却時に、ストリップライン導体12と誘電体層
2、4の熱膨張係数の差による応力が発生した場合も、
形成された空隙30が導体を容易に塑性変形させるため
に、発生する応力が緩和され、クラックを防止すること
ができる。
【0049】また、空隙率が10体積%未満の場合は、
上記ストリップライン導体12と誘電体層1〜5の焼結
挙動を一致させる効果や、ストリップライン導体12と
誘電体層1〜5の熱膨張係数の差による応力を緩和する
効果が不十分であるため、クラックが発生しやすい。一
方、空隙率が35体積%より大きい場合は、径が大きい
空隙30がストリップライン導体12と誘電体層2、4
の界面に析出する確率が増大し、該界面が凹凸になりや
すいため、Q値が低下する。
【0050】また、ストリップライン導体12用導電性
ペーストは、ストリップラインは、金属成分と、有機成
分と、必要に応じた無機添加剤のみからなり、ガラス成
分を含有しないことを特徴とする。
【0051】すなわち、脱脂時に、導電性ペースト中の
バインダーがあった部分が空隙30になる。そして、導
電性ペーストにガラス成分が含有されている場合は、焼
成時に該ガラス成分が溶融してこの空隙30が埋められ
るが、本発明の導電性ペーストは、ガラス成分を添加し
ないため、焼成中もこの空隙30が残り、クラックを防
止すると考えられる。さらに、ガラス成分がストリップ
ライン導体12と誘電体層2、4の界面に析出し、該界
面が凹凸になることによるQ値の低下を防止できる。
【0052】ここで、ガラス成分を添加することによ
り、ストリップライン導体12と誘電体層2、4の接合
強度を強くする効果があるが、本発明では、誘電体層1
〜5としてガラス−セラミックスを用いているため、誘
電体層1〜5中のガラス成分の一部がストリップライン
導体12中に入り込むことから、上記効果が失われるこ
とは問題にならないと考えられる。
【0053】また、ストリップライン導体12の厚みが
50〜200μmであることも関係していると考えられ
る。すなわち、導体膜の厚みが小さい場合、ガラス成分
を添加しなくても、導体膜と誘電体層の界面における物
質移動が十分行われるため、導体膜の焼結が十分進行
し、空隙30が形成されることはないが、ストリップラ
イン導体12の厚みが50μm以上であるため、空隙3
0が形成されると考えられる。
【0054】また、導電性ペーストに、必要に応じて、
ホウケイ酸系ガラスなどのガラスを除いた、酸化ルテニ
ウム(Ru2O)、酸化ニッケル(NiO)、酸化マン
ガン(MnO)などの無機酸化物や、ロジウム(R
h)、白金(Pt)などの元素を添加しても良い。この
ことにより、誘電体層1〜5とストリップライン導体1
2のの収縮挙動を完全に一致させることができ、焼成時
の残留応力による反りやクラックを防止することができ
る。なお、無機添加剤は、金属粉末に対して10vol
%以下しか添加しないため、ストリップライン導体12
と誘電体層2、4の界面に析出し、該界面が凹凸にな
り、Q値が低下することはない。
【0055】また、金属成分は、粒径が5〜6μmの範
囲にある球状粒子の割合が80%以上、好ましくは90
%以上であることが望ましい。
【0056】すなわち、粒径が小さい金属粒子の割合が
多くなると、該金属粒子が焼結の進行を促進し、空隙3
0を確実に形成できなくなり、クラックが発生する確率
が増大する。一方、粒径が大きい金属粒子の割合が多く
なると、金属粒子の焼結が必要以上に抑制され、空隙率
が増大し、Q値が低下する確率が増大する。
【0057】また、粉末同士の接触面積を小さくし、焼
結を抑制するためには、金属粒子が球状である方が望ま
しい。
【0058】また、空隙30の平均径mは、0.5〜5
μmの範囲にあることが望ましい。
【0059】すなわち、径が小さい空隙30の割合が多
くなると、応力を防止する効果が十分得られず、クラッ
クが発生する確率が増大する。一方、径が大きい空隙3
0の割合が多くなると、該空隙30がストリップライン
導体12と誘電体層2、4の界面に析出し、該界面が凹
凸になり、Q値が低下する確率が増大する。
【0060】なお、ここでいう12の空隙30の平均径
mは、焼成後、SEMにて1000倍の倍率で写真撮影
し、測定・算出する。すなわち、図2、3に示すストリ
ップライン導体12の空隙30の平均径mは、ストリッ
プライン導体12の部分を研磨し、一定の断面を複数個
所とり、各断面をSEM像で写真撮影し、このSEM像
から空隙30の平均径mの平均を求め、さらにSEM像
の倍率で割ることにより算出する。
【0061】また、発明者が種々実験したところ、スト
リップライン導体12以外の下地引き出し導体膜16や
グランド導体膜11、13、ビアホール導体14、15
においては、体積がストリップライン導体12に対して
非常に小さいため、収縮の絶対量が小さく、下地引き出
し導体膜16やグランド導体膜11、13、ビアホール
導体14、15に空隙30が形成されることはない。
【0062】従って、グランド導体膜11、13が誘電
体層1、2、4、5から剥離することがなく、また、下
地引き出し導体16が誘電体層2、3から剥離すること
がない。また、ビアホール導体15は、ストリップライ
ン導体12の端部に接続されているが、この間に空隙3
0が形成されても、金属の延性により、ストリップライ
ン導体12とビアホール導体15の金属の一部が互いに
引き合うことになるため、両者の接続は安定して維持で
きる。
【0063】また、ビアホール導体14側において、こ
のビアホール導体14は、ストリップライン導体12の
下部に形成した下地引き出し導体膜16に直接接続され
ているため、安定した接続が維持できる。
【0064】尚、ストリップライン導体12は、導体の
厚みが約50〜200μmであり、その幅wが、例えば
300〜500μmであり、その体積(断面積)が、そ
の他の導体膜と比較して非常に大きいため、ストリップ
ラインの導体損を減少することができる。
【0065】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良などは何ら差し支えない。
【0066】例えば、本実施の形態では、ストリップラ
イン導体12やグランド導体膜11、13は、銀を主成
分とした材料を用いているが、その他の金属、例えば、
銅や金を主成分とした材料を用いても構わない。特に、
銅を用いた場合には、還元性雰囲気で焼成処理する必要
がある。
【0067】また、セラミック原料粉末として、本実施
の形態に記載以外のガラス−セラミックスにも適用でき
る。
【0068】また、本実施の形態では、導体ペーストに
ガラスを添加しないことにより、ストリップライン導体
12に空隙率が導体の切断面積あたり10〜35%の範
囲にある空隙30を形成しているが、ガラスの種類・添
加量を調節することにより、上記空隙30を形成するよ
うにしてもよい。
【0069】
【実施例】次に本発明について、実施例に基づき、更に
詳細に説明する。
【0070】本発明者は、上記製造方法により、積層型
ストリップライン共振器10を作製した。なお、誘電体
層1〜5は100μm×5層、ストリップライン導体1
2の厚みは100μmとなるようにした。
【0071】試料番号1は、導体ペースト中のガラス添
加量を5wt%とし、ストリップライン導体12に空隙
30が形成されないようにした。
【0072】試料番号2は、導体ペースト中のガラス添
加量を0wt%とし、ストリップライン導体12に空隙
30が形成されないようにした。
【0073】試料番号3〜8は、導体ペースト中のガラ
ス添加量を0wt%とし、ストリップライン導体12
に、空隙率が導体の切断面積あたり10〜40%となる
ようにした。
【0074】ここで、試料番号2〜8において、ストリ
ップライン導体12の空隙率は、Ag粉末の平均粒径、
粒度分布、形状を調節することにより調節した。
【0075】このようにして得られた積層型ストリップ
ライン共振器10クラックの有無及びQ値を測定、評価
した。その結果を表1に示す。
【0076】
【表1】
【0077】なお、表1におけるストリップライン導体
12の空隙率は、導体表面を塩化第二鉄でエッチング
後、SEM像で撮影し、画像処理を行うことにより算出
した。
【0078】また、クラックは、焼結体50個を樹脂埋
め研磨後、金属顕微鏡で観察し、クラックが発生しなか
った場合を良品として丸印、発生した場合を不良品とし
て×印とした。
【0079】また、Q値は、インピーダンスアナライザ
ーにより測定し、200以上であるものを良品、200
未満であるものを不良品とした。
【0080】表1に示すように、導電性ペーストにガラ
スを添加せず、ストリップライン導体12の空隙率が導
体の切断面積あたり10〜35%の場合(試料番号3〜
7)、クラックが発生せず、Q値が200以上になっ
た。
【0081】これに対し、導電性ペーストにガラスを5
wt%添加した場合(試料番号1)、クラックが発生
し、Q値が180となった。一方、導電性ペーストにガ
ラスを添加せず、ストリップライン導体12に空隙30
が形成されなかった場合(試料番号2)、クラックが発
生した。また、導電性ペーストにガラスを添加せず、ス
トリップライン導体12の空隙率が導体の切断面積あた
り40%の場合、Q値が190となった。
【0082】
【発明の効果】本発明の積層型ストリップライン共振器
では、一対の誘電体層と、該誘電体層間に配置されるス
トリップライン導体と、一対の誘電体層の両外側主面に
被着形成されたグランド導体膜とから成る積層型ストリ
ップライン共振器において、ストリップライン導体の空
隙率が導体の切断面積あたり10〜35%の範囲になる
ようにした。
【0083】このため、特にストリップライン導体周辺
に発生するクラックを防止し、かつストリップライン導
体の表面の膜Q値を向上できる。
【図面の簡単な説明】
【図1】本発明の積層型ストリップライン共振器を示す
外観斜視図である。
【図2】図1中におけるX−X線の断面を示す縦断面図
である。
【図3】図1中におけるY−Y線の断面を示す横断面図
である。
【図4】従来の積層型ストリップライン共振器の横断面
図である。
【符号の説明】
10、50 積層型ストリップライン共振器 1〜5 誘電体層 12、62 ストリップライン導体 11、13 グランド導体膜 14、15 ビアホール導体 16 信号用導体 30 空隙 31、32 入出力用端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 厚み方向に貫通部を有する第1の誘電体
    層と、前記貫通部に充填されたストリップライン導体
    と、前記第1の誘電体層の上下に積層され、グランド導
    体膜を有する一対の第2の誘電体層とから成る積層型ス
    トリップライン共振器において、 前記ストリップライン導体は、空隙率が該導体の切断面
    積あたり10〜35%であることを特徴とする積層型ス
    トリップライン共振器。
JP2001097940A 2001-03-30 2001-03-30 積層型ストリップライン共振器 Pending JP2002299924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001097940A JP2002299924A (ja) 2001-03-30 2001-03-30 積層型ストリップライン共振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001097940A JP2002299924A (ja) 2001-03-30 2001-03-30 積層型ストリップライン共振器

Publications (1)

Publication Number Publication Date
JP2002299924A true JP2002299924A (ja) 2002-10-11

Family

ID=18951645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001097940A Pending JP2002299924A (ja) 2001-03-30 2001-03-30 積層型ストリップライン共振器

Country Status (1)

Country Link
JP (1) JP2002299924A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088762A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 伝送線路型素子及びその作製方法
WO2021060168A1 (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 アンテナ設置構造、および、電子機器
WO2021060169A1 (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 アンテナ設置構造、および、電子機器
JPWO2020110987A1 (ja) * 2018-11-28 2021-09-27 京セラ株式会社 平面コイルおよびこれを備える変圧器、無線送電器、電磁石
US12009588B2 (en) 2019-09-26 2024-06-11 Murata Manufacturing Co., Ltd. Antenna installation structure and electronic device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088762A1 (ja) * 2004-03-11 2005-09-22 Nec Corporation 伝送線路型素子及びその作製方法
US7545241B2 (en) 2004-03-11 2009-06-09 Nec Corporation Nanoparticle transmission line element and method of fabricating the same
JP7210610B2 (ja) 2018-11-28 2023-01-23 京セラ株式会社 平面コイルおよびこれを備える変圧器、無線送電器、電磁石
JPWO2020110987A1 (ja) * 2018-11-28 2021-09-27 京セラ株式会社 平面コイルおよびこれを備える変圧器、無線送電器、電磁石
WO2021060169A1 (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 アンテナ設置構造、および、電子機器
JPWO2021060168A1 (ja) * 2019-09-26 2021-04-01
JPWO2021060169A1 (ja) * 2019-09-26 2021-04-01
CN114008859A (zh) * 2019-09-26 2022-02-01 株式会社村田制作所 天线设置构造以及电子设备
JP7063418B2 (ja) 2019-09-26 2022-05-09 株式会社村田製作所 アンテナ設置構造、および、電子機器
WO2021060168A1 (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 アンテナ設置構造、および、電子機器
JP7231047B2 (ja) 2019-09-26 2023-03-01 株式会社村田製作所 アンテナ設置構造、および、電子機器
US11824251B2 (en) 2019-09-26 2023-11-21 Murata Manufacturing Co., Ltd. Antenna installation structure and electronic device
CN114008859B (zh) * 2019-09-26 2024-05-07 株式会社村田制作所 天线设置构造以及电子设备
US12009588B2 (en) 2019-09-26 2024-06-11 Murata Manufacturing Co., Ltd. Antenna installation structure and electronic device

Similar Documents

Publication Publication Date Title
KR100272647B1 (ko) 다층세라믹부품의 제조방법 및 다층세라믹부품
KR20140117295A (ko) 세라믹 전자부품 및 유리 페이스트
JP2000138129A (ja) 積層セラミックコンデンサおよびその製造方法
JP2000331866A (ja) 積層型セラミック電子部品
JPWO2005098879A1 (ja) セラミック電子部品、及びセラミック電子部品の製造方法
JP2005044819A (ja) 積層型電子部品の製造方法
JP2002299924A (ja) 積層型ストリップライン共振器
JP2001284160A (ja) 導電性ペーストおよびこれを用いた積層セラミック電子部品
JP2004099378A (ja) 絶縁性ガラスセラミックおよびこれを用いた積層電子部品
JP2002232204A (ja) 電子部品及びその製造方法
KR101594055B1 (ko) 세라믹 전자부품 및 그 제조방법
JP4427966B2 (ja) 積層セラミック電子部品およびその製造方法
JPH1013112A (ja) 高周波共振器及びその作製方法
JP2001291634A (ja) 積層セラミックコンデンサ及びその製造方法
JPH10308118A (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JP2007324362A (ja) セラミック回路基板およびその製造方法
JP4416346B2 (ja) 回路基板の製造方法
JP3537698B2 (ja) 配線基板およびその製造方法
JP4753469B2 (ja) 配線基板並びにその製造方法
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP2001284162A (ja) 導電性ペーストおよび積層型電子部品並びにその製法
JP2000252158A (ja) 積層セラミックコンデンサ
JP4416342B2 (ja) 回路基板およびその製造方法
JP2002141715A (ja) 積層型ストリップライン共振器
JP2006093485A (ja) ガラスセラミック基板