JPH0946138A - ミキサ - Google Patents
ミキサInfo
- Publication number
- JPH0946138A JPH0946138A JP7189224A JP18922495A JPH0946138A JP H0946138 A JPH0946138 A JP H0946138A JP 7189224 A JP7189224 A JP 7189224A JP 18922495 A JP18922495 A JP 18922495A JP H0946138 A JPH0946138 A JP H0946138A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fets
- frequency
- carrier
- mixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 24
- 239000000203 mixture Substances 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 12
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/547—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 低電圧動作、正の単一電源で動作が可能で、
電力を消費しないミキサを提供することである。 【構成】 ＦＥＴＱ1 のドレインＤには所定の電圧と、
所定の電圧に重畳された第１のデータ信号Ｓs1とが入力
され、そのゲートＧには第１のキャリア信号Ｓc1が入力
されている。ＦＥＴＱ1 は、第１のデータ信号Ｓs1と、
第１のキャリア信号Ｓc1とを混合した第１の混合信号Ｓ
o1を生成する。ＦＥＴＱ2 のドレインＤには所定の電圧
と、所定の電圧に重畳された第２のデータ信号Ｓs2とが
入力され、そのゲートＧには第２のキャリア信号Ｓc2が
入力されている。ＦＥＴＱ2 は、第２のデータ信号Ｓs2
と、第１のキャリア信号Ｓc2とを混合した第２の混合信
号Ｓo2を生成する。コンデンサＣ5 は、ＦＥＴＱ1 ，Ｑ
2 のソースＳをそれぞれ直流的に接地から浮かし、交流
的に接地する。
電力を消費しないミキサを提供することである。 【構成】 ＦＥＴＱ1 のドレインＤには所定の電圧と、
所定の電圧に重畳された第１のデータ信号Ｓs1とが入力
され、そのゲートＧには第１のキャリア信号Ｓc1が入力
されている。ＦＥＴＱ1 は、第１のデータ信号Ｓs1と、
第１のキャリア信号Ｓc1とを混合した第１の混合信号Ｓ
o1を生成する。ＦＥＴＱ2 のドレインＤには所定の電圧
と、所定の電圧に重畳された第２のデータ信号Ｓs2とが
入力され、そのゲートＧには第２のキャリア信号Ｓc2が
入力されている。ＦＥＴＱ2 は、第２のデータ信号Ｓs2
と、第１のキャリア信号Ｓc2とを混合した第２の混合信
号Ｓo2を生成する。コンデンサＣ5 は、ＦＥＴＱ1 ，Ｑ
2 のソースＳをそれぞれ直流的に接地から浮かし、交流
的に接地する。
Description
【０００１】
【産業上の利用分野】本発明は、直交変調器等の各種変
調器、復調器、検波器、乗算器、周波数変換器等に用い
られるミキサに関し、より特定的には、相互に位相が１
８０゜異なる一対のキャリア信号と、相互に位相が１８
０゜異なる一対のデータ信号とを混合するミキサに関す
る。
調器、復調器、検波器、乗算器、周波数変換器等に用い
られるミキサに関し、より特定的には、相互に位相が１
８０゜異なる一対のキャリア信号と、相互に位相が１８
０゜異なる一対のデータ信号とを混合するミキサに関す
る。
【０００２】
【従来の技術】図６は、従来のミキサを含む変調器の構
成を示す図である。図６において、変調器は、信号入力
端子Ｉ100 ，Ｉ200 ，Ｉ300 と、信号出力端子Ｏ100 ，
Ｏ200と、直流電源Ｅと、チョーク抵抗Ｒ100 ，Ｒ200
と、ダブルバランスドミキサ（以下、ＤＢＭと記す。）
１００と、差動増幅器２００と、定電流回路３００とを
備えている。
成を示す図である。図６において、変調器は、信号入力
端子Ｉ100 ，Ｉ200 ，Ｉ300 と、信号出力端子Ｏ100 ，
Ｏ200と、直流電源Ｅと、チョーク抵抗Ｒ100 ，Ｒ200
と、ダブルバランスドミキサ（以下、ＤＢＭと記す。）
１００と、差動増幅器２００と、定電流回路３００とを
備えている。
【０００３】信号入力端子Ｉ100 には、データ信号Ｓs
（例えば、周波数ｆs ＝５０ｋＨｚの正弦波）が入力さ
れる。信号入力端子Ｉ200 には、データ信号Ｓs より周
波数の高い第１のキャリア信号Ｓc1（例えば、周波数ｆ
c ＝１．５ＧＨｚの正弦波）が入力される。信号入力端
子Ｉ300 には、第１のキャリア信号Ｓc1と位相が１８０
゜異なる第２のキャリア信号Ｓc2が入力される。
（例えば、周波数ｆs ＝５０ｋＨｚの正弦波）が入力さ
れる。信号入力端子Ｉ200 には、データ信号Ｓs より周
波数の高い第１のキャリア信号Ｓc1（例えば、周波数ｆ
c ＝１．５ＧＨｚの正弦波）が入力される。信号入力端
子Ｉ300 には、第１のキャリア信号Ｓc1と位相が１８０
゜異なる第２のキャリア信号Ｓc2が入力される。
【０００４】ＤＢＭ１００は、４つのＦＥＴＱ100 〜Ｑ
400 を含む。差動増幅器２００は、２つのＦＥＴＱ500
，Ｑ600 と、コンデンサＣ100 とを含む。定電流回路
３００は、ＦＥＴＱ700 と、バイアス抵抗Ｒ300 とを含
む。ＤＢＭ１００と、差動増幅器２００と、定電流回路
３００とは、直列に接続されており、チョーク抵抗Ｒ10
0 ，Ｒ200 を介して直流電源Ｅにより給電されている。
400 を含む。差動増幅器２００は、２つのＦＥＴＱ500
，Ｑ600 と、コンデンサＣ100 とを含む。定電流回路
３００は、ＦＥＴＱ700 と、バイアス抵抗Ｒ300 とを含
む。ＤＢＭ１００と、差動増幅器２００と、定電流回路
３００とは、直列に接続されており、チョーク抵抗Ｒ10
0 ，Ｒ200 を介して直流電源Ｅにより給電されている。
【０００５】次いで、図７を用いて、動作を説明する。
図７は図６の変調器の動作を示す波形図であり、特に図
７（ａ）は第１のキャリア信号Ｓc1および第２のキャリ
ア信号Ｓc2を示し、図７（ｂ）は第１のデータ信号Ｓs1
および第２のデータ信号Ｓs2を示し、図７（ｃ）は信号
出力端子Ｏ100 ，Ｏ200 から出力されるＡＭ変調信号Ｓ
o を示している。
図７は図６の変調器の動作を示す波形図であり、特に図
７（ａ）は第１のキャリア信号Ｓc1および第２のキャリ
ア信号Ｓc2を示し、図７（ｂ）は第１のデータ信号Ｓs1
および第２のデータ信号Ｓs2を示し、図７（ｃ）は信号
出力端子Ｏ100 ，Ｏ200 から出力されるＡＭ変調信号Ｓ
o を示している。
【０００６】データ信号Ｓs は、信号入力端子Ｉ100 を
介して差動増幅器２００のＦＥＴＱ500 のゲートＧに入
力されている。ここで、定電流回路３００のＦＥＴＱ70
0 によって、差動増幅器２００のＦＥＴＱ500 ，Ｑ600
のソースＳおよびドレインＤにそれぞれ流れる電流の和
は、一定に規制されている。このため、ＦＥＴＱ500，
Ｑ600 のドレインＤから、相互に位相が１８０゜異なる
第１のデータ信号Ｓs1（図７（ａ）の実線参照）と、第
２のデータ信号Ｓs2（図７（ａ）の点線参照）とが、そ
れぞれ出力される。
介して差動増幅器２００のＦＥＴＱ500 のゲートＧに入
力されている。ここで、定電流回路３００のＦＥＴＱ70
0 によって、差動増幅器２００のＦＥＴＱ500 ，Ｑ600
のソースＳおよびドレインＤにそれぞれ流れる電流の和
は、一定に規制されている。このため、ＦＥＴＱ500，
Ｑ600 のドレインＤから、相互に位相が１８０゜異なる
第１のデータ信号Ｓs1（図７（ａ）の実線参照）と、第
２のデータ信号Ｓs2（図７（ａ）の点線参照）とが、そ
れぞれ出力される。
【０００７】第１のデータ信号Ｓs1は、ＤＢＭ１００の
ＦＥＴＱ100 ，Ｑ200 のソースＳにそれぞれ与えられ
る。第２のデータ信号Ｓs2は、ＦＥＴＱ300 ，Ｑ400 の
ソースにそれぞれ与えられる。一方、第１のキャリア信
号Ｓc1（図７（ｂ）の実線参照）は、ＦＥＴＱ100 ，Ｑ
300 のゲートＧにそれぞれ与えられている。また、第２
のキャリア信号Ｓc2（図７（ｂ）の点線参照）は、ＦＥ
ＴＱ200 ，Ｑ400 のゲートＧにそれぞれ与えられてい
る。
ＦＥＴＱ100 ，Ｑ200 のソースＳにそれぞれ与えられ
る。第２のデータ信号Ｓs2は、ＦＥＴＱ300 ，Ｑ400 の
ソースにそれぞれ与えられる。一方、第１のキャリア信
号Ｓc1（図７（ｂ）の実線参照）は、ＦＥＴＱ100 ，Ｑ
300 のゲートＧにそれぞれ与えられている。また、第２
のキャリア信号Ｓc2（図７（ｂ）の点線参照）は、ＦＥ
ＴＱ200 ，Ｑ400 のゲートＧにそれぞれ与えられてい
る。
【０００８】ＦＥＴＱ100 は、第１のキャリア信号Ｓc1
と、第１のデータ信号Ｓs1とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo1を出力する。ＦＥＴＱ200 は、第２の
キャリア信号Ｓc2と、第１のデータ信号Ｓs1とを混合す
ることにより、そのドレインＤから周波数（ｆc ±ｆs
）の側波帯成分を含む混合信号Ｓo2を出力する。ＦＥ
ＴＱ300 は、第１のキャリア信号Ｓc1と、第２のデータ
信号Ｓs2とを混合することにより、そのドレインＤから
周波数（ｆc ±ｆs ）の側波帯成分を含む混合信号Ｓo3
を出力する。ＦＥＴＱ400 は、第２のキャリア信号Ｓc2
と、第２のデータ信号Ｓs2とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo4を出力する。
と、第１のデータ信号Ｓs1とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo1を出力する。ＦＥＴＱ200 は、第２の
キャリア信号Ｓc2と、第１のデータ信号Ｓs1とを混合す
ることにより、そのドレインＤから周波数（ｆc ±ｆs
）の側波帯成分を含む混合信号Ｓo2を出力する。ＦＥ
ＴＱ300 は、第１のキャリア信号Ｓc1と、第２のデータ
信号Ｓs2とを混合することにより、そのドレインＤから
周波数（ｆc ±ｆs ）の側波帯成分を含む混合信号Ｓo3
を出力する。ＦＥＴＱ400 は、第２のキャリア信号Ｓc2
と、第２のデータ信号Ｓs2とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo4を出力する。
【０００９】混合信号Ｓo1と、混合信号Ｓo4とは、直接
結合され、合成されている。このため、信号出力端子Ｏ
100 から混合信号が出力される。また、混合信号Ｓo2
と、混合信号Ｓo3とは、直接結合され、合成されてる。
このため、信号出力端子Ｏ200から混合信号が出力され
る。したがって、信号出力端子Ｏ100 ，Ｏ200 には、平
衡なＡＭ変調信号Ｓo が出力される。
結合され、合成されている。このため、信号出力端子Ｏ
100 から混合信号が出力される。また、混合信号Ｓo2
と、混合信号Ｓo3とは、直接結合され、合成されてる。
このため、信号出力端子Ｏ200から混合信号が出力され
る。したがって、信号出力端子Ｏ100 ，Ｏ200 には、平
衡なＡＭ変調信号Ｓo が出力される。
【００１０】
【発明が解決しようとする課題】ところで、近年、携帯
電話の普及等により、低電圧動作、正の単電源で動作可
能な、低消費電力で小型のミキサの出現が望まれてい
る。
電話の普及等により、低電圧動作、正の単電源で動作可
能な、低消費電力で小型のミキサの出現が望まれてい
る。
【００１１】しかしながら、従来のミキサでは、他の回
路（差動増幅器、低電流回路）と直列接続されていた。
このため、ミキサを動作させるためには、ＤＢＭ１００
のＦＥＴＱ100 〜Ｑ400 を動作させるための電圧（例え
ば、１．５Ｖ）と、差動増幅器２００のＦＥＴＱ500 ，
Ｑ600 を動作させるための電圧（例えば、１．５Ｖ）
と、定電流回路３００のＦＥＴＱ700 を動作させるため
の電圧（例えば、１．５Ｖ）と、バイアス抵抗Ｒ300に
電流が流れることにより発生する電圧降下（例えば、
０．５Ｖ）と、チョーク抵抗Ｒ100 ，Ｒ200 に電流が流
れることにより発生する電圧降下（例えば、０．５Ｖ）
とをそれぞれ加算した少なくとも５．５Ｖの直流電源Ｅ
を用意する必要がある。この結果、低電圧の下では、ミ
キサを動作させるのが困難であるという第１の問題点が
あった。
路（差動増幅器、低電流回路）と直列接続されていた。
このため、ミキサを動作させるためには、ＤＢＭ１００
のＦＥＴＱ100 〜Ｑ400 を動作させるための電圧（例え
ば、１．５Ｖ）と、差動増幅器２００のＦＥＴＱ500 ，
Ｑ600 を動作させるための電圧（例えば、１．５Ｖ）
と、定電流回路３００のＦＥＴＱ700 を動作させるため
の電圧（例えば、１．５Ｖ）と、バイアス抵抗Ｒ300に
電流が流れることにより発生する電圧降下（例えば、
０．５Ｖ）と、チョーク抵抗Ｒ100 ，Ｒ200 に電流が流
れることにより発生する電圧降下（例えば、０．５Ｖ）
とをそれぞれ加算した少なくとも５．５Ｖの直流電源Ｅ
を用意する必要がある。この結果、低電圧の下では、ミ
キサを動作させるのが困難であるという第１の問題点が
あった。
【００１２】また、ミキサを動作させるために電流を必
要とするため、低消費電力に対応できないという第２の
問題点があった。
要とするため、低消費電力に対応できないという第２の
問題点があった。
【００１３】ところで、図６において、ＤＢＭ１００と
差動増幅器２００との間にコンデンサをそれぞれ入れる
ことにより、ＤＢＭ１００と差動増幅器２００とを直流
的に分離し、ＤＢＭ１００と差動増幅器２００とにそれ
ぞれバイアス回路を設けてＤＢＭ１００と差動増幅器２
００とを個別に給電することにより、ＤＢＭ１００を低
電圧動作させることが考えられる。また、小型化のため
にミキサをＩＣ化し、ＤＢＭ１００と差動増幅器２００
との間に挿入されるコンデンサをＩＣ内部に形成するこ
とが考えられる。
差動増幅器２００との間にコンデンサをそれぞれ入れる
ことにより、ＤＢＭ１００と差動増幅器２００とを直流
的に分離し、ＤＢＭ１００と差動増幅器２００とにそれ
ぞれバイアス回路を設けてＤＢＭ１００と差動増幅器２
００とを個別に給電することにより、ＤＢＭ１００を低
電圧動作させることが考えられる。また、小型化のため
にミキサをＩＣ化し、ＤＢＭ１００と差動増幅器２００
との間に挿入されるコンデンサをＩＣ内部に形成するこ
とが考えられる。
【００１４】しかしながら、この場合には、回路が複雑
化するだけでなく、ＤＢＭ１００と差動増幅器２００が
直流的に並列に接続され、各々が電流を消費するため消
費電流が増え、却って消費電力が増大するという問題点
が発生する。また、ＩＣ内部に形成されるコンデンサの
容量値が通常は数１０ｐＦが限度であるので、データ信
号の周波数が低い場合に対応できないという問題点も発
生する。
化するだけでなく、ＤＢＭ１００と差動増幅器２００が
直流的に並列に接続され、各々が電流を消費するため消
費電流が増え、却って消費電力が増大するという問題点
が発生する。また、ＩＣ内部に形成されるコンデンサの
容量値が通常は数１０ｐＦが限度であるので、データ信
号の周波数が低い場合に対応できないという問題点も発
生する。
【００１５】本発明は、上述の技術的課題を解決し、低
電圧動作、正の単一電源で動作が可能で、電力を消費し
ないミキサを提供することを第１の目的とする。
電圧動作、正の単一電源で動作が可能で、電力を消費し
ないミキサを提供することを第１の目的とする。
【００１６】また、ＩＣ化が容易で、データ信号の周波
数が低い場合での動作に対応できるミキサを提供するこ
とを第２の目的とする。
数が低い場合での動作に対応できるミキサを提供するこ
とを第２の目的とする。
【００１７】
【課題を解決するための手段】請求項１に係る発明は、
相互に位相が１８０゜異なる一対のキャリア信号と、相
互に位相が１８０゜異なる一対のデータ信号とを混合す
るミキサであって、そのドレインに所定の電圧と、当該
所定の電圧に重畳された各データ信号の一方とが入力さ
れ、かつそのゲートに各キャリア信号の一方が入力され
ることにより、当該各データ信号の一方と、各キャリア
信号の一方とを混合した第１の混合信号を生成する第１
のＦＥＴ、そのドレインに所定の電圧と、当該所定の電
圧に重畳された各データ信号の他方とが入力され、かつ
そのゲートに各キャリア信号の他方が入力されることに
より、当該各データ信号の他方と当該各キャリア信号の
他方とを混合した第２の混合信号を生成する第２のＦＥ
Ｔ、および第１および第２のＦＥＴのソースをそれぞれ
直流的に接地から浮かし、交流的に接地する第１の少な
くとも１個の容量素子を備える。
相互に位相が１８０゜異なる一対のキャリア信号と、相
互に位相が１８０゜異なる一対のデータ信号とを混合す
るミキサであって、そのドレインに所定の電圧と、当該
所定の電圧に重畳された各データ信号の一方とが入力さ
れ、かつそのゲートに各キャリア信号の一方が入力され
ることにより、当該各データ信号の一方と、各キャリア
信号の一方とを混合した第１の混合信号を生成する第１
のＦＥＴ、そのドレインに所定の電圧と、当該所定の電
圧に重畳された各データ信号の他方とが入力され、かつ
そのゲートに各キャリア信号の他方が入力されることに
より、当該各データ信号の他方と当該各キャリア信号の
他方とを混合した第２の混合信号を生成する第２のＦＥ
Ｔ、および第１および第２のＦＥＴのソースをそれぞれ
直流的に接地から浮かし、交流的に接地する第１の少な
くとも１個の容量素子を備える。
【００１８】請求項２に係る発明は、請求項１に記載の
発明において、第１および第２のＦＥＴのドレイン間に
直列に接続され、各第１および第２の混合信号の周波数
ではローインピーダンスを、かつ各データ信号の周波数
ではハイインピーダンスを示し、当該第１の混合信号と
当該第２の混合信号とを合成することにより第３の混合
信号を生成する一対の第２の容量素子をさらに備える。
発明において、第１および第２のＦＥＴのドレイン間に
直列に接続され、各第１および第２の混合信号の周波数
ではローインピーダンスを、かつ各データ信号の周波数
ではハイインピーダンスを示し、当該第１の混合信号と
当該第２の混合信号とを合成することにより第３の混合
信号を生成する一対の第２の容量素子をさらに備える。
【００１９】請求項３に係る発明は、請求項１または２
に記載の発明において、その一方が第１および第２のＦ
ＥＴのドレインにそれぞれ接続され、混合信号の周波数
ではハイインピーダンス、かつデータ信号の周波数では
ローインピーダンスを示す一対のインダクタ素子をさら
に備える。
に記載の発明において、その一方が第１および第２のＦ
ＥＴのドレインにそれぞれ接続され、混合信号の周波数
ではハイインピーダンス、かつデータ信号の周波数では
ローインピーダンスを示す一対のインダクタ素子をさら
に備える。
【００２０】
【作用】請求項１に係る発明においては、第１および第
２のＦＥＴのそれぞれのドレインに所定の電圧を入力
し、第１の容量素子により、第１および第２のＦＥＴの
ソースをそれぞれ直流的に接地から浮かし、交流的に接
地するようにしている。これにより、所定の電圧がゲー
トに対してドレイン・ソースを正に確保できる低電圧で
よく、しかも第１および第２のＦＥＴに直流電流が流れ
ることがない。このため、第１および第２のＦＥＴの消
費電力が「０」になり、低電圧動作が可能になる。
２のＦＥＴのそれぞれのドレインに所定の電圧を入力
し、第１の容量素子により、第１および第２のＦＥＴの
ソースをそれぞれ直流的に接地から浮かし、交流的に接
地するようにしている。これにより、所定の電圧がゲー
トに対してドレイン・ソースを正に確保できる低電圧で
よく、しかも第１および第２のＦＥＴに直流電流が流れ
ることがない。このため、第１および第２のＦＥＴの消
費電力が「０」になり、低電圧動作が可能になる。
【００２１】請求項２に係る発明においては、一対の第
２の容量素子は、第１および第２の混合信号の周波数で
はローインピーダンスを、かつ各データ信号の周波数で
はハイインピーダンスを示すようにしている。これによ
り、一対の第２の容量素子の容量値は、混合信号の周波
数が準マイクロ波帯以上であれば小さくてよい。このた
め、ＩＣ化が容易になる。
２の容量素子は、第１および第２の混合信号の周波数で
はローインピーダンスを、かつ各データ信号の周波数で
はハイインピーダンスを示すようにしている。これによ
り、一対の第２の容量素子の容量値は、混合信号の周波
数が準マイクロ波帯以上であれば小さくてよい。このた
め、ＩＣ化が容易になる。
【００２２】請求項３に係る発明においては、一対のイ
ンダクタ素子は、混合信号（ｆc ±ｆm ）の周波数では
ハイインピーダンス、かつデータ信号の周波数ではロー
インピーダンスを示すようにしている。これにより、一
対のインダクタ素子のインダクタンス値は、混合信号の
周波数が準マイクロ波帯以上であれば小さくてよい。こ
のため、ＩＣ化が容易になり、第１および第２の混合信
号がインダクタンス素子の他方側に流出するのを防止で
きる。
ンダクタ素子は、混合信号（ｆc ±ｆm ）の周波数では
ハイインピーダンス、かつデータ信号の周波数ではロー
インピーダンスを示すようにしている。これにより、一
対のインダクタ素子のインダクタンス値は、混合信号の
周波数が準マイクロ波帯以上であれば小さくてよい。こ
のため、ＩＣ化が容易になり、第１および第２の混合信
号がインダクタンス素子の他方側に流出するのを防止で
きる。
【００２３】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。図１は、本発明の一実施例の２つのミキサを含む
変調器の構成を示す回路図である。図１において、変調
器は、信号入力端子Ｉ1 ，Ｉ2 ，Ｉ3 と、信号出力端子
Ｏ1 ，Ｏ2 と、直流電源Ｅと、２つのチョーク抵抗Ｒ1
，Ｒ2 と、２つのバランスドミキサ（以下、ＢＭと記
す）１，２と、差動増幅器３と、定電流回路４とを備え
る。
する。図１は、本発明の一実施例の２つのミキサを含む
変調器の構成を示す回路図である。図１において、変調
器は、信号入力端子Ｉ1 ，Ｉ2 ，Ｉ3 と、信号出力端子
Ｏ1 ，Ｏ2 と、直流電源Ｅと、２つのチョーク抵抗Ｒ1
，Ｒ2 と、２つのバランスドミキサ（以下、ＢＭと記
す）１，２と、差動増幅器３と、定電流回路４とを備え
る。
【００２４】信号入力端子Ｉ1 には、データ信号Ｓs
（例えば、周波数ｆs ＝５０ｋＨｚの正弦波）が入力さ
れる。信号入力端子Ｉ2 には、第１のキャリア信号Ｓc1
（例えば、周波数ｆc ＝１．５ＧＨｚの正弦波）が入力
される。信号入力端子Ｉ3 には、第１のキャリア信号Ｓ
c1と位相が１８０゜異なる第２のキャリア信号Ｓc2が入
力される。
（例えば、周波数ｆs ＝５０ｋＨｚの正弦波）が入力さ
れる。信号入力端子Ｉ2 には、第１のキャリア信号Ｓc1
（例えば、周波数ｆc ＝１．５ＧＨｚの正弦波）が入力
される。信号入力端子Ｉ3 には、第１のキャリア信号Ｓ
c1と位相が１８０゜異なる第２のキャリア信号Ｓc2が入
力される。
【００２５】ＢＭ１は、２つのＦＥＴＱ1 ，Ｑ2 と、３
つのコンデンサＣ1 ，Ｃ2 ，Ｃ5 と、２つのコイルＬ1
，Ｌ2 とを含む。ＢＭ２は、２つのＦＥＴＱ3 ，Ｑ4
と、３つのコンデンサＣ3 ，Ｃ4 ，Ｃ5 と、２つのコイ
ルＬ3 ，Ｌ4 とを含む。すなわち、ＢＭ１，２は、コン
デンサＣ5 を共有している。また、ＢＭ１，２は、協働
してダブルバランスドミキサを形成している。
つのコンデンサＣ1 ，Ｃ2 ，Ｃ5 と、２つのコイルＬ1
，Ｌ2 とを含む。ＢＭ２は、２つのＦＥＴＱ3 ，Ｑ4
と、３つのコンデンサＣ3 ，Ｃ4 ，Ｃ5 と、２つのコイ
ルＬ3 ，Ｌ4 とを含む。すなわち、ＢＭ１，２は、コン
デンサＣ5 を共有している。また、ＢＭ１，２は、協働
してダブルバランスドミキサを形成している。
【００２６】コンデンサＣ5 は、各ＦＥＴＱ1 〜Ｑ4 の
ソースＳと接地との間に設けられており、各ＦＥＴＱ1
〜Ｑ4 のソースＳを直流的に浮かし、交流的に接地する
容量値（例えば、１０ｐＦ）を有する。コンデンサＣ1
，Ｃ2 は、ＦＥＴＱ1 ，Ｑ2のドレインＤ間に直列に接
続される。コンデンサＣ3 ，Ｃ4 は、ＦＥＴＱ3 ，Ｑ4
のドレインＤ間に直列に接続される。各コンデンサＣ1
，Ｃ2 ，Ｃ3 ，Ｃ4 は、第１および第２の混合信号Ｓo
1，Ｓo2の周波数ではローインピーダンスを、かつ第１
および第２のデータ信号Ｓs1，Ｓs2の周波数ｆs ではハ
イインピーダンスを示す容量値（例えば、１０ｐＦ）を
有する。コイルＬ1 ，Ｌ4 は、ＦＥＴＱ1，Ｑ4 のドレ
インＤ間に直列に接続される。コイルＬ2 ，Ｌ3 は、Ｆ
ＥＴＱ2 ，Ｑ3 のドレインＤ間に直列に接続される。コ
イルＬ1 ，Ｌ2 ，Ｌ3 ，Ｌ4 は、第１および第２の混合
信号Ｓo1，Ｓo2の周波数ではハイインピーダンスを、か
つ第１および第２のデータ信号Ｓs1，Ｓs2ではローイン
ピーダンスを示すインダクタンス値（例えば、１０n
Ｈ）を有する。
ソースＳと接地との間に設けられており、各ＦＥＴＱ1
〜Ｑ4 のソースＳを直流的に浮かし、交流的に接地する
容量値（例えば、１０ｐＦ）を有する。コンデンサＣ1
，Ｃ2 は、ＦＥＴＱ1 ，Ｑ2のドレインＤ間に直列に接
続される。コンデンサＣ3 ，Ｃ4 は、ＦＥＴＱ3 ，Ｑ4
のドレインＤ間に直列に接続される。各コンデンサＣ1
，Ｃ2 ，Ｃ3 ，Ｃ4 は、第１および第２の混合信号Ｓo
1，Ｓo2の周波数ではローインピーダンスを、かつ第１
および第２のデータ信号Ｓs1，Ｓs2の周波数ｆs ではハ
イインピーダンスを示す容量値（例えば、１０ｐＦ）を
有する。コイルＬ1 ，Ｌ4 は、ＦＥＴＱ1，Ｑ4 のドレ
インＤ間に直列に接続される。コイルＬ2 ，Ｌ3 は、Ｆ
ＥＴＱ2 ，Ｑ3 のドレインＤ間に直列に接続される。コ
イルＬ1 ，Ｌ2 ，Ｌ3 ，Ｌ4 は、第１および第２の混合
信号Ｓo1，Ｓo2の周波数ではハイインピーダンスを、か
つ第１および第２のデータ信号Ｓs1，Ｓs2ではローイン
ピーダンスを示すインダクタンス値（例えば、１０n
Ｈ）を有する。
【００２７】差動増幅器３は、２つのＦＥＴＱ5 ，Ｑ6
と、コンデンサＣ6 とを含む。定電流回路４は、ＦＥＴ
Ｑ7 と、バイアス抵抗Ｒ3 とを含む。差動増幅器３およ
び定電流回路４は、チョーク抵抗Ｒ1 ，Ｒ2 を介して直
流電源Ｅにより給電されている。なお、ＢＭ１，２、差
動増幅器３および定電流回路４は、コンデンサＣ5 を除
き、１つの基板上でＩＣ化されている。
と、コンデンサＣ6 とを含む。定電流回路４は、ＦＥＴ
Ｑ7 と、バイアス抵抗Ｒ3 とを含む。差動増幅器３およ
び定電流回路４は、チョーク抵抗Ｒ1 ，Ｒ2 を介して直
流電源Ｅにより給電されている。なお、ＢＭ１，２、差
動増幅器３および定電流回路４は、コンデンサＣ5 を除
き、１つの基板上でＩＣ化されている。
【００２８】ＢＭ１，２と差動増幅器３および定電流回
路４とは、チョーク抵抗Ｒ1 ，Ｒ2を介して直流電源Ｅ
により給電されている。ここで、バイアス抵抗Ｒ3 で発
生する電圧降下（例えば、０．５Ｖ）と、チョーク抵抗
Ｒ1 ，Ｒ2 で発生する電圧降下（例えば、０．５Ｖ）
と、差動増幅器３のＦＥＴＱ5 ，Ｑ6 を動作させるため
の電圧（例えば、１．５Ｖ）と、定電流回路４のＦＥＴ
Ｑ7 を動作させるための電圧（１．５Ｖ）とすると、直
流電源Ｅは、４Ｖを給電する必要がある。一方、ＢＭ
１，２のＦＥＴＱ1 〜Ｑ4 を動作させるためには、その
ゲートＧに対してそのドレインＤ・ソースＳを正に確保
できる低電圧（例えば、１．５Ｖ以下）を直流電源Ｅか
ら給電できればよい。したがって、直流電源Ｅは、ＢＭ
１，２、差動増幅器３および定電流回路４を動作させる
ために、４Ｖを給電できれば十分である。
路４とは、チョーク抵抗Ｒ1 ，Ｒ2を介して直流電源Ｅ
により給電されている。ここで、バイアス抵抗Ｒ3 で発
生する電圧降下（例えば、０．５Ｖ）と、チョーク抵抗
Ｒ1 ，Ｒ2 で発生する電圧降下（例えば、０．５Ｖ）
と、差動増幅器３のＦＥＴＱ5 ，Ｑ6 を動作させるため
の電圧（例えば、１．５Ｖ）と、定電流回路４のＦＥＴ
Ｑ7 を動作させるための電圧（１．５Ｖ）とすると、直
流電源Ｅは、４Ｖを給電する必要がある。一方、ＢＭ
１，２のＦＥＴＱ1 〜Ｑ4 を動作させるためには、その
ゲートＧに対してそのドレインＤ・ソースＳを正に確保
できる低電圧（例えば、１．５Ｖ以下）を直流電源Ｅか
ら給電できればよい。したがって、直流電源Ｅは、ＢＭ
１，２、差動増幅器３および定電流回路４を動作させる
ために、４Ｖを給電できれば十分である。
【００２９】次いで、図２を用いて、動作を説明する。
図２は図１の変調器の動作を示す波形図であり、特に図
２（ａ）は第１のキャリア信号Ｓc1および第２のキャリ
ア信号Ｓc2を示し、図２（ｂ）は第１のデータ信号Ｓs1
および第２のデータ信号Ｓs2を示し、図２（ｃ）は信号
出力端子Ｏ1 ，Ｏ2 から出力されるＡＭ変調信号Ｓoを
示している。
図２は図１の変調器の動作を示す波形図であり、特に図
２（ａ）は第１のキャリア信号Ｓc1および第２のキャリ
ア信号Ｓc2を示し、図２（ｂ）は第１のデータ信号Ｓs1
および第２のデータ信号Ｓs2を示し、図２（ｃ）は信号
出力端子Ｏ1 ，Ｏ2 から出力されるＡＭ変調信号Ｓoを
示している。
【００３０】直流電源Ｅから給電されると、差動増幅器
３および定電流回路４においては、チョーク抵抗Ｒ1 ，
Ｒ2 およびＦＥＴＱ5 ，Ｑ6 を介してＦＥＴＱ7 および
バイアス抵抗Ｒ3 に一定の直流電流が流れる。一方、Ｂ
Ｍ１，２においては、直流電源Ｅから給電されると、コ
ンデンサＣ5 によりＦＥＴＱ1 〜Ｑ4 のソースＳが直流
的にオープンにされているため、ＦＥＴＱ1 〜Ｑ4 のド
レインＤとソースＳとがそれぞれ同電位になる。また、
コンデンサＣ5 により、直流的にオープンにされている
ため、ＦＥＴＱ1 〜Ｑ4 に直流電流が流れることがな
い。したがって、ＦＥＴＱ1 〜Ｑ4 の消費電力が「０」
になり、低電圧動作が可能になる。
３および定電流回路４においては、チョーク抵抗Ｒ1 ，
Ｒ2 およびＦＥＴＱ5 ，Ｑ6 を介してＦＥＴＱ7 および
バイアス抵抗Ｒ3 に一定の直流電流が流れる。一方、Ｂ
Ｍ１，２においては、直流電源Ｅから給電されると、コ
ンデンサＣ5 によりＦＥＴＱ1 〜Ｑ4 のソースＳが直流
的にオープンにされているため、ＦＥＴＱ1 〜Ｑ4 のド
レインＤとソースＳとがそれぞれ同電位になる。また、
コンデンサＣ5 により、直流的にオープンにされている
ため、ＦＥＴＱ1 〜Ｑ4 に直流電流が流れることがな
い。したがって、ＦＥＴＱ1 〜Ｑ4 の消費電力が「０」
になり、低電圧動作が可能になる。
【００３１】データ信号Ｓs は、信号入力端子Ｉ1 を介
して差動増幅器３のＦＥＴＱ5 のゲートＧに入力されて
いる。ここで、定電流回路４のＦＥＴＱ7 によって、差
動増幅器３のＦＥＴＱ5 ，Ｑ6 のソースＳおよびドレイ
ンＤにそれぞれ流れる電流の和は、一定に規制されてい
る。このため、ＦＥＴＱ5 ，Ｑ6 のドレインＤから、相
互に位相が異なる第１のデータ信号Ｓs1（図２（ａ）の
実線参照）と、第２のデータ信号Ｓs2（図２（ａ）の点
線参照）とが、それぞれ出力される。
して差動増幅器３のＦＥＴＱ5 のゲートＧに入力されて
いる。ここで、定電流回路４のＦＥＴＱ7 によって、差
動増幅器３のＦＥＴＱ5 ，Ｑ6 のソースＳおよびドレイ
ンＤにそれぞれ流れる電流の和は、一定に規制されてい
る。このため、ＦＥＴＱ5 ，Ｑ6 のドレインＤから、相
互に位相が異なる第１のデータ信号Ｓs1（図２（ａ）の
実線参照）と、第２のデータ信号Ｓs2（図２（ａ）の点
線参照）とが、それぞれ出力される。
【００３２】第１のデータ信号Ｓs1は、ＢＭ１，２のコ
イルＬ1 ，Ｌ4 をそれぞれ介して、ＦＥＴＱ1 ，Ｑ4 の
ドレインＤにそれぞれ与えられる。第２のデータ信号Ｓ
s2は、コイルＬ2 ，Ｌ3 をそれぞれ介して、ＦＥＴＱ2
，Ｑ3 のドレインＤにそれぞれ与えられる。一方、第
１のキャリア信号Ｓc1（図２（ｂ）の実線参照）は、Ｆ
ＥＴＱ1 ，Ｑ3 のゲートＧにそれぞれ与えられている。
また、第２のキャリア信号Ｓc2（図６（ｂ）の点線参
照）は、ＦＥＴＱ2 ，Ｑ4 のゲートＧにそれぞれ与えら
れている。
イルＬ1 ，Ｌ4 をそれぞれ介して、ＦＥＴＱ1 ，Ｑ4 の
ドレインＤにそれぞれ与えられる。第２のデータ信号Ｓ
s2は、コイルＬ2 ，Ｌ3 をそれぞれ介して、ＦＥＴＱ2
，Ｑ3 のドレインＤにそれぞれ与えられる。一方、第
１のキャリア信号Ｓc1（図２（ｂ）の実線参照）は、Ｆ
ＥＴＱ1 ，Ｑ3 のゲートＧにそれぞれ与えられている。
また、第２のキャリア信号Ｓc2（図６（ｂ）の点線参
照）は、ＦＥＴＱ2 ，Ｑ4 のゲートＧにそれぞれ与えら
れている。
【００３３】ＦＥＴＱ1 は、第１のキャリア信号Ｓc1
と、第１のデータ信号Ｓs1とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo1を出力する。ＦＥＴＱ2 は、第２のキ
ャリア信号Ｓc2と、第２のデータ信号Ｓs2とを混合する
ことにより、そのドレインＤから周波数（ｆc ±ｆs ）
の側波帯成分を含む混合信号Ｓo2を出力する。ＦＥＴＱ
3 は、第１のキャリア信号Ｓc1と、第２のデータ信号Ｓ
s2とを混合することにより、そのドレインＤから周波数
（ｆc ±ｆs ）の側波帯成分を含む混合信号Ｓo3を出力
する。ＦＥＴＱ4は、第２のキャリア信号Ｓc2と、第１
のデータ信号Ｓs1とを混合することにより、そのドレイ
ンＤから周波数（ｆc ±ｆs ）の側波帯成分を含む混合
信号Ｓo4を出力する。
と、第１のデータ信号Ｓs1とを混合することにより、そ
のドレインＤから周波数（ｆc ±ｆs ）の側波帯成分を
含む混合信号Ｓo1を出力する。ＦＥＴＱ2 は、第２のキ
ャリア信号Ｓc2と、第２のデータ信号Ｓs2とを混合する
ことにより、そのドレインＤから周波数（ｆc ±ｆs ）
の側波帯成分を含む混合信号Ｓo2を出力する。ＦＥＴＱ
3 は、第１のキャリア信号Ｓc1と、第２のデータ信号Ｓ
s2とを混合することにより、そのドレインＤから周波数
（ｆc ±ｆs ）の側波帯成分を含む混合信号Ｓo3を出力
する。ＦＥＴＱ4は、第２のキャリア信号Ｓc2と、第１
のデータ信号Ｓs1とを混合することにより、そのドレイ
ンＤから周波数（ｆc ±ｆs ）の側波帯成分を含む混合
信号Ｓo4を出力する。
【００３４】混合信号Ｓo1と、混合信号Ｓo2とは、コン
デンサＣ1 ，Ｃ2 により合成されている。このため、信
号出力端子Ｏ1 から混合信号（Ｓo1＋Ｓo2）が出力され
る。また、混合信号Ｓo3と、混合信号Ｓo4とは、コンデ
ンサＣ3 ，Ｃ4 により合成されている。このため、信号
出力端子Ｏ2 から混合信号（Ｓo3＋Ｓo4）が出力され
る。したがって、信号出力端子Ｏ1 ，Ｏ2 間には、平衡
なＡＭ変調信号が出力される。
デンサＣ1 ，Ｃ2 により合成されている。このため、信
号出力端子Ｏ1 から混合信号（Ｓo1＋Ｓo2）が出力され
る。また、混合信号Ｓo3と、混合信号Ｓo4とは、コンデ
ンサＣ3 ，Ｃ4 により合成されている。このため、信号
出力端子Ｏ2 から混合信号（Ｓo3＋Ｓo4）が出力され
る。したがって、信号出力端子Ｏ1 ，Ｏ2 間には、平衡
なＡＭ変調信号が出力される。
【００３５】なお、コンデンサＣ1 〜Ｃ4 は、第１およ
び第２のキャリア信号Ｓc1，Ｓc2の周波数ｆc ではロー
インピーダンスを、かつ第１および第２のデータ信号Ｓ
s1，Ｓs2の周波数ｆs ではハイインピーダンスを示す容
量値を有している。したがって、第１および第２のデー
タ信号Ｓs1，Ｓs2は、コンデンサＣ1 〜Ｃ4 に流れるこ
とはなく、確実にＦＥＴＱ1 〜Ｑ4 のドレインＤに入力
される。また、コイルＬ1 〜Ｌ4 は、第１および第２の
混合信号Ｓo1，Ｓo2の周波数ｆc ではハイインピーダン
スを、かつ第１および第２のデータ信号Ｓs1，Ｓs2では
ローインピーダンスを示すインダクタンス値を有してい
る。したがって、第１および第２の混合信号Ｓo1，Ｓo2
等がコイルＬ1 〜Ｌ4 に流れることはない。また、コン
デンサＣ1 〜Ｃ4 の容量値およびコイルＬ1 〜Ｌ4 のイ
ンダクタンス値は混合信号の周波数が準マイクロ波帯以
上であれば小さくてよいため、ＩＣ化が容易である。
び第２のキャリア信号Ｓc1，Ｓc2の周波数ｆc ではロー
インピーダンスを、かつ第１および第２のデータ信号Ｓ
s1，Ｓs2の周波数ｆs ではハイインピーダンスを示す容
量値を有している。したがって、第１および第２のデー
タ信号Ｓs1，Ｓs2は、コンデンサＣ1 〜Ｃ4 に流れるこ
とはなく、確実にＦＥＴＱ1 〜Ｑ4 のドレインＤに入力
される。また、コイルＬ1 〜Ｌ4 は、第１および第２の
混合信号Ｓo1，Ｓo2の周波数ｆc ではハイインピーダン
スを、かつ第１および第２のデータ信号Ｓs1，Ｓs2では
ローインピーダンスを示すインダクタンス値を有してい
る。したがって、第１および第２の混合信号Ｓo1，Ｓo2
等がコイルＬ1 〜Ｌ4 に流れることはない。また、コン
デンサＣ1 〜Ｃ4 の容量値およびコイルＬ1 〜Ｌ4 のイ
ンダクタンス値は混合信号の周波数が準マイクロ波帯以
上であれば小さくてよいため、ＩＣ化が容易である。
【００３６】図３は、本発明の他の実施例の構成を示す
図である。図３のように、ＦＥＴＱ1 〜Ｑ4 のゲートＧ
にローカル信号（位相差１８０゜）を入力し、ＦＥＴＱ
1 〜Ｑ4 のドレインＤに直流電圧ＶccとコンデンサＣ1
〜Ｃ4 を通してＲＦ信号（位相差１８０゜）を入力し、
ドレインＤからコイルＬ1 〜Ｌ4 を通じてＲＦ周波数と
キャリア周波数の差の成分であるＩＦ信号を得ることも
できる。Ｃ1 〜Ｃ4 はＲＦ信号に対してローインピーダ
ンス、ＩＦ信号に対してハイインピーダンス、Ｌ1 〜Ｌ
4 はＲＦ信号に対してハイインピーダンス、ＩＦ信号に
対してローインピーダンスである。ＩＦ信号周波数は、
ローカル信号周波数、ＲＦ信号周波数に比べて低い。こ
のように、ダウンコンバータのような使い方もできる。
図である。図３のように、ＦＥＴＱ1 〜Ｑ4 のゲートＧ
にローカル信号（位相差１８０゜）を入力し、ＦＥＴＱ
1 〜Ｑ4 のドレインＤに直流電圧ＶccとコンデンサＣ1
〜Ｃ4 を通してＲＦ信号（位相差１８０゜）を入力し、
ドレインＤからコイルＬ1 〜Ｌ4 を通じてＲＦ周波数と
キャリア周波数の差の成分であるＩＦ信号を得ることも
できる。Ｃ1 〜Ｃ4 はＲＦ信号に対してローインピーダ
ンス、ＩＦ信号に対してハイインピーダンス、Ｌ1 〜Ｌ
4 はＲＦ信号に対してハイインピーダンス、ＩＦ信号に
対してローインピーダンスである。ＩＦ信号周波数は、
ローカル信号周波数、ＲＦ信号周波数に比べて低い。こ
のように、ダウンコンバータのような使い方もできる。
【００３７】ここで、本願発明者は、図４に示す回路で
ＢＭ１の性能を試験した。また、図５は、混合信号Ｓo1
のスペクトラム特性を示す図である。図５において、α
１，α２は混合信号Ｓo1の内の必要な信号成分（周波数
ｆc ±ｆs ）を示し、β0 は混合信号Ｓo1の内の第１の
キャリア信号Ｓc1を示し、β1 〜β12は不要な高調波信
号成分をそれぞれ示している。したがって、搬送波抑圧
度４０ｄＢ以上、不要波抑圧度４０ｄＢ以上の良好な結
果が得られていることが解る。また、試験回路では、交
流的な接地を確実にとるために、６．８μＦと１２ｐＦ
をソース接地容量として用い、その他の部品は、低容量
・低インダクタンスのコンデンサＣ1 ，Ｃ2 ，コイルＬ
1 ，Ｌ2 を用いてＢＭ１を構成しているので、ＩＣ化に
適しているのが解る。
ＢＭ１の性能を試験した。また、図５は、混合信号Ｓo1
のスペクトラム特性を示す図である。図５において、α
１，α２は混合信号Ｓo1の内の必要な信号成分（周波数
ｆc ±ｆs ）を示し、β0 は混合信号Ｓo1の内の第１の
キャリア信号Ｓc1を示し、β1 〜β12は不要な高調波信
号成分をそれぞれ示している。したがって、搬送波抑圧
度４０ｄＢ以上、不要波抑圧度４０ｄＢ以上の良好な結
果が得られていることが解る。また、試験回路では、交
流的な接地を確実にとるために、６．８μＦと１２ｐＦ
をソース接地容量として用い、その他の部品は、低容量
・低インダクタンスのコンデンサＣ1 ，Ｃ2 ，コイルＬ
1 ，Ｌ2 を用いてＢＭ１を構成しているので、ＩＣ化に
適しているのが解る。
【００３８】なお、上述の実施例では、ＡＭ変調器とし
て実施したが、その他の各種変調器、復調器、検波器、
乗算器、周波数変換器、イメージリジェクトミキサ等と
して実施してもよい。
て実施したが、その他の各種変調器、復調器、検波器、
乗算器、周波数変換器、イメージリジェクトミキサ等と
して実施してもよい。
【００３９】
【発明の効果】請求項１に係る発明によれば、所定の電
圧がゲートに対してドレイン・ソースを正に確保できる
低電圧でよく、しかも第１および第２のＦＥＴに直流電
流が流れることがないので、第１および第２のＦＥＴの
消費電力が「０」になり、低電圧動作が可能になる。
圧がゲートに対してドレイン・ソースを正に確保できる
低電圧でよく、しかも第１および第２のＦＥＴに直流電
流が流れることがないので、第１および第２のＦＥＴの
消費電力が「０」になり、低電圧動作が可能になる。
【００４０】請求項２に係る発明によれば、一対の第２
の容量素子の容量値が小さくてよいので、ＩＣ化が容易
になる。
の容量素子の容量値が小さくてよいので、ＩＣ化が容易
になる。
【００４１】請求項３に係る発明によれば、一対のイン
ダクタ素子のインダクタンス値が小さくてよいので、Ｉ
Ｃ化が容易になり、第１および第２の混合信号がインダ
クタンス素子の他方側に流出するのを防止できる。
ダクタ素子のインダクタンス値が小さくてよいので、Ｉ
Ｃ化が容易になり、第１および第２の混合信号がインダ
クタンス素子の他方側に流出するのを防止できる。
【図１】本発明の一実施例の２つのミキサを含む変調器
の構成を示す回路図である。
の構成を示す回路図である。
【図２】図１の変調器の動作を示す波形図である。
【図３】本発明の他の実施例の構成を示す図である。
【図４】性能試験用のＢＭ１の回路図である。
【図５】混合信号Ｓo1のスペクトラム特性を示す図であ
る。
る。
【図６】従来のミキサを含む変調器の構成を示す図であ
る。
る。
【図７】図６の変調器の動作を示す波形図である。
１，２…ＢＭ Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 …ＦＥＴ Ｃ1 ，Ｃ2 ，Ｃ3 ，Ｃ4 ，Ｃ5 …コンデンサ Ｌ1 ，Ｌ2 ，（Ｌ3 ，Ｌ4 ）…コイル Ｓs1…第１のデータ信号 Ｓs2…第２のデータ信号 Ｓc1…第１のキャリア信号 Ｓc2…第２のキャリア信号 Ｓo1，Ｓo2（，Ｓo3，Ｓo4）…混合信号 Ｄ…ドレイン Ｓ…ソース Ｇ…ゲート
Claims (3)
- 【請求項１】 相互に位相が１８０゜異なる一対のキャ
リア信号と、相互に位相が１８０゜異なる一対のデータ
信号とを混合するミキサであって、 そのドレインに所定の電圧と、当該所定の電圧に重畳さ
れた各前記データ信号の一方とが入力され、かつそのゲ
ートに各前記キャリア信号の一方が入力されることによ
り、当該各前記データ信号の一方と、各前記キャリア信
号の一方とを混合した第１の混合信号を生成する第１の
ＦＥＴ、 そのドレインに所定の電圧と、当該所定の電圧に重畳さ
れた各前記データ信号の他方とが入力され、かつそのゲ
ートに各前記キャリア信号の他方が入力されることによ
り、当該各前記データ信号の他方と当該各前記キャリア
信号の他方とを混合した第２の混合信号を生成する第２
のＦＥＴ、および前記第１および第２のＦＥＴのソース
をそれぞれ直流的に接地から浮かし、交流的に接地する
第１の少なくとも１個の容量素子を備える、ミキサ。 - 【請求項２】 前記第１および第２のＦＥＴのドレイン
間に直列に接続され、各前記第１および第２の混合信号
の周波数ではローインピーダンスを、かつ各前記データ
信号の周波数ではハイインピーダンスを示し、当該第１
の混合信号と当該第２の混合信号とを合成することによ
り第３の混合信号を生成する一対の第２の容量素子をさ
らに備える、請求項１に記載のミキサ。 - 【請求項３】 その一方が前記第１および第２のＦＥＴ
のドレインにそれぞれ接続され、前記混合信号の周波数
ではハイインピーダンス、かつ前記データ信号の周波数
ではローインピーダンスを示す一対のインダクタ素子を
さらに備える、請求項１または２に記載のミキサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18922495A JP3189633B2 (ja) | 1995-07-25 | 1995-07-25 | ミキサ |
| DE19629921A DE19629921C2 (de) | 1995-07-25 | 1996-07-24 | Mischer |
| US08/686,327 US5686870A (en) | 1995-07-25 | 1996-07-25 | Mixer |
| US08/966,294 US5973576A (en) | 1995-07-25 | 1997-11-07 | Mixer for mixing carrier signals and data signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18922495A JP3189633B2 (ja) | 1995-07-25 | 1995-07-25 | ミキサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946138A true JPH0946138A (ja) | 1997-02-14 |
| JP3189633B2 JP3189633B2 (ja) | 2001-07-16 |
Family
ID=16237662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18922495A Expired - Fee Related JP3189633B2 (ja) | 1995-07-25 | 1995-07-25 | ミキサ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5686870A (ja) |
| JP (1) | JP3189633B2 (ja) |
| DE (1) | DE19629921C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3189633B2 (ja) * | 1995-07-25 | 2001-07-16 | 株式会社村田製作所 | ミキサ |
| DE69903702T2 (de) * | 1998-08-26 | 2003-07-03 | Nippon Telegraph & Telephone | Abgestimmter komplementärer Mischer |
| JP2001044858A (ja) * | 1999-07-30 | 2001-02-16 | Nec Corp | 送信ミキサおよび２帯域出力切り替え高周波送信回路 |
| US6871057B2 (en) * | 2000-03-08 | 2005-03-22 | Nippon Telegraph And Telephone Corporation | Mixer circuit |
| US6687494B1 (en) * | 2000-06-30 | 2004-02-03 | International Business Machines Corporation | Low power radio telephone image reject mixer |
| EP1184971A1 (en) * | 2000-08-17 | 2002-03-06 | Motorola, Inc. | Switching mixer |
| NL1017773C2 (nl) * | 2001-04-04 | 2002-10-07 | Ericsson Telefon Ab L M | Versterker-mixer inrichting. |
| KR100574470B1 (ko) * | 2004-06-21 | 2006-04-27 | 삼성전자주식회사 | 전류증폭결합기를 포함하는 선형 혼합기회로 |
| US7560936B1 (en) * | 2007-04-24 | 2009-07-14 | Integrated Device Technology, Inc. | Method and apparatus for ground bounce and power supply bounce detection |
| CN113676138B (zh) * | 2021-08-23 | 2023-04-18 | 电子科技大学 | 一种高杂散抑制的无源多本振混频器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6811066A (ja) * | 1967-10-19 | 1969-04-22 | ||
| US3601715A (en) * | 1969-10-30 | 1971-08-24 | Northern Electric Co | Transformerless double-balanced modulator apparatus |
| JPH0642614B2 (ja) * | 1987-06-11 | 1994-06-01 | 株式会社日立製作所 | ミクサ回路 |
| GB2210224B (en) * | 1987-09-18 | 1992-01-22 | Marconi Co Ltd | Mixer |
| JP2841978B2 (ja) * | 1991-10-30 | 1998-12-24 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
| DE4206164C2 (de) * | 1992-02-28 | 1994-12-08 | Telefunken Microelectron | HF-Mischstufe in Basisschaltung |
| JP3189633B2 (ja) * | 1995-07-25 | 2001-07-16 | 株式会社村田製作所 | ミキサ |
-
1995
- 1995-07-25 JP JP18922495A patent/JP3189633B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-24 DE DE19629921A patent/DE19629921C2/de not_active Expired - Fee Related
- 1996-07-25 US US08/686,327 patent/US5686870A/en not_active Expired - Fee Related
-
1997
- 1997-11-07 US US08/966,294 patent/US5973576A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512741A (ja) * | 2008-02-18 | 2011-04-21 | フリースケール セミコンダクター インコーポレイテッド | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5686870A (en) | 1997-11-11 |
| DE19629921C2 (de) | 1999-12-02 |
| DE19629921A1 (de) | 1997-01-30 |
| JP3189633B2 (ja) | 2001-07-16 |
| US5973576A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680078A (en) | Mixer | |
| US6329864B2 (en) | Semiconductor circuitry | |
| JP3189633B2 (ja) | ミキサ | |
| US7589579B2 (en) | Mixer circuit | |
| JP3140871B2 (ja) | Ｉ／ｑ変調器および復調器 | |
| JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
| US8476958B2 (en) | Mixer circuit | |
| JPS63260204A (ja) | 集積結合回路 | |
| JP3736024B2 (ja) | ダブルバランスドミキサ | |
| US5734295A (en) | Quadrature demodulator having active filters formed with emitter follower output stages | |
| JP4163124B2 (ja) | 周波数変換器 | |
| GB2306820A (en) | Mixer | |
| JP3191698B2 (ja) | ミキサ装置 | |
| JP4152985B2 (ja) | パルス変調回路 | |
| JP3407568B2 (ja) | 不平衡−平衡変換回路 | |
| US6191638B1 (en) | Mixer circuit including separated local (LO) terminal and intermediate frequency (IF) terminal | |
| JPS63102503A (ja) | 二重平衡変調回路 | |
| JPH11298255A (ja) | ハーモニックミキサ回路 | |
| JPH0998067A (ja) | ９０度移相器 | |
| JPH06140839A (ja) | 高周波ミキサ回路 | |
| JP2001111354A (ja) | ダブルバランス形ミキサ回路 | |
| JPH0690117A (ja) | 高周波ミキサ回路 | |
| JPS59193610A (ja) | ミキサ回路 | |
| JPH04207210A (ja) | ミキサ | |
| JPH01500712A (ja) | Ｒｆ（無線周波）信号のための直流オフセット回路網 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |