JP4163124B2 - 周波数変換器 - Google Patents
周波数変換器 Download PDFInfo
- Publication number
- JP4163124B2 JP4163124B2 JP2003577415A JP2003577415A JP4163124B2 JP 4163124 B2 JP4163124 B2 JP 4163124B2 JP 2003577415 A JP2003577415 A JP 2003577415A JP 2003577415 A JP2003577415 A JP 2003577415A JP 4163124 B2 JP4163124 B2 JP 4163124B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- signal
- frequency converter
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Description
【0001】
この発明は、WCDMA方式などの通信方式に準拠する広帯域通信端末などにおいて、UHF、マイクロ波、ミリ波などの高周波帯の信号の周波数を逓倍するかまたは高周波帯域の信号を混合する周波数変換器に関するものである。
【背景技術】
【0002】
図1は従来の周波数変換器の構成を示す概略回路図である。図において、1は直流電圧Vccが印加される電源端子であり、2a,2bは局所発振(LO)信号入力用トランジスタであり、3aはリファレンス用トランジスタであり、5は定電流源であり、6a,6bは負荷抵抗であり、7aは高周波(RF)信号入力端子であり、8a,8bは局所発振(LO)信号入力端子であり、9はリファレンス用バイアス端子であり、10a,10bは出力端子であり、11aはLO信号入力用トランジスタ2a,2bから成るトランジスタ対であり、14は高周波(RF)信号入力用トランジスタである。図1に示すように、従来の周波数変換器では、RF信号がエミッタ接地されたRF信号入力用トランジスタ14に入力される。
【0003】
次に動作について説明する。
図1に示す従来の周波数変換器の電源端子1に印加された直流電圧Vccは、2つの負荷抵抗6a,6bを介して、2つのLO信号入力用トランジスタ2a,2bから成るトランジスタ対11aとRF信号入力用トランジスタ14、およびリファレンス用トランジスタ3aにそれぞれ印加される。また、定電流源5は、RF信号入力用トランジスタ14を介して、トランジスタ対11aとリファレンス用トランジスタ3aとから成る並列回路に定電流を供給する。リファレンス用トランジスタ3aにはリファレンス用バイアス端子9を介してバイアス電流が供給される。
【0004】
RF信号入力用トランジスタ14は、RF信号入力端子7aを介してベース端子に入力されたRF信号を増幅する。一方、LO信号入力用トランジスタ2aは、LO信号入力端子8aを介してベース端子に入力された正相のLO信号を増幅し、LO信号入力用トランジスタ2bは、LO信号入力端子8bを介してベース端子に入力された逆相のLO信号を増幅する。このように、LO信号入力用トランジスタ2a,2bのベース端子には正相、逆相のLO信号がそれぞれ入力されるので、これらのトランジスタのコレクタ端子およびエミッタ端子が共通に接続されたトランジスタ対11aはLO信号の2逓倍周波数の信号を生成する。
【0005】
トランジスタ対11aに流れる電流とリファレンス用トランジスタ3aに流れる電流との和は、RF信号入力用トランジスタ14に流れる電流に等しく、したがってRF信号入力用トランジスタ14のエミッタ端子に接続された定電流源5の電流に等しい。トランジスタ対11aによって生成されたLO信号の2逓倍周波数の信号は、トランジスタ対11aを流れる電流を変動させる一方、RF信号入力用トランジスタ14は定電流源5により定電流で動作するので、トランジスタ対11aにより変動した電流の変化分の逆相信号がリファレンス用トランジスタ3aに流れる。したがって、図1に示す従来の周波数変換器は、RF信号入力用トランジスタ14により増幅されたRF信号と、トランジスタ対11aにより発生したLO信号の2逓倍周波数の信号と、リファレンス用トランジスタ3aを流れる上記逆相信号とを混合し、負荷抵抗6a,6bがそれぞれ接続された出力端子10a,10bを介して混合信号を差動信号として出力する、利得を有する偶高調波形周波数変換器として動作する。
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来の周波数変換器は上記のように構成されているので、能動素子であるRF信号入力用トランジスタ14の大信号特性により周波数変換器としての飽和特性およびひずみ特性が決定され、それ故、良好な飽和特性およびひずみ特性が得られにくく、特に低電圧および/または低電流動作時にはこれらの特性の劣化が顕著であるという課題があった。
【0007】
この発明は上記のような課題を解決するためになされたもので、トランジスタの代わりに受動素子であるインダクタをRF信号入力部に設けることにより、低電圧および/または低電流動作時にも良好な飽和特性およびひずみ特性を有する周波数変換器を得ることを目的とする。
【課題を解決するための手段】
【0008】
この発明に係る周波数変換器は、第1の端子同士と第2の端子同士がそれぞれ共通に接続された第1のトランジスタおよび第2のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第1の受動素子を介して電源端子に接続されているトランジスタ対と、第2の受動素子を介して上記電源端子に接続された第1の端子と、上記トランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第3のトランジスタと、一端が上記トランジスタ対の第2の共通端子に接続され、他端が直接的または間接的に接地され、インダクタにより構成された第3の受動素子と、上記トランジスタ対の第1の共通端子に接続された出力端子とを備えており、上記第1のトランジスタの第3の端子に第1の信号が入力され、上記第2のトランジスタの第3の端子に上記第1の信号と逆相の第2の信号が入力され、前記トランジスタ対の第2の共通端子に第3の信号が入力され、上記第3のトランジスタの第3の端子にリファレンス信号が入力され、上記トランジスタ対により変動した電流変化分の逆相の信号を当該第3のトランジスタに流すものである。
このことによって、周波数変換器は低電圧および/または低電流動作時にも良好な飽和特性およびひずみ特性を得ることができる。
【0009】
この発明に係る周波数変換器は、第3のトランジスタの第1の端子に接続された他の出力端子を備えたものである。
このことによって、周波数変換器は出力信号の不要な周波数成分のうち同相成分を除去できる。
【0010】
この発明に係る周波数変換器は、第1および第2の受動素子が抵抗であるものである。
【0011】
この発明に係る周波数変換器は、第1および第2の受動素子がインダクタであるものである。
このことによって、各トランジスタの第1および第2の端子間の電圧が低下せずに、各トランジスタを線形領域で使用することが可能となる。
【0012】
この発明に係る周波数変換器は、第3の受動素子の他端とグランドの間に接続された定電流源を備えたものである。
このことによって、周波数変換器は電圧変換利得を持つことができる。
【0013】
この発明に係る周波数変換器は、第1から第3のトランジスタのそれぞれが、第1の端子としてコレクタ端子、第2の端子としてエミッタ端子、第3の端子としてベース端子を有する接合形バイポーラトランジスタであるものである。
【0014】
この発明に係る周波数変換器は、第1から第3のトランジスタのそれぞれが、第1の端子としてドレイン端子、第2の端子としてソース端子、第3の端子としてゲート端子を有する電界効果トランジスタであるものである。
【0015】
この発明に係る周波数変換器は、第1の端子同士と第2の端子同士がそれぞれ共通に接続された第1のトランジスタおよび第2のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第1の受動素子を介して電源端子に接続されている第1のトランジスタ対と、直接的または間接的に上記電源端子に接続された第1の端子と、上記第1のトランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第3のトランジスタと、一端が上記第1のトランジスタ対の第2の共通端子に接続され、他端が直接的にまたは間接的に接地され、インダクタにより構成された第2の受動素子と、上記第1のトランジスタ対の第1の共通端子に接続された第1の出力端子と、第1の端子同士と第2の端子同士がそれぞれ共通に接続された第4のトランジスタおよび第5のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第3の受動素子を介して上記電源端子に接続されている第2のトランジスタ対と、直接的または間接的に上記電源端子に接続された第1の端子と、上記第2のトランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第6のトランジスタと、一端が上記第2のトランジスタ対の第2の共通端子に接続され、他端が直接的にまたは間接的に接地され、インダクタにより構成された第4の受動素子と、上記第2のトランジスタ対の第1の共通端子に接続された第2の出力端子とを備えており、上記第1および第5のトランジスタの第3の端子に第1の信号が入力され、上記第2および第4のトランジスタの第3の端子に上記第1の信号と逆相の第2の信号が入力され、上記第1のトランジスタ対の第2の共通端子に第3の信号が入力され、上記第2のトランジスタ対の第2の共通端子に上記第3の信号と逆相の第4の信号が入力され、上記第3および第6のトランジスタの第3の端子にリファレンス信号が入力され、上記第1のトランジスタ対により変動した電流変化分の逆相の信号を当該第3のトランジスタに流すとともに上記第2のトランジスタ対により変動した電流変化分の逆相の信号を当該第6のトランジスタに流すものである。
このことによって、周波数変換器は低電圧および/または低電流動作時にも良好な飽和特性およびひずみ特性を得ることができる。また、第3の信号の奇数次の高調波、および第1の信号の偶数次と第3の信号の偶数次の混合波の出力をより抑制することができる。
【0016】
この発明に係る周波数変換器は、第3のトランジスタの第1の端子が第5の受動素子を介して電源端子に接続されており、第6のトランジスタの第1の端子が第6の受動素子を介して上記電源端子に接続されているものである。
【0017】
この発明に係る周波数変換器は、第3のトランジスタの第1の端子が第2の出力端子に接続され且つ第3の受動素子を介して電源端子に接続されており、第6のトランジスタの第1の端子が第1の出力端子に接続され且つ第1の受動素子を介して上記電源端子に接続されているものである。
このことによって、周波数変換器の回路構成を簡略化できるとともに、第1の信号の2次成分をさらに抑制できる。
【0018】
この発明に係る周波数変換器は、第1および第3の受動素子が抵抗であるものである。
【0019】
この発明に係る周波数変換器は、第1および第3の受動素子がインダクタであるものである。
このことによって、各トランジスタの第1および第2の端子間の電圧が低下せずに、各トランジスタを線形領域で使用することが可能となる。
【0020】
この発明に係る周波数変換器は、第1、第3、第5、第6の受動素子が抵抗であるものである。
【0021】
この発明に係る周波数変換器は、第1、第3、第5、第6の受動素子がインダクタであるものである。
このことによって、各トランジスタの第1および第2の端子間の電圧が低下せずに、各トランジスタを線形領域で使用することが可能となる。
【0022】
この発明に係る周波数変換器は、第3および第4の受動素子の他端とグランドの間に接続された定電流源を備えたものである。
このことによって、周波数変換器は電圧変換利得を持つことができる。
【0023】
この発明に係る周波数変換器は、第3および第4の受動素子の他端とグランドの間に接続された抵抗を備えたものである。
このことによって、定電流源を用いないので温度変動に伴う性能変動を防止できる。
【0024】
この発明に係る周波数変換器は、第1から第6のトランジスタのそれぞれが、第1の端子としてコレクタ端子、第2の端子としてエミッタ端子、第3の端子としてベース端子を有する接合形バイポーラトランジスタであるものである。
【0025】
この発明に係る周波数変換器は、第1から第6のトランジスタのそれぞれが、第1の端子としてドレイン端子、第2の端子としてソース端子、第3の端子としてゲート端子を有する電界効果トランジスタであるものである。
【発明を実施するための最良の形態】
【0026】
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の実施について添付の図面に従って説明する。
実施の形態1.
図2はこの発明の実施の形態1による周波数変換器の構成を示す概略回路図である。図において、1は直流電圧Vccが印加される電源端子であり、2a,2bは局所発振(LO)信号入力用トランジスタ(第1および第2のトランジスタ)であり、3aはリファレンス用トランジスタ(第3のトランジスタ)であり、4aは高周波(RF)信号入力抵抗(第3の受動素子)であり、5は定電流源であり、6a,6bは負荷抵抗(第1および第2の受動素子)であり、7aは高周波(RF)信号入力端子であり、8a、8bは局所発振(LO)信号入力端子であり、9はリファレンス用バイアス端子であり、10aは出力端子であり、11aはLO信号入力用トランジスタ2a,2bから成るトランジスタ対である。
【0027】
図2に示すように、トランジスタ対11aを構成するLO信号入力用トランジスタ2a,2bのコレクタ端子(第1の端子)同士およびエミッタ端子(第2の端子)同士が共通に接続されており、LO信号入力用トランジスタ2a,2bの共通に接続されたエミッタ端子(以下、共通エミッタ端子(第2の共通端子)と総称する)には、RF信号入力端子7a、RF信号入力抵抗4aの一端およびリファレンス用トランジスタ3aのエミッタ端子が接続されている。また、RF信号入力抵抗4aの他端は定電流源5を介してグランドに接続されている。
【0028】
LO信号入力用トランジスタ2a,2bの共通に接続されたコレクタ端子(以下、共通コレクタ端子(第1の共通端子)と総称する)は出力端子10aおよび負荷抵抗6aの一端に接続されており、負荷抵抗6aの他端は電源端子1に接続されている。電源端子1にはまたもう一つの負荷抵抗6bの一端が接続され、負荷抵抗6bの他端はリファレンス用トランジスタ3aのコレクタ端子に接続されている。また、LO信号入力用トランジスタ2a,2bのベース端子はLO信号入力端子8a,8bにそれぞれ接続されており、リファレンス用トランジスタ3aのベース端子はリファレンス用バイアス端子9に接続されている。
【0029】
次に動作について説明する。
この実施の形態1による周波数変換器は、RF信号入力端子7aを介して入力されたRF信号(第3の信号)と、トランジスタ対11aによりLO信号入力端子8a,8bを介してそれぞれ入力されたLO信号(第1の信号)およびこのLO信号と逆相のLO信号(第2の信号)から生成されたこれら正相、逆相のLO信号の2逓倍の周波数を有する信号とを混合し、出力端子10aを介してその混合信号を出力する。
【0030】
この際、周波数変換器の電源端子1に印加された直流電圧Vccは、2つの負荷抵抗6a,6bを介して、LO信号入力用トランジスタ2a,2bから成るトランジスタ対11aおよびリファレンス用トランジスタ3aに印加される。また、定電流源5から定電流がLO信号入力用トランジスタ2a,2bおよびリファレンス用トランジスタ3aにそれぞれ供給され、リファレンス用トランジスタ3aのベース端子にはリファレンス用バイアス端子9を介してバイアス電流(リファレンス信号)が供給される。
【0031】
LO信号入力用トランジスタ2aは、LO信号入力端子8aを介してベース端子に入力された正相のLO信号を増幅する。同様に、LO信号入力用トランジスタ2bは、LO入力用端子8bを介してベース端子に入力された逆相のLO信号を増幅する。このように、正相、逆相のLO信号がLO信号入力用トランジスタ2a,2bのベース端子にそれぞれ入力されるので、これらのトランジスタのコレクタ端子およびエミッタ端子が共通に接続されたトランジスタ対11aはLO信号の2逓倍の周波数を有する信号を生成する。
【0032】
トランジスタ対11aに流れる電流とリファレンス用トランジスタ3aに流れる電流との和はRF信号入力抵抗4aに流れる電流すなわち定電流源5の電流に等しい。したがって、トランジスタ対11aによって生成されたLO信号の2逓倍の周波数を有する信号はトランジスタ対11aを流れる電流を変動させる一方で、トランジスタ対11aおよびリファレンス用トランジスタ3aから成る一つ並列回路全体を流れる電流すなわちRF信号入力抵抗4aを流れる電流は定電流源5により一定に維持されるので、トランジスタ対11aにより変動した電流変化分の逆相の信号がリファレンス用トランジスタ3aに流れる。したがって、この実施の形態1による周波数変換器は、RF信号、トランジスタ対11aにより生成されたLO信号の2逓倍周波数の正相信号およびリファレンス用トランジスタ3aを流れる上記逆相信号の混合信号(例えば周波数fRF−2fLOの信号。但し、fRF:RF信号の周波数、fLO:LO信号の周波数)を、負荷抵抗6aとトランジスタ対11aの共通コレクタ端子の間に接続された出力端子10aを介して中間周波数(IF)信号として出力する偶高調波形周波数変換器として動作する。
【0033】
この実施の形態1による周波数変換器は、RF入力部に能動素子であるトランジスタを用いていないので、高い飽和特性およびひずみ特性を得ることができる。さらに、負荷抵抗6a,6bの抵抗値を適当に設定するとともに定電流源5の電流を適当に設定することにより、電圧変換利得を持たせることも可能である。
【0034】
なお、この実施の形態1による周波数変換器は、上記のダウンコンバータに限定されるものではなく、RF信号の代わりに入力されたIF信号、トランジスタ対11aにより生成されたLO信号の2逓倍周波数の正相信号およびリファレンス用トランジスタ3aを流れる逆相信号の混合信号、例えば周波数fIF+2fLO(fIF:IF周波数)のRF信号を出力端子10aを介して出力するアップコンバータであってもよい。
【0035】
以上のように、この実施の形態1によれば、周波数変換器はRF入力部に能動素子であるトランジスタを用いていないので、高い飽和特性およびひずみ特性を得ることができる効果がある。
【0036】
実施の形態1には多くの変形例があり得る。図3は実施の形態1の一変形例による周波数変換器の構成を示す概略回路図である。この変形例では、トランジスタ対11aは2つの電界効果トランジスタ20a,20bから構成されているとともに、リファレンス用トランジスタ3aの代わりにリファレンス用電界効果トランジスタ30aが設けられている。この場合、図2の各接合形バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子は、電界効果トランジスタのドレイン端子、ソース端子およびゲート端子に置き換えられる。
【0037】
図4は実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。この変形例では、負荷抵抗6a,6bおよびRF入力抵抗4aがインダクタ60a,60b,40aにそれぞれ置き換えられている。これにより、直流バイアス電流の増加時にも、各トランジスタのコレクタ端子−エミッタ端子間電圧が低下せず、各トランジスタを線形領域で使用することが可能となる。なお、全ての抵抗をインダクタに置き換える必要はなく、図5および図6に示すように、負荷抵抗6a,6bとRF入力抵抗4aのうちのいずれか一方のみをインダクタに置き換えてもよい。
【0038】
図7は実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。この変形例では、定電流源5が省略されており、RF入力抵抗4aの他端はグランドに直接接続されている。このように、定電流源5がない場合においても、トランジスタ対11aとリファレンス用トランジスタ3aとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧VccおよびRF入力抵抗4aにより一定に維持されるので、同様の効果が得られる。
【0039】
実施の形態2.
図8はこの発明の実施の形態2による周波数変換器の構成を示す概略回路図である。図において、図2と同一の符号は上記実施の形態1による周波数変換器と同一または相当する構成要素を示しており、以下ではその説明を省略する。また、図8において、10bは負荷抵抗6bとリファレンス用トランジスタ3bのコレクタ端子との間に接続された第2の出力端子である。
【0040】
次に動作について説明する。
この実施の形態2による周波数変換器は上記実施の形態1によるものと基本的には同様に動作する。以下ではこの実施の形態2による周波数変換器の特徴的な動作についてのみ説明する。
【0041】
この実施の形態2による周波数変換器は、第1および第2の出力端子10a,10bの差動端子対から差動信号を出力信号として出力する。この結果、この実施の形態2による周波数変換器は、出力信号の不要な周波数成分のうち同相成分を除去することができる。
【0042】
上記実施の形態1と同様に、実施の形態2には多くの変形例があり得る。図3の場合と同様に、トランジスタ対11aは2つの電界効果トランジスタから構成されているとともに、リファレンス用トランジスタ3aの代わりにリファレンス用電界効果トランジスタが設けられていてもよい。この場合、図8の各接合形バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子は、電界効果トランジスタのドレイン端子、ソース端子およびゲート端子に置き換えられる。
【0043】
また、他の変形例では、図4の場合と同様に、負荷抵抗6a,6bおよびRF入力抵抗4aがインダクタに置き換えられる。これにより、直流バイアス電流の増加時にも、各トランジスタのコレクタ端子−エミッタ端子間電圧が低下せず、各トランジスタを線形領域で使用することが可能となる。なお、図5および図6の場合と同様に、全ての抵抗をインダクタに置き換える必要はなく、負荷抵抗6a,6bとRF入力抵抗4aのうちのいずれか一方のみをインダクタに置き換えてもよい。
【0044】
他の変形例では、図7の場合と同様に、定電流源5が省略されRF入力抵抗4aの他端がグランドに直接接続される。このように、定電流源5がない場合においても、トランジスタ対11aとリファレンス用トランジスタ3aとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧VccおよびRF入力抵抗4aにより一定に維持されるので、同様の効果が得られる。
【0045】
実施の形態3.
図9はこの発明の実施の形態3による周波数変換器の構成を示す概略回路図である。図において、図8と同一の符号は上記実施の形態2による周波数変換器と同一または相当する構成要素を示しており、以下ではその説明を省略する。図9において、2c,2dは局所発振(LO)信号入力用トランジスタ(第4および第5のトランジスタ)であり、3bは第2のリファレンス用トランジスタ(第6のトランジスタ)であり、4bは第2のRF信号入力抵抗(第4の受動素子)であり、6c,6dは負荷抵抗であり、7bは第2の高周波(RF)信号入力端子であり、11bはLO信号入力用トランジスタ2c,2dから成る第2のトランジスタ対である。
【0046】
図9に示すように、この実施の形態3による周波数変換器では、上記実施の形態2による周波数変換器を構成する図8に示す並列回路が2つ電源端子1とグランドの間に並列に接続されている。第1のRF信号入力端子7aは、第1のRF信号入力抵抗(第2の受動素子)4aと第1のトランジスタ対11aの共通エミッタ端子との間に接続されている。一方、第2のRF信号入力端子7bは、第2のRF信号入力抵抗4bと第2のトランジスタ対11bの共通エミッタ端子との間に接続されている。また、LO信号入力端子8aは、第1のトランジスタ対11aのLO信号入力用トランジスタ2aのベース端子および第2のトランジスタ対11bのLO信号入力用トランジスタ2dのベース端子に接続されている。一方、LO信号入力端子8bは、第1のトランジスタ対11aのLO信号入力用トランジスタ2bのベース端子および第2のトランジスタ対11bのLO信号入力用トランジスタ2cのベース端子に接続されている。さらに、第1の出力端子10aは、負荷抵抗6a(第1の受動素子)と第1のトランジスタ対11aの共通コレクタ端子との間に接続されている。一方、第2の出力端子10bは、負荷抵抗6c(第3の受動素子)と第2のトランジスタ対11bの共通コレクタ端子との間に接続されている。また、第1および第2のリファレンス用トランジスタ3a,3bのベース端子はともにリファレンス用バイアス端子9に接続され、コレクタ端子はそれぞれ負荷抵抗6b,6d(第5および第6の受動素子)を介して電源端子1に接続され、エミッタ端子はそれぞれ第1および第2のトランジスタ対11a,11bの共通エミッタ端子に接続されている。
【0047】
次に動作について説明する。
この実施の形態3による周波数変換器は上記実施の形態2によるものと基本的には同様に動作する。以下ではこの実施の形態3による周波数変換器の特徴的な動作についてのみ説明する。
【0048】
RF信号(第3の信号)が第1のRF信号入力端子7aを介して第1のトランジスタ対11aの共通エミッタ端子に入力されるとともに、逆相のRF信号(第4の信号)が第2のRF信号入力端子7bを介して第2のトランジスタ対11bの共通エミッタ端子に入力される。したがって、この実施の形態3による周波数変換器は、正相のRF信号、第1のトランジスタ対11aにより生成されたLO信号の2逓倍周波数の正相信号および第1のリファレンス用トランジスタ3aを流れる逆相信号の混合信号(例えば周波数fRF−2fLOの信号。但し、fRFはRF信号の周波数、fLOはLO信号の周波数)と、逆相のRF信号、第2のトランジスタ対11bにより生成されたLO信号の2逓倍周波数の正相信号および第2のリファレンス用トランジスタ3bを流れる逆相信号の混合信号(例えば周波数fRF−2fLOの信号)とから成る差動信号を、第1および第2の出力端子10a,10bを介して中間周波数(IF)信号として出力する偶高調波形周波数変換器として動作する。
【0049】
この実施の形態3による周波数変換器は、このようにバランス形の構成を有し正相および逆相のRF信号を受信して、それぞれを含む混合信号対から成る差動信号を出力するので、上記実施の形態1と同様の効果を奏することができるとともに、上記実施の形態1と比較して、RF信号の奇数次の高調波、およびLO信号の偶数次とRF信号の偶数次の混合波の出力をより抑制することができる。したがって、この実施の形態3による周波数変換器は、高調波ミクサからの一般的な出力信号であるLOの2次成分とRFの1次成分の混合波の出力を容易にし、かつ必要のないスプリアス成分を抑制するので、周波数変換器の出力段に接続されるスプリアス抑制のためのフィルタ回路を簡略化することができる。
【0050】
なお、この実施の形態3による周波数変換器は、上記のダウンコンバータに限定されるものではなく、正相のRF信号の代わりに入力された正相のIF信号、第1のトランジスタ対11aにより生成されたLO信号の2逓倍周波数の正相信号およびリファレンス用トランジスタ3aを流れる逆相信号の混合信号、例えば周波数fIF+2fLO(なおfIFはIF信号の周波数)のRF信号と、逆相のRF信号の代わりに入力された逆相のIF信号、第2のトランジスタ対11bにより生成されたLO信号の2逓倍周波数の正相信号およびリファレンス用トランジスタ3bを流れる逆相信号の混合信号、例えば周波数fIF+2fLOのRF信号とから成る差動信号を第1および第2の出力端子10a,10bを介して出力するアップコンバータであってもよい。
【0052】
実施の形態3には多くの変形例があり得る。図10は実施の形態3の一変形例による周波数変換器の構成を示す概略回路図である。この変形例では、第1のトランジスタ対11aは2つの電界効果トランジスタ20a,20bから構成され且つ第2のトランジスタ対11bは2つの電界効果トランジスタ20c,20dから構成されているとともに、リファレンス用トランジスタ3a,3bの代わりにリファレンス用電界効果トランジスタ30a,30bが設けられている。この場合、第9図の各接合形バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子は、電界効果トランジスタのドレイン端子、ソース端子およびゲート端子に置き換えられる。
【0053】
図11は実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。この変形例では、負荷抵抗6aから6dおよびRF入力抵抗4a,4bがインダクタ60aから60dおよび40a,40bにそれぞれ置き換えられている。これにより、直流バイアス電流の増加時にも、各トランジスタのコレクタ端子−エミッタ端子間電圧が低下せず、各トランジスタを線形領域で使用することが可能となる。なお、全ての抵抗をインダクタに置き換える必要はなく、図12および図13に示すように、負荷抵抗6aから6dとRF入力抵抗4a,4bのうちのいずれか一方のみをインダクタに置き換えてもよい。
【0054】
図14は実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。この変形例では、定電流源5が省略されており、RF入力抵抗4a,4bの他端はグランドに直接接続されている。このように、定電流源5がない場合においても、第1のトランジスタ対11aと第1のリファレンス用トランジスタ3aとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第1のRF入力抵抗4aにより一定に維持され、さらに、第2のトランジスタ対11bと第2のリファレンス用トランジスタ3bとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第2のRF入力抵抗4bにより一定に維持されるので、同様の効果が得られる。
【0055】
図15は実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。この変形例では、定電流源5が抵抗12に置き換えられている。これにより、一般にトランジスタにより構成される定電流源5の温度変動に伴う性能変動がなくなる。
【0056】
実施の形態4.
図16はこの発明の実施の形態4による周波数変換器の構成を示す概略回路図である。図において、図9と同一の符号は上記実施の形態3による周波数変換器と同一または相当する構成要素を示しており、以下ではその説明を省略する。
【0057】
この実施の形態4による周波数変換器は、図9に示す負荷抵抗6b,6d(第5および第6の受動素子)が除去されている点において上記実施の形態3による周波数変換器と異なる。すなわち、第1および第2のリファレンス用トランジスタ3a,3bのコレクタ端子はともに直接電源端子1に接続されている。
【0058】
次に動作について説明する。
この実施の形態4による周波数変換器は上記実施の形態3によるものと同様に動作する。すなわち、この実施の形態4による周波数変換器は、上記実施の形態3によるものと同様に、負荷抵抗6a,6cにそれぞれ接続された第1および第2の出力端子10a,10bを介して差動信号を出力する。
【0059】
したがって、図9に示すような負荷抵抗6b,6dがなくても、上記実施の形態3と同様の効果を奏することができるうえに、回路構成を簡略化できる。
【0060】
上記実施の形態3と同様に、実施の形態4には多くの変形例があり得る。一変形例では、図10の場合と同様に、第1および第2のトランジスタ対11a,11bのそれぞれは2つの電界効果トランジスタから構成されているとともに、第1および第2のリファレンス用トランジスタ3a,3bのそれぞれの代わりにリファレンス用電界効果トランジスタが設けられる。この場合、各接合型バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子は、電界効果トランジスタのドレイン端子、ソース端子およびゲート端子に置き換えられる。
【0061】
また、他の変形例では、図11の場合と同様に、負荷抵抗6aから6dおよびRF入力抵抗4a,4bがインダクタに置き換えられる。これにより、直流バイアス電流の増加時にも、各トランジスタのコレクタ端子−エミッタ端子間電圧が低下せず、各トランジスタを線形領域で使用することが可能となる。なお、図12および図13の場合と同様に、全ての抵抗をインダクタに置き換える必要はなく、負荷抵抗6aから6dとRF入力抵抗4a,4bのうちのいずれか一方のみをインダクタに置き換えてもよい。
【0062】
他の変形例では、図14の場合と同様に、定電流源5が省略され、RF入力抵抗4a,4bの他端はグランドに直接接続される。このように、定電流源5がない場合においても、第1のトランジスタ対11aと第1のリファレンス用トランジスタ3aとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第1のRF入力抵抗4aにより一定に維持され、さらに、第2のトランジスタ対11bと第2のリファレンス用トランジスタ3bとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第2のRF入力抵抗4bにより一定に維持されるので、同様の効果が得られる。
【0063】
また、他の変形例では、図15の場合と同様に、定電流源5が抵抗に置き換えられる。これにより、一般にトランジスタにより構成される定電流源5の温度変動に伴う性能変動がなくなる。
【0064】
実施の形態5.
図17はこの発明の実施の形態5による周波数変換器の構成を示す概略回路図である。図において、図16と同一の符号は上記実施の形態4による周波数変換器と同一または相当する構成要素を示しており、以下ではその説明を省略する。
【0065】
この実施の形態5による周波数変換器は、上記実施の形態4による周波数変換器と同様な回路構成を有するが、第1のリファレンス用トランジスタ3aのコレクタ端子が第2の出力端子10bすなわち負荷抵抗6cと第2のトランジスタ対11bの共通コレクタ端子の間に接続され、第2のリファレンス用トランジスタ3bのコレクタ端子が第1の出力端子10aすなわち負荷抵抗6aと第1のトランジスタ対11aの共通コレクタ端子の間に接続されている点が異なる。
【0066】
次に動作について説明する。
この実施の形態5による周波数変換器は上記実施の形態4によるものと基本的には同様に動作する。以下ではこの実施の形態5による周波数変換器の特徴的な動作についてのみ説明する。
【0067】
第1および第2のリファレンス用トランジスタ3a,3bはLO信号の2次成分を抑える働きをするが、第9図に示す上記実施の形態3による周波数変換器では、抵抗6b,6dを流れる電流に応じて第1および第2のリファレンス用トランジスタ3a,3bのコレクタ端子の電圧がそれぞれ変動してしまう。この結果、LO信号の2次成分を十分に抑えることができなくなる。これに対して、この実施の形態5による周波数変換器では、抵抗6aを流れる電流に関わらず、第1のトランジスタ対11aの共通コレクタ端子の電圧と第2のリファレンス用トランジスタ3bのコレクタ端子の電圧は等しく、さらに、抵抗6cを流れる電流に関わらず、第2のトランジスタ対11bの共通コレクタ端子の電圧と第1のリファレンス用トランジスタ3aのコレクタ端子の電圧は等しいので、第1および第2の出力端子10a,10bへのLO信号の2次成分の出現をさらに抑えることができる。
【0068】
以上のように、上記実施の形態4と同様の効果が得られるとともに、第1および第2の出力端子10a,10bへのLO信号の2次成分の出現をさらに抑える効果がある。
【0069】
上記実施の形態3と同様に、実施の形態5には多くの変形例があり得る。一変形例では、図10の場合と同様に、第1および第2のトランジスタ対11a,11bのそれぞれは2つの電界効果トランジスタから構成されているとともに、第1および第2のリファレンス用トランジスタ3a,3bのそれぞれの代わりにリファレンス用電界効果トランジスタが設けられている。この場合、各接合形バイポーラトランジスタのコレクタ端子、エミッタ端子およびベース端子は、電界効果トランジスタのドレイン端子、ソース端子およびゲート端子に置き換えられる。
【0070】
また、他の変形例では、図11の場合と同様に、負荷抵抗6aから6dおよびRF入力抵抗4a,4bがインダクタに置き換えられる。これにより、直流バイアス電流の増加時にも、各トランジスタのコレクタ端子−エミッタ端子間電圧が低下せず、各トランジスタを線形領域で使用することが可能となる。なお、図12および図13の場合と同様に、全ての抵抗をインダクタに置き換える必要はなく、負荷抵抗6aから6dとRF入力抵抗4a,4bのうちのいずれか一方のみをインダクタに置き換えてもよい。
【0071】
他の変形例では、図14の場合と同様に、定電流源5が省略され、RF入力抵抗4a,4bの他端はグランドに直接接続される。このように、定電流源5がない場合においても、第1のトランジスタ対11aと第1のリファレンス用トランジスタ3aとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第1のRF入力抵抗4aにより一定に維持され、さらに、第2のトランジスタ対11bと第2のリファレンス用トランジスタ3bとから成る一つ並列回路全体を流れる電流は、電源端子1に印加される直流電圧Vccおよび第2のRF入力抵抗4bにより一定に維持されるので、同様の効果が得られる。
【0072】
また、他の変形例では、図15の場合と同様に、定電流源5が抵抗に置き換えられる。これにより、一般にトランジスタにより構成される定電流源5の温度変動に伴う性能変動がなくなる。
【図面の簡単な説明】
【0073】
【図1】 従来の周波数変換器の構成を示す概略回路図である。
【図2】 この発明の実施の形態1による周波数変換器の構成を示す概略回路図である。
【図3】 この発明の実施の形態1の一変形例による周波数変換器の構成を示す概略回路図である。
【図4】 この発明の実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。
【図5】 この発明の実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。
【図6】 この発明の実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。
【図7】 この発明の実施の形態1の他の変形例による周波数変換器の構成を示す概略回路図である。
【図8】 この発明の実施の形態2による周波数変換器の構成を示す概略回路図である。
【図9】 この発明の実施の形態3による周波数変換器の構成を示す概略回路図である。
【図10】 この発明の実施の形態3の一変形例による周波数変換器の構成を示す概略回路図である。
【図11】 この発明の実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。
【図12】 この発明の実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。
【図13】 この発明の実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。
【図14】 この発明の実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。
【図15】 この発明の実施の形態3の他の変形例による周波数変換器の構成を示す概略回路図である。
【図16】 この発明の実施の形態4による周波数変換器の構成を示す概略回路図である。
【図17】 この発明の実施の形態5による周波数変換器の構成を示す概略回路図である。
Claims (18)
- 第1の端子同士と第2の端子同士がそれぞれ共通に接続された第1のトランジスタおよび第2のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第1の受動素子を介して電源端子に接続されているトランジスタ対と、
第2の受動素子を介して上記電源端子に接続された第1の端子と、上記トランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第3のトランジスタと、
一端が上記トランジスタ対の第2の共通端子に接続され、他端が直接的または間接的に接地され、インダクタにより構成された第3の受動素子と、
上記トランジスタ対の第1の共通端子に接続された出力端子とを備えており、
上記第1のトランジスタの第3の端子に第1の信号が入力され、上記第2のトランジスタの第3の端子に上記第1の信号と逆相の第2の信号が入力され、前記トランジスタ対の第2の共通端子に第3の信号が入力され、上記第3のトランジスタの第3の端子にリファレンス信号が入力され、上記トランジスタ対により変動した電流変化分の逆相の信号を当該第3のトランジスタに流すことを特徴とする周波数変換器。 - 第3のトランジスタの第1の端子に接続された他の出力端子を備えたことを特徴とする請求項1記載の周波数変換器。
- 第1および第2の受動素子は抵抗であることを特徴とする請求項1記載の周波数変換器。
- 第1および第2の受動素子はインダクタであることを特徴とする請求項1記載の周波数変換器。
- 第3の受動素子の他端とグランドの間に接続された定電流源を備えたことを特徴とする請求項1記載の周波数変換器。
- 第1から第3のトランジスタのそれぞれは、第1の端子としてコレクタ端子、第2の端子としてエミッタ端子、第3の端子としてベース端子を有する接合形バイポーラトランジスタであることを特徴とする請求項1記載の周波数変換器。
- 第1から第3のトランジスタのそれぞれは、第1の端子としてドレイン端子、第2の端子としてソース端子、第3の端子としてゲート端子を有する電界効果トランジスタであることを特徴とする請求項1記載の周波数変換器。
- 第1の端子同士と第2の端子同士がそれぞれ共通に接続された第1のトランジスタおよび第2のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第1の受動素子を介して電源端子に接続されている第1のトランジスタ対と、
直接的または間接的に上記電源端子に接続された第1の端子と、上記第1のトランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第3のトランジスタと、
一端が上記第1のトランジスタ対の第2の共通端子に接続され、他端が直接的にまたは間接的に接地され、インダクタにより構成された第2の受動素子と、
上記第1のトランジスタ対の第1の共通端子に接続された第1の出力端子と、
第1の端子同士と第2の端子同士がそれぞれ共通に接続された第4のトランジスタおよび第5のトランジスタを有し、共通に接続された第1の端子(以下第1の共通端子と総称する)が第3の受動素子を介して上記電源端子に接続されている第2のトランジスタ対と、
直接的または間接的に上記電源端子に接続された第1の端子と、上記第2のトランジスタ対の共通に接続された第2の端子(以下第2の共通端子と総称する)に接続された第2の端子とを有する第6のトランジスタと、
一端が上記第2のトランジスタ対の第2の共通端子に接続され、他端が直接的にまたは間接的に接地され、インダクタにより構成された第4の受動素子と、
上記第2のトランジスタ対の第1の共通端子に接続された第2の出力端子とを備えており、
上記第1および第5のトランジスタの第3の端子に第1の信号が入力され、上記第2および第4のトランジスタの第3の端子に上記第1の信号と逆相の第2の信号が入力され、上記第1のトランジスタ対の第2の共通端子に第3の信号が入力され、上記第2のトランジスタ対の第2の共通端子に上記第3の信号と逆相の第4の信号が入力され、上記第3および第6のトランジスタの第3の端子にリファレンス信号が入力され、上記第1のトランジスタ対により変動した電流変化分の逆相の信号を当該第3のトランジスタに流すとともに上記第2のトランジスタ対により変動した電流変化分の逆相の信号を当該第6のトランジスタに流すことを特徴とする周波数変換器。 - 第3のトランジスタの第1の端子は第5の受動素子を介して電源端子に接続されており、第6のトランジスタの第1の端子は第6の受動素子を介して上記電源端子に接続されていることを特徴とする請求項8記載の周波数変換器。
- 第3のトランジスタの第1の端子は第2の出力端子に接続され且つ第3の受動素子を介して電源端子に接続されており、第6のトランジスタの第1の端子は第1の出力端子に接続され且つ第1の受動素子を介して上記電源端子に接続されていることを特徴とする請求項8記載の周波数変換器。
- 第1および第3の受動素子は抵抗であることを特徴とする請求項8記載の周波数変換器。
- 第1および第3の受動素子はインダクタであることを特徴とする請求項8記載の周波数変換器。
- 第1、第3、第5、第6の受動素子は抵抗であることを特徴とする請求項9記載の周波数変換器。
- 第1、第3、第5、第6の受動素子はインダクタであることを特徴とする請求項9記載の周波数変換器。
- 第3および第4の受動素子の他端とグランドの間に接続された定電流源を備えたことを特徴とする請求項8記載の周波数変換器。
- 第3および第4の受動素子の他端とグランドの間に接続された抵抗を備えたことを特徴とする請求項8記載の周波数変換器。
- 第1から第6のトランジスタのそれぞれは、第1の端子としてコレクタ端子、第2の端子としてエミッタ端子、第3の端子としてベース端子を有する接合形バイポーラトランジスタであることを特徴とする請求項8記載の周波数変換器。
- 第1から第6のトランジスタのそれぞれは、第1の端子としてドレイン端子、第2の端子としてソース端子、第3の端子としてゲート端子を有する電界効果トランジスタであることを特徴とする請求項8記載の周波数変換器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2002/002518 WO2003079538A1 (fr) | 2002-03-15 | 2002-03-15 | Convertisseur de frequence |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003079538A1 JPWO2003079538A1 (ja) | 2005-07-21 |
JP4163124B2 true JP4163124B2 (ja) | 2008-10-08 |
Family
ID=27854627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003577415A Expired - Lifetime JP4163124B2 (ja) | 2002-03-15 | 2002-03-15 | 周波数変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7002396B2 (ja) |
EP (1) | EP1418665A4 (ja) |
JP (1) | JP4163124B2 (ja) |
WO (1) | WO2003079538A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8244179B2 (en) * | 2005-05-12 | 2012-08-14 | Robin Dua | Wireless inter-device data processing configured through inter-device transmitted data |
US20080094107A1 (en) * | 2006-10-20 | 2008-04-24 | Cortina Systems, Inc. | Signal magnitude comparison apparatus and methods |
US8870950B2 (en) | 2009-12-08 | 2014-10-28 | Mitral Tech Ltd. | Rotation-based anchoring of an implant |
JP6019870B2 (ja) * | 2012-07-20 | 2016-11-02 | ソニー株式会社 | 固体撮像装置、及び、製造方法 |
JP6299637B2 (ja) * | 2015-03-19 | 2018-03-28 | 三菱電機株式会社 | 高周波ミクサ |
JP6907734B2 (ja) * | 2017-06-09 | 2021-07-21 | 住友電気工業株式会社 | 駆動回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441611A (en) * | 1977-09-09 | 1979-04-03 | Hitachi Ltd | Integrated circuit for frequency conversion |
GB8920335D0 (en) | 1989-09-08 | 1989-10-25 | Lsi Logic Limited | Frequency mixers |
US5736840A (en) * | 1993-09-09 | 1998-04-07 | Kabushiki Kaisha Toshiba | Phase shifter and communication system using the phase shifter |
JP3052872B2 (ja) | 1997-02-05 | 2000-06-19 | 日本電気株式会社 | バランス型ミキサのミキシング方法と回路 |
JPH10223152A (ja) * | 1997-02-06 | 1998-08-21 | Nissin High Voltage Co Ltd | イオン源 |
JPH1117454A (ja) | 1997-06-19 | 1999-01-22 | Toshiba Corp | 周波数変換器及び半導体集積回路 |
JP3350639B2 (ja) | 1997-06-27 | 2002-11-25 | シャープ株式会社 | 周波数変換器 |
JP3161440B2 (ja) | 1998-11-27 | 2001-04-25 | 日本電気株式会社 | ハーモニックミキサ回路 |
US6871057B2 (en) | 2000-03-08 | 2005-03-22 | Nippon Telegraph And Telephone Corporation | Mixer circuit |
CN1481605A (zh) * | 2001-07-12 | 2004-03-10 | ������������ʽ���� | 混频电路 |
-
2002
- 2002-03-15 WO PCT/JP2002/002518 patent/WO2003079538A1/ja not_active Application Discontinuation
- 2002-03-15 JP JP2003577415A patent/JP4163124B2/ja not_active Expired - Lifetime
- 2002-03-15 US US10/481,877 patent/US7002396B2/en not_active Expired - Fee Related
- 2002-03-15 EP EP02705273A patent/EP1418665A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2003079538A1 (fr) | 2003-09-25 |
JPWO2003079538A1 (ja) | 2005-07-21 |
US20040170032A1 (en) | 2004-09-02 |
EP1418665A1 (en) | 2004-05-12 |
US7002396B2 (en) | 2006-02-21 |
EP1418665A4 (en) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5995819A (en) | Frequency converter and radio receiver using same | |
US7242918B2 (en) | Current driven polyphase filters and method of operation | |
US6947720B2 (en) | Low noise mixer circuit with improved gain | |
US7605669B2 (en) | System and method for generating local oscillator (LO) signals for a quadrature mixer | |
Kinget et al. | A 1-GHz CMOS up-conversion mixer | |
JP4056739B2 (ja) | 高調波ミクサ | |
WO2006064425A1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
US20050164649A1 (en) | Low-noise differential bias circuit and differential signal processing apparatus | |
US7107035B2 (en) | Frequency converter and radio communication apparatus | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
JP4163124B2 (ja) | 周波数変換器 | |
JP5065280B2 (ja) | トランスコンダクタンス段の構成 | |
JP2004104515A (ja) | ミキサ回路 | |
US7616937B2 (en) | Subharmonic mixer capable of reducing noise and enhancing gain and linearlty | |
JP3853604B2 (ja) | 周波数変換回路 | |
JPH09205382A (ja) | 周波数変換器およびこれを用いた無線受信機 | |
Behbahani et al. | A low distortion bipolar mixer for low voltage direct up-conversion and high IF systems | |
JP3822503B2 (ja) | 可変利得増幅器及びこれを用いた直交変調器 | |
JP2000059147A (ja) | ミキサー回路 | |
JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
US20060006921A1 (en) | Mixer | |
Otaka et al. | A low offset 1.9-GHz direct conversion receiver IC with spurious free dynamic range of over 67 dB | |
KR20040073072A (ko) | 선형성 및 잡음 특성이 개선된 믹서 회로 | |
JP2001111354A (ja) | ダブルバランス形ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4163124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |