JP3350639B2 - 周波数変換器 - Google Patents
周波数変換器Info
- Publication number
- JP3350639B2 JP3350639B2 JP17214097A JP17214097A JP3350639B2 JP 3350639 B2 JP3350639 B2 JP 3350639B2 JP 17214097 A JP17214097 A JP 17214097A JP 17214097 A JP17214097 A JP 17214097A JP 3350639 B2 JP3350639 B2 JP 3350639B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- terminal
- fets
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、周波数変換器、よ
り詳細には、低歪み、低不要輻射電力、高利得の特性を
持つ高調波ミクサに関する。
り詳細には、低歪み、低不要輻射電力、高利得の特性を
持つ高調波ミクサに関する。
【０００２】
【従来の技術】中間周波数が受信周波数帯域幅より小さ
くなる場合、イメージ妨害を防止するために、イメージ
リジェクション方式を用いた受信機がある。また、中間
周波数を用いず、直接ベースバンドへの周波数変換を行
なうダイレクトコンバージョン方式の受信機がある。前
記のイメージリジェクション方式の受信機の場合、中間
周波数はかなり低い周波数であり、以降、本明細書の中
ではダイレクトコンバージョン方式と合わせて、ベース
バンド周波数と呼ぶこととする。これらの方式の受信機
では、ミクサ内部で生じる受信帯域内の信号の２次の相
互変調歪みにより、ベースバンド周波数の妨害波が発生
するため、受信装置は２次の相互変調歪みによる妨害を
除去する必要がある。また、局部発振周波数が受信周波
数帯内に設定されるため、受信機からの局部発振信号の
漏れによる受信周波数帯への不要輻射を防止することが
必要であるが、最近の移動帯通信にみられる、小さな形
態の受信装置では、比較的大きな電力で動作する局部発
振器からの不要輻射を防止することはますます困難とな
ってきている。
くなる場合、イメージ妨害を防止するために、イメージ
リジェクション方式を用いた受信機がある。また、中間
周波数を用いず、直接ベースバンドへの周波数変換を行
なうダイレクトコンバージョン方式の受信機がある。前
記のイメージリジェクション方式の受信機の場合、中間
周波数はかなり低い周波数であり、以降、本明細書の中
ではダイレクトコンバージョン方式と合わせて、ベース
バンド周波数と呼ぶこととする。これらの方式の受信機
では、ミクサ内部で生じる受信帯域内の信号の２次の相
互変調歪みにより、ベースバンド周波数の妨害波が発生
するため、受信装置は２次の相互変調歪みによる妨害を
除去する必要がある。また、局部発振周波数が受信周波
数帯内に設定されるため、受信機からの局部発振信号の
漏れによる受信周波数帯への不要輻射を防止することが
必要であるが、最近の移動帯通信にみられる、小さな形
態の受信装置では、比較的大きな電力で動作する局部発
振器からの不要輻射を防止することはますます困難とな
ってきている。
【０００３】上述の理由により、図７に示すようなアン
チパラレルダイオードを用いた高調波ミクサが提案され
ている（TECHNICAL REPORT OF IECE ED95-162,MW95-14
7,p67-72偶高調波形ダイレクトコンバーターの検波特
性；特開平８−２５０９３６号公報（ミキサ回路））。
図７において、３０はアンチパラレルダイオードミキ
サ、３１は局部発振周波数フィルタ、３２はＲＦフィル
タ、３３はベースバンドフィルタで、このアンチパラレ
ルダイオード３０を使ったミクサでは、従来の局部発振
周波数を仮想局部発振周波数とし、その１／２に相当す
る周波数を実際の局部発振周波数に用いることができ、
受信帯域への不要輻射を防止することができる。また、
アンチパラレルダイオード３０内で２次の相互変調歪み
同士が打ち消し合う特性を持っているので、受信帯域内
の信号の２次の相互変調歪みによる妨害の除去にも良好
な特性をもっている。
チパラレルダイオードを用いた高調波ミクサが提案され
ている（TECHNICAL REPORT OF IECE ED95-162,MW95-14
7,p67-72偶高調波形ダイレクトコンバーターの検波特
性；特開平８−２５０９３６号公報（ミキサ回路））。
図７において、３０はアンチパラレルダイオードミキ
サ、３１は局部発振周波数フィルタ、３２はＲＦフィル
タ、３３はベースバンドフィルタで、このアンチパラレ
ルダイオード３０を使ったミクサでは、従来の局部発振
周波数を仮想局部発振周波数とし、その１／２に相当す
る周波数を実際の局部発振周波数に用いることができ、
受信帯域への不要輻射を防止することができる。また、
アンチパラレルダイオード３０内で２次の相互変調歪み
同士が打ち消し合う特性を持っているので、受信帯域内
の信号の２次の相互変調歪みによる妨害の除去にも良好
な特性をもっている。
【０００４】
【発明が解決しようとする課題】従来のアンチパラレル
ダイオードを用いたミクサは、前述の様に、すぐれた特
性を持っているが、一方、電力利得がなく、３次の相互
変調歪みが大きいという問題点があった。ミクサの線形
性としては、上述の２次の相互変調歪みの他に３次の相
互変調歪みも重要であり、特に、最近の移動体通信の様
に受信帯域が大きく、その中のチャンネル数が多い場
合、３次の相互変調歪みにより発生した妨害波も、非常
に重要となるためである。
ダイオードを用いたミクサは、前述の様に、すぐれた特
性を持っているが、一方、電力利得がなく、３次の相互
変調歪みが大きいという問題点があった。ミクサの線形
性としては、上述の２次の相互変調歪みの他に３次の相
互変調歪みも重要であり、特に、最近の移動体通信の様
に受信帯域が大きく、その中のチャンネル数が多い場
合、３次の相互変調歪みにより発生した妨害波も、非常
に重要となるためである。
【０００５】
【課題を解決するための手段】請求項１の発明は、夫々
がソース端子、ドレイン端子、及び、ゲート端子を有
し、かつ、夫々の特性が揃った４個のＦＥＴ（電界効果
トランジスタ）から成り、第１ＦＥＴと第２ＦＥＴのソ
ース端子同志及びドレイン端子同志、及び、第３ＦＥＴ
と第４ＦＥＴのソース端子同志及びドレイン端子同志を
接続し、かつ、第１ＦＥＴと第４ＦＥＴのゲート端子同
志、及び、第２ＦＥＴと第３ＦＥＴのゲート端子同志を
接続して成り、前記第１ＦＥＴのゲート端子と第２ＦＥ
Ｔのゲート端子とに局部発振信号である第１の信号を差
動入力し、前記第１ＦＥＴのソース端子と第３ＦＥＴの
ソース端子とに第２の信号を差動入力し、前記第１ＦＥ
Ｔのドレイン端子と第３ＦＥＴのドレイン端子とから第
３の信号を差動出力するようにしたことを特徴としたも
のである。
がソース端子、ドレイン端子、及び、ゲート端子を有
し、かつ、夫々の特性が揃った４個のＦＥＴ（電界効果
トランジスタ）から成り、第１ＦＥＴと第２ＦＥＴのソ
ース端子同志及びドレイン端子同志、及び、第３ＦＥＴ
と第４ＦＥＴのソース端子同志及びドレイン端子同志を
接続し、かつ、第１ＦＥＴと第４ＦＥＴのゲート端子同
志、及び、第２ＦＥＴと第３ＦＥＴのゲート端子同志を
接続して成り、前記第１ＦＥＴのゲート端子と第２ＦＥ
Ｔのゲート端子とに局部発振信号である第１の信号を差
動入力し、前記第１ＦＥＴのソース端子と第３ＦＥＴの
ソース端子とに第２の信号を差動入力し、前記第１ＦＥ
Ｔのドレイン端子と第３ＦＥＴのドレイン端子とから第
３の信号を差動出力するようにしたことを特徴としたも
のである。
【０００６】請求項２の発明は、請求項１における各Ｆ
ＥＴに代ってバイポーラトランジスタで構成し、該バイ
ポーラトランジスタのエミッタ端子を前記ＦＥＴのソー
ス端子に、ベース端子をゲート端子に、コレクタ端子を
ドレイン端子にそれぞれ対応させて接続したことを特徴
としたものである。
ＥＴに代ってバイポーラトランジスタで構成し、該バイ
ポーラトランジスタのエミッタ端子を前記ＦＥＴのソー
ス端子に、ベース端子をゲート端子に、コレクタ端子を
ドレイン端子にそれぞれ対応させて接続したことを特徴
としたものである。
【０００７】請求項３の発明は、請求項１又は２の発明
において、前記各トランジスタのＯＮ時間が前記第１の
信号の局部発振周波数において１／４周期に相当する時
間となるようにゲート（又はベース）バイアスを設定し
たことを特徴としたものである。
において、前記各トランジスタのＯＮ時間が前記第１の
信号の局部発振周波数において１／４周期に相当する時
間となるようにゲート（又はベース）バイアスを設定し
たことを特徴としたものである。
【０００８】請求項４の発明は、夫々がソース端子、ド
レイン端子、及び、ゲート端子を有し、かつ、夫々の特
性が揃った４個のＦＥＴから成る第１群のＦＥＴ（第１
〜第４）、及び、夫々の特性が揃った４個のＦＥＴから
成る第２群のＦＥＴ（第５〜第８）から成り、第１ＦＥ
Ｔのドレイン端子と第５ＦＥＴのソース端子同志、第２
ＦＥＴのドレイン端子と第６ＦＥＴのソース端子同志、
第３ＦＥＴのドレイン端子と第７ＦＥＴのソース端子同
志、及び、第４ＦＥＴのドレイン端子と第８ＦＥＴのソ
ース端子同志を接続し、第１ＦＥＴと第２ＦＥＴのソー
ス端子同志、及び、第３ＦＥＴと第４ＦＥＴのソース端
子同志を接続し、第５ＦＥＴと第６ＦＥＴのドレイン端
子同志、及び、第７ＦＥＴと第８ＦＥＴのドレイン端子
同志を接続し、第１ＦＥＴと第４ＦＥＴと第６ＦＥＴと
第７ＦＥＴのゲート端子同志、及び、第２ＦＥＴと第３
ＦＥＴと第５ＦＥＴと第８ＦＥＴのゲート端子同志を接
続し、第１ＦＥＴのゲート端子と第３ＦＥＴのゲート端
子とに局部発振信号である第１の信号を差動入力し、第
１ＦＥＴのソース端子と第４ＦＥＴのソース端子とに第
２の信号を差動入力し、第５ＦＥＴのドレイン端子と第
７ＦＥＴのドレイン端子とから第３の信号を差動出力す
るようにしたことを特徴としたものである。
レイン端子、及び、ゲート端子を有し、かつ、夫々の特
性が揃った４個のＦＥＴから成る第１群のＦＥＴ（第１
〜第４）、及び、夫々の特性が揃った４個のＦＥＴから
成る第２群のＦＥＴ（第５〜第８）から成り、第１ＦＥ
Ｔのドレイン端子と第５ＦＥＴのソース端子同志、第２
ＦＥＴのドレイン端子と第６ＦＥＴのソース端子同志、
第３ＦＥＴのドレイン端子と第７ＦＥＴのソース端子同
志、及び、第４ＦＥＴのドレイン端子と第８ＦＥＴのソ
ース端子同志を接続し、第１ＦＥＴと第２ＦＥＴのソー
ス端子同志、及び、第３ＦＥＴと第４ＦＥＴのソース端
子同志を接続し、第５ＦＥＴと第６ＦＥＴのドレイン端
子同志、及び、第７ＦＥＴと第８ＦＥＴのドレイン端子
同志を接続し、第１ＦＥＴと第４ＦＥＴと第６ＦＥＴと
第７ＦＥＴのゲート端子同志、及び、第２ＦＥＴと第３
ＦＥＴと第５ＦＥＴと第８ＦＥＴのゲート端子同志を接
続し、第１ＦＥＴのゲート端子と第３ＦＥＴのゲート端
子とに局部発振信号である第１の信号を差動入力し、第
１ＦＥＴのソース端子と第４ＦＥＴのソース端子とに第
２の信号を差動入力し、第５ＦＥＴのドレイン端子と第
７ＦＥＴのドレイン端子とから第３の信号を差動出力す
るようにしたことを特徴としたものである。
【０００９】請求項５の発明は、請求項４の発明におい
て、前記各トランジスタのＯＮ時間が前記第１の信号の
局部発振周波数において３／４周期に相当する時間とな
るようにゲートバイアスを設定したことを特徴としたも
のである。
て、前記各トランジスタのＯＮ時間が前記第１の信号の
局部発振周波数において３／４周期に相当する時間とな
るようにゲートバイアスを設定したことを特徴としたも
のである。
【００１０】請求項６の発明は、夫々がソース端子、ド
レイン端子、及び、ゲート端子を有し、かつ、夫々の特
性が揃った４個のＦＥＴから成る第１群のＦＥＴ（第１
〜第４）と、夫々の特性が揃った４個のＦＥＴから成る
第２群のＦＥＴ（第５〜第８）と、夫々の特性が揃った
４個のＦＥＴから成る第３群のＦＥＴ（第９〜第１２）
とから成り、第５ＦＥＴのドレイン端子と第９ＦＥＴの
ソース端子同志、第６ＦＥＴのドレイン端子と第１０Ｆ
ＥＴのソース端子同志、第７ＦＥＴのドレイン端子と第
１１ＦＥＴのソース端子同志、及び、第８ＦＥＴのドレ
イン端子と第１２ＦＥＴのソース端子同志を接続し、か
つ、第１ＦＥＴと第２ＦＥＴと第５ＦＥＴと第６ＦＥＴ
のソース端子同志、第３ＦＥＴと第４ＦＥＴと第７ＦＥ
Ｔと第８ＦＥＴのソース端子同志、第３ＦＥＴと第４Ｆ
ＥＴと第９ＦＥＴと第１０ＦＥＴのドレイン端子同志、
第１ＦＥＴと第２ＦＥＴと第１１ＦＥＴと第１２ＦＥＴ
のドレイン端子同志、第５ＦＥＴと第８ＦＥＴと第１０
ＦＥＴと第１１ＦＥＴのゲート端子同志、第６ＦＥＴと
第７ＦＥＴと第９ＦＥＴと第１２ＦＥＴのゲート端子同
志、第１ＦＥＴと第４ＦＥＴのゲート端子同志、及び、
第２ＦＥＴと第３ＦＥＴのゲート端子同志を接続し、第
１ＦＥＴのゲート端子と第５ＦＥＴのゲート端子とに局
部発振信号である第１の信号を同相入力し、第２ＦＥＴ
のゲート端子と第６ＦＥＴのゲート端子とに前記第１の
信号を、前記第１ＦＥＴのゲート端子と第５ＦＥＴのゲ
ート端子とに入力した前記第１の信号とは逆相入力し、
第１ＦＥＴのソース端子と第３ＦＥＴのソース端子とに
第２の信号を差動入力し、第１ＦＥＴのドレイン端子と
第３ＦＥＴのドレイン端子とから第３の信号を差動出力
するようにしたことを特徴としたものである。
レイン端子、及び、ゲート端子を有し、かつ、夫々の特
性が揃った４個のＦＥＴから成る第１群のＦＥＴ（第１
〜第４）と、夫々の特性が揃った４個のＦＥＴから成る
第２群のＦＥＴ（第５〜第８）と、夫々の特性が揃った
４個のＦＥＴから成る第３群のＦＥＴ（第９〜第１２）
とから成り、第５ＦＥＴのドレイン端子と第９ＦＥＴの
ソース端子同志、第６ＦＥＴのドレイン端子と第１０Ｆ
ＥＴのソース端子同志、第７ＦＥＴのドレイン端子と第
１１ＦＥＴのソース端子同志、及び、第８ＦＥＴのドレ
イン端子と第１２ＦＥＴのソース端子同志を接続し、か
つ、第１ＦＥＴと第２ＦＥＴと第５ＦＥＴと第６ＦＥＴ
のソース端子同志、第３ＦＥＴと第４ＦＥＴと第７ＦＥ
Ｔと第８ＦＥＴのソース端子同志、第３ＦＥＴと第４Ｆ
ＥＴと第９ＦＥＴと第１０ＦＥＴのドレイン端子同志、
第１ＦＥＴと第２ＦＥＴと第１１ＦＥＴと第１２ＦＥＴ
のドレイン端子同志、第５ＦＥＴと第８ＦＥＴと第１０
ＦＥＴと第１１ＦＥＴのゲート端子同志、第６ＦＥＴと
第７ＦＥＴと第９ＦＥＴと第１２ＦＥＴのゲート端子同
志、第１ＦＥＴと第４ＦＥＴのゲート端子同志、及び、
第２ＦＥＴと第３ＦＥＴのゲート端子同志を接続し、第
１ＦＥＴのゲート端子と第５ＦＥＴのゲート端子とに局
部発振信号である第１の信号を同相入力し、第２ＦＥＴ
のゲート端子と第６ＦＥＴのゲート端子とに前記第１の
信号を、前記第１ＦＥＴのゲート端子と第５ＦＥＴのゲ
ート端子とに入力した前記第１の信号とは逆相入力し、
第１ＦＥＴのソース端子と第３ＦＥＴのソース端子とに
第２の信号を差動入力し、第１ＦＥＴのドレイン端子と
第３ＦＥＴのドレイン端子とから第３の信号を差動出力
するようにしたことを特徴としたものである。
【００１１】請求項７の発明は、前記第１乃至第４の各
ＦＥＴのＯＮ時間が前記第１の信号の局部発振周波数に
おいて１／４周期に相当する時間となるようにバイアス
を設定し、前記第５乃至第１２の各ＦＥＴのＯＮ時間が
前記第１の信号の局部発振周波数において３／４周期に
相当する時間となるようにバイアスを設定したことを特
徴としたものである。
ＦＥＴのＯＮ時間が前記第１の信号の局部発振周波数に
おいて１／４周期に相当する時間となるようにバイアス
を設定し、前記第５乃至第１２の各ＦＥＴのＯＮ時間が
前記第１の信号の局部発振周波数において３／４周期に
相当する時間となるようにバイアスを設定したことを特
徴としたものである。
【００１２】請求項８の発明は、請求項１乃至７のいず
れかの発明において、高周波信号を差動入力する前記ソ
ース（又はエミッタ）端子に同相信号を抑止するフィル
タを有することを特徴としたものである。
れかの発明において、高周波信号を差動入力する前記ソ
ース（又はエミッタ）端子に同相信号を抑止するフィル
タを有することを特徴としたものである。
【００１３】
【発明の実施の形態】（実施例１） 図１は、本発明の一実施例を説明するための構成図で、
図において、１〜４は同じ特性をもつＦＥＴ（電界効果
トランジスタ）、１３は局部発振信号源、１４は高周波
信号源、１５はベースバンド信号出力端子、１６〜１８
はバラン、１９はゲートバイアス電源である。最初に、
前記４個のＦＥＴがなぜアンチパラレルダイオードと同
様な働きをするのかについての動作説明をする。１３か
らの局部発振信号、１４からの高周波信号はそれぞれバ
ラン１６，１７で差動信号となりＦＥＴゲート端子、ソ
ース端子に供給される。ここで、第１のＦＥＴ１と第２
のＦＥＴ２には１３からの局部発振信号が逆相で入力さ
れているために、第１のＦＥＴ１と第２のＦＥＴ２の間
で局部発振信号の基本波成分と奇数次の高調波成分は逆
相となり、偶数次の高調波成分は同相となる。そのた
め、局部発振信号の基本波成分と奇数次の高調波成分と
高周波信号のミキシング結果は第１のＦＥＴ１と第２の
ＦＥＴ２間で逆相となり、接続されたドレイン端子で打
ち消し合い外部に出力されない。
図において、１〜４は同じ特性をもつＦＥＴ（電界効果
トランジスタ）、１３は局部発振信号源、１４は高周波
信号源、１５はベースバンド信号出力端子、１６〜１８
はバラン、１９はゲートバイアス電源である。最初に、
前記４個のＦＥＴがなぜアンチパラレルダイオードと同
様な働きをするのかについての動作説明をする。１３か
らの局部発振信号、１４からの高周波信号はそれぞれバ
ラン１６，１７で差動信号となりＦＥＴゲート端子、ソ
ース端子に供給される。ここで、第１のＦＥＴ１と第２
のＦＥＴ２には１３からの局部発振信号が逆相で入力さ
れているために、第１のＦＥＴ１と第２のＦＥＴ２の間
で局部発振信号の基本波成分と奇数次の高調波成分は逆
相となり、偶数次の高調波成分は同相となる。そのた
め、局部発振信号の基本波成分と奇数次の高調波成分と
高周波信号のミキシング結果は第１のＦＥＴ１と第２の
ＦＥＴ２間で逆相となり、接続されたドレイン端子で打
ち消し合い外部に出力されない。
【００１４】一方、１３からの局部発振信号の２次高調
波成分と高調波信号のミキシング結果は第１のＦＥＴ１
と第２のＦＥＴ２との間で同相となり、接続されたドレ
イン端子で合成され外部に出力される。したがって、第
１のＦＥＴ１と第２のＦＥＴ２を合わせた回路として
は、局部発振信号の偶数次高調波成分と高周波信号のミ
キシング結果を出力する高調波ミクサの特性を示す。次
に、第３のＦＥＴ３と第４のＦＥＴ４は、第１のＦＥＴ
及び第２のＦＥＴ２と対になっており、その違いは高周
波信号が逆相で入力されていることであり、また、互い
に逆相で合成されて出力されることである。ＦＥＴ１と
２，ＦＥＴ３と４をそれぞれひとつのミクサとして考え
れば、それぞれのミクサでは、局部発振信号の基本波成
分と奇数次の高調波成分は逆相となっており、偶数次の
高調波成分は同相となっている。そのため、ＦＥＴ３と
４の２次高調波成分と高周波信号のミキシング結果は先
ほどのＦＥＴ１と２のミキシング結果と逆相となり、信
号はバラン１８で逆相で合成されるため、ベースバンド
信号出力端子１５に出力される。
波成分と高調波信号のミキシング結果は第１のＦＥＴ１
と第２のＦＥＴ２との間で同相となり、接続されたドレ
イン端子で合成され外部に出力される。したがって、第
１のＦＥＴ１と第２のＦＥＴ２を合わせた回路として
は、局部発振信号の偶数次高調波成分と高周波信号のミ
キシング結果を出力する高調波ミクサの特性を示す。次
に、第３のＦＥＴ３と第４のＦＥＴ４は、第１のＦＥＴ
及び第２のＦＥＴ２と対になっており、その違いは高周
波信号が逆相で入力されていることであり、また、互い
に逆相で合成されて出力されることである。ＦＥＴ１と
２，ＦＥＴ３と４をそれぞれひとつのミクサとして考え
れば、それぞれのミクサでは、局部発振信号の基本波成
分と奇数次の高調波成分は逆相となっており、偶数次の
高調波成分は同相となっている。そのため、ＦＥＴ３と
４の２次高調波成分と高周波信号のミキシング結果は先
ほどのＦＥＴ１と２のミキシング結果と逆相となり、信
号はバラン１８で逆相で合成されるため、ベースバンド
信号出力端子１５に出力される。
【００１５】一方、局部発振信号の偶数次高調波成分は
同相となり、信号はバラン１８で逆相で合成されるた
め、ベースバンド信号出力端子１５に出力されない。こ
こで、ミクサの２次相互変調歪み成分はこの偶数次高調
波成分のひとつであり、ベースバンド信号出力端子１５
に出力されないことを意味している。したがって、全体
の回路としては、図７で説明したアンチパラレルダイオ
ードによる回路と同様に、通常のミクサの場合の局部発
振信号の半分の周波数の局部発振信号を用いることが可
能であり、２次の相互変調歪みを抑圧することができ
る。更に、図７で説明したアンチパラレルダイオードに
よる回路とは異なり、ミキシング素子として、ダイオー
ドと異なり、負性抵抗を持った能動素子を用いているこ
とから、ミクサが変換利得を持ち、その結果、ベースバ
ンド信号出力に対して３次の相互変調歪みを相対的に小
さくすることができる。図１の回路では、ＦＥＴとし
て、ゲート幅４００μｍのＧｍ１００ｍＳの素子を用い
た場合、変換利得３ｄＢ、３次相互変調歪みとして、Ｉ
ＩＰ３で６ｄＢｍの良好な結果が得られた。
同相となり、信号はバラン１８で逆相で合成されるた
め、ベースバンド信号出力端子１５に出力されない。こ
こで、ミクサの２次相互変調歪み成分はこの偶数次高調
波成分のひとつであり、ベースバンド信号出力端子１５
に出力されないことを意味している。したがって、全体
の回路としては、図７で説明したアンチパラレルダイオ
ードによる回路と同様に、通常のミクサの場合の局部発
振信号の半分の周波数の局部発振信号を用いることが可
能であり、２次の相互変調歪みを抑圧することができ
る。更に、図７で説明したアンチパラレルダイオードに
よる回路とは異なり、ミキシング素子として、ダイオー
ドと異なり、負性抵抗を持った能動素子を用いているこ
とから、ミクサが変換利得を持ち、その結果、ベースバ
ンド信号出力に対して３次の相互変調歪みを相対的に小
さくすることができる。図１の回路では、ＦＥＴとし
て、ゲート幅４００μｍのＧｍ１００ｍＳの素子を用い
た場合、変換利得３ｄＢ、３次相互変調歪みとして、Ｉ
ＩＰ３で６ｄＢｍの良好な結果が得られた。
【００１６】ここで、１９はゲートバイアス電源であ
り、１３からの局部発振信号によってＦＥＴがＯＮ，Ｏ
ＦＦする電圧が設定されていれば、上述の様な動作を行
なうのであるが、より好ましくは、ＯＮ時間が１／４サ
イクルとなるようにバイアスを設定することで、変換利
得を大きくでき、３次相互変調歪みが相対的に小さくで
きる。これは、ＦＥＴ１と２，ＦＥＴ３と４を、それぞ
れひとつの単位として見た場合、回路のＯＮ，ＯＦＦ時
間が半分ずつとなり局部発振周波数の２倍の周波数の成
分が最も大きくなるためと考えられる。
り、１３からの局部発振信号によってＦＥＴがＯＮ，Ｏ
ＦＦする電圧が設定されていれば、上述の様な動作を行
なうのであるが、より好ましくは、ＯＮ時間が１／４サ
イクルとなるようにバイアスを設定することで、変換利
得を大きくでき、３次相互変調歪みが相対的に小さくで
きる。これは、ＦＥＴ１と２，ＦＥＴ３と４を、それぞ
れひとつの単位として見た場合、回路のＯＮ，ＯＦＦ時
間が半分ずつとなり局部発振周波数の２倍の周波数の成
分が最も大きくなるためと考えられる。
【００１７】なお、図１においては、アンチパラレルダ
イオード回路に相当する回路をＦＥＴで構成している
が、他のバイポーラトランジスタであってもよく、ソー
ス、ゲート、ドレインの各端子をエミッタ、ベース、コ
レクタの各端子にそれぞれ置き換えれば同じ効果が得ら
れる。しかし、ＦＥＴの方が本来、線形性の良い素子で
あるので、本発明の目的にはより即している。また、図
１において、１６〜１８の各バランは、平衡不平衡変換
を行なうものであれば他の変換回路であってもよい。
イオード回路に相当する回路をＦＥＴで構成している
が、他のバイポーラトランジスタであってもよく、ソー
ス、ゲート、ドレインの各端子をエミッタ、ベース、コ
レクタの各端子にそれぞれ置き換えれば同じ効果が得ら
れる。しかし、ＦＥＴの方が本来、線形性の良い素子で
あるので、本発明の目的にはより即している。また、図
１において、１６〜１８の各バランは、平衡不平衡変換
を行なうものであれば他の変換回路であってもよい。
【００１８】（実施例２） 図２は、本発明の他の実施例を説明するための図で、図
中、５〜１２は互いに同じ特性のＦＥＴで、５〜８が第
１群のＦＥＴ、９〜１２が第２群のＦＥＴを構成してい
る。また、１３〜１８は図１に示した実施例の対応する
記号の装置と全く同一のものであり、２０はゲートバイ
アス電源である。次に、図２に示したＦＥＴ５〜１２が
なぜアンチパラレルダイオードと同様な働きをするのか
についての動作説明をする。１３からの局部発振信号、
１４からの高周波信号はそれぞれバラン１６，１７で差
動信号となりＦＥＴのゲート端子、ソース端子に供給さ
れるのは実施例１と同じである。２０のゲートバイアス
電源は局部発振信号で各ＦＥＴがＯＮ，ＯＦＦされるバ
イアスに設定してある。ここで、ＦＥＴ５と９は直列に
接続しているので、一方がＯＦＦの場合は、全体でＯＦ
Ｆとなる。ここで、ＦＥＴ５と９のゲートには１３から
の局部発振信号が逆相で入力されているために、ＦＥＴ
５と９のＯＦＦになる位相はほぼ１８０度ずれており、
ＦＥＴ５と９を合わせてみれば、局部発振信号の２倍の
周波数でＯＮ，ＯＦＦがなされることになる。この状態
で、ソース端子より高周波信号が入力されるので、局部
発振信号の２次を主とした偶数次の高調波成分と高周波
信号のミキシング結果が出力されることになる。
中、５〜１２は互いに同じ特性のＦＥＴで、５〜８が第
１群のＦＥＴ、９〜１２が第２群のＦＥＴを構成してい
る。また、１３〜１８は図１に示した実施例の対応する
記号の装置と全く同一のものであり、２０はゲートバイ
アス電源である。次に、図２に示したＦＥＴ５〜１２が
なぜアンチパラレルダイオードと同様な働きをするのか
についての動作説明をする。１３からの局部発振信号、
１４からの高周波信号はそれぞれバラン１６，１７で差
動信号となりＦＥＴのゲート端子、ソース端子に供給さ
れるのは実施例１と同じである。２０のゲートバイアス
電源は局部発振信号で各ＦＥＴがＯＮ，ＯＦＦされるバ
イアスに設定してある。ここで、ＦＥＴ５と９は直列に
接続しているので、一方がＯＦＦの場合は、全体でＯＦ
Ｆとなる。ここで、ＦＥＴ５と９のゲートには１３から
の局部発振信号が逆相で入力されているために、ＦＥＴ
５と９のＯＦＦになる位相はほぼ１８０度ずれており、
ＦＥＴ５と９を合わせてみれば、局部発振信号の２倍の
周波数でＯＮ，ＯＦＦがなされることになる。この状態
で、ソース端子より高周波信号が入力されるので、局部
発振信号の２次を主とした偶数次の高調波成分と高周波
信号のミキシング結果が出力されることになる。
【００１９】しかし、実際にはＦＥＴ５と９のＯＦＦに
なる位相は１８０度からずれてしまうので、基本波成分
と奇数次の高調波成分も発生してしまい、目的のベース
バンド信号の変換利得効率が低下するため、ＦＥＴ５と
９に対して、局部発振信号の位相を逆にして接続したＦ
ＥＴ６と１０を設けることでそれを打ち消している。し
たがって、ＦＥＴ５と９とＦＥＴ６と１０を合わせた回
路としては、局部発振信号の偶数次高調波成分と高周波
信号のミキンング結果を出力する高調波ミクサの特性を
示す。
なる位相は１８０度からずれてしまうので、基本波成分
と奇数次の高調波成分も発生してしまい、目的のベース
バンド信号の変換利得効率が低下するため、ＦＥＴ５と
９に対して、局部発振信号の位相を逆にして接続したＦ
ＥＴ６と１０を設けることでそれを打ち消している。し
たがって、ＦＥＴ５と９とＦＥＴ６と１０を合わせた回
路としては、局部発振信号の偶数次高調波成分と高周波
信号のミキンング結果を出力する高調波ミクサの特性を
示す。
【００２０】次に、ＦＥＴ７と１１と８と１２を、ＦＥ
Ｔ５と９とＦＥＴ６と１０と対にし、同相で出力される
高周波信号の２次相互変調歪み成分を主とする偶数次相
互変調歪み成分が、バラン１８を介すことで、１５のベ
ースバンド信号出力端子に出力されないようにしている
のは実施例１と同様である。また、実施例１と同様に、
ミキシング素子として、負性抵抗を持った能動素子を用
いていることから、変換利得をもち、良好な３次の相互
変調歪み抑圧特性を持つことができる。図２の回路で
は、ＦＥＴとして、ゲート幅１０００μｍのＧｍ２４０
ｍＳの素子を用いた場合、変換利得５ｄＢ、３次相互変
調歪みとして、ＩＩＰ３で５ｄＢｍの良好な結果が得ら
れた。
Ｔ５と９とＦＥＴ６と１０と対にし、同相で出力される
高周波信号の２次相互変調歪み成分を主とする偶数次相
互変調歪み成分が、バラン１８を介すことで、１５のベ
ースバンド信号出力端子に出力されないようにしている
のは実施例１と同様である。また、実施例１と同様に、
ミキシング素子として、負性抵抗を持った能動素子を用
いていることから、変換利得をもち、良好な３次の相互
変調歪み抑圧特性を持つことができる。図２の回路で
は、ＦＥＴとして、ゲート幅１０００μｍのＧｍ２４０
ｍＳの素子を用いた場合、変換利得５ｄＢ、３次相互変
調歪みとして、ＩＩＰ３で５ｄＢｍの良好な結果が得ら
れた。
【００２１】図２において、２０はゲートバイアス電源
であり、１３からの局部発振信号によってＦＥＴがＯ
Ｎ，ＯＦＦする電圧に設定されていれば、上述の様な動
作を行なうのであるが、より好ましくは、ＯＮ時間が３
／４サイクルとなるようにバイアスを設定することで、
変換利得が大きくでき、３次相互変調歪みが相対的に小
さくできる。これは、ＦＥＴ５と９、ＦＥＴ６と１０、
ＦＥＴ７と１１、ＦＥＴ８と１２を、それぞれひとつの
単位として見た場合、実施例１と同様に、回路のＯＮ，
ＯＦＦ時間が半分ずつとなり局部発振周波数の２倍の周
波数の成分が最も大きくなるためと考えられる。
であり、１３からの局部発振信号によってＦＥＴがＯ
Ｎ，ＯＦＦする電圧に設定されていれば、上述の様な動
作を行なうのであるが、より好ましくは、ＯＮ時間が３
／４サイクルとなるようにバイアスを設定することで、
変換利得が大きくでき、３次相互変調歪みが相対的に小
さくできる。これは、ＦＥＴ５と９、ＦＥＴ６と１０、
ＦＥＴ７と１１、ＦＥＴ８と１２を、それぞれひとつの
単位として見た場合、実施例１と同様に、回路のＯＮ，
ＯＦＦ時間が半分ずつとなり局部発振周波数の２倍の周
波数の成分が最も大きくなるためと考えられる。
【００２２】なお、図２において、ＦＥＴ５〜８とＦＥ
Ｔ９〜１２はそれぞれ同じ特性でなければならないが、
両グループ間で必ずしも同じ特性である必要はない。し
かし、同じピンチオフ電圧の素子を用いた方が、バイア
ス電源がひとつでよく、また、飽和電流がほぼ同じ方が
変換効率で良好な特性が得られる。この場合、飽和電流
の約０.３〜３倍の間でほぼ同程度の特性が得られる。
また、特性面での最適点は同じ飽和電流の時ではなく、
上記の範囲内でずれる。また、更に、ＦＥＴ５と９、Ｆ
ＥＴ６と１０、ＦＥＴ７と１１、ＦＥＴ８と１２の直列
構成は、一般に知られているように、それぞれをひとつ
にしたデュアルゲートＦＥＴに置き換えることも可能で
ある。
Ｔ９〜１２はそれぞれ同じ特性でなければならないが、
両グループ間で必ずしも同じ特性である必要はない。し
かし、同じピンチオフ電圧の素子を用いた方が、バイア
ス電源がひとつでよく、また、飽和電流がほぼ同じ方が
変換効率で良好な特性が得られる。この場合、飽和電流
の約０.３〜３倍の間でほぼ同程度の特性が得られる。
また、特性面での最適点は同じ飽和電流の時ではなく、
上記の範囲内でずれる。また、更に、ＦＥＴ５と９、Ｆ
ＥＴ６と１０、ＦＥＴ７と１１、ＦＥＴ８と１２の直列
構成は、一般に知られているように、それぞれをひとつ
にしたデュアルゲートＦＥＴに置き換えることも可能で
ある。
【００２３】（実施例３） 図３は、本発明の他の実施例を説明するための図で、図
中、１〜４は相互に同じ特性をもつＦＥＴである。５〜
１２も相互に同じ特性をもつＦＥＴであるが、ＦＥＴ１
〜４に対して飽和電流が１／２のものを用いている。１
３〜１８は、図１に示した実施例１の対応する記号の装
置と全く同一のものである。１９，２０はゲートバイア
ス電源である。また、ＦＥＴ１〜１２，ゲートバイアス
電源１９，２０は前記実施例１、実施例２と対応する部
分として、同一符号を付けて示している。また、ＦＥＴ
１〜４による回路と、ＦＥＴ５〜１２による回路では、
ソース端子へ高周波信号の接続に対し、ドレイン端子か
らの出力の接続が交叉接続となっている。
中、１〜４は相互に同じ特性をもつＦＥＴである。５〜
１２も相互に同じ特性をもつＦＥＴであるが、ＦＥＴ１
〜４に対して飽和電流が１／２のものを用いている。１
３〜１８は、図１に示した実施例１の対応する記号の装
置と全く同一のものである。１９，２０はゲートバイア
ス電源である。また、ＦＥＴ１〜１２，ゲートバイアス
電源１９，２０は前記実施例１、実施例２と対応する部
分として、同一符号を付けて示している。また、ＦＥＴ
１〜４による回路と、ＦＥＴ５〜１２による回路では、
ソース端子へ高周波信号の接続に対し、ドレイン端子か
らの出力の接続が交叉接続となっている。
【００２４】次に、図３に示したＦＥＴ１〜１２がなぜ
アンチパラレルダイオードと同様な働きをするのかにつ
いての動作説明をする。１３からの局部発振信号、１４
からの高周波信号がそれぞれバラン１６，１７で差動信
号となりＦＥＴのゲート端子、ソース端子に供給される
のは実施例１、実施例２と同じである。差動信号となっ
た局部発振信号は、１９，２０のゲートバイアス電源に
よって別々にバイアスされ、それぞれ実施例１、実施例
２で用いたＦＥＴを組み合わせた回路に供給され、実施
例１、実施例２と同じ様に高調波ミクサの働きをしてい
る。
アンチパラレルダイオードと同様な働きをするのかにつ
いての動作説明をする。１３からの局部発振信号、１４
からの高周波信号がそれぞれバラン１６，１７で差動信
号となりＦＥＴのゲート端子、ソース端子に供給される
のは実施例１、実施例２と同じである。差動信号となっ
た局部発振信号は、１９，２０のゲートバイアス電源に
よって別々にバイアスされ、それぞれ実施例１、実施例
２で用いたＦＥＴを組み合わせた回路に供給され、実施
例１、実施例２と同じ様に高調波ミクサの働きをしてい
る。
【００２５】ここで、ＦＥＴ１と２を合わせた回路と、
ＦＥＴ５と９を合わせた回路を比べてみると、両者と
も、局部発振信号電圧が極大極小となった点を中心にし
たタイミングにおいて、ＦＥＴ１と２では、一方のＦＥ
ＴがＯＮになると、回路がＯＮになる。ＦＥＴ５と９で
は、一方のＦＥＴがＯＦＦになると回路がＯＦＦにな
る。つまり、ＦＥＴ１と２の回路のＯＮのタイミングと
ＦＥＴ５と９の回路のＯＦＦのタイミングの位相が同じ
であり、ＦＥＴ５と９のＯＮのタイミングの位相はそれ
と逆であることがわかる。これはＦＥＴ１〜４の回路
と、ＦＥＴ５〜１２の回路に広げて考えても同じであ
り、両者のＯＮとなる位相は逆で、その周期は実施例
１，２で示したように局部発振周波数の２倍である。
ＦＥＴ５と９を合わせた回路を比べてみると、両者と
も、局部発振信号電圧が極大極小となった点を中心にし
たタイミングにおいて、ＦＥＴ１と２では、一方のＦＥ
ＴがＯＮになると、回路がＯＮになる。ＦＥＴ５と９で
は、一方のＦＥＴがＯＦＦになると回路がＯＦＦにな
る。つまり、ＦＥＴ１と２の回路のＯＮのタイミングと
ＦＥＴ５と９の回路のＯＦＦのタイミングの位相が同じ
であり、ＦＥＴ５と９のＯＮのタイミングの位相はそれ
と逆であることがわかる。これはＦＥＴ１〜４の回路
と、ＦＥＴ５〜１２の回路に広げて考えても同じであ
り、両者のＯＮとなる位相は逆で、その周期は実施例
１，２で示したように局部発振周波数の２倍である。
【００２６】そのため、入力された高周波信号とその局
部発振周波数の２倍の周波数成分とがミキミングされた
結果は逆相として出力されることになり、図３では、ド
レイン端子を交叉接続することで同相合成している。高
周波信号の２次相互変調歪み成分を主とする偶数次相互
変調歪み成分が同相で出力されるため、バラン１８を介
して、ベースバンド信号出力端子１５に出力されないこ
とは、実施例１、実施例２と同様である。また、実施例
１，２と同様に、ミキシング素子として、負性抵抗を持
った能動素子を用いていることから、この実施例３でも
良好な変換利得と、良好な３次の相互変調歪み抑圧特性
を持つ。
部発振周波数の２倍の周波数成分とがミキミングされた
結果は逆相として出力されることになり、図３では、ド
レイン端子を交叉接続することで同相合成している。高
周波信号の２次相互変調歪み成分を主とする偶数次相互
変調歪み成分が同相で出力されるため、バラン１８を介
して、ベースバンド信号出力端子１５に出力されないこ
とは、実施例１、実施例２と同様である。また、実施例
１，２と同様に、ミキシング素子として、負性抵抗を持
った能動素子を用いていることから、この実施例３でも
良好な変換利得と、良好な３次の相互変調歪み抑圧特性
を持つ。
【００２７】図３の回路では、ＦＥＴとして、ＦＥＴ１
〜４のゲート幅２００μｍのＧｍ＝５５ｍＳ、ＦＥＴ５
〜１２のゲート幅１００μｍのＧｍ＝２８ｍＳの素子を
用いた場合、変換利得２ｄＢ、３次相互変調歪みとし
て、ＩＩＰ３で７ｄＢｍの良好な結果が得られた。ここ
で、１９，２０のゲートバイアス電源はそれぞれ、実施
例１、実施例２と同じく、それぞれのトランジスタのＯ
Ｎ時間が１／４、３／４サイクルとなるようにバイアス
を設定することで、変換利得が大きくでき、３次相互変
調歪みを相対的に小さくできる。
〜４のゲート幅２００μｍのＧｍ＝５５ｍＳ、ＦＥＴ５
〜１２のゲート幅１００μｍのＧｍ＝２８ｍＳの素子を
用いた場合、変換利得２ｄＢ、３次相互変調歪みとし
て、ＩＩＰ３で７ｄＢｍの良好な結果が得られた。ここ
で、１９，２０のゲートバイアス電源はそれぞれ、実施
例１、実施例２と同じく、それぞれのトランジスタのＯ
Ｎ時間が１／４、３／４サイクルとなるようにバイアス
を設定することで、変換利得が大きくでき、３次相互変
調歪みを相対的に小さくできる。
【００２８】ここで、ＦＥＴ１〜４の回路と、ＦＥＴ５
〜１２の回路は、局部発振周波数の２倍の周波数の動作
を行なっているため、その周波数を各端子から出力して
おり、不要輻射として外部に放射された場合、同じ周波
数帯域で使用している他の無線局の妨害波となってしま
う、実施例１、実施例２ではＦＥＴ１と２、ＦＥＴ３と
４のソース端子から発生した局部発振周波数の２倍の周
波数の不要波は、同相信号であるため、バラン１７があ
るため、端子１４に出力されない様になっている。しか
し、一般に、バラン１７のバランスは完全でなく、特
に、高周波用バランはバランスが難しい。そのため、バ
ランスが崩れた分だけ、不要波を端子１４に出力してし
まうことになる。
〜１２の回路は、局部発振周波数の２倍の周波数の動作
を行なっているため、その周波数を各端子から出力して
おり、不要輻射として外部に放射された場合、同じ周波
数帯域で使用している他の無線局の妨害波となってしま
う、実施例１、実施例２ではＦＥＴ１と２、ＦＥＴ３と
４のソース端子から発生した局部発振周波数の２倍の周
波数の不要波は、同相信号であるため、バラン１７があ
るため、端子１４に出力されない様になっている。しか
し、一般に、バラン１７のバランスは完全でなく、特
に、高周波用バランはバランスが難しい。そのため、バ
ランスが崩れた分だけ、不要波を端子１４に出力してし
まうことになる。
【００２９】本実施例では、ＦＥＴ１〜４の回路と、Ｆ
ＥＴ５〜１２の回路の局部発振周波数の２倍の周波数成
分の位相が逆であるため、接続点で不要波を打ち消し合
うことになり、バラン１７のバランスが崩れていた場合
でも、端子１４に出力される不要波を抑圧することが可
能である。
ＥＴ５〜１２の回路の局部発振周波数の２倍の周波数成
分の位相が逆であるため、接続点で不要波を打ち消し合
うことになり、バラン１７のバランスが崩れていた場合
でも、端子１４に出力される不要波を抑圧することが可
能である。
【００３０】ここで、ＦＥＴ１〜４の回路とＦＥＴ５〜
１２の回路の局部発振周波数の２倍の周波数成分の位相
が逆であることは上述の通り、その出力強度は必ずしも
同じでないため、両者の回路で、それが同じになるよう
に、ＦＥＴのパラメータを変えることが必要になる、最
も簡単なのは、ＦＥＴのゲート幅を変えることで、本実
施例では、１：２としている。この値は、用いるＦＥＴ
に合わせ、調整し変更する必要がある。ＦＥＴ５〜８と
ＦＥＴ９〜１２はそれぞれ同じ特性である必要がない
点、デュアルゲートＦＥＴに置き換えることが可能であ
る点は実施例２と同じである。
１２の回路の局部発振周波数の２倍の周波数成分の位相
が逆であることは上述の通り、その出力強度は必ずしも
同じでないため、両者の回路で、それが同じになるよう
に、ＦＥＴのパラメータを変えることが必要になる、最
も簡単なのは、ＦＥＴのゲート幅を変えることで、本実
施例では、１：２としている。この値は、用いるＦＥＴ
に合わせ、調整し変更する必要がある。ＦＥＴ５〜８と
ＦＥＴ９〜１２はそれぞれ同じ特性である必要がない
点、デュアルゲートＦＥＴに置き換えることが可能であ
る点は実施例２と同じである。
【００３１】（実施例４）図４は、本発明の他の実施例
を説明するための図で、図４において、２１は実施例
１，２，３での１〜１２のＦＥＴ及びそのバイアス回路
を示し、２２は同相信号抑止フィルタを示している。１
３〜１８は前記実施例１，２，３の対応する記号の装置
と全く同一のものである。実施例１，２は実施例３でも
述べた通り、局部発振周波数の２倍の周波数を不要輻射
として外部に放射する可能性がある。また、実施例３で
は、その点が改善されているが、厳密には、ＦＥＴの容
量成分のため、局部発振周波数の２倍の周波数成分の位
相が完全に逆にならず、上記の不要出力は完全には抑圧
されない。
を説明するための図で、図４において、２１は実施例
１，２，３での１〜１２のＦＥＴ及びそのバイアス回路
を示し、２２は同相信号抑止フィルタを示している。１
３〜１８は前記実施例１，２，３の対応する記号の装置
と全く同一のものである。実施例１，２は実施例３でも
述べた通り、局部発振周波数の２倍の周波数を不要輻射
として外部に放射する可能性がある。また、実施例３で
は、その点が改善されているが、厳密には、ＦＥＴの容
量成分のため、局部発振周波数の２倍の周波数成分の位
相が完全に逆にならず、上記の不要出力は完全には抑圧
されない。
【００３２】本実施例では、端子２５，２６において、
局部発振周波数の２倍の周波数の不要出力が同相信号で
あり、必要な高周波信号である信号が逆相であることか
ら、同相信号を抑圧し、逆相信号を通過させるように設
計された同相信号抑圧フィルタ２２を用いることで、こ
の問題を改善している。同相抑圧フィルタ２２の例とし
ては、図５（Ａ）〜図５（Ｃ）に示すように、幾つかの
回路が容易に考えられる。図５（Ａ）〜図５（Ｃ）にお
いて、周波数をｆとすると、キャパシタンス、インダク
タンスをそれぞれの回路（図５（Ａ）〜図５（Ｃ））に
対応する式（ａ）〜（ｃ）を満たしながら調整し、必要
な周波数帯域が取れるよう設計することができる。ま
た、バラン１７のバランスが崩れた場合、実施例１，
２，３においては、バラン１７で差動信号に変換された
高周波信号のバランスが崩れる問題が生じる、その結
果、ドレイン端子から同相で出力される高周波信号の２
次相互変調歪み成分を主とする偶数次相互変調歪み成分
にもアンバランスが生じ、バラン１８を通ってベースバ
ンド信号出力端子１５に出力されてしまう結果となる。
局部発振周波数の２倍の周波数の不要出力が同相信号で
あり、必要な高周波信号である信号が逆相であることか
ら、同相信号を抑圧し、逆相信号を通過させるように設
計された同相信号抑圧フィルタ２２を用いることで、こ
の問題を改善している。同相抑圧フィルタ２２の例とし
ては、図５（Ａ）〜図５（Ｃ）に示すように、幾つかの
回路が容易に考えられる。図５（Ａ）〜図５（Ｃ）にお
いて、周波数をｆとすると、キャパシタンス、インダク
タンスをそれぞれの回路（図５（Ａ）〜図５（Ｃ））に
対応する式（ａ）〜（ｃ）を満たしながら調整し、必要
な周波数帯域が取れるよう設計することができる。ま
た、バラン１７のバランスが崩れた場合、実施例１，
２，３においては、バラン１７で差動信号に変換された
高周波信号のバランスが崩れる問題が生じる、その結
果、ドレイン端子から同相で出力される高周波信号の２
次相互変調歪み成分を主とする偶数次相互変調歪み成分
にもアンバランスが生じ、バラン１８を通ってベースバ
ンド信号出力端子１５に出力されてしまう結果となる。
【００３３】
【数１】
【００３４】本実施例４では、同相抑圧フィルタ２２に
より、差動信号に変換された高周波信号に残る同相成分
が除去されるために、上記の偶数次相互変調歪み成分に
もアンバランスが無くなり、ベースバンド信号出力端子
１５に偶数次相互変調歪み成分が出力されるのを防止す
ることができる。ここで、バラン１８のバランスが崩れ
た場合も偶数次相互変調歪み成分がベースバンド信号出
力端子１５に出力することになるが、ベースバンド信号
は周波数が低いために、バラン１７と異なり容易にバラ
ンスの精度をあげることができ問題にならない。なお、
図５で同じ記号で示したキャパシタンス、インダクタン
スは厳密に同一のものが好ましく、同一基板上に同時に
作成されたペア性のよい素子を用いることが望ましい。
また、この同相抑圧フィルタ２２は、実際の回路では、
図４に示したインダクタンス２３等の周辺の素子を利用
して共振回路を形成することもできる。
より、差動信号に変換された高周波信号に残る同相成分
が除去されるために、上記の偶数次相互変調歪み成分に
もアンバランスが無くなり、ベースバンド信号出力端子
１５に偶数次相互変調歪み成分が出力されるのを防止す
ることができる。ここで、バラン１８のバランスが崩れ
た場合も偶数次相互変調歪み成分がベースバンド信号出
力端子１５に出力することになるが、ベースバンド信号
は周波数が低いために、バラン１７と異なり容易にバラ
ンスの精度をあげることができ問題にならない。なお、
図５で同じ記号で示したキャパシタンス、インダクタン
スは厳密に同一のものが好ましく、同一基板上に同時に
作成されたペア性のよい素子を用いることが望ましい。
また、この同相抑圧フィルタ２２は、実際の回路では、
図４に示したインダクタンス２３等の周辺の素子を利用
して共振回路を形成することもできる。
【００３５】（実施例５）図６は、本発明の他の実施例
を説明するための図で、図６において、２１は実施例
１，２，３でのＦＥＴ１〜１２及びそのバイアス回路を
示している。１３〜１８は上記実施例１，２，３の対応
する記号の装置と全く同一のものである。本実施例は前
記の実施例１，２，３，４で述べたように、ＦＥＴの特
性の同一性、同相抑止フィルタの素子の同一性が、回路
のバランスの上で重要であることから、２８で囲むＩＣ
として、同一基板上にこれらを作り込んだ例を示してい
る。こうすることで、素子特性の他、素子間の接続に用
いられる線路長も同じにでき、特性を向上することがで
きる。
を説明するための図で、図６において、２１は実施例
１，２，３でのＦＥＴ１〜１２及びそのバイアス回路を
示している。１３〜１８は上記実施例１，２，３の対応
する記号の装置と全く同一のものである。本実施例は前
記の実施例１，２，３，４で述べたように、ＦＥＴの特
性の同一性、同相抑止フィルタの素子の同一性が、回路
のバランスの上で重要であることから、２８で囲むＩＣ
として、同一基板上にこれらを作り込んだ例を示してい
る。こうすることで、素子特性の他、素子間の接続に用
いられる線路長も同じにでき、特性を向上することがで
きる。
【００３６】ここで、実施例１，２，３，４では、ＦＥ
Ｔ、同相抑止フィルタの素子以外に、インダクタンス２
３の同一性も回路のバランス上重要である。しかし、例
えば、高周波周波数が８００ＭＨｚであった場合、イン
ダクタンス２３は最低でも１０ｎＨ程度の値が必要であ
り、この周波数帯で用いられている、ＧａＡｓＦＥＴを
用いたＩＣ２８にスパイラルインダクタンスとして作成
する場合、１０ｎＨという大きなインダクタンス素子を
２個もチップ上に作るのは専有面積が大きくコスト的に
高くなってしまう。本実施例では、同相抑止フィルタと
組み合わせた回路として、図７のＬ６のペアのみをＩＣ
２８上に作成するように構成した例を示している。この
回路形式では、例えば、８００ＭＨｚではＬ６＝３ｎＨ
が２個で済み、Ｃ６＝７ｐＦ、Ｃ７＝２７ｐＦ、Ｌ７＝
２７ｎＨをチップ外に実装することで実現でき、経済的
にも実用可能な回路構成となっている。
Ｔ、同相抑止フィルタの素子以外に、インダクタンス２
３の同一性も回路のバランス上重要である。しかし、例
えば、高周波周波数が８００ＭＨｚであった場合、イン
ダクタンス２３は最低でも１０ｎＨ程度の値が必要であ
り、この周波数帯で用いられている、ＧａＡｓＦＥＴを
用いたＩＣ２８にスパイラルインダクタンスとして作成
する場合、１０ｎＨという大きなインダクタンス素子を
２個もチップ上に作るのは専有面積が大きくコスト的に
高くなってしまう。本実施例では、同相抑止フィルタと
組み合わせた回路として、図７のＬ６のペアのみをＩＣ
２８上に作成するように構成した例を示している。この
回路形式では、例えば、８００ＭＨｚではＬ６＝３ｎＨ
が２個で済み、Ｃ６＝７ｐＦ、Ｃ７＝２７ｐＦ、Ｌ７＝
２７ｎＨをチップ外に実装することで実現でき、経済的
にも実用可能な回路構成となっている。
【００３７】
【発明の効果】本発明は、以上説明したように構成され
ているので、低歪み、低不要輻射電力、高利得の特性を
持つ高調波ミクサを得ることができる。
ているので、低歪み、低不要輻射電力、高利得の特性を
持つ高調波ミクサを得ることができる。
【図１】本発明の実施例１による高調波ミクサの構成図
である。
である。
【図２】本発明の実施例２による高調波ミクサの構成図
である。
である。
【図３】本発明の実施例３による高調波ミクサの構成図
である。
である。
【図４】本発明の実施例４による高調波ミクサの構成図
である。
である。
【図５】本発明の実施例４で用いられる同相阻止フィル
タである。
タである。
【図６】本発明の実施例５による高調波ミクサの構成図
である。
である。
【図７】従来のアンチパラアレルダイオードを用いたミ
クサの構成図である。
クサの構成図である。
１〜４…同じ特性のＦＥＴ（第１群のＦＥＴ）、５〜８
…同じ特性のＦＥＴ（第２群のＦＥＴ）、９〜１２…同
じ特性のＦＥＴ（第３群のＦＥＴ）、１３…局部発振信
号源、１４…高周波信号源、１５…ベースバンド信号
源、１６〜１８…バラン、１９，２０…バイアス電源、
２１…ＦＥＴ及びバイアス回路、２２…同相信号を抑圧
するフィルタ、２３…周辺のインダクタンス、２７…電
源、２８…ＩＣ回路。
…同じ特性のＦＥＴ（第２群のＦＥＴ）、９〜１２…同
じ特性のＦＥＴ（第３群のＦＥＴ）、１３…局部発振信
号源、１４…高周波信号源、１５…ベースバンド信号
源、１６〜１８…バラン、１９，２０…バイアス電源、
２１…ＦＥＴ及びバイアス回路、２２…同相信号を抑圧
するフィルタ、２３…周辺のインダクタンス、２７…電
源、２８…ＩＣ回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−264705（ＪＰ，Ａ) 特開 平８−204460（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 7/00 - 7/14
Claims (8)
- 【請求項１】 夫々がソース端子、ドレイン端子、及
び、ゲート端子を有し、かつ、夫々の特性が揃った４個
のＦＥＴ（電界効果トランジスタ）から成り、第１ＦＥ
Ｔと第２ＦＥＴのソース端子同志及びドレイン端子同
志、及び、第３ＦＥＴと第４ＦＥＴのソース端子同志及
びドレイン端子同志を接続し、かつ、第１ＦＥＴと第４
ＦＥＴのゲート端子同志、及び、第２ＦＥＴと第３ＦＥ
Ｔのゲート端子同志を接続して成り、前記第１ＦＥＴの
ゲート端子と第２ＦＥＴのゲート端子とに局部発振信号
である第１の信号を差動入力し、前記第１ＦＥＴのソー
ス端子と第３ＦＥＴのソース端子とに第２の信号を差動
入力し、前記第１ＦＥＴのドレイン端子と第３ＦＥＴの
ドレイン端子とから第３の信号を差動出力するようにし
たことを特徴とする周波数変換器。 - 【請求項２】 請求項１における各ＦＥＴに代ってバイ
ポーラトランジスタで構成し、該バイポーラトランジス
タのエミッタ端子を前記ＦＥＴのソース端子に、ベース
端子をゲート端子に、コレクタ端子をドレイン端子にそ
れぞれ対応させて接続したことを特徴とする周波数変換
器。 - 【請求項３】 前記各トランジスタのＯＮ時間が前記第
１の信号の局部発振周波数において１／４周期に相当す
る時間となるようにゲート（又はベース）バイアスを設
定したことを特徴とする請求項１又は２記載の周波数変
換器。 - 【請求項４】 夫々がソース端子、ドレイン端子、及
び、ゲート端子を有し、かつ、夫々の特性が揃った４個
のＦＥＴから成る第１群のＦＥＴ（第１〜第４）、及
び、夫々の特性が揃った４個のＦＥＴから成る第２群の
ＦＥＴ（第５〜第８）から成り、第１ＦＥＴのドレイン
端子と第５ＦＥＴのソース端子同志、第２ＦＥＴのドレ
イン端子と第６ＦＥＴのソース端子同志、第３ＦＥＴの
ドレイン端子と第７ＦＥＴのソース端子同志、及び、第
４ＦＥＴのドレイン端子と第８ＦＥＴのソース端子同志
を接続し、第１ＦＥＴと第２ＦＥＴのソース端子同志、
及び、第３ＦＥＴと第４ＦＥＴのソース端子同志を接続
し、第５ＦＥＴと第６ＦＥＴのドレイン端子同志、及
び、第７ＦＥＴと第８ＦＥＴのドレイン端子同志を接続
し、第１ＦＥＴと第４ＦＥＴと第６ＦＥＴと第７ＦＥＴ
のゲート端子同志、及び、第２ＦＥＴと第３ＦＥＴと第
５ＦＥＴと第８ＦＥＴのゲート端子同志を接続し、第１
ＦＥＴのゲート端子と第３ＦＥＴのゲート端子とに局部
発振信号である第１の信号を差動入力し、第１ＦＥＴの
ソース端子と第４ＦＥＴのソース端子とに第２の信号を
差動入力し、第５ＦＥＴのドレイン端子と第７ＦＥＴの
ドレイン端子とから第３の信号を差動出力するようにし
たことを特徴とする周波数変換器。 - 【請求項５】 前記各トランジスタのＯＮ時間が前記第
１の信号の局部発振周波数において３／４周期に相当す
る時間となるようにゲートバイアスを設定したことを特
徴とする請求項４に記載の周波数変換器。 - 【請求項６】 夫々がソース端子、ドレイン端子、及
び、ゲート端子を有し、かつ、夫々の特性が揃った４個
のＦＥＴから成る第１群のＦＥＴ（第１〜第４）と、夫
々の特性が揃った４個のＦＥＴから成る第２群のＦＥＴ
（第５〜第８）と、夫々の特性が揃った４個のＦＥＴか
ら成る第３群のＦＥＴ（第９〜第１２）とから成り、第
５ＦＥＴのドレイン端子と第９ＦＥＴのソース端子同
志、第６ＦＥＴのドレイン端子と第１０ＦＥＴのソース
端子同志、第７ＦＥＴのドレイン端子と第１１ＦＥＴの
ソース端子同志、及び、第８ＦＥＴのドレイン端子と第
１２ＦＥＴのソース端子同志を接続し、かつ、第１ＦＥ
Ｔと第２ＦＥＴと第５ＦＥＴと第６ＦＥＴのソース端子
同志、第３ＦＥＴと第４ＦＥＴと第７ＦＥＴと第８ＦＥ
Ｔのソース端子同志、第３ＦＥＴと第４ＦＥＴと第９Ｆ
ＥＴと第１０ＦＥＴのドレイン端子同志、第１ＦＥＴと
第２ＦＥＴと第１１ＦＥＴと第１２ＦＥＴのドレイン端
子同志、第５ＦＥＴと第８ＦＥＴと第１０ＦＥＴと第１
１ＦＥＴのゲート端子同志、第６ＦＥＴと第７ＦＥＴと
第９ＦＥＴと第１２ＦＥＴのゲート端子同志、第１ＦＥ
Ｔと第４ＦＥＴのゲート端子同志、及び、第２ＦＥＴと
第３ＦＥＴのゲート端子同志を接続し、第１ＦＥＴのゲ
ート端子と第５ＦＥＴのゲート端子とに局部発振信号で
ある第１の信号を同相入力し、第２ＦＥＴのゲート端子
と第６ＦＥＴのゲート端子とに前記第１の信号を、前記
第１ＦＥＴのゲート端子と第５ＦＥＴのゲート端子とに
入力した前記第１の信号とは逆相入力し、第１ＦＥＴの
ソース端子と第３ＦＥＴのソース端子とに第２の信号を
差動入力し、第１ＦＥＴのドレイン端子と第３ＦＥＴの
ドレイン端子とから第３の信号を差動出力するようにし
たことを特徴とする周波数変換器。 - 【請求項７】 前記第１乃至第４の各ＦＥＴのＯＮ時間
が前記第１の信号の局部発振周波数において１／４周期
に相当する時間となるようにバイアスを設定し、前記第
５乃至第１２の各ＦＥＴのＯＮ時間が前記第１の信号の
局部発振周波数において３／４周期に相当する時間とな
るようにバイアスを設定したことを特徴とする請求項６
に記載の周波数変換器。 - 【請求項８】 高周波信号を差動入力する前記ソース
（又はエミッタ）端子に同相信号を抑止するフィルタを
有することを特徴とする請求項１乃至７のいずれかに記
載の周波数変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17214097A JP3350639B2 (ja) | 1997-06-27 | 1997-06-27 | 周波数変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17214097A JP3350639B2 (ja) | 1997-06-27 | 1997-06-27 | 周波数変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117455A JPH1117455A (ja) | 1999-01-22 |
| JP3350639B2 true JP3350639B2 (ja) | 2002-11-25 |
Family
ID=15936315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17214097A Expired - Fee Related JP3350639B2 (ja) | 1997-06-27 | 1997-06-27 | 周波数変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350639B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1418665A4 (en) | 2002-03-15 | 2005-06-08 | Mitsubishi Electric Corp | FREQUENCY CONVERTER |
| JP4536737B2 (ja) * | 2007-01-12 | 2010-09-01 | ローム株式会社 | ミキサ回路それを利用した電子機器 |
| CN103532493B (zh) * | 2013-11-01 | 2016-02-24 | 东南大学 | 一种低功耗高增益宽带混频器 |
| JP2015100078A (ja) * | 2013-11-20 | 2015-05-28 | 三菱電機株式会社 | 周波数変換器 |
| US20200119692A1 (en) * | 2017-07-27 | 2020-04-16 | Mitsubishi Electric Corporation | Radio frequency mixer |
-
1997
- 1997-06-27 JP JP17214097A patent/JP3350639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117455A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242918B2 (en) | Current driven polyphase filters and method of operation | |
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| KR100539978B1 (ko) | 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법 | |
| CA2300305C (en) | Totem pole mixer having grounded serially connected stacked fet pair | |
| US6313688B1 (en) | Mixer structure and method of using same | |
| US6807407B2 (en) | Dual double balanced mixer | |
| US6871059B1 (en) | Passive balun FET mixer | |
| KR100799473B1 (ko) | 쵸핑 혼합기 및 직접 변환 무선 수신기 | |
| US7039383B2 (en) | Quadrature mixer circuit including three-input local mixers | |
| KR100390257B1 (ko) | 반도체 회로 | |
| US7088169B2 (en) | Low-noise, high-linearity analog multiplier | |
| EP1424770B1 (en) | Balanced sub-harmonic mixer | |
| US6885248B2 (en) | Single-ended differential circuit using complementary devices | |
| KR100868817B1 (ko) | 고 주파수 수신기, 통신 장치 및 저 잡음 증폭기 | |
| US7627303B2 (en) | Signal downconverter | |
| US8476958B2 (en) | Mixer circuit | |
| JP3350639B2 (ja) | 周波数変換器 | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| US20050140402A1 (en) | Frequency converter | |
| JPH1013158A (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、２重平衡形ミクサ、受信装置、送信装置および位相同期発振器 | |
| US20040029544A1 (en) | Direct conversion circuit capable of eliminating distortion of base band signals | |
| JPS5922406A (ja) | 周波数変換器 | |
| JPH09130149A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |