JP3822503B2 - 可変利得増幅器及びこれを用いた直交変調器 - Google Patents
可変利得増幅器及びこれを用いた直交変調器 Download PDFInfo
- Publication number
- JP3822503B2 JP3822503B2 JP2002026026A JP2002026026A JP3822503B2 JP 3822503 B2 JP3822503 B2 JP 3822503B2 JP 2002026026 A JP2002026026 A JP 2002026026A JP 2002026026 A JP2002026026 A JP 2002026026A JP 3822503 B2 JP3822503 B2 JP 3822503B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- amplifier
- current
- source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、可変利得増幅器及びこれを用いた直交変調器に関する。
【０００２】
【従来の技術】
ＣＤＭＡ(Code division multiple access:符号分割多元接続)の普及に伴い、ＣＤＭＡ方式に対応した無線機（以下、ＣＤＭＡ無線端末という）の研究開発が盛んに行われている。ＣＤＭＡ無線機の送信部では、７０ｄＢ以上の送信電力制御が必須であり、ＲＦ（高周波）段、ＩＦ（中間周波）段もしくはＢＢ（ベースバンド）段に可変利得増幅器が必須となる。一般に送信電力を大きくする場合、３次歪みが増大するため、可変利得増幅器を含む各増幅器の３次歪みを小さくすることが大きな課題となる。
【０００３】
図１に、ＭＯＳＦＥＴ（以下、ＭＯＳトランジスタという）を用いた可変利得増幅器の例を示す。この可変利得増幅器は、差動ペアを構成するＭＯＳトランジスタＭＮ１，ＭＮ２とＭＮ１，ＭＮ２のソース端子間に接続されたソース縮退抵抗２Ｒ1からなる相互コンダクタンス（Ｇｍ）増幅器と、ＭＯＳトランジスタＭＮ３，ＭＮ４とＭＮ３，ＭＮ４のソース端子に接続された抵抗Ｒ2，Ｒ3（Ｒ2＝Ｒ3）からなる電流源によって構成される。ソース縮退抵抗２Ｒ1は、可変抵抗素子が用いられる。
【０００４】
ここで、一般にソース縮退抵抗２Ｒ１ に用いる可変抵抗素子は、線形領域で動作するＭＯＳトランジスタを用いて実現され、ＭＯＳトランジスタのゲート電圧によって抵抗値が変化する。Ｇｍ増幅器のトランジスタＭＮ１，ＭＮ２のゲート端子に入力された入力信号Ｖin（−Ｖin ，＋Ｖin ）はＧｍ増幅器によって増幅され、トランジスタＭＮ１，ＭＮ２のドレイン端子間から出力信号ＶOUT として取り出される。このとき、入力信号Ｖinが２トーン信号（周波数の異なる２つの所望波）とすると、Ｇｍ増幅器の非線形動作により出力信号ＶOUT には３次歪みが生じる。
【０００５】
一方、電流源のトランジスタＭＮ３，ＭＮ４は飽和領域で使用されており、ＭＮ３，ＭＮ４の出力抵抗Ｒo は一般にＲ1 に比べ大きいので、実効ソース縮退抵抗ＲS は２Ｒ1 で近似できる。一般に、トランジスタの相互コンダクタンスｇｍと実効ソース縮退抵抗Ｒ1との積が１よりも十分大きいとき（ｇｍＲ1 >>１）、Ｇｍ増幅器の相互トランスコンダクタンスＧｍ１は、次式のように近似できる。
【数１】
【０００６】
利得を高く設定する場合には、実効ソース縮退抵抗ＲS （≒２Ｒ1 ）を小さくすればよい。歪みとソース縮退抵抗との関係は、ｇｍＲ1 >>１と仮定すると
【数２】
が成立する（文献：Willy Sansen, Distortion in Elementary Transistor Circuits IEEE Transactions on Circuits and Systems. ANALOG AND DIGITAL SIGNAL PROCESSING, VOL.46, NO.3.MARCH 1999 pp.315-325参照）。ここで、（ＩＭ３／Ｄ）は３次歪み（ＩＭ３）と所望波（Ｄ）との比を表し、Ｉoは２つの電流源で作られる電流値である。
【０００７】
【発明が解決しようとする課題】
上述した従来の可変利得増幅器では、高利得時にはソース縮退抵抗２Ｒ1 を小さくするので、（２）式から電流ＩO が一定である場合、従来の可変利得増幅器では、低利得時に比べて高利得時の歪み劣化は避けられない。従って、利得設定を高くしたときの歪みを小さくする回路技術が望まれる。
【０００８】
従って、本発明は高利得時の歪み劣化を抑圧できる可変利得増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば縮退インピーダンス素子を有する相互コンダクタンス増幅器と、該相互コンダクタンス増幅器に電流を供給するように配置され、利得制御電圧に従って該電流が相互コンダクタンス増幅器の実効縮退インピーダンスと同時に変化するように構成された可変電流源とを有する可変利得増幅器が提供される。
【００１０】
より具体的には、相互コンダクタンス増幅器は差動ペアを形成する第１及び第２のトランジスタと該第１及び第２のトランジスタのソース端子間またはエミッタ端子間に接続された縮退インピーダンス素子とを有し、可変電流源はドレイン端子が第１及び第２のトランジスタのソース端子またはエミッタ端子にそれぞれ接続され、各々のソース端子が定電位点に接続され、各々のゲート端子に利得制御電圧が印加され、線形領域で動作する第３及び第４のトランジスタによって構成される。
【００１１】
このように構成される本発明の可変利得増幅器では、例えば高利得時に可変電流源を構成するソース接地トランジスタ（第３及び第４のトランジスタ）のゲート端子に印加する利得制御電圧を高くし、該トランジスタの出力抵抗を小さくすることにより、相互コンダクタンス増幅器の実効縮退インピーダンスを小さくするとともに、可変電流源の電流を増加させることができ、これによって高利得時の歪み、特に３次歪み劣化が抑圧される。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図２は、本発明の一実施形態に係る歪み劣化を抑制する可変利得増幅器の概念図を示す。この可変利得増幅器は、相互コンダクタンス増幅器（以降、Ｇｍ増幅器という）１と可変電流源２及び利得制御電圧発生器３から構成される。Ｇｍ増幅器１には入力信号Ｖinが入力され、可変電流源２には利得制御電圧発生器３から利得制御電圧ＶGCが入力される。
【００１３】
ここで、利得制御電圧ＶGCを変化させて可変電流源２の出力抵抗を小さくすることにより、可変電流源２の電流を増加させるとともに、Ｇｍ増幅器１の実効縮退抵抗インピーダンスを小さくできる。これにより、高利得時の３次歪み劣化を抑圧することが可能である。
【００１４】
図３には、図２のＧｍ増幅器１と可変電流源２の詳細を示す。Ｇｍ増幅器１は差動ペアを構成するＭＯＳトランジスタＭＮ１，ＭＮ２と、トランジスタＭＮ１，ＭＮ２のソース端子間に接続されたソース縮退抵抗素子２Ｒ1 から構成される。トランジスタＭＮ１，ＭＮ２のドレイン端子は、負荷抵抗Ｒ4 ，Ｒ5 （Ｒ4 ＝Ｒ5 ）をそれぞれ介して電源Ｖddに接続される。トランジスタＭＮ１，ＭＮ２のゲート端子には、バイアス電圧ＶBIAS2が重畳された入力信号Ｖin（＋Ｖin−（−Ｖin ））の負信号−Ｖin及び正信号＋Ｖinがそれぞれ入力される。入力信号ＶinはＧｍ増幅器１によって電圧−電流変換されつつ増幅されてＭＮ１，ＭＮ２のドレイン端子に現れ、さらに負荷抵抗Ｒ4 ，Ｒ5 によって電流−電圧変換されることにより、電圧信号の出力信号ＶOUT として取り出される。
【００１５】
可変電流源２は、ＭＯＳトランジスタＭＮ３，ＭＮ４より構成され、トランジスタＭＮ３，ＭＮ４のドレイン端子はＧｍ増幅器１のトランジスタＭＮ１，ＭＮ２のソース端子にそれぞれ接続され、トランジスタＭＮ３，ＭＮ４のソース端子は定電位点、この例ではグラウンドに接続される。トランジスタＭＮ３，ＭＮ４のゲート端子には、図２中に示した利得制御電圧発生器３から利得制御電圧ＶGCが印加される。
【００１６】
利得制御電圧ＶGCによって可変電流源２からＧｍ増幅器１に供給される電流ＩO の値、すなわちトランジスタＭＮ３，ＭＮ４のソース電流が変化する。可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４は、特に可変利得増幅器の高利得時には線形領域で使用されることにより、利得制御電圧ＶGCによってソース電流ＩO と共に出力抵抗（トランジスタＭＮ３，ＭＮ４のドレイン・ソース間抵抗）ｒO の値が制御される。このように可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４は、高利得時に線形領域で動作するように設定されているため、トランジスタＭＮ３，ＭＮ４の動作は次式で表される。
【００１７】
【数３】
【００１８】
ここで、ＶGSはゲート・ソース間電圧、ＶTHはしきい値電圧、ＶDSはドレイン・ソース間電圧、Ｋは定数である。これから出力抵抗ｒO 、すなわちドレイン・ソース間抵抗は、ＶDS≒０のとき
【数４】
と近似できる。入力信号Ｖinの正負信号＋Ｖin，−Ｖinの直流電位は一定なので、利得制御電圧ＶGC（＝ＶGS ）を大きくすると、出力抵抗ｒO は小さくなり、可変電流源２の電流値ＩO は大きくなる。
【００１９】
図４に示すＭＯＳトランジスタのＶDS−ＩD 特性を用いて、可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４の出力抵抗ｒO の変化について説明する。式（４）から、出力抵抗ｒO は図４のＶDS−ＩD 特性の接線の傾きに反比例する。言い換えれば、接線の傾きは１／ｒO で与えられる。ＭＯＳトランジスタは、線形領域ではゲート・ソース間電圧ＶGSをＶGS1 ，ＶGS2 ，ＶGS3 のように変えることにより、出力抵抗ｒO が変わることが図４からも分かる。
【００２０】
このように可変電流源２の電流値ＩO 及び出力抵抗ｒO を変えると、Ｇｍ増幅器１の実効縮退インピーダンス（図３の例では、縮退インピーダンス素子として抵抗２Ｒ1 が用いられているため、実効ソース縮退抵抗２ＲS ）は、次式となる。
【数５】
【００２１】
ここで、ＭＯＳトランジスタは線形領域で動作しているため、一般に仮定されるｒO ＞＞Ｒ1 は成り立たない。従って、実効ソース縮退抵抗２ＲS は、可変電流源２の出力抵抗ｒO を可変にすることにより変化する。（１）、（２）式と同様に、Ｇｍ増幅器１のトランスコンダクタンスＧｍ２及び３次歪み（ＩＭ３）と所望波（Ｄ）との比ＩＭ３／Ｄは、
【数６】
となる。
【００２２】
また、低利得時のＧｍ増幅器１の実効ソース縮退抵抗を２ＲS1とし、高利得時の実効ソース縮退抵抗を２ＲS2とすると、
【数７】
が成り立つように利得制御電圧ＶGCを変化させる。
【００２３】
さらに、可変電流源２の低利得時の出力抵抗をｒO1、高利得時の出力抵抗をｒO2とすると、ｒO1＞ｒO2となるため、高利得時の電流値Ｉ2は低利得時の電流値Ｉ1に比べ大きくなる。このように高利得時には、可変電流源２からＧｍ増幅器１に供給する電流ＩO を増やし（Ｉ1 ＜Ｉ2 ）、実効ソース縮退抵抗２ＲS を小さくすることにより、高利得時の３次歪みの劣化を抑圧することができる。
【００２４】
図５には、式（６）、（７）から求めた、可変電流源２からＧｍ増幅器１に流れる電流ＩO と可変電流源２の出力抵抗ｒO の値による所望波と３次歪みの大きさの変化を示した。図５に示される通り、出力抵抗ｒo を小さくし、電流ＩO を大きく設定することにより、３次歪み劣化を抑圧できることが分かる。
【００２５】
図６に、本実施形態の他の実施形態に係る可変利得増幅器を示す。本実施形態が図３に示した実施形態と異なる点は、可変電流源２のＭＯＳトランジスタＭＮ３，ＭＮ４のソース端子と接地間に抵抗Ｒ2 ，Ｒ3 （ソース縮退抵抗）が挿入されていることである。歪み劣化を抑圧しながら利得を上げるために、可変電流源２の出力抵抗ｒO を小さくし、Ｇｍ増幅器１の実効ソース縮退抵抗２ＲS ＝２（ｒO ＋Ｒ2 ）／／２Ｒ1 を小さくする。高利得時には出力抵抗ｒO は小さくなり、可変電流源２からＧｍ増幅器１に供給される電流は増加する。これにより、高利得時の歪み劣化を抑圧することができる。
【００２６】
本実施形態の可変利得増幅器では、新たに可変電流源２に追加したソース縮退抵抗Ｒ2 ，Ｒ3 により、可変電流源２の出力抵抗ｒO の下限が大きくなるが、図３と同様に利得制御電圧ＶGCを変えることで、出力抵抗ｒO を変化させることができる。
【００２７】
図７は、本実施形態の別の実施形態に係る可変利得増幅器であり、図６と異なる点はＧｍ増幅器１を構成する差動ペアのトランジスタをＭＯＳトランジスタＭＮ１，ＭＮ２からバイポーラトランジスタＱ１，Ｑ２に置き換えた点であり、このようにしても図６と同様に、高利得時の歪み劣化を抑えることができる。
【００２８】
図８及び図９は、図６に示したソース縮退抵抗２Ｒ1 をキャパシタ２Ｃ1 及びインダクタ２Ｌ1 にそれぞれ置き換えた実施形態である。従来、リアクタンス素子は雑音が理想的に発生しないため、よく用いられる。また、インダクタ及びキャパシタのインピーダンスは低周波ではそれぞれ０Ω、∞Ωとなるため、図８及び図９の回路はＩＦ周波数、ＲＦ周波数でそれぞれ用いるのに適している。
【００２９】
次に、可変利得機能付き直交変調器に本発明を適用した実施形態について説明する。図１０に、Ｉch，Ｑch用のそれぞれのミキサをＤＢＭ(Double Balance Mixer：二重平衡ミキサ)とした場合の具体的な可変利得機能付き直交変調器の回路構成を示す。
【００３０】
図１０においては、ＭＯＳトランジスタＭＮ１，ＭＮ２からなる差動ペアとソース縮退抵抗素子２Ｒ1 によって第１のＧｍ増幅器１Ａが構成され、ＭＯＳトランジスタＭＮ１１，ＭＮ１２とソース縮退抵抗素子２Ｒ1 によって第２のＧｍ増幅器１Ｂが構成されている。Ｇｍ増幅器１Ａ，１Ｂには、それぞれＭＯＳトランジスタＭＮ３，ＭＮ４と抵抗Ｒ２，Ｒ３からなる第１の可変電流源２Ａ及びＭＯＳトランジスタＭＮ９，ＭＮ１０と抵抗Ｒ６，Ｒ７からなる第２の可変電流源２Ｂが接続される。
【００３１】
一方、ＭＯＳトランジスタＭＮ５，ＭＮ６からなる差動ペアとＭＮ７，ＭＮ８からなる差動ペアによって第１の電流スイッチ４Ａが構成され、同様にＭＯＳトランジスタＭＮ１３，ＭＮ１４からなる差動ペアとＭＮ１５，ＭＮ１６からなる差動ペアによって第１の電流スイッチ４Ｂが構成されている。
【００３２】
Ｇｍ増幅器１Ａと可変電流源２Ａ及び電流スイッチ４ＡはＩch用ミキサを構成し、同様にＧｍ増幅器１Ｂと可変電流源２Ｂ及び電流スイッチ４ＢとはＱch用ミキサを構成している。直交変調器のベースバンド部を可変利得増幅器で実現し、３次歪み劣化を抑圧する。Ｇｍ増幅器１Ａ及び１ＢのＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ１１，ＭＮ１２には、それぞれＩ信号及びＱ信号（±Ｉch，±Ｑch）が入力される。
【００３３】
電流スイッチ４Ａ，４Ｂを構成するトランジスタのうち、トランジスタＭＮ５，ＭＮ８のゲート端子には第１のローカル信号ＬＯI の負信号が入力され、トランジスタＭＮ６，ＭＮ７のゲート端子には第１のローカル信号ＬＯI の正信号が入力される。電流スイッチ４ＢのトランジスタＭＮ１３，ＭＮ１６のゲート端子には第２のローカル信号ＬＯQ の負信号が入力され、トランジスタＭＮ１４，ＭＮ１５のゲート端子には第２のローカル信号ＬＯQの正信号が入力される。ローカル信号ＬＯI とＬＯQ は、位相が互いに９０°異なる信号である。
【００３４】
可変電流源２Ａ，２ＢのトランジスタＭＮ３，ＭＮ４，ＭＮ９，ＭＮ１０には、利得制御電圧ＶGCが印加される。高い利得を得ようとするときには、利得制御電圧ＶGCを高くし、可変電流源２Ａ，２ＢのトランジスタＭＮ３，ＭＮ４，ＭＮ９，ＭＮ１０のゲート電圧を上げることにより出力抵抗ｒO を下げ、Ｇｍ増幅器１Ａ，１Ｂの実効ソース縮退抵抗を２ＲS ＝２Ｒ1 ／／２（ｒO ＋Ｒ2 ）に下げる。ただし、Ｒ2 ＝Ｒ3 ＝Ｒ6 ＝Ｒ7 と仮定する。このとき電流ＩO は大きくなるため、ＩO が一定の時よりも３次歪み劣化を抑圧することができる。
【００３５】
Ｇｍ増幅器１Ａ，１Ｂで電圧−電流変換されかつ増幅されたＩch信号及びＱch信号がスイッチ４Ａ，４Ｂでローカル信号ＬＯI 及びＬＯQ とそれぞれ乗算されることによってＲＦ信号に変換され、電流減算されたＩch信号及びＱch信号が出力信号ＶOUT として出力される。
【００３６】
図１１は、同様に本発明を可変利得機能付き直交変調器に適用した実施形態であり、Ｇｍ増幅器１Ａ，１Ｂ及び電流スイッチ４Ａ，４Ｂを構成するトランジスタをＭＯＳトランジスタからバイポーラトランジスタＱ１〜Ｑ１２に置き換えた点以外は、図１０に示した実施形態と同様である。
【００３７】
これまでの実施形態では、送信部に用いる可変利得増幅器および直交変調器について説明をしたが、送信部のアップコンバータ及び受信のＬＮＡ、ダウンコンバータ、ＩＦ段可変利得増幅器（ＶＧＡ）、直交復調器後のベースバンド段可変利得増幅器にも本発明を適用することができる。
【００３８】
次に、本発明の実施形態に係る歪み劣化抑圧機能を備えた可変利得増幅器の応用システムの例として、携帯電話機やその他の携帯端末における無線送受信回路について説明する。図１２は、ヘテロダイン方式による無線送受信機の回路構成を示している。ここでは送受の切り替えを時間分割で行うＴＤＤ(Time Division
Duplex)方式を例として説明するが、これに限られるものではない。
【００３９】
まず、送信部について説明すると、ベースバンド信号発生部(TX-BB)１０１では直交した第１及び第２の送信ベースバンド信号Ｉch(TX)，Ｑch(TX)が適当なフィルタにより帯域制限されて出力される。これらの直交送信ベースバンド信号Ｉch(TX)，Ｑch(TX)は、二つの乗算器１０２，１０３と加算器１０４からなる直交変調器１０５に入力され、２つの直交した周波数をｆLO2 の第２ローカル信号を変調する。第２ローカル信号は、局部発振器１０６により発生され、かつ９０°移相器（９０°−ＰＳ）１０７により２分割されて直交変調器１０５に入力される。
【００４０】
直交変調器１０５から出力される被変調信号はＩＦ（中間周波）信号であり、可変利得増幅器１０９に入力される。可変利得増幅器１０９は、図示しない制御系からの利得制御信号に従って入力されたＩＦ信号を適当な信号レベルに調節する。可変利得増幅器１０９から出力されるＩＦ信号は、一般に直交変調器１０５及び可変利得増幅器１０９で発生する不要な高調波成分を含むため、この不要成分を除去するためのローパスフィルタまたはバンドパスフィルタ１１０を介してアップコンバータ１１１に入力される。
【００４１】
アップコンバータ１１１は、ＩＦ信号と第１局部発振器１１２で発生される周波数ｆLO1の第１ローカル信号との乗算を行うことにより周波数変換（アップコンバート）を行い、周波数ｆLO1 ＋ｆLO2 のＲＦ信号と周波数ｆLO1 −ｆL02 のＲＦ信号を生成する。これら二つのＲＦ信号のいずれか一方が所望波出力であり、他方は不要なイメージ信号である。ここでは、周波数ｆL01 ＋ｆL02 のＲＦ信号を所望波とするが、周波数ｆLO1 −ｆL02 のＲＦ信号を所望波出力としてもよい。イメージ信号は、イメージ除去フィルタ１１３により除去される。
【００４２】
アップコンバータ１１１からイメージ除去フィルタ１１３を介して抽出された所望波出力は、電力増幅器（ＰＡ）１１４により所要の電力レベルまで増幅された後、送受切り替え電流スイッチ（Ｔ／Ｒ）１１５を介してアンテナ１１６に供給され、電波として放射される。
【００４３】
一方、受信部においては、アンテナ１１６から出力される受信ＲＦ信号が送受切り替え電流スイッチ１１５及びバンドパスフィルタ１１７を介して、低雑音増幅器（ＬＮＡ）１１８に入力される。低雑音増幅器１１８により増幅された受信ＲＦ信号は、イメージ除去フィルタ１１９を介してダウンコンバータ１２０に入力される。
【００４４】
ダウンコンバータ１２０は、第１局部発振器１１２で発生される周波数ｆL01 の第１ローカル信号と受信ＲＦ信号の乗算を行い、受信ＲＦ信号をＩＦ信号に周波数変換（ダウンコンバート）する。ダウンコンバータ１２０から出力されるＩＦ信号は、バンドパスフィルタ１２１及び可変利得増幅器１２２を介して分波器（図示せず）と乗算器１２３，１２４からなる直交復調器１２５に入力される。
【００４５】
直交復調器１２５には、送信部の直交変調器１０５と同様に、第２局部発振器１０６から９０°移相器（９０°−ＰＳ）１０８を介して直交した周波数ｆL02 の第２ローカル信号が入力される。直交復調器１２５の出力Ｉch(RX)及びＱch(RX)は、受信部ベースバンド処理部（ＲＸ−ＢＢ）１２６に入力され、ここで受信信号が復調されることによって、元のデータ信号が再生される。
【００４６】
【発明の効果】
以上説明したように、本発明によれば高利得時に電流源の出力抵抗を下げ、電流を増加させることにより、歪み劣化を抑圧できる可変利得増幅器を提供することができる。
【図面の簡単な説明】
【図１】従来の可変利得増幅器の構成を示す回路図
【図２】本発明の一実施形態に係る可変利得増幅器の概略的構成を示すブロック図
【図３】本発明の一実施形態に係る可変利得増幅器の回路図
【図４】ＭＯＳトランジスタのＶＤＳ−ＩＤ特性と出力抵抗の関係を示す図
【図５】図１に示した従来の可変利得増幅器及び図３に示した本発明の一実施形態に係る可変利得増幅器の出力信号における所望波と３次歪みの関係を示す図
【図６】可変電流源のＭＯＳトランジスタにソース縮退抵抗を接続した本発明の一実施形態に係る可変利得増幅器の回路図
【図７】相互コンダクタンス増幅器の差動ペアにバイポーラトランジスタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図８】縮退インピーダンス素子にキャパシタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図９】縮退インピーダンス素子にインダクタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図１０】本発明の一実施形態に係る可変利得増幅器をベースバンド増幅段に適用した直交変調器の回路図
【図１１】本発明の一実施形態に係る可変利得増幅器をベースバンド増幅段に適用した直交変調器の回路図
【図１２】本発明の一実施形態に係る可変利得増幅器を無線機の変調器回路を示すブロック図
【符号の説明】
１，１Ａ，１Ｂ…相互コンダクタンス増幅器
２，２Ａ，２Ｂ…可変電流源
３…利得制御電圧発生器
４Ａ，４Ｂ…電流スイッチ
【発明の属する技術分野】
本発明は、可変利得増幅器及びこれを用いた直交変調器に関する。
【０００２】
【従来の技術】
ＣＤＭＡ(Code division multiple access:符号分割多元接続)の普及に伴い、ＣＤＭＡ方式に対応した無線機（以下、ＣＤＭＡ無線端末という）の研究開発が盛んに行われている。ＣＤＭＡ無線機の送信部では、７０ｄＢ以上の送信電力制御が必須であり、ＲＦ（高周波）段、ＩＦ（中間周波）段もしくはＢＢ（ベースバンド）段に可変利得増幅器が必須となる。一般に送信電力を大きくする場合、３次歪みが増大するため、可変利得増幅器を含む各増幅器の３次歪みを小さくすることが大きな課題となる。
【０００３】
図１に、ＭＯＳＦＥＴ（以下、ＭＯＳトランジスタという）を用いた可変利得増幅器の例を示す。この可変利得増幅器は、差動ペアを構成するＭＯＳトランジスタＭＮ１，ＭＮ２とＭＮ１，ＭＮ２のソース端子間に接続されたソース縮退抵抗２Ｒ1からなる相互コンダクタンス（Ｇｍ）増幅器と、ＭＯＳトランジスタＭＮ３，ＭＮ４とＭＮ３，ＭＮ４のソース端子に接続された抵抗Ｒ2，Ｒ3（Ｒ2＝Ｒ3）からなる電流源によって構成される。ソース縮退抵抗２Ｒ1は、可変抵抗素子が用いられる。
【０００４】
ここで、一般にソース縮退抵抗２Ｒ１ に用いる可変抵抗素子は、線形領域で動作するＭＯＳトランジスタを用いて実現され、ＭＯＳトランジスタのゲート電圧によって抵抗値が変化する。Ｇｍ増幅器のトランジスタＭＮ１，ＭＮ２のゲート端子に入力された入力信号Ｖin（−Ｖin ，＋Ｖin ）はＧｍ増幅器によって増幅され、トランジスタＭＮ１，ＭＮ２のドレイン端子間から出力信号ＶOUT として取り出される。このとき、入力信号Ｖinが２トーン信号（周波数の異なる２つの所望波）とすると、Ｇｍ増幅器の非線形動作により出力信号ＶOUT には３次歪みが生じる。
【０００５】
一方、電流源のトランジスタＭＮ３，ＭＮ４は飽和領域で使用されており、ＭＮ３，ＭＮ４の出力抵抗Ｒo は一般にＲ1 に比べ大きいので、実効ソース縮退抵抗ＲS は２Ｒ1 で近似できる。一般に、トランジスタの相互コンダクタンスｇｍと実効ソース縮退抵抗Ｒ1との積が１よりも十分大きいとき（ｇｍＲ1 >>１）、Ｇｍ増幅器の相互トランスコンダクタンスＧｍ１は、次式のように近似できる。
【数１】
利得を高く設定する場合には、実効ソース縮退抵抗ＲS （≒２Ｒ1 ）を小さくすればよい。歪みとソース縮退抵抗との関係は、ｇｍＲ1 >>１と仮定すると
【数２】
【０００７】
【発明が解決しようとする課題】
上述した従来の可変利得増幅器では、高利得時にはソース縮退抵抗２Ｒ1 を小さくするので、（２）式から電流ＩO が一定である場合、従来の可変利得増幅器では、低利得時に比べて高利得時の歪み劣化は避けられない。従って、利得設定を高くしたときの歪みを小さくする回路技術が望まれる。
【０００８】
従って、本発明は高利得時の歪み劣化を抑圧できる可変利得増幅器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば縮退インピーダンス素子を有する相互コンダクタンス増幅器と、該相互コンダクタンス増幅器に電流を供給するように配置され、利得制御電圧に従って該電流が相互コンダクタンス増幅器の実効縮退インピーダンスと同時に変化するように構成された可変電流源とを有する可変利得増幅器が提供される。
【００１０】
より具体的には、相互コンダクタンス増幅器は差動ペアを形成する第１及び第２のトランジスタと該第１及び第２のトランジスタのソース端子間またはエミッタ端子間に接続された縮退インピーダンス素子とを有し、可変電流源はドレイン端子が第１及び第２のトランジスタのソース端子またはエミッタ端子にそれぞれ接続され、各々のソース端子が定電位点に接続され、各々のゲート端子に利得制御電圧が印加され、線形領域で動作する第３及び第４のトランジスタによって構成される。
【００１１】
このように構成される本発明の可変利得増幅器では、例えば高利得時に可変電流源を構成するソース接地トランジスタ（第３及び第４のトランジスタ）のゲート端子に印加する利得制御電圧を高くし、該トランジスタの出力抵抗を小さくすることにより、相互コンダクタンス増幅器の実効縮退インピーダンスを小さくするとともに、可変電流源の電流を増加させることができ、これによって高利得時の歪み、特に３次歪み劣化が抑圧される。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図２は、本発明の一実施形態に係る歪み劣化を抑制する可変利得増幅器の概念図を示す。この可変利得増幅器は、相互コンダクタンス増幅器（以降、Ｇｍ増幅器という）１と可変電流源２及び利得制御電圧発生器３から構成される。Ｇｍ増幅器１には入力信号Ｖinが入力され、可変電流源２には利得制御電圧発生器３から利得制御電圧ＶGCが入力される。
【００１３】
ここで、利得制御電圧ＶGCを変化させて可変電流源２の出力抵抗を小さくすることにより、可変電流源２の電流を増加させるとともに、Ｇｍ増幅器１の実効縮退抵抗インピーダンスを小さくできる。これにより、高利得時の３次歪み劣化を抑圧することが可能である。
【００１４】
図３には、図２のＧｍ増幅器１と可変電流源２の詳細を示す。Ｇｍ増幅器１は差動ペアを構成するＭＯＳトランジスタＭＮ１，ＭＮ２と、トランジスタＭＮ１，ＭＮ２のソース端子間に接続されたソース縮退抵抗素子２Ｒ1 から構成される。トランジスタＭＮ１，ＭＮ２のドレイン端子は、負荷抵抗Ｒ4 ，Ｒ5 （Ｒ4 ＝Ｒ5 ）をそれぞれ介して電源Ｖddに接続される。トランジスタＭＮ１，ＭＮ２のゲート端子には、バイアス電圧ＶBIAS2が重畳された入力信号Ｖin（＋Ｖin−（−Ｖin ））の負信号−Ｖin及び正信号＋Ｖinがそれぞれ入力される。入力信号ＶinはＧｍ増幅器１によって電圧−電流変換されつつ増幅されてＭＮ１，ＭＮ２のドレイン端子に現れ、さらに負荷抵抗Ｒ4 ，Ｒ5 によって電流−電圧変換されることにより、電圧信号の出力信号ＶOUT として取り出される。
【００１５】
可変電流源２は、ＭＯＳトランジスタＭＮ３，ＭＮ４より構成され、トランジスタＭＮ３，ＭＮ４のドレイン端子はＧｍ増幅器１のトランジスタＭＮ１，ＭＮ２のソース端子にそれぞれ接続され、トランジスタＭＮ３，ＭＮ４のソース端子は定電位点、この例ではグラウンドに接続される。トランジスタＭＮ３，ＭＮ４のゲート端子には、図２中に示した利得制御電圧発生器３から利得制御電圧ＶGCが印加される。
【００１６】
利得制御電圧ＶGCによって可変電流源２からＧｍ増幅器１に供給される電流ＩO の値、すなわちトランジスタＭＮ３，ＭＮ４のソース電流が変化する。可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４は、特に可変利得増幅器の高利得時には線形領域で使用されることにより、利得制御電圧ＶGCによってソース電流ＩO と共に出力抵抗（トランジスタＭＮ３，ＭＮ４のドレイン・ソース間抵抗）ｒO の値が制御される。このように可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４は、高利得時に線形領域で動作するように設定されているため、トランジスタＭＮ３，ＭＮ４の動作は次式で表される。
【００１７】
【数３】
ここで、ＶGSはゲート・ソース間電圧、ＶTHはしきい値電圧、ＶDSはドレイン・ソース間電圧、Ｋは定数である。これから出力抵抗ｒO 、すなわちドレイン・ソース間抵抗は、ＶDS≒０のとき
【数４】
【００１９】
図４に示すＭＯＳトランジスタのＶDS−ＩD 特性を用いて、可変電流源２を構成するＭＯＳトランジスタＭＮ３，ＭＮ４の出力抵抗ｒO の変化について説明する。式（４）から、出力抵抗ｒO は図４のＶDS−ＩD 特性の接線の傾きに反比例する。言い換えれば、接線の傾きは１／ｒO で与えられる。ＭＯＳトランジスタは、線形領域ではゲート・ソース間電圧ＶGSをＶGS1 ，ＶGS2 ，ＶGS3 のように変えることにより、出力抵抗ｒO が変わることが図４からも分かる。
【００２０】
このように可変電流源２の電流値ＩO 及び出力抵抗ｒO を変えると、Ｇｍ増幅器１の実効縮退インピーダンス（図３の例では、縮退インピーダンス素子として抵抗２Ｒ1 が用いられているため、実効ソース縮退抵抗２ＲS ）は、次式となる。
【数５】
ここで、ＭＯＳトランジスタは線形領域で動作しているため、一般に仮定されるｒO ＞＞Ｒ1 は成り立たない。従って、実効ソース縮退抵抗２ＲS は、可変電流源２の出力抵抗ｒO を可変にすることにより変化する。（１）、（２）式と同様に、Ｇｍ増幅器１のトランスコンダクタンスＧｍ２及び３次歪み（ＩＭ３）と所望波（Ｄ）との比ＩＭ３／Ｄは、
【数６】
【００２２】
また、低利得時のＧｍ増幅器１の実効ソース縮退抵抗を２ＲS1とし、高利得時の実効ソース縮退抵抗を２ＲS2とすると、
【数７】
【００２３】
さらに、可変電流源２の低利得時の出力抵抗をｒO1、高利得時の出力抵抗をｒO2とすると、ｒO1＞ｒO2となるため、高利得時の電流値Ｉ2は低利得時の電流値Ｉ1に比べ大きくなる。このように高利得時には、可変電流源２からＧｍ増幅器１に供給する電流ＩO を増やし（Ｉ1 ＜Ｉ2 ）、実効ソース縮退抵抗２ＲS を小さくすることにより、高利得時の３次歪みの劣化を抑圧することができる。
【００２４】
図５には、式（６）、（７）から求めた、可変電流源２からＧｍ増幅器１に流れる電流ＩO と可変電流源２の出力抵抗ｒO の値による所望波と３次歪みの大きさの変化を示した。図５に示される通り、出力抵抗ｒo を小さくし、電流ＩO を大きく設定することにより、３次歪み劣化を抑圧できることが分かる。
【００２５】
図６に、本実施形態の他の実施形態に係る可変利得増幅器を示す。本実施形態が図３に示した実施形態と異なる点は、可変電流源２のＭＯＳトランジスタＭＮ３，ＭＮ４のソース端子と接地間に抵抗Ｒ2 ，Ｒ3 （ソース縮退抵抗）が挿入されていることである。歪み劣化を抑圧しながら利得を上げるために、可変電流源２の出力抵抗ｒO を小さくし、Ｇｍ増幅器１の実効ソース縮退抵抗２ＲS ＝２（ｒO ＋Ｒ2 ）／／２Ｒ1 を小さくする。高利得時には出力抵抗ｒO は小さくなり、可変電流源２からＧｍ増幅器１に供給される電流は増加する。これにより、高利得時の歪み劣化を抑圧することができる。
【００２６】
本実施形態の可変利得増幅器では、新たに可変電流源２に追加したソース縮退抵抗Ｒ2 ，Ｒ3 により、可変電流源２の出力抵抗ｒO の下限が大きくなるが、図３と同様に利得制御電圧ＶGCを変えることで、出力抵抗ｒO を変化させることができる。
【００２７】
図７は、本実施形態の別の実施形態に係る可変利得増幅器であり、図６と異なる点はＧｍ増幅器１を構成する差動ペアのトランジスタをＭＯＳトランジスタＭＮ１，ＭＮ２からバイポーラトランジスタＱ１，Ｑ２に置き換えた点であり、このようにしても図６と同様に、高利得時の歪み劣化を抑えることができる。
【００２８】
図８及び図９は、図６に示したソース縮退抵抗２Ｒ1 をキャパシタ２Ｃ1 及びインダクタ２Ｌ1 にそれぞれ置き換えた実施形態である。従来、リアクタンス素子は雑音が理想的に発生しないため、よく用いられる。また、インダクタ及びキャパシタのインピーダンスは低周波ではそれぞれ０Ω、∞Ωとなるため、図８及び図９の回路はＩＦ周波数、ＲＦ周波数でそれぞれ用いるのに適している。
【００２９】
次に、可変利得機能付き直交変調器に本発明を適用した実施形態について説明する。図１０に、Ｉch，Ｑch用のそれぞれのミキサをＤＢＭ(Double Balance Mixer：二重平衡ミキサ)とした場合の具体的な可変利得機能付き直交変調器の回路構成を示す。
【００３０】
図１０においては、ＭＯＳトランジスタＭＮ１，ＭＮ２からなる差動ペアとソース縮退抵抗素子２Ｒ1 によって第１のＧｍ増幅器１Ａが構成され、ＭＯＳトランジスタＭＮ１１，ＭＮ１２とソース縮退抵抗素子２Ｒ1 によって第２のＧｍ増幅器１Ｂが構成されている。Ｇｍ増幅器１Ａ，１Ｂには、それぞれＭＯＳトランジスタＭＮ３，ＭＮ４と抵抗Ｒ２，Ｒ３からなる第１の可変電流源２Ａ及びＭＯＳトランジスタＭＮ９，ＭＮ１０と抵抗Ｒ６，Ｒ７からなる第２の可変電流源２Ｂが接続される。
【００３１】
一方、ＭＯＳトランジスタＭＮ５，ＭＮ６からなる差動ペアとＭＮ７，ＭＮ８からなる差動ペアによって第１の電流スイッチ４Ａが構成され、同様にＭＯＳトランジスタＭＮ１３，ＭＮ１４からなる差動ペアとＭＮ１５，ＭＮ１６からなる差動ペアによって第１の電流スイッチ４Ｂが構成されている。
【００３２】
Ｇｍ増幅器１Ａと可変電流源２Ａ及び電流スイッチ４ＡはＩch用ミキサを構成し、同様にＧｍ増幅器１Ｂと可変電流源２Ｂ及び電流スイッチ４ＢとはＱch用ミキサを構成している。直交変調器のベースバンド部を可変利得増幅器で実現し、３次歪み劣化を抑圧する。Ｇｍ増幅器１Ａ及び１ＢのＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ１１，ＭＮ１２には、それぞれＩ信号及びＱ信号（±Ｉch，±Ｑch）が入力される。
【００３３】
電流スイッチ４Ａ，４Ｂを構成するトランジスタのうち、トランジスタＭＮ５，ＭＮ８のゲート端子には第１のローカル信号ＬＯI の負信号が入力され、トランジスタＭＮ６，ＭＮ７のゲート端子には第１のローカル信号ＬＯI の正信号が入力される。電流スイッチ４ＢのトランジスタＭＮ１３，ＭＮ１６のゲート端子には第２のローカル信号ＬＯQ の負信号が入力され、トランジスタＭＮ１４，ＭＮ１５のゲート端子には第２のローカル信号ＬＯQの正信号が入力される。ローカル信号ＬＯI とＬＯQ は、位相が互いに９０°異なる信号である。
【００３４】
可変電流源２Ａ，２ＢのトランジスタＭＮ３，ＭＮ４，ＭＮ９，ＭＮ１０には、利得制御電圧ＶGCが印加される。高い利得を得ようとするときには、利得制御電圧ＶGCを高くし、可変電流源２Ａ，２ＢのトランジスタＭＮ３，ＭＮ４，ＭＮ９，ＭＮ１０のゲート電圧を上げることにより出力抵抗ｒO を下げ、Ｇｍ増幅器１Ａ，１Ｂの実効ソース縮退抵抗を２ＲS ＝２Ｒ1 ／／２（ｒO ＋Ｒ2 ）に下げる。ただし、Ｒ2 ＝Ｒ3 ＝Ｒ6 ＝Ｒ7 と仮定する。このとき電流ＩO は大きくなるため、ＩO が一定の時よりも３次歪み劣化を抑圧することができる。
【００３５】
Ｇｍ増幅器１Ａ，１Ｂで電圧−電流変換されかつ増幅されたＩch信号及びＱch信号がスイッチ４Ａ，４Ｂでローカル信号ＬＯI 及びＬＯQ とそれぞれ乗算されることによってＲＦ信号に変換され、電流減算されたＩch信号及びＱch信号が出力信号ＶOUT として出力される。
【００３６】
図１１は、同様に本発明を可変利得機能付き直交変調器に適用した実施形態であり、Ｇｍ増幅器１Ａ，１Ｂ及び電流スイッチ４Ａ，４Ｂを構成するトランジスタをＭＯＳトランジスタからバイポーラトランジスタＱ１〜Ｑ１２に置き換えた点以外は、図１０に示した実施形態と同様である。
【００３７】
これまでの実施形態では、送信部に用いる可変利得増幅器および直交変調器について説明をしたが、送信部のアップコンバータ及び受信のＬＮＡ、ダウンコンバータ、ＩＦ段可変利得増幅器（ＶＧＡ）、直交復調器後のベースバンド段可変利得増幅器にも本発明を適用することができる。
【００３８】
次に、本発明の実施形態に係る歪み劣化抑圧機能を備えた可変利得増幅器の応用システムの例として、携帯電話機やその他の携帯端末における無線送受信回路について説明する。図１２は、ヘテロダイン方式による無線送受信機の回路構成を示している。ここでは送受の切り替えを時間分割で行うＴＤＤ(Time Division
Duplex)方式を例として説明するが、これに限られるものではない。
【００３９】
まず、送信部について説明すると、ベースバンド信号発生部(TX-BB)１０１では直交した第１及び第２の送信ベースバンド信号Ｉch(TX)，Ｑch(TX)が適当なフィルタにより帯域制限されて出力される。これらの直交送信ベースバンド信号Ｉch(TX)，Ｑch(TX)は、二つの乗算器１０２，１０３と加算器１０４からなる直交変調器１０５に入力され、２つの直交した周波数をｆLO2 の第２ローカル信号を変調する。第２ローカル信号は、局部発振器１０６により発生され、かつ９０°移相器（９０°−ＰＳ）１０７により２分割されて直交変調器１０５に入力される。
【００４０】
直交変調器１０５から出力される被変調信号はＩＦ（中間周波）信号であり、可変利得増幅器１０９に入力される。可変利得増幅器１０９は、図示しない制御系からの利得制御信号に従って入力されたＩＦ信号を適当な信号レベルに調節する。可変利得増幅器１０９から出力されるＩＦ信号は、一般に直交変調器１０５及び可変利得増幅器１０９で発生する不要な高調波成分を含むため、この不要成分を除去するためのローパスフィルタまたはバンドパスフィルタ１１０を介してアップコンバータ１１１に入力される。
【００４１】
アップコンバータ１１１は、ＩＦ信号と第１局部発振器１１２で発生される周波数ｆLO1の第１ローカル信号との乗算を行うことにより周波数変換（アップコンバート）を行い、周波数ｆLO1 ＋ｆLO2 のＲＦ信号と周波数ｆLO1 −ｆL02 のＲＦ信号を生成する。これら二つのＲＦ信号のいずれか一方が所望波出力であり、他方は不要なイメージ信号である。ここでは、周波数ｆL01 ＋ｆL02 のＲＦ信号を所望波とするが、周波数ｆLO1 −ｆL02 のＲＦ信号を所望波出力としてもよい。イメージ信号は、イメージ除去フィルタ１１３により除去される。
【００４２】
アップコンバータ１１１からイメージ除去フィルタ１１３を介して抽出された所望波出力は、電力増幅器（ＰＡ）１１４により所要の電力レベルまで増幅された後、送受切り替え電流スイッチ（Ｔ／Ｒ）１１５を介してアンテナ１１６に供給され、電波として放射される。
【００４３】
一方、受信部においては、アンテナ１１６から出力される受信ＲＦ信号が送受切り替え電流スイッチ１１５及びバンドパスフィルタ１１７を介して、低雑音増幅器（ＬＮＡ）１１８に入力される。低雑音増幅器１１８により増幅された受信ＲＦ信号は、イメージ除去フィルタ１１９を介してダウンコンバータ１２０に入力される。
【００４４】
ダウンコンバータ１２０は、第１局部発振器１１２で発生される周波数ｆL01 の第１ローカル信号と受信ＲＦ信号の乗算を行い、受信ＲＦ信号をＩＦ信号に周波数変換（ダウンコンバート）する。ダウンコンバータ１２０から出力されるＩＦ信号は、バンドパスフィルタ１２１及び可変利得増幅器１２２を介して分波器（図示せず）と乗算器１２３，１２４からなる直交復調器１２５に入力される。
【００４５】
直交復調器１２５には、送信部の直交変調器１０５と同様に、第２局部発振器１０６から９０°移相器（９０°−ＰＳ）１０８を介して直交した周波数ｆL02 の第２ローカル信号が入力される。直交復調器１２５の出力Ｉch(RX)及びＱch(RX)は、受信部ベースバンド処理部（ＲＸ−ＢＢ）１２６に入力され、ここで受信信号が復調されることによって、元のデータ信号が再生される。
【００４６】
【発明の効果】
以上説明したように、本発明によれば高利得時に電流源の出力抵抗を下げ、電流を増加させることにより、歪み劣化を抑圧できる可変利得増幅器を提供することができる。
【図面の簡単な説明】
【図１】従来の可変利得増幅器の構成を示す回路図
【図２】本発明の一実施形態に係る可変利得増幅器の概略的構成を示すブロック図
【図３】本発明の一実施形態に係る可変利得増幅器の回路図
【図４】ＭＯＳトランジスタのＶＤＳ−ＩＤ特性と出力抵抗の関係を示す図
【図５】図１に示した従来の可変利得増幅器及び図３に示した本発明の一実施形態に係る可変利得増幅器の出力信号における所望波と３次歪みの関係を示す図
【図６】可変電流源のＭＯＳトランジスタにソース縮退抵抗を接続した本発明の一実施形態に係る可変利得増幅器の回路図
【図７】相互コンダクタンス増幅器の差動ペアにバイポーラトランジスタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図８】縮退インピーダンス素子にキャパシタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図９】縮退インピーダンス素子にインダクタを用いた本発明の一実施形態に係る可変利得増幅器の回路図
【図１０】本発明の一実施形態に係る可変利得増幅器をベースバンド増幅段に適用した直交変調器の回路図
【図１１】本発明の一実施形態に係る可変利得増幅器をベースバンド増幅段に適用した直交変調器の回路図
【図１２】本発明の一実施形態に係る可変利得増幅器を無線機の変調器回路を示すブロック図
【符号の説明】
１，１Ａ，１Ｂ…相互コンダクタンス増幅器
２，２Ａ，２Ｂ…可変電流源
３…利得制御電圧発生器
４Ａ，４Ｂ…電流スイッチ
Claims (4)
- 縮退インピーダンス素子を有する相互コンダクタンス増幅器と、
前記相互コンダクタンス増幅器に電流を供給するように配置された可変電流源であって、線形領域で動作するトランジスタを有し、利得制御電圧に従って該電流が変化すると共に前記縮退インピーダンス素子のインピーダンスと前記可変電流源の出力インピーダンスとの並列合成インピーダンスが変化するように構成された可変電流源とを具備する可変利得増幅器。 - 前記相互コンダクタンス増幅器は、差動ペアを形成する第１及び第２のトランジスタと該第１及び第２のトランジスタのソース端子間またはエミッタ端子間に接続された縮退インピーダンス素子とを有し、
前記可変電流源は、ドレイン端子が前記第１及び第２のトランジスタのソース端子またはエミッタ端子にそれぞれ接続され、各々のソース端子が定電位点に接続され、各々のゲート端子に前記利得制御電圧が印加され、線形領域で動作する第３及び第４のトランジスタを有する請求項１記載の可変利得増幅器。 - 前記相互コンダクタンス増幅器の利得Ａ１ における前記並列合成インピーダンスをＲS1 、前記電流の値をＩ１ とし、該相互コンダクタンス増幅器の利得Ａ2 における前記並列合成インピーダンスをＲS2、前記電流の値をＩ2としたとき（ただし、Ａ１ ＜Ａ２ ）、
ＲS1＞ＲS2
Ｉ1＜Ｉ2
の条件を満足する請求項１または２記載の可変利得増幅器。 - 請求項１乃至３のいずれか１項に記載の可変利得増幅器であって、互いに直交する第１及び第２のベースバンド信号をそれぞれ増幅して第１及び第２の電流出力信号を出力する第１及び第２の可変利得増幅器と、
互いに直交する第１及び第２のローカル信号のうち第１のローカル信号と前記第１の電流出力信号とを乗算する第１の乗算手段と、
前記第２のローカル信号と前記第２の電流出力信号とを乗算する第２の乗算手段とを具備する直交変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026026A JP3822503B2 (ja) | 2002-02-01 | 2002-02-01 | 可変利得増幅器及びこれを用いた直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026026A JP3822503B2 (ja) | 2002-02-01 | 2002-02-01 | 可変利得増幅器及びこれを用いた直交変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229735A JP2003229735A (ja) | 2003-08-15 |
| JP3822503B2 true JP3822503B2 (ja) | 2006-09-20 |
Family
ID=27747993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002026026A Expired - Fee Related JP3822503B2 (ja) | 2002-02-01 | 2002-02-01 | 可変利得増幅器及びこれを用いた直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3822503B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013859A (ja) * | 2004-06-25 | 2006-01-12 | Toyota Industries Corp | ステレオセパレーション調整回路及びそのｍｏｓ集積回路 |
| JP4752272B2 (ja) | 2005-01-05 | 2011-08-17 | ソニー株式会社 | 通信装置 |
| JP2006279703A (ja) | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 可変利得増幅器並びにそれを用いたミキサ及び直交変調器 |
| JP2006295381A (ja) * | 2005-04-07 | 2006-10-26 | Sharp Corp | 電圧−電流変換回路、ミキサ回路および携帯機器 |
| JP5419635B2 (ja) * | 2009-10-26 | 2014-02-19 | キヤノン株式会社 | 全差動増幅器、全差動増幅器を用いた光電変換装置、および撮像システム |
-
2002
- 2002-02-01 JP JP2002026026A patent/JP3822503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229735A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fong et al. | Monolithic RF active mixer design | |
| Kinget et al. | A 1-GHz CMOS up-conversion mixer | |
| KR101118925B1 (ko) | 적응적－바이어스된 혼합기 | |
| JP3585822B2 (ja) | 可変利得増幅器を用いた無線通信装置 | |
| JP4004018B2 (ja) | 周波数変換器及びこれを用いた無線通信装置 | |
| US7035616B2 (en) | Two-stage variable-gain mixer employing shunt feedback | |
| US20030038675A1 (en) | Feedback loop with adjustable bandwidth | |
| US20070037544A1 (en) | Integrated RF circuits | |
| US8618879B2 (en) | Semiconductor device | |
| US20090111377A1 (en) | Frequency converter and receiver and transmitter using the same | |
| KR100398754B1 (ko) | 가변이득회로 | |
| US7710185B2 (en) | Tuneable circuit for canceling third order modulation | |
| JP2004266309A (ja) | 可変利得増幅回路及び無線通信装置 | |
| Mansour et al. | Integrated multi-band RF transceiver design for multi-standard applications using 130 nm CMOS technology | |
| US20080261553A1 (en) | RF input transconductor stage | |
| US8380157B2 (en) | Up-conversion mixer with signal processing | |
| JP3822503B2 (ja) | 可変利得増幅器及びこれを用いた直交変調器 | |
| JP2009207031A (ja) | 増幅回路 | |
| JP4752272B2 (ja) | 通信装置 | |
| JP3806078B2 (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
| JP4163124B2 (ja) | 周波数変換器 | |
| Behbahani et al. | A low distortion bipolar mixer for low voltage direct up-conversion and high IF systems | |
| JP2000059147A (ja) | ミキサー回路 | |
| JP3766361B2 (ja) | 可変利得回路及びこれを用いた無線通信装置 | |
| JP2005012770A (ja) | 高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |