JP2006013859A - ステレオセパレーション調整回路及びそのｍｏｓ集積回路 - Google Patents

ステレオセパレーション調整回路及びそのｍｏｓ集積回路 Download PDF

Info

Publication number
JP2006013859A
JP2006013859A JP2004187773A JP2004187773A JP2006013859A JP 2006013859 A JP2006013859 A JP 2006013859A JP 2004187773 A JP2004187773 A JP 2004187773A JP 2004187773 A JP2004187773 A JP 2004187773A JP 2006013859 A JP2006013859 A JP 2006013859A
Authority
JP
Japan
Prior art keywords
mos transistor
differential amplifier
circuit
stereo
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004187773A
Other languages
English (en)
Inventor
Takashi Aoyama
孝志 青山
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2004187773A priority Critical patent/JP2006013859A/ja
Priority to US11/630,842 priority patent/US20080030271A1/en
Priority to PCT/JP2005/010524 priority patent/WO2006001173A1/ja
Priority to CNA2005800211158A priority patent/CN1985456A/zh
Priority to TW094120935A priority patent/TW200607270A/zh
Publication of JP2006013859A publication Critical patent/JP2006013859A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H04H40/63—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for separation improvements or adjustments

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】ダイナミックレンジを狭くせずにステレオセパレーションを調整できるようにする。
【解決手段】 コンポジット信号が入力するＭＯＳトランジスタＱ５と、基準電圧が入力するＭＯＳトランジスタＱ６のソース間に、直列に接続された抵抗Ｒ１とスイッチ素子ＳＷ１と、Ｒ２とＳＷ２と、Ｒ３とＳＷ３・・・を並列に接続してある。直流動作においては、抵抗Ｒ１〜Ｒ５はＭＯＳトランジスタＱ５の出力電圧に影響せず、交流動作時には、並列に接続される抵抗Ｒ１〜Ｒ５の値を変化させることで、セパレーションレベルを調整することができる。
【選択図】 図１

Description

本発明は、ステレオ信号のセパレーションレベルを調整する回路及びその回路を搭載したＭＯＳ集積回路に関する。
ＦＭ受信機には、ＦＭ信号の受信信号強度が弱いときに、左右信号のセパレーションレベル下げてモノラル受信に近づけノイズを少なくし、受信信号強度が強いときに、セパレーションレベルを高くしてステレオ受信を自動的に行うためのステレオセパレーション調整回路が設けられている。。
車載用のＦＭ受信機では、マルチパスノイズの影響が大きいので、マルチパスノイズを除去するためにセパレーション調整回路が必須となる。
ＦＭ受信機におけるマルチパスノイズを低減するために、例えば、特許文献１には、マルチパス電波量を検出し、その検出したマルチパス電波量に応じてセパレーション量を制御することが記載されている。
また、車載用ＦＭ受信機においては、ステレオセパレーションを自動調整する場合に、受信状態が急激にかつ周期的、あるいはランダムに変化する場合、ステレオセパレーションを大きくする制御と小さくする制御が繰り返され、音声にふらつきが発生し耳障りになるという問題点がある。このような問題点を解決するために、特許文献２には、セパレーションリミット値と傾きの異なる３パターン以上の特性カーブを保持し、現在の電界強度がが前回検出された電界強度より大きいときには、よりセパレーションリミット値と傾きが大きい特性カーブを選択することが記載されている。
特開２０００−４９７２３号公報 特開平１１−２９８４２６号公報
ステレオセパレーション調整回路としては、例えば、ＭＯＳトランジスタからなる差動増幅回路のソース側に可変電流源を接続し、可変電流源の電流値を変化させてセパレーションレベルを調整する回路がある。このような構成の回路では、セパレーションレベルの調整により差動増幅回路のＭＯＳトランジスタに流れる電流が変化するので出力電圧のダイナミックレンジが狭くなるという問題点があった。
本発明の課題は、出力電圧のダイナミックレンジを確保し、かつセパレーションレベルを任意に調整できるようにすることである。
本発明のステレオセパレーション調整回路は、ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタのソース間に、抵抗とスイッチ素子とからなる回路が複数並列に接続された切り換え回路と、前記第１のＭＯＳトランジスタに接続された第１の電流源と、前記第２のＭＯＳトランジスタに接続された第２の電流源とを備え、前記スイッチ素子をオン、オフして前記第１及び第２のＭＯＳトランジスタのソース間の抵抗値を変化させセパレーションレベルを調整する。
この発明によれば、ステレオセパレーション調整回路の出力電圧のダイナミックレンジを狭くせずにセパレーションレベルを調整することができる。
上記の第１の差動増幅回路は、例えば、図１のＭＯＳトランジスタＱ１とＱ２に対応し、第２の差動増幅回路は、図１のＭＯＳトランジスタＱ３とＱ４に対応する。また、第１のＭＯＳトランジスタは、図１のＭＯＳトランジスタＱ５に対応し、第２のＭＯＳトランジスタは、図１のＭＯＳトランジスタＱ６に対応する。さらに、複数の抵抗とスイッチ素子は、図１の抵抗Ｒ１〜Ｒ５とスイッチ素子ＳＷ１〜ＳＷ５に対応する。
本発明の他の態様は、前記第１及び第２の差動増幅回路は、３８ｋＨｚの信号とその反転信号がゲートに入力する４個のＭＯＳトランジスタからなり、前記スイッチ素子は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタが並列に接続されて構成されている。
このように構成することで、ステレオ複合信号の信号レベルを調整した信号と３８ｋＨｚの信号を混合してステレオのＲ，Ｌ信号を復調できる。
本発明の他のステレオセパレーション調整回路は、ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、前記第１の差動増幅回路と電源との間に接続される第３のＭＯＳトランジスタと、前記第２の差動増幅回路と電源との間に接続される第４のＭＯＳトランジスタと、前記第３のＭＯＳトランジスタに流れる電流に比例した電流が流れる第５のＭＯＳトランジスタと、前記第４のＭＯＳトランジスタに流れる電流に比例した電流が流れる第６のＭＯＳトランジスタと、前記第５のＭＯＳトランジスタと第６のＭＯＳトランジスタのドレイン間に、抵抗とスイッチ素子とからなる回路が並列に複数接続された切り換え回路と、前記第５のＭＯＳトランジスタに接続された第３の電流源と、前記第６のＭＯＳトランジスタに接続された第４の電流源とを備え、前記スイッチ素子をオン、オフさせて前記第６及び第７ＭＯＳトランジスタのドレイン間の抵抗値を変化させセパレーションレベルを調整する。
この発明によれば、ステレオセパレーション調整回路の出力電圧のダイナミックレンジを狭くせずにセパレーションレベルを調整することができる。
なお、上記の第１の差動増幅回路は、例えば、図２のＭＯＳトランジスタＱ１とＱ２に対応し、第２の差動増幅回路は、図２のＭＯＳトランジスタＱ３とＱ４に対応する。また、第１のＭＯＳトランジスタは、図２のＭＯＳトランジスタＱ５に対応し、第２のＭＯＳトランジスタは、図２のＭＯＳトランジスタＱ６に対応する。また、第５のＭＯＳトランジスタは、図２のＭＯＳトランジスタＱ１１に対応し、第６のＭＯＳトランジスタは、図２のＭＯＳトランジスタＱ１２に対応する。さらに、複数の抵抗とスイッチ素子は、図２の抵抗Ｒ１〜Ｒ５とスイッチ素子ＳＷ１〜ＳＷ５に対応する。
本発明の他の態様は、前記第３及び第４のＭＯＳトランジスタは第３及び第４のｐチャネルＭＯＳトランジスタからなり、前記第５及び第６のＭＯＳトランジスタは、前記第３及び第４のｐチャネルＭＯＳトランジスタとそれぞれカレントミラー回路を構成する第５及び第６のｐチャネルＭＯＳトランジスタからなる。
このように構成することで、第３及び第４のｐチャネルＭＯＳトランジスタに流れる電流に比例した電流が第５及び第６のｐチャネルＭＯＳトランジスタに流れ、それらのドレイン側の抵抗値を変化させることで、セパレーションレベルを調整することができる。
本発明によれば、ステレオセパレーション調整回路のダイナミックレンジを狭くせずにセパレーションレベルを調整することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、本発明の第１の実施の形態のステレオセパレーション調整回路１１の回路図である。
以下に述べるステレオセパレーション調整回路１１または２１は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを形成できるＣＭＯＳプロセスにより製造される半導体集積回路、例えば、ＦＭラジオ受信機用ＭＯＳ集積回路基板上に搭載される。
ｎチャネルＭＯＳトランジスタＱ１とＱ２は、差動増幅回路（第１の差動増幅回路）を構成し、ｎチャネルＭＯＳトランジスタ（以下、ＭＯＳトランジスタという）Ｑ１のゲートには、パイロット信号の２倍の周波数の３８ｋＨｚの信号Ｐ３８ｋが入力し、Ｑ２のゲートには３８ｋＨｚの信号の反転信号Ｎ３８ｋが入力する。
ＭＯＳトランジスタＱ３とＱ４は、差動増幅回路（第２の差動増幅回路）を構成し、ＭＯＳトランジスタＱ３及びＱ４のゲートには、ＭＯＳトランジスタＱ１及びＱ２と同じ３８ｋＨｚの信号Ｐ３８ｋと３８ｋＨｚの信号Ｎ３８ｋが入力する。
ＭＯＳトランジスタＱ１及びＱ３のドレインには抵抗Ｒ６が接続され、抵抗Ｒ６の他端は電源電圧Ｖｄｄに接続されている。また、ＭＯＳトランジスタＱ２及びＱ４のドレインには抵抗Ｒ７が接続され、その抵抗Ｒ７の他端は電源電圧Ｖｄｄに接続されている。
ＭＯＳトランジスタＱ１，Ｑ２のソースにはＭＯＳトランジスタＱ５のドレインが接続され、ＭＯＳトランジスタＱ３，Ｑ４のソースには、ＭＯＳトランジスタＱ６のドレインが接続されている。そして、ＭＯＳトランジスタＱ５のゲートにはステレオ複合信号（コンポジット信号）が入力し、ＭＯＳトランジスタＱ６のゲートには、基準電圧Ｒｅｆが入力する。
ＭＯＳトランジスタＱ５とＱ６のソース間には、直列に接続された抵抗Ｒ１とスイッチ素子ＳＷ１と、抵抗Ｒ２とスイッチＳＷ２と、抵抗Ｒ３とスイッチＳＷ３と、抵抗Ｒ４とスイッチＳＷ４と、抵抗Ｒ５とスイッチＳＷ５が並列に接続された切り換え回路が接続されている。
スイッチ素子ＳＷ１〜ＳＷ５は、例えば、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタが並列に接続されたトランスファーゲートからなる。このスイッチ素子ＳＷ１〜ＳＷ５をオン、オフさせる制御端子（図示せず）には、受信信号強度表示信号（ＲＳＳＩ：Received Signal Strength Indicator）をＡ／Ｄ変換したデジタル値が与えられおり、受信信号強度が所定値以下のときには、受信信号強度に応じてセパレーションレベルを小さくするような信号が与えられる。
ＭＯＳトランジスタＱ５のソースと接地との間には電流源Ｉ１が接続され、ＭＯＳトランジスタＱ６のソースと接地との間には、同じ出力電流の電流源Ｉ１が接続されている。
ＭＯＳトランジスタＱ１とＱ３のドレインは、ステレオのＲ信号（右信号）の出力端子となっている。
ＭＯＳトランジスタＱ２とＱ４のドレインは、ステレオのＬ信号（左信号）の出力端子となっている。
次に、以上のような回路の動作を説明する。図１のステレオセパレーション調整回路１１は、ステレオコンポジット信号がＭＯＳトランジスタＱ５により増幅され、その増幅された信号とパイロット信号の２倍の周波数の３８ｋＨｚの信号が混合されて、ステレオのＲ，Ｌ信号を出力する回路である。
ＦＭステレオ信号を復調する場合、ＦＭ信号の受信信号強度によって最適なセパレーションレベルが存在する。実施の形態のステレオセパレーション調整回路１１は、ＭＯＳトランジスタＱ５，Ｑ６のソース間に接続される抵抗値を変化させることによりセパレーションレベルを可変している。
ステレオコンポジット信号が入力していない状態においては、ＭＯＳトランジスタＱ５，Ｑ６のゲートのバイアス電圧が同一であるとすると、ＭＯＳトランジスタＱ５とＭＯＳトランジスタＱ６のソース電位は等しくなる。従って、スイッチ素子ＳＷ１〜ＳＷ５の中のどのスイッチ素子をオンさせても抵抗Ｒ１〜Ｒ５には電流は流れないので抵抗Ｒ１〜Ｒ５は負荷として影響しない。従って、抵抗Ｒ１〜Ｒ５の値は、ＭＯＳトランジスタＱ５、Ｑ６の電圧利得に影響しない。
他方、ＦＭ信号が受信され、ＭＯＳトランジスタＱ５のゲートにステレオコンポジット信号が入力しているときには、ＭＯＳトランジスタＱ５とＱ６の交流的なソース電位は異なるので、ＭＯＳトランジスタＱ５とＱ６のソース間の抵抗Ｒ１〜Ｒ５にはコンポジット信号と基準電圧Ｖｒｅｆとにより決まるソース電位の電圧差と、そのときの抵抗値とに応じた電流が流れる。
ソース接地回路の電圧利得は、相互コンダクタンスをｇｍ、ソース側の抵抗をＲ１〜Ｒ４の合成抵抗を（Ｒ１〜Ｒ４）とすると、（１／ｇｍ）≪（Ｒ１〜Ｒ４）の関係を満たすとき、ドレイン側の負荷抵抗とソース側の抵抗（Ｒ１〜Ｒ４）との比に比例する。従って、スイッチ素子ＳＷ１〜ＳＷ５をオン、オフさせてソース側の抵抗値を変化させることでＭＯＳトランジスタＱ５とＱ６の利得を変化させ、ステレオセパレーション調整回路１１のセパレーションレベルを調整することができる。
このとき、スイッチ素子ＳＷ１〜ＳＷ５をオン、オフさせてソース間の抵抗値を変化させても、上述したようにＭＯＳトランジスタＱ５，Ｑ６の直流バイアス電圧には影響しないので、ＭＯＳトランジスタＱ１とＱ３、Ｑ２とＱ４の信号出力電圧のダイナミックレンジは制限されない。
なお、図１の回路の上側にＭＯＳトランジスタＱ５，Ｑ６を配置し、下側に差動増幅回路を配置する構成にして、差動増幅回路側に切り換え回路を設けても良い。
次に、図２は、本発明の第２の実施の形態のステレオセパレーション調整回路２１の回路図である。
以下の説明では、図１の回路と同じ部分には、同じ符号を付けてそれらの説明を省略する。ＭＯＳトランジスタＱ１とＱ３のドレインと電源Ｖｄｄとの間には、ｐチャネルＭＯＳトランジスタＱ９が接続され、ｐチャネルＭＯＳトランジスタＱ９のゲートはドレインに接続されている。
ＭＯＳトランジスタＱ２とＱ４のドレインと電源Ｖｄｄとの間には、ｐチャネルＭＯＳトランジスタＱ１０が接続され、ｐチャネルＭＯＳトランジスタＱ１０のゲートはドレインに接続されている。
ｐチャネルＭＯＳトランジスタＱ１１は、ｐチャネルＭＯＳトランジスタＱ９とカレントミラー回路を構成し、両者のゲートは互いに接続されている。また、ｐチャネルＭＯＳトランジスタＱ１２は、ｐチャネルＭＯＳトランジスタＱ１０とカレントミラー回路を構成し、両者のゲートは互いに接続されている。
ＭＯＳトランジスタＱ１１とＱ１２のドレイン間には、直列に接続された抵抗Ｒ１とスイッチ素子ＳＷ１と、抵抗Ｒ２とスイッチ素子ＳＷ２と、抵抗Ｒ３とスイッチ素子ＳＷ３と、抵抗Ｒ４とスイッチ素子ＳＷ４と、抵抗Ｒ５とスイッチ素子ＳＷ５が並列に接続された切り換え回路が接続されている。
ＭＯＳトランジスタＱ１１のドレインと接地間には電流源Ｉ２が接続され、ＭＯＳトランジスタＱ１２のドレインと接地間には電流源Ｉ２が接続されている。このＭＯＳトランジスタＱ１１とＱ１２のドレインからステレオのＲ信号、Ｌ信号が出力される。
ここで、図２の回路の動作を説明する。ステレオコンポジット信号が入力していない状態では、ＭＯＳトランジスタＱ１１とＱ１２のゲートには同じ直流バイアス電圧が与えられ、ＭＯＳトランジスタＱ１１とＱ１２のドレインは同じ電位になっている。従って、スイッチ素子ＳＷ１〜ＳＷ５をオン、オフ制御して抵抗値を変化させても、抵抗Ｒ１〜Ｒ５には電流は流れないのでＲ信号とＬ信号の直流レベルは変化しない。
他方、ＦＭ信号が受信され、ＭＯＳトランジスタＱ５のゲートにステレオコンポジット信号が入力しているときには、ＭＯＳトランジスタＱ９，Ｑ１０には、交流のＲ信号とＬ信号に応じた電流が流れるので、ＭＯＳトランジスタＱ１１，Ｑ１２にもそれに比例した電流が流れる。
交流動作時には、ＭＯＳトランジスタＱ１１とＱ１２のドレイン電圧は異なるので、ドレイン間の抵抗Ｒ１〜Ｒ５には、そのときの電圧差と抵抗値に応じた電流が流れる。
ソース接地回路の電圧利得は、ドレイン側の抵抗値に比例するので、スイッチ素子ＳＷ１〜ＳＷ５をオン、オフさせてドレイン側の抵抗値を増加させ、あるいは減少させることでＭＯＳトランジスタＱ１１，Ｑ１２の利得を変化させることができる。これにより、セパレーションレベルを調整することができる。
このとき、スイッチ素子ＳＷ１〜ＳＷ５をオン、オフさせて抵抗値を変化させても、ＭＯＳトランジスタＱ１１，Ｑ１２の直流出力電圧は変化しないので、ＭＯＳトランジスタＱ１１とＱ１２の出力電圧のダイナミックレンジは変化しない。
上述した実施の形態によれば、ステレオのＲ、Ｌ信号のダイナミックレンジを狭くせずに、セパレーションレベルを変化させることができる。また、スイッチ素子ＳＷ１〜ＳＷ５により接続が切り換えるられる抵抗Ｒ１〜Ｒ５は、直流電流が流れないので回路の消費の増加を抑制できる。
本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）抵抗Ｒ１〜Ｒ５とスイッチ素子ＳＷ１〜ＳＷ５は、図１のＭＯＳトランジスタＱ５，Ｑ６のソース間に限らず、ＭＯＳトランジスタＱ１、Ｑ４のドレイン間に接続しても良い。切り換え回路は、５個の抵抗とスイッチ素子からなるものに限らず、調整範囲に応じて必要な個数の抵抗とスイッチ素子で構成すれば良い。
（２）セパレーション調整回路の構成は、図１、或いは図２に示す回路に限らず、公知な他の回路を用いても良い。
（３）本発明は、ＦＭラジオに限らず、周波数変調されたステレオ信号を受信する他の受信機にも適用できる。
第１の実施の形態のステレオセパレーション調整回路の回路図である。 第２の実施の形態のステレオセパレーション調整回路の回路図である。
符号の説明
１１，１２ ステレオセパレーション調整回路
Ｑ１〜Ｑ９ ＭＯＳトランジスタ
Ｒ１〜Ｒ５ 抵抗
ＳＷ１〜ＳＷ５ スイッチ素子



Claims (6)

  1. ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、
    前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、
    前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、
    前記第１及び第２のＭＯＳトランジスタのソース間に、抵抗とスイッチ素子とからなる回路が複数並列に接続された切り換え回路と、
    前記第１のＭＯＳトランジスタに接続された第１の電流源と、
    前記第２のＭＯＳトランジスタに接続された第２の電流源とを備え、
    前記スイッチ素子をオン、オフして前記第１及び第２のＭＯＳトランジスタのソース間の抵抗値を変化させセパレーションレベルを調整するステレオセパレーション調整回路。
  2. 前記第１及び第２の差動増幅回路は、３８ｋＨｚの信号とその反転信号がゲートに入力する４個のＭＯＳトランジスタからなり、
    前記スイッチ素子は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタが並列に接続されて構成されている請求項１記載のステレオセパレーション調整回路。
  3. ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、
    前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、
    前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、
    前記第１の差動増幅回路と電源との間に接続される第３のＭＯＳトランジスタと、
    前記第２の差動増幅回路と電源との間に接続される第４のＭＯＳトランジスタと、
    前記第３のＭＯＳトランジスタに流れる電流に比例した電流が流れる第５のＭＯＳトランジスタと、
    前記第４のＭＯＳトランジスタに流れる電流に比例した電流が流れる第６のＭＯＳトランジスタと、
    前記第５のＭＯＳトランジスタと第６のＭＯＳトランジスタのドレイン間に、抵抗とスイッチ素子とからなる回路が並列に複数接続された切り換え回路と、
    前記第５のＭＯＳトランジスタに接続された第３の電流源と、
    前記第６のＭＯＳトランジスタに接続された第４の電流源とを備え、
    前記スイッチ素子をオン、オフさせて前記第６及び第７ＭＯＳトランジスタのドレイン間の抵抗値を変化させセパレーションレベルを調整するステレオセパレーション調整回路。
  4. 前記第３及び第４のＭＯＳトランジスタは第３及び第４のｐチャネルＭＯＳトランジスタからなり、
    前記第５及び第６のＭＯＳトランジスタは、前記第３及び第４のｐチャネルＭＯＳトランジスタとそれぞれカレントミラー回路を構成する第５及び第６のｐチャネルＭＯＳトランジスタからなる請求項４記載のステレオセパレーション調整回路。
  5. ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、
    前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、
    前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、
    前記第１及び第２のＭＯＳトランジスタのソース間に、抵抗とスイッチ素子とからなる回路を複数並列に接続した切り換え回路と、
    前記第１のＭＯＳトランジスタに接続された第１の電流源と、
    前記第２のＭＯＳトランジスタに接続された第２の電流源とを備え、
    前記スイッチ素子をオン、オフして前記第１及び第２のＭＯＳトランジスタのソース間の抵抗値を変化させセパレーションレベルを調整するステレオセパレーション調整回路を搭載したＭＯＳ集積回路。
  6. ステレオ複合信号を復調するための所定周波数の信号を差動増幅する第１及び第２の差動増幅回路と、
    前記第１の差動増幅回路と縦続接続され、ゲートにステレオ複合信号が入力する第１のＭＯＳトランジスタと、
    前記第２の差動増幅回路と縦続接続され、ゲートにステレオ複合信号を反転した信号または基準電圧が入力する第２のＭＯＳトランジスタと、
    前記第１の差動増幅回路と電源との間に接続される第３のＭＯＳトランジスタと、
    前記第２の差動増幅回路と電源との間に接続される第４のＭＯＳトランジスタと、
    前記第３のＭＯＳトランジスタに流れる電流に比例した電流が流れる第５のＭＯＳトランジスタと、
    前記第４のＭＯＳトランジスタに流れる電流に比例した電流が流れる第６のＭＯＳトランジスタと、
    前記第５のＭＯＳトランジスタと第６のＭＯＳトランジスタのドレイン間に、抵抗とスイッチ素子とからなる回路が並列に複数接続された切り換え回路と、
    前記第５のＭＯＳトランジスタに接続された第３の電流源と、
    前記第６のＭＯＳトランジスタに接続された第４の電流源とを備え、
    前記スイッチ素子をオン、オフさせて前記第６及び第７ＭＯＳトランジスタのドレイン間の抵抗値を変化させセパレーションレベルを調整するステレオセパレーション調整回路を搭載したＭＯＳ集積回路。

JP2004187773A 2004-06-25 2004-06-25 ステレオセパレーション調整回路及びそのｍｏｓ集積回路 Withdrawn JP2006013859A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004187773A JP2006013859A (ja) 2004-06-25 2004-06-25 ステレオセパレーション調整回路及びそのｍｏｓ集積回路
US11/630,842 US20080030271A1 (en) 2004-06-25 2005-06-08 Stereo Separation Adjustment Circuit And Mos Integrated Circuit Thereof
PCT/JP2005/010524 WO2006001173A1 (ja) 2004-06-25 2005-06-08 ステレオセパレーション調整回路及びそのｍｏｓ集積回路
CNA2005800211158A CN1985456A (zh) 2004-06-25 2005-06-08 立体声分离调整电路及其mos集成电路
TW094120935A TW200607270A (en) 2004-06-25 2005-06-23 Stereo separation adjustment circuit and its MOS integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187773A JP2006013859A (ja) 2004-06-25 2004-06-25 ステレオセパレーション調整回路及びそのｍｏｓ集積回路

Publications (1)

Publication Number Publication Date
JP2006013859A true JP2006013859A (ja) 2006-01-12

Family

ID=35780570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187773A Withdrawn JP2006013859A (ja) 2004-06-25 2004-06-25 ステレオセパレーション調整回路及びそのｍｏｓ集積回路

Country Status (5)

Country Link
US (1) US20080030271A1 (ja)
JP (1) JP2006013859A (ja)
CN (1) CN1985456A (ja)
TW (1) TW200607270A (ja)
WO (1) WO2006001173A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816988B2 (en) * 2006-02-03 2010-10-19 Honglei Wu Amplifier
FR2986390A1 (fr) * 2012-01-30 2013-08-02 St Microelectronics Rousset Amplificateur operationnel a suppression de tension de decalage
US10519046B2 (en) * 2012-03-30 2019-12-31 Selecto, Inc. High flow-through gravity purification system for water

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698952A (en) * 1980-01-11 1981-08-08 Nec Corp Demodulation circuit for stereo signal
JPS5929856U (ja) * 1982-08-18 1984-02-24 東光株式会社 Ｆｍ受信機の雑音低減回路
JPS59190745A (ja) * 1983-04-13 1984-10-29 Rohm Co Ltd ステレオ復調器
JPS59190744A (ja) * 1983-04-13 1984-10-29 Rohm Co Ltd ステレオ復調器
JPH0681067B2 (ja) * 1988-03-17 1994-10-12 ローム株式会社 Ｆｍ・ａｍ受信装置
JP3045263B2 (ja) * 1992-08-06 2000-05-29 ローム株式会社 ステレオマルチプレクサ回路及びその発振回路
JP3011832B2 (ja) * 1992-08-07 2000-02-21 ローム株式会社 ステレオマルチプレクサ
EP0587965B1 (en) * 1992-09-16 1999-08-04 STMicroelectronics S.r.l. Differential transconductance stage, dynamically controlled by the input signal's amplitude
US5574678A (en) * 1995-03-01 1996-11-12 Lattice Semiconductor Corp. Continuous time programmable analog block architecture
JPH11195929A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp ミキサ回路
US6605958B2 (en) * 2000-10-11 2003-08-12 Vitesse Semiconductor Corporation Precision on-chip transmission line termination
JP3822503B2 (ja) * 2002-02-01 2006-09-20 株式会社東芝 可変利得増幅器及びこれを用いた直交変調器
JP2003298394A (ja) * 2002-04-05 2003-10-17 Fujitsu Ltd 相互コンダクタンス型増幅回路、相互コンダクタンス型フィルタ回路及びフィルタ処理方法
JP3920148B2 (ja) * 2002-05-28 2007-05-30 富士通株式会社 オペレーショナルトランスコンダクタンスアンプ及びオペレーショナルトランスコンダクタンスアンプを用いたａｇｃアンプ
JP3891896B2 (ja) * 2002-07-12 2007-03-14 株式会社豊田自動織機 セパレーション調整回路

Also Published As

Publication number Publication date
WO2006001173A1 (ja) 2006-01-05
TW200607270A (en) 2006-02-16
US20080030271A1 (en) 2008-02-07
CN1985456A (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
US7088180B2 (en) Programmable gain current amplifier
KR100720643B1 (ko) 2차 혼변조 왜곡 보정 회로
WO1999011038A1 (en) Line receiver circuit with large common mode range for differential input signals
WO2015037532A1 (ja) 増幅回路
US5877654A (en) Class a amplifier with a digitally programmable miller compensation network
US6650883B1 (en) Mixer with adjustable linearity
US20110133837A1 (en) Variable gain amplifier
US20080030271A1 (en) Stereo Separation Adjustment Circuit And Mos Integrated Circuit Thereof
EP0020778B1 (en) Amplifier circuit
JP2007243777A (ja) 半導体集積回路
US7348849B2 (en) Variable gain amplifier
EP1440507A1 (en) A power amplifier module
JP2006013755A (ja) ステレオノイズコントロール回路及びそのｍｏｓ集積回路
JP2008206004A (ja) ミキサ回路
TW201004150A (en) Low-noise DC offset calibration circuits and related receiver stages
JPH09321555A (ja) 半導体集積回路の差動増幅器
TW201633709A (zh) 差動比較器
KR100646030B1 (ko) 가변 이득 주파수 혼합기
US7816971B2 (en) Switch circuit having adjustable linearity of differential mode resistances
JP4219736B2 (ja) ミキサ回路
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器
KR100709940B1 (ko) 분리조정회로
JP2005269139A (ja) 半導体集積回路
EP1206033A2 (en) Isolator circuit
US7286014B2 (en) Variable gain device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904