JPS59190744A - ステレオ復調器 - Google Patents
ステレオ復調器Info
- Publication number
- JPS59190744A JPS59190744A JP6616583A JP6616583A JPS59190744A JP S59190744 A JPS59190744 A JP S59190744A JP 6616583 A JP6616583 A JP 6616583A JP 6616583 A JP6616583 A JP 6616583A JP S59190744 A JPS59190744 A JP S59190744A
- Authority
- JP
- Japan
- Prior art keywords
- current
- ripple component
- circuit
- transistor
- ripple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ステレオ複合信号中のバイロフト信号の周
波数（１９ｋｌｌｚ）を逓倍した３３ｋＨｚのスイッチ
ング信号を用いてステレオ複合信号から左右のステレオ
信号を分離するステレオ復調器に関する。
波数（１９ｋｌｌｚ）を逓倍した３３ｋＨｚのスイッチ
ング信号を用いてステレオ複合信号から左右のステレオ
信号を分離するステレオ復調器に関する。
第１図は例えばＩＶ程度の低電圧での動作を可能にした
ステレオｆｊｔ調器を示している。このステレオ復調器
には、ステレオ複合信号中に含まれるバイロフト信号（
１９’ｋＨｚ）を逓倍して得たスイッチング信号（３８
ｋｌｌｚ）で交互にスイッチング動作をする一対の差動
増幅器２．４が設置されている。即ち、第１の差動増幅
器２はエミッタを共通にした一対のトランジスタ６．８
で構成され、一方、第２の差動増幅器４は工（７タを共
通にしたトランジスタ１０．１２で構成されている。ト
ランジスタ６．１２のベースにはスイッチング信号の入
力端子１４が形成され、また、トランジスタ８．１０の
ベースにもスイッチング信号の入力端子１６が形成され
、これら入力端子１４．１６の間に前記スイッチング信
号が与えられる。
ステレオｆｊｔ調器を示している。このステレオ復調器
には、ステレオ複合信号中に含まれるバイロフト信号（
１９’ｋＨｚ）を逓倍して得たスイッチング信号（３８
ｋｌｌｚ）で交互にスイッチング動作をする一対の差動
増幅器２．４が設置されている。即ち、第１の差動増幅
器２はエミッタを共通にした一対のトランジスタ６．８
で構成され、一方、第２の差動増幅器４は工（７タを共
通にしたトランジスタ１０．１２で構成されている。ト
ランジスタ６．１２のベースにはスイッチング信号の入
力端子１４が形成され、また、トランジスタ８．１０の
ベースにもスイッチング信号の入力端子１６が形成され
、これら入力端子１４．１６の間に前記スイッチング信
号が与えられる。
これら差動増幅器２．４の出力は各トランジスタ６．８
．１０．１２のコレクタ側から取出され、トランジスタ
６．１０のコレクタと、電源端子１８から電源電圧Ｖｃ
ｃが与えられる電源ラインとの間には電流反転回路２０
が設置されるとともに、トランジスタ８．１２のコレク
タと電源ラインとの間には電流反転回路２２が設置され
ている。即ち、電流反転回路２０はベース・コレクタを
共通にしダイオードとして構成したトランジスタ２４及
びトランジスタ２６で構成され、また、電流反転回路２
２ばベース・コレクタを共通にしダイオードとして構成
したトランジスタ２８及びトランジスタ３０で構成され
ている。各トランジスタ２６．３０のコレクタには出力
端子３２．３４が形成され、図示していないディエンフ
ァシス回路等を介してステレオ信号を取出すことができ
る。
．１０．１２のコレクタ側から取出され、トランジスタ
６．１０のコレクタと、電源端子１８から電源電圧Ｖｃ
ｃが与えられる電源ラインとの間には電流反転回路２０
が設置されるとともに、トランジスタ８．１２のコレク
タと電源ラインとの間には電流反転回路２２が設置され
ている。即ち、電流反転回路２０はベース・コレクタを
共通にしダイオードとして構成したトランジスタ２４及
びトランジスタ２６で構成され、また、電流反転回路２
２ばベース・コレクタを共通にしダイオードとして構成
したトランジスタ２８及びトランジスタ３０で構成され
ている。各トランジスタ２６．３０のコレクタには出力
端子３２．３４が形成され、図示していないディエンフ
ァシス回路等を介してステレオ信号を取出すことができ
る。
差動増幅器２．４の動作電流はステレオ複合信号で制御
するため、差動増幅器２には信号源３６が発生する信号
電圧を電圧電流変換回路３８で電流に変換した後、電流
反転回路４０．４２を介して信号電流として与えられ、
他方の差動増幅器４には電流反転回路４２の出力電流を
電流反転回路４４を介して与えるとともに、定電流回路
４６で発生した基準定電流を電流反転回路４８．５０を
介して与えるように成っている。即ち、電圧電流変換回
路３８はトランジスタ５２．５４、抵抗５６．５８．６
０及び定電流源６２から構成され、信号源３６はトラン
ジスタ５２のベースと基準電位点との間に結合コンデン
＋６３を介して接続されている。
するため、差動増幅器２には信号源３６が発生する信号
電圧を電圧電流変換回路３８で電流に変換した後、電流
反転回路４０．４２を介して信号電流として与えられ、
他方の差動増幅器４には電流反転回路４２の出力電流を
電流反転回路４４を介して与えるとともに、定電流回路
４６で発生した基準定電流を電流反転回路４８．５０を
介して与えるように成っている。即ち、電圧電流変換回
路３８はトランジスタ５２．５４、抵抗５６．５８．６
０及び定電流源６２から構成され、信号源３６はトラン
ジスタ５２のベースと基準電位点との間に結合コンデン
＋６３を介して接続されている。
電流反転回路４０はトランジスタ６４．６６で構成され
、電流反転回路４２はトランジスタ６８．７０．７２．
７４．７６及び抵抗７８．８０．８２．８４．８６で構
成されている。１〜ランジスタフ０．７２はステレオセ
パレーションを改善するために設置されており、トラン
ジスタ７０のコレクタはトランジスタ８．１２のコレク
タに、トランジスタ７２のコレクタはトランジスタ６．
１０のコレクタに接続されている。また、電流反転回路
４４はトランジスタ８８．９０で構成されている。また
、定電流回路４６はトランジスタ９２．９４、抵抗９６
．９８．１００及び定電流源１０２で構成され、電流反
転回路４８はトランジスタ１０４及び１０６で構成され
、電流反転回路５０はトランジスタ１０８．１１０．１
１２及び抵抗１１４．１１６．１１８で構成されている
。
、電流反転回路４２はトランジスタ６８．７０．７２．
７４．７６及び抵抗７８．８０．８２．８４．８６で構
成されている。１〜ランジスタフ０．７２はステレオセ
パレーションを改善するために設置されており、トラン
ジスタ７０のコレクタはトランジスタ８．１２のコレク
タに、トランジスタ７２のコレクタはトランジスタ６．
１０のコレクタに接続されている。また、電流反転回路
４４はトランジスタ８８．９０で構成されている。また
、定電流回路４６はトランジスタ９２．９４、抵抗９６
．９８．１００及び定電流源１０２で構成され、電流反
転回路４８はトランジスタ１０４及び１０６で構成され
、電流反転回路５０はトランジスタ１０８．１１０．１
１２及び抵抗１１４．１１６．１１８で構成されている
。
このような構成によれば、信号源３６からステレオ複合
信号が与えられ、入力端子１４．１６の間に３８ ｋ
ｌｉｚのスイッチング信号が与えられると、差動増幅器
２．４はスイッチング信号に基づき交互に導通、不導通
を繰り返し、このスイッチング動作が３８ｋＨｚに同期
する。差動増幅器２に流れる動作電流は電圧電流変換回
路３８、電流反転回路４０．４２を介して与えられる信
号電流に応動し、差動増幅器４の動作電流は電流反転回
路４４からの信号電流とともに、定電流回路４６で発生
させた基準定電流を電流反転回路４８．５０を介して与
えられるので、各出力端子３２．３４から左右のステレ
オ信号を個別に取出すことができる。
信号が与えられ、入力端子１４．１６の間に３８ ｋ
ｌｉｚのスイッチング信号が与えられると、差動増幅器
２．４はスイッチング信号に基づき交互に導通、不導通
を繰り返し、このスイッチング動作が３８ｋＨｚに同期
する。差動増幅器２に流れる動作電流は電圧電流変換回
路３８、電流反転回路４０．４２を介して与えられる信
号電流に応動し、差動増幅器４の動作電流は電流反転回
路４４からの信号電流とともに、定電流回路４６で発生
させた基準定電流を電流反転回路４８．５０を介して与
えられるので、各出力端子３２．３４から左右のステレ
オ信号を個別に取出すことができる。
このように、差動増幅器２．４には電流動作型の差動増
幅器から動作電流が与えられているため、その動作電圧
を低下させる利点がある。
幅器から動作電流が与えられているため、その動作電圧
を低下させる利点がある。
しかしながら、電源電圧Ｖｃｃが低圧時、電流反転回路
２０．２２．４０．４４．４８等で発生した出力コンダ
クタンスｈｏｅの逆数、即ち１／ｈｏｅに比例したリッ
プル成分がトランジスタ７６．１１０のベースバイアス
ラインに重畳され、このリップル成分が出力端子３２．
３４から取出されるおそれがあり、これがリップルリジ
ェクションを悪化させる原因に成る。
２０．２２．４０．４４．４８等で発生した出力コンダ
クタンスｈｏｅの逆数、即ち１／ｈｏｅに比例したリッ
プル成分がトランジスタ７６．１１０のベースバイアス
ラインに重畳され、このリップル成分が出力端子３２．
３４から取出されるおそれがあり、これがリップルリジ
ェクションを悪化させる原因に成る。
この発明は、このようなリップル成分を消去し安定した
ステレオ復調ができるステレオ復調器の提供を目的とす
る。
ステレオ復調ができるステレオ復調器の提供を目的とす
る。
この発明は、スイッチング信号とステレオ複合信号とを
合成する一対の差動増幅器と、この差動増幅器の出力側
に現れるリップル成分に反転位相のリップル成分を加算
してステレオ復調出力中のリップル成分消去するリップ
ル消去回路とから構成したことを特徴とする。
合成する一対の差動増幅器と、この差動増幅器の出力側
に現れるリップル成分に反転位相のリップル成分を加算
してステレオ復調出力中のリップル成分消去するリップ
ル消去回路とから構成したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第２図はこの発明のステレオ復調器の実施例を示し、第
１図に示すステレオ復調器と同一部分には同一符号が付
しである。このステレオ復調器には、電流反転回路２０
．２２．４０．４４．４８等で発生した１／ｈｏｅに比
例したリップル成分を消去するリップル消去回路１２０
が付加されている。この電流反転回路４８の出力電流を
トランジスタ１２２で検出し、この検出電流を電流反転
回路１２４．１２６で反転させ、電流反転回路２０２２
の出力から減算するように構成されている。
１図に示すステレオ復調器と同一部分には同一符号が付
しである。このステレオ復調器には、電流反転回路２０
．２２．４０．４４．４８等で発生した１／ｈｏｅに比
例したリップル成分を消去するリップル消去回路１２０
が付加されている。この電流反転回路４８の出力電流を
トランジスタ１２２で検出し、この検出電流を電流反転
回路１２４．１２６で反転させ、電流反転回路２０２２
の出力から減算するように構成されている。
即ち、トランジスタ１０８のベース・コレクタにはトラ
ンジスタ１２２のベースが共通に接続され、このトラン
ジスタ１２２のエミッタと基準電位点との間には抵抗１
２Ｂが接続されている。トランジスタ１２２のコレクタ
と電源ラインとの間には電流反転回路１２４が設置され
、この電流反転回路１２４はトランジスタ１３０．１３
２で構成され、トランジスタ１３００ベース・コレクタ
にトランジスタ１３２のベースが共通に接続されている
。また、トランジスタ１３２のコレクタには抵抗１３４
を介して電流反転回路１２６のトランジスタ１３６のベ
ース・コレクタが接続され、電流反転回路１２６はトラ
ンジスタ１３６．１３８．１４０で構成されている。そ
して、トランジスタ１３８はトランジスタ２６のコレク
タ・基準電位点間に、また、トランジスタ１４０はトラ
ンジスタ３０のコレクタ・基準電位点間にそれぞれ接続
されている。
ンジスタ１２２のベースが共通に接続され、このトラン
ジスタ１２２のエミッタと基準電位点との間には抵抗１
２Ｂが接続されている。トランジスタ１２２のコレクタ
と電源ラインとの間には電流反転回路１２４が設置され
、この電流反転回路１２４はトランジスタ１３０．１３
２で構成され、トランジスタ１３００ベース・コレクタ
にトランジスタ１３２のベースが共通に接続されている
。また、トランジスタ１３２のコレクタには抵抗１３４
を介して電流反転回路１２６のトランジスタ１３６のベ
ース・コレクタが接続され、電流反転回路１２６はトラ
ンジスタ１３６．１３８．１４０で構成されている。そ
して、トランジスタ１３８はトランジスタ２６のコレク
タ・基準電位点間に、また、トランジスタ１４０はトラ
ンジスタ３０のコレクタ・基準電位点間にそれぞれ接続
されている。
以上の構成に基づき、その動作を説明する。トランジス
タ１１２のベースに検出されるリップル成分は、電流反
転回路１２４を介して１／ｈｏｅ分だけ増幅し、電流反
転回路１２６を介してトランジスタ２６．３０のコレク
タからリップル電流を吸収することができ、電源電圧の
低電圧時、リップルリジェクションの悪化を防止するこ
とができる。即ち、電流反転回路１２４．１２６の電流
反転により、その位相は出力端子３２．３４に現れるリ
ップル成分の逆位相と成っているため、消去が可能にな
る。
タ１１２のベースに検出されるリップル成分は、電流反
転回路１２４を介して１／ｈｏｅ分だけ増幅し、電流反
転回路１２６を介してトランジスタ２６．３０のコレク
タからリップル電流を吸収することができ、電源電圧の
低電圧時、リップルリジェクションの悪化を防止するこ
とができる。即ち、電流反転回路１２４．１２６の電流
反転により、その位相は出力端子３２．３４に現れるリ
ップル成分の逆位相と成っているため、消去が可能にな
る。
また、抵抗１３４は省略しても同様の効果が得られるが
、この抵抗値によゲて増幅利得を調整し１／ｈｏｅ分よ
り大きくリンプル成分を増幅して出力側から減算しても
良い。また、この抵抗１３４は、トランジスタ１３２の
コレクタ側からトランジスタ１３０のベース・コレクタ
側に変更しても同様の効果が得られる。
、この抵抗値によゲて増幅利得を調整し１／ｈｏｅ分よ
り大きくリンプル成分を増幅して出力側から減算しても
良い。また、この抵抗１３４は、トランジスタ１３２の
コレクタ側からトランジスタ１３０のベース・コレクタ
側に変更しても同様の効果が得られる。
以上説明したようにこの発明によれば、電流反転回路に
よって発生するリップル成分を効率よく消去し、安定し
たステレオ復調を行うことができる。
よって発生するリップル成分を効率よく消去し、安定し
たステレオ復調を行うことができる。
第１図はステレオ復調器を示す回路図、第２図はこの発
明のステレオ復調器の実施例を示す回路図である。 ２．４・・・差動増幅器、１２０・・・す・ノプル消去
回路。
明のステレオ復調器の実施例を示す回路図である。 ２．４・・・差動増幅器、１２０・・・す・ノプル消去
回路。
Claims (1)
- スイッチング信号とステレオ複合信号とを合成する一対
の差動増幅器と、この差動増幅器の出力側に現れるリッ
プル成分に反転位相のリップル成分を加算してステレオ
復側出力中のリップル成分を消去するリップル消去回路
とから構成したことを特徴とするステレオ復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6616583A JPS59190744A (ja) | 1983-04-13 | 1983-04-13 | ステレオ復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6616583A JPS59190744A (ja) | 1983-04-13 | 1983-04-13 | ステレオ復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59190744A true JPS59190744A (ja) | 1984-10-29 |
| JPH0410772B2 JPH0410772B2 (ja) | 1992-02-26 |
Family
ID=13307959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6616583A Granted JPS59190744A (ja) | 1983-04-13 | 1983-04-13 | ステレオ復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59190744A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013859A (ja) * | 2004-06-25 | 2006-01-12 | Toyota Industries Corp | ステレオセパレーション調整回路及びそのｍｏｓ集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123655U (ja) * | 1980-02-21 | 1981-09-19 |
-
1983
- 1983-04-13 JP JP6616583A patent/JPS59190744A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123655U (ja) * | 1980-02-21 | 1981-09-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410772B2 (ja) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631833B2 (ja) | ||
| US3899744A (en) | Transistor amplifier circuit | |
| CA1090892A (en) | Differential amplifier | |
| JPS59190744A (ja) | ステレオ復調器 | |
| JPS6341446B2 (ja) | ||
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPH0346581Y2 (ja) | ||
| JPH0220164B2 (ja) | ||
| JP2804152B2 (ja) | 微小電流回路 | |
| JPS59190745A (ja) | ステレオ復調器 | |
| JPH047129B2 (ja) | ||
| JPH06103389A (ja) | 二重入力信号加算回路 | |
| US3558925A (en) | Low ripple double demodulator subject to integration | |
| JPS6115621Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS5915579B2 (ja) | 信号レベル制御回路 | |
| JPH0145241B2 (ja) | ||
| JPH0211188B2 (ja) | ||
| JPS5932211A (ja) | スライス回路 | |
| JPH0451787B2 (ja) | ||
| SU587537A1 (ru) | Сверхвысокочастотный ограничитель мощности | |
| JPH0543210B2 (ja) | ||
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPS6123691B2 (ja) | ||
| JPS59172847A (ja) | ステレオ復調回路 |