JPS586337B2 - ステレオフクチヨウカイロ - Google Patents
ステレオフクチヨウカイロInfo
- Publication number
- JPS586337B2 JPS586337B2 JP49121725A JP12172574A JPS586337B2 JP S586337 B2 JPS586337 B2 JP S586337B2 JP 49121725 A JP49121725 A JP 49121725A JP 12172574 A JP12172574 A JP 12172574A JP S586337 B2 JPS586337 B2 JP S586337B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- stereo
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調回路に関し、特にセパレーション
が良好で歪を減少するようにしたものである。
が良好で歪を減少するようにしたものである。
本発明の原理は、ステレオ合成信号をスイッチング回路
で復調して得られる左信号及び右信号(ステレオ信号)
に対して、逆相のメイン信号を加えてクロストーク成分
を打ち消し、セパレーションを向上しようとするもので
ある。
で復調して得られる左信号及び右信号(ステレオ信号)
に対して、逆相のメイン信号を加えてクロストーク成分
を打ち消し、セパレーションを向上しようとするもので
ある。
この場合に逆相のメイン信号が必要とされるが、このた
めに第1図に示すように、同相入力端子1a及び逆相入
力端子1bと、同相出力端子2a及び逆相出力端子2b
とを有し、出力端子2a及び入力端子1b間に負帰還回
路3が挿入された演算増巾器を用いる。
めに第1図に示すように、同相入力端子1a及び逆相入
力端子1bと、同相出力端子2a及び逆相出力端子2b
とを有し、出力端子2a及び入力端子1b間に負帰還回
路3が挿入された演算増巾器を用いる。
また、この場合、出力端子2b及び入力端子1a間に帰
還量が負帰還回路3に比べて小さな負帰還回路3′が挿
入される。
還量が負帰還回路3に比べて小さな負帰還回路3′が挿
入される。
ここで、入力端子1a及び出力端子2a間で信号は同相
の関係となり、入力端子1b及び出力端子2b間で信号
は同相の関係となり、上記両者は逆相の関係となるもの
である。
の関係となり、入力端子1b及び出力端子2b間で信号
は同相の関係となり、上記両者は逆相の関係となるもの
である。
斯る演算増巾器に依れば、歪率が改善される。
ところが、負帰還路を形成するところの一方の出力端子
2aに得られる出力信号に比して他方の出力端子2bに
得られる出力信号の方が歪率の改善の程度は悪い。
2aに得られる出力信号に比して他方の出力端子2bに
得られる出力信号の方が歪率の改善の程度は悪い。
本発明は斯る点に鑑み、入力端子1aに合成信号を供給
し、出力端子2aに現れる合成信号をスイッチング回路
に供給して復調し、この復調されたステレオ信号を入力
端子1bに負帰還し、出力端子2bに得られる信号をス
テレオ信号に加えてクロストーク成分をキャンセルする
ようにしたものであり、よってセパレーションが良好で
歪率の改善されたスアレオ信号を得るものである。
し、出力端子2aに現れる合成信号をスイッチング回路
に供給して復調し、この復調されたステレオ信号を入力
端子1bに負帰還し、出力端子2bに得られる信号をス
テレオ信号に加えてクロストーク成分をキャンセルする
ようにしたものであり、よってセパレーションが良好で
歪率の改善されたスアレオ信号を得るものである。
以下、本発明の一実施例について第2図を参照して説明
しよう。
しよう。
第2図において、4はFMアンテナ、5はフロントエン
ド、6は中間周波増巾器、7はFM検波回路である。
ド、6は中間周波増巾器、7はFM検波回路である。
FM検波回路7よりの合成信号は、トランジスタ8〜1
3により構成された演算増巾器に供給される。
3により構成された演算増巾器に供給される。
トランジスタ8,9とトランジスタ11.12とは夫々
初段及び次段の差動増巾器を構成する一対のトランジス
タであり、トランジスタ10は定電流源用のものである
。
初段及び次段の差動増巾器を構成する一対のトランジス
タであり、トランジスタ10は定電流源用のものである
。
トランジスタ8のベースが入力端子1aとなり、トラン
ジスタ9のベースが入力端子1bとなる。
ジスタ9のベースが入力端子1bとなる。
また、トランジスタ12のコレクタがエミツタホロワ型
のトランジスタ13を介して出力端子2aとして導出さ
れ、トランジスタ11のコレクタがエミツタホロワ型の
トランジスタ14を介して出力端子2bとして導出され
る。
のトランジスタ13を介して出力端子2aとして導出さ
れ、トランジスタ11のコレクタがエミツタホロワ型の
トランジスタ14を介して出力端子2bとして導出され
る。
この演算増巾器の入力端子1aに合成信号が供給される
。
。
演算増巾器の出力端子2aにスイッチング回路15が接
続される。
続される。
スイッチング回路15には、合成信号より分離されたパ
イロット信号から形成された38[KHZ〕のスイッチ
ング信号が端子16から供給され、その出力端子17L
に左信号が得られ、出力端子17Rに右信号が得られる
。
イロット信号から形成された38[KHZ〕のスイッチ
ング信号が端子16から供給され、その出力端子17L
に左信号が得られ、出力端子17Rに右信号が得られる
。
このステレオ信号は夫々出力端子18L及び18Rに導
かれるが、この過程で、左右の信号が加算回路19に供
給されると共に、分配回路20より各チャンネルに対し
てキャンセル信号が加えられる。
かれるが、この過程で、左右の信号が加算回路19に供
給されると共に、分配回路20より各チャンネルに対し
てキャンセル信号が加えられる。
即ち、加算回路19の出力端子が抵抗及びコンデンサの
並列回路を介して入力端子1bに接続されて負帰還路が
構成されると共に、出力端子2bの出力が可変抵抗器2
1により適当なレベルに減衰されて信号分配回路20に
供給される。
並列回路を介して入力端子1bに接続されて負帰還路が
構成されると共に、出力端子2bの出力が可変抵抗器2
1により適当なレベルに減衰されて信号分配回路20に
供給される。
なお、出力端子2bより分岐された合成信号はスイッチ
ング信号形成回路22に供給され、これより形成された
スイッチング信号が端子16に導かれる。
ング信号形成回路22に供給され、これより形成された
スイッチング信号が端子16に導かれる。
さらに、出力端子2bと入力端子1aとの間に帰還量が
前述した主たる負帰還路に比べて小さな負帰還路を構成
する帰還抵抗23が接続される。
前述した主たる負帰還路に比べて小さな負帰還路を構成
する帰還抵抗23が接続される。
上述せる本発明に依れば、負帰還のかけられる出力端子
2aよりの信号をスイッチング復調するから、ステレオ
信号の歪率を改善することができる。
2aよりの信号をスイッチング復調するから、ステレオ
信号の歪率を改善することができる。
また、ステレオ信号に対して逆相のキャンセル用の信号
を加えるから、セパレーションを向上できる。
を加えるから、セパレーションを向上できる。
因みに、演算増巾器の出力端子2aに生じる出力信号e
0の歪率を0.1%、出力端子2bに生じる出力信号e
0′の歪率を1%と仮定し、可変抵抗器21で減衰され
た結果のキャンセル用信号e。
0の歪率を0.1%、出力端子2bに生じる出力信号e
0′の歪率を1%と仮定し、可変抵抗器21で減衰され
た結果のキャンセル用信号e。
”の相対振巾を0.18と仮定した場合について説明す
る。
る。
このとき、キャンセル用信号e。”は、(0、18eO
’)となり、歪率は0.18%となる。
’)となり、歪率は0.18%となる。
即ち、最終的に得られるステレオ信号の歪率はとなる。
これに対して、本願と異なり、出力信号e0′をスイッ
チング復調し、出力信号e0をキャンセル用としたとき
の歪率は、同様にしてとなり、歪が増大してしまう。
チング復調し、出力信号e0をキャンセル用としたとき
の歪率は、同様にしてとなり、歪が増大してしまう。
このように、本発明では負帰還がかけられることにより
歪が少なくされた出力をスイッチング復調すると共に、
歪が改善されてない出力をキャンセル用信号とすること
により、歪が少なく且つセパレーションの良好なステレ
オ復調を行なうことができる。
歪が少なくされた出力をスイッチング復調すると共に、
歪が改善されてない出力をキャンセル用信号とすること
により、歪が少なく且つセパレーションの良好なステレ
オ復調を行なうことができる。
さらに、本発明では演算増幅器の逆相出力端子2bと同
相入力端子1aとの間にも主たる負帰還路に比べて帰還
量が小さな負帰還路を設けるようにしたので、一層低歪
率のステレオ復調回路を提供することができるものであ
る。
相入力端子1aとの間にも主たる負帰還路に比べて帰還
量が小さな負帰還路を設けるようにしたので、一層低歪
率のステレオ復調回路を提供することができるものであ
る。
第1図は本発明に用いる演算増巾器の基本的接続図、第
2図は本発明の一実施例の接続図である。 1aは同相入力端子、1bは逆相入力端子、2aは同相
出力端手、2bは逆相出力端子、15はスイッチング回
路である。
2図は本発明の一実施例の接続図である。 1aは同相入力端子、1bは逆相入力端子、2aは同相
出力端手、2bは逆相出力端子、15はスイッチング回
路である。
Claims (1)
- 1 同相及び逆相入力端子と、同相及び逆相出力端子を
備える演算増幅器を有し、上記同相入力端子にステレオ
合成信号を供給し、上記同州出力端子よりのステレオ合
成信号をスイッチング回路に供給し、このスイッチング
回路よりの左及び右信号を加えて上記逆相入力端子に負
帰還し、上記逆相出力端子の出力信号今上記同相入力端
子に負帰還する入共に上記スイッチング回路の左及び右
信号にキャンセル用信号として夫々加えるようにしたス
テレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49121725A JPS586337B2 (ja) | 1974-10-22 | 1974-10-22 | ステレオフクチヨウカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49121725A JPS586337B2 (ja) | 1974-10-22 | 1974-10-22 | ステレオフクチヨウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5147301A JPS5147301A (ja) | 1976-04-22 |
| JPS586337B2 true JPS586337B2 (ja) | 1983-02-04 |
Family
ID=14818324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49121725A Expired JPS586337B2 (ja) | 1974-10-22 | 1974-10-22 | ステレオフクチヨウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586337B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344409U (ja) * | 1976-09-20 | 1978-04-15 | ||
| JPS5278304A (en) * | 1976-12-11 | 1977-07-01 | Nippon Gakki Seizo Kk | Multiplex stereo demodulation circuit |
| JPS53132908A (en) * | 1977-04-25 | 1978-11-20 | Nippon Columbia | Fm stereo receiver |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5139803B2 (ja) * | 1971-09-30 | 1976-10-29 | ||
| JPS5329242B2 (ja) * | 1972-09-08 | 1978-08-19 |
-
1974
- 1974-10-22 JP JP49121725A patent/JPS586337B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5147301A (ja) | 1976-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2760011A (en) | Frequency separating apparatus | |
| GB1479008A (en) | Amplifier circuit | |
| US4394537A (en) | Sound reproduction device | |
| US3153203A (en) | Transistorized symmetrical differential alternating current amplifier | |
| GB1337452A (en) | Frequency multiplying cirucit | |
| US4074075A (en) | Circuit for demodulating a stereo signal | |
| HK65789A (en) | Noise reduction circuits | |
| JPS586337B2 (ja) | ステレオフクチヨウカイロ | |
| GB1575357A (en) | Quadrature type phase detectors | |
| US3733559A (en) | Differential amplifier | |
| US3947645A (en) | Demultiplexer for FM stereophonic receivers | |
| US3693109A (en) | Push-pull feed-forward amplifier | |
| US3626331A (en) | Audio signal processor | |
| US3810047A (en) | Inductorless amplitude modulator and demodulator apparatus | |
| US3579131A (en) | Operational amplifier | |
| US4370676A (en) | Carrier regenerating circuit for a synchronous detector | |
| US4251690A (en) | Frequency-modulation stereophonic receiver | |
| GB1387873A (en) | Decoder for quadraphonic sound | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| JPS62224103A (ja) | 電力増幅器 | |
| US3590163A (en) | Bootstrapped transistor amplifier circuit with improved undesired signal suppression | |
| US4459552A (en) | Low-noise video preamplifier | |
| JPS6058602B2 (ja) | 増幅出力回路 | |
| JPS6322748Y2 (ja) | ||
| JPS59190745A (ja) | ステレオ復調器 |