JPS5915579B2 - 信号レベル制御回路 - Google Patents
信号レベル制御回路Info
- Publication number
- JPS5915579B2 JPS5915579B2 JP9889579A JP9889579A JPS5915579B2 JP S5915579 B2 JPS5915579 B2 JP S5915579B2 JP 9889579 A JP9889579 A JP 9889579A JP 9889579 A JP9889579 A JP 9889579A JP S5915579 B2 JPS5915579 B2 JP S5915579B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- level
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/86—Arrangements characterised by the broadcast information itself
- H04H20/88—Stereophonic broadcast systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明は信号レベル制御回路に関し、特にＦＭ復調器に
おいて左右ステレオ信号に分離復調された信号に含まれ
るパイラント信号成分を除去するためのパイロットキャ
ンセル信号を発生する回路に用いて好適な信号レベル制
御回路に関するものである。
おいて左右ステレオ信号に分離復調された信号に含まれ
るパイラント信号成分を除去するためのパイロットキャ
ンセル信号を発生する回路に用いて好適な信号レベル制
御回路に関するものである。
ＦＭ復調器においては、ＦＭ検波されたコンポジット信
号から１９ｋＨｚのパイロット信号を選択検出し、この
パイロット信号から３８ ｋＨｚのサブキャリヤを得、
このサブキャリヤをスイッチング信号としてコンポジッ
ト信号から左右チャンネル信号に分離したステレオ信号
を得ている。
号から１９ｋＨｚのパイロット信号を選択検出し、この
パイロット信号から３８ ｋＨｚのサブキャリヤを得、
このサブキャリヤをスイッチング信号としてコンポジッ
ト信号から左右チャンネル信号に分離したステレオ信号
を得ている。
しかしながら、コンポジット信号には上記のようにパイ
ロット信号も含まれており、サブキャリヤによるスイッ
チングによってそのパイロット信号もスイッチングされ
て左右ステレオ信号に混入しＳ／Ｎ劣化の一因となる。
ロット信号も含まれており、サブキャリヤによるスイッ
チングによってそのパイロット信号もスイッチングされ
て左右ステレオ信号に混入しＳ／Ｎ劣化の一因となる。
かかるパイロット信号をローパスフィルタやトラップ等
を用いて除去する方法があるが、却って正規の復調ステ
レオ信号特性を悪化させるようになる。
を用いて除去する方法があるが、却って正規の復調ステ
レオ信号特性を悪化させるようになる。
そこで第１図に示すようなパイロットキャンセル方式が
用いられる。
用いられる。
ＦＭ検波器（図示しない）からのコンポジット信号をア
ンプ１を介してＰＬＬ（フェイズロックドループ）２へ
印加し・このＰＬＬ２において１９ ｋＨｚパイロット
信号と同相の１９ ｋＨｚ信号及びこの１９ ｋＨｚ信
号と同期した３ ８ ｋＨｚサブキャリヤ信号の正逆信
号をそれぞれ得ている。
ンプ１を介してＰＬＬ（フェイズロックドループ）２へ
印加し・このＰＬＬ２において１９ ｋＨｚパイロット
信号と同相の１９ ｋＨｚ信号及びこの１９ ｋＨｚ信
号と同期した３ ８ ｋＨｚサブキャリヤ信号の正逆信
号をそれぞれ得ている。
サブキャリヤ信号の正逆信号はＭＰＸ（マルチプレック
ス）復調回路９へ印加されて、コンポジット信号をこの
サブキャリヤ信号によりスイッチングすることによって
左右チャンネル信号に分離している。
ス）復調回路９へ印加されて、コンポジット信号をこの
サブキャリヤ信号によりスイッチングすることによって
左右チャンネル信号に分離している。
ＰＬＬ２からの１９ ｋＨｚ信号はパイロットキャンセ
ル信号発生回路１０へ印加される。
ル信号発生回路１０へ印加される。
１１はＰＬＬ２からのパイロット信号と同相の１９ｋＨ
ｚ信号を用いてコンポジット信号内のパイロット信号を
ＡＭ検波してこれと同期した信号を得る同期検波器であ
り、１２はその同期した信号から高周波成分を除去して
パイロット信号レベルに比例した直流成分のみを導出す
るＬＰＦ（ロースパスフィルタ）、１３はこの直流成分
を増巾するＤＣアンプであり、更に１４はＰＬＬ２から
の１９ ｋＨｚ信号のレベルをＤＣアンプ１３出力直流
電流の大きさにより制御する電流制御アッテネータＣＣ
Ａであり、このＣＣＡｌ４の出力がパイロットキャンセ
ル信号としてＭＰＸ復調回路９へ印加される。
ｚ信号を用いてコンポジット信号内のパイロット信号を
ＡＭ検波してこれと同期した信号を得る同期検波器であ
り、１２はその同期した信号から高周波成分を除去して
パイロット信号レベルに比例した直流成分のみを導出す
るＬＰＦ（ロースパスフィルタ）、１３はこの直流成分
を増巾するＤＣアンプであり、更に１４はＰＬＬ２から
の１９ ｋＨｚ信号のレベルをＤＣアンプ１３出力直流
電流の大きさにより制御する電流制御アッテネータＣＣ
Ａであり、このＣＣＡｌ４の出力がパイロットキャンセ
ル信号としてＭＰＸ復調回路９へ印加される。
このパイロットキャンセル信号はコンポジット信号に含
まれる信号と同相でかつ同レベルとなるから、このキャ
ンセル信号をＭＰＸ復調回路９内において３８ ｋＨｚ
のスイッチング信号により切替えてコンポジット信号の
スイッチング出力すなわち左右チャンネル信号にそれぞ
れ加算すればパイロット信号成分を打消することができ
る。
まれる信号と同相でかつ同レベルとなるから、このキャ
ンセル信号をＭＰＸ復調回路９内において３８ ｋＨｚ
のスイッチング信号により切替えてコンポジット信号の
スイッチング出力すなわち左右チャンネル信号にそれぞ
れ加算すればパイロット信号成分を打消することができ
る。
第２図はパイロットキャンセル信号発生回路１０におけ
るＤＣアンプ１３とＣＣＡ１４との回路例を示すもので
、トランジスタＱ１〜Ｑ３はＬＰＦｌ ２からの信号を
増巾する差動増巾器を購成し、トランジスタＱ５〜Ｑ７
は差動トランジスタＱ２の能動負荷として動作するカレ
ントミラー回路であり、トランジスタＱ４はトランジス
タＱ７のカレントミラー回路の吸込用トランジスタであ
る１またトランジスタＱ８．Ｑ０．Ｑ１２及びＱ１３も
カレントミラー回路として動作し、更にトランジスタＱ
１４〜Ｑ１６も同様である。
るＤＣアンプ１３とＣＣＡ１４との回路例を示すもので
、トランジスタＱ１〜Ｑ３はＬＰＦｌ ２からの信号を
増巾する差動増巾器を購成し、トランジスタＱ５〜Ｑ７
は差動トランジスタＱ２の能動負荷として動作するカレ
ントミラー回路であり、トランジスタＱ４はトランジス
タＱ７のカレントミラー回路の吸込用トランジスタであ
る１またトランジスタＱ８．Ｑ０．Ｑ１２及びＱ１３も
カレントミラー回路として動作し、更にトランジスタＱ
１４〜Ｑ１６も同様である。
そしてトランジスタＱ１ｏ、Ｑ１１はＰＬＬ２からの１
９ ｋＨｚパイ田ンヒント信号イッチング動作をなす電
流切替型の差動回路を構成し、トランジスタＱ１１の能
動負荷としてトランジスタＱ１４〜Ｑｔａのカレントミ
ラー回路が用いられている。
９ ｋＨｚパイ田ンヒント信号イッチング動作をなす電
流切替型の差動回路を構成し、トランジスタＱ１１の能
動負荷としてトランジスタＱ１４〜Ｑｔａのカレントミ
ラー回路が用いられている。
トランジスタＱ４のエミッタ抵抗２Ｒ１はトランジスタ
Ｑ３のそれＲ１の２倍に選定されており、またトランジ
スタＱ１３のエミッタ抵抗２Ｒ２はトランジスタＱ８．
Ｑ、□のそれＲ２の２倍に選定されている。
Ｑ３のそれＲ１の２倍に選定されており、またトランジ
スタＱ１３のエミッタ抵抗２Ｒ２はトランジスタＱ８．
Ｑ、□のそれＲ２の２倍に選定されている。
抵抗Ｒ３と電源Ｅは出力端の負荷抵抗及びバイアスであ
る。
る。
かかる構成においてＬＰＦｌ２からの出力信号が零の時
すなわちパイロット信号が無い場合には。
すなわちパイロット信号が無い場合には。
トランジスタＱ□ｌＱ２のコレクタ電流は同一となり、
トランジスタＱ７にもそれと同一の電流がカレントミラ
ー作用により流れる。
トランジスタＱ７にもそれと同一の電流がカレントミラ
ー作用により流れる。
このトランジスタＱ７の電流はすべてトランジスタＱ４
に吸込まれることになる。
に吸込まれることになる。
これはトランジスタＱ４のエミッタ抵抗がトランジスタ
Ｑ３のそれの２倍となっているからである。
Ｑ３のそれの２倍となっているからである。
よってパイロット信号のないときにはＤＣアンプ１３か
らの信号はＣＣＡ１４へは出力されないことになる。
らの信号はＣＣＡ１４へは出力されないことになる。
ＬＰＦｌ ２からの信号が差動回路のトランジスタＱ１
．Ｑ２のベースへ加わるとその信号レベルに応じてトラ
ンジスタＱ１．Ｑ２の電流が変化するから、トランジス
タＱ５の電流がそれに応じて変化してトランジスタＱ７
の出力電流へ伝送される。
．Ｑ２のベースへ加わるとその信号レベルに応じてトラ
ンジスタＱ１．Ｑ２の電流が変化するから、トランジス
タＱ５の電流がそれに応じて変化してトランジスタＱ７
の出力電流へ伝送される。
ここでトランジスタＱ４の電流は無人力信号時の電流を
吸込むのみであるから、トランジスタＱ７のコレクタ電
流の変化分がトランジスタＱｓへ流入する。
吸込むのみであるから、トランジスタＱ７のコレクタ電
流の変化分がトランジスタＱｓへ流入する。
この電流はトランジスタＱ１２ 、 Ｑ１３へ伝達され
るが、トランジスタＱ１３のコレクタ電流は１／２の電
流となる。
るが、トランジスタＱ１３のコレクタ電流は１／２の電
流となる。
この時、電流切替回路のトランジスタＱ１ｏＩＱ、１は
ＰＬＬ２からの１９ ｋＨｚ信号によりオンオフ制御さ
れているから、トランジスタＱ１□の電流は交互にトラ
ンジスタＱ１． Ｉ Ｑ、、へ切替えられ、この電流は
カレントミラー回路のトランジスタＱ１６へ伝達される
。
ＰＬＬ２からの１９ ｋＨｚ信号によりオンオフ制御さ
れているから、トランジスタＱ１□の電流は交互にトラ
ンジスタＱ１． Ｉ Ｑ、、へ切替えられ、この電流は
カレントミラー回路のトランジスタＱ１６へ伝達される
。
トランジスタＱ１３はその電流の１／２を吸込むもので
あるから、出力には１９ ｋＨｚ信号と同期して当該１
／２の電流がいわゆる交互にプッシュプルされることに
なる。
あるから、出力には１９ ｋＨｚ信号と同期して当該１
／２の電流がいわゆる交互にプッシュプルされることに
なる。
従って、ＣＣＡ１４の出力としてはコンポジット信号に
含まれるパイロット信号レベルに対応したレベルを有し
、かつそれと同相のキャンセル信号が得られて目的が達
成される。
含まれるパイロット信号レベルに対応したレベルを有し
、かつそれと同相のキャンセル信号が得られて目的が達
成される。
かかる構成においては、カレントミラー回路を３段用い
て入力信号レベルに応じた電流を伝達せしめるものであ
るから、各カレントミラー回路の伝達比が正確に制御さ
れる必要があると共に、回路構成も複雑となっている。
て入力信号レベルに応じた電流を伝達せしめるものであ
るから、各カレントミラー回路の伝達比が正確に制御さ
れる必要があると共に、回路構成も複雑となっている。
従ｐて、本発明は簡学な回路構成にて正確な動作をなし
うるマルチプレックス復調器におけるステレオパイロッ
ト信号キャンセル用信号の発生に用いる信号レベル制御
回路を提供することを目的としている。
うるマルチプレックス復調器におけるステレオパイロッ
ト信号キャンセル用信号の発生に用いる信号レベル制御
回路を提供することを目的としている。
本発明の信号レベル制御回路は、ＦＭ検波されたステレ
オコンポジット信号に含まれるステレオパイロット信号
のレベルに応じた制御信号を発生してこの制御信号のレ
ベルに応じてステレオパイロット信号と同相の信号レベ
ルを制御し、このレベル制御された信号をステレオコン
ポジット信号から分離された左右チャンネル信号に含有
されるステレオパイロット信号成分をキャンセルするた
めのキャンセル信号として送出するステレオパイロット
キャンセル信号発生回路における信号レベル制御回路で
あって、定電流源の電流を制御信号レベルに応じて分流
する一対の差動接続された能動素子と、一対のカレント
ミラー出力端を有し前記能動素子の一方の電流がその出
力端の一方に供給されてこの電流に対応したミラー電流
を他の出力端に供給するカレントミラー回路と、このカ
レントミラー回路の他の出力端の供給電流と能動素子の
他方の電流との差電流をステレオパイロット信号と同相
の信号に応じて分流する差動回路とを含み、この差動回
路の出力からレベル制御されたパイロットキャンセル信
号を導出するようにしたことを特徴としている。
オコンポジット信号に含まれるステレオパイロット信号
のレベルに応じた制御信号を発生してこの制御信号のレ
ベルに応じてステレオパイロット信号と同相の信号レベ
ルを制御し、このレベル制御された信号をステレオコン
ポジット信号から分離された左右チャンネル信号に含有
されるステレオパイロット信号成分をキャンセルするた
めのキャンセル信号として送出するステレオパイロット
キャンセル信号発生回路における信号レベル制御回路で
あって、定電流源の電流を制御信号レベルに応じて分流
する一対の差動接続された能動素子と、一対のカレント
ミラー出力端を有し前記能動素子の一方の電流がその出
力端の一方に供給されてこの電流に対応したミラー電流
を他の出力端に供給するカレントミラー回路と、このカ
レントミラー回路の他の出力端の供給電流と能動素子の
他方の電流との差電流をステレオパイロット信号と同相
の信号に応じて分流する差動回路とを含み、この差動回
路の出力からレベル制御されたパイロットキャンセル信
号を導出するようにしたことを特徴としている。
以下に本発明を図面を用いて説明する。
第３図は本発明の一実帷例を示す回路図であり、第１図
におけるパイロットキャンセル信号発生回路１０に用い
た場合におけるＤＣアンプ１３とＣＣＡｌ４に相当する
回路機能を有するものである。
におけるパイロットキャンセル信号発生回路１０に用い
た場合におけるＤＣアンプ１３とＣＣＡｌ４に相当する
回路機能を有するものである。
先ずＤＣアンプ１３はＬＰＦｌ ２からの直流制御電圧
を差動入力とする差動アンプより成り、差動対のＰＮＰ
Ｉ−ランジスタＱ２０１ Ｑ２□とエミッタ抵抗Ｒ１，
Ｒ２及び定電流源とを有し、この定電流源はＰＮＰＩ−
ランジスタＱ２２ ｓ Ｑ２４より成るカレントミラー
回路構成である。
を差動入力とする差動アンプより成り、差動対のＰＮＰ
Ｉ−ランジスタＱ２０１ Ｑ２□とエミッタ抵抗Ｒ１，
Ｒ２及び定電流源とを有し、この定電流源はＰＮＰＩ−
ランジスタＱ２２ ｓ Ｑ２４より成るカレントミラー
回路構成である。
この定電流源をオンオフ制御すべく制御スイッチＳが設
けられてこのスイッチがオン時には抵抗Ｒ３を介してト
ランジスタＱ２３がバイアスされオン状態となって活性
化される。
けられてこのスイッチがオン時には抵抗Ｒ３を介してト
ランジスタＱ２３がバイアスされオン状態となって活性
化される。
よってこのスイッチＳの制御によりパイリントキャンセ
ル信号の発生を制御することが可能となっている。
ル信号の発生を制御することが可能となっている。
差動対トランジスタＱ２ｏ、Ｑ２１のコレクク能動負荷
としてＮＰＮ ｌ−ランジスタＱ２５〜Ｑ２７より成る
カレントミラー回路が設けられており、トランジスタＱ
２６ ｙ Ｑ２□の各コレクタすなわちカレントミラー
回路のミラー出力端がそれぞれ差動対トランジスタＱ２
．１ Ｑ２１のコレクタに接続されている。
としてＮＰＮ ｌ−ランジスタＱ２５〜Ｑ２７より成る
カレントミラー回路が設けられており、トランジスタＱ
２６ ｙ Ｑ２□の各コレクタすなわちカレントミラー
回路のミラー出力端がそれぞれ差動対トランジスタＱ２
．１ Ｑ２１のコレクタに接続されている。
そしてミラー出力端の一方であるトランジスタＱ２７の
コレクタ出力端はＤＣアンプ１３の出力となってＣＣＡ
ｌ ４の入力に印加される。
コレクタ出力端はＤＣアンプ１３の出力となってＣＣＡ
ｌ ４の入力に印加される。
この入力は差動対のＮＰＮ ｔ−ランジスタＱ２８．Ｑ
２９の電流源として直結して用いられており、この差動
対トランジスタのベース間にはＰＬＬ２からの１９ｋＨ
ｚスイッチング信号が印加されて、この電流入力を交互
に切替える電流切替型の差動回路となっている。
２９の電流源として直結して用いられており、この差動
対トランジスタのベース間にはＰＬＬ２からの１９ｋＨ
ｚスイッチング信号が印加されて、この電流入力を交互
に切替える電流切替型の差動回路となっている。
この差動トランジスタＱ２８．Ｑ２９の能動負荷として
ダイオードＤ１およびＰＮＰＩ−ランジスタＱ３０が用
いられこれまたカレントミラーとして動作する。
ダイオードＤ１およびＰＮＰＩ−ランジスタＱ３０が用
いられこれまたカレントミラーとして動作する。
この差動回路のトランジスタＱ２９のコレクタ出力から
レベル制御された信号が導出され、抵抗Ｒ４及びバイア
ス電源Ｅによって所定直流レベルを付加されたパイロッ
トキャンセル信号が得られる。
レベル制御された信号が導出され、抵抗Ｒ４及びバイア
ス電源Ｅによって所定直流レベルを付加されたパイロッ
トキャンセル信号が得られる。
かかる構成において、制御入力信号が存在しないときに
は入力段の差動トランジスタＱ２０１ Ｑ２１には定電
流源の電流が等しく分流されている。
は入力段の差動トランジスタＱ２０１ Ｑ２１には定電
流源の電流が等しく分流されている。
これらトランジスタの能動負荷であるカレントミラー回
路のトランジスタＱ２６にはトランジスタＱ２０に流れ
る電流と等しい電流が流れるから、他方のトランジスタ
Ｑ２□のコレクタすなわち他方のカレントミラー出力端
にはそれと等しい電流が流れ、結果として、トランジス
タＱ２□のコレクタ電流とトランジスタＱ２７のコレク
タ電流とは釣り合い、よってＤＣアンプ１３の出力電流
は零となる。
路のトランジスタＱ２６にはトランジスタＱ２０に流れ
る電流と等しい電流が流れるから、他方のトランジスタ
Ｑ２□のコレクタすなわち他方のカレントミラー出力端
にはそれと等しい電流が流れ、結果として、トランジス
タＱ２□のコレクタ電流とトランジスタＱ２７のコレク
タ電流とは釣り合い、よってＤＣアンプ１３の出力電流
は零となる。
ここで、制御入力電圧が変化してトランジスタＱ２１の
ベース電位が上昇すると、それに応じてトランジスタＱ
２□のコレクタ電流が減少し、それだけトランジスタＱ
２０のコレクタ電流が増大する。
ベース電位が上昇すると、それに応じてトランジスタＱ
２□のコレクタ電流が減少し、それだけトランジスタＱ
２０のコレクタ電流が増大する。
カレントミラー回路のトランジスタＱ２６にはトランジ
スタＱ２０のコレクタ電流と等しい電流が流れ、この電
流がそのままトランジスタＱ２７に伝達されるから、ト
ランジスタＱ２１とＱ２７のコレクタ電流との差電流が
ＤＣアンプ１３の出力電流となり、ＣＣＡ１４の電流切
替回路の電流源となる。
スタＱ２０のコレクタ電流と等しい電流が流れ、この電
流がそのままトランジスタＱ２７に伝達されるから、ト
ランジスタＱ２１とＱ２７のコレクタ電流との差電流が
ＤＣアンプ１３の出力電流となり、ＣＣＡ１４の電流切
替回路の電流源となる。
この電流は制御入力レベルと対応しているから、この電
流を交互に切替える切替回路の出力においてはトランジ
スタＱ２９がオンのときには当該電流をそのまま吸込む
ようになり、またオフのときにはトランジスタＱ３０か
ら当該電流がそのまま供給されるようになることは明白
である。
流を交互に切替える切替回路の出力においてはトランジ
スタＱ２９がオンのときには当該電流をそのまま吸込む
ようになり、またオフのときにはトランジスタＱ３０か
ら当該電流がそのまま供給されるようになることは明白
である。
従って、１９ ｋＨｚスイッチング信号と同相でかつ制
御入力信号レベルに対応した出力が得られることが判る
。
御入力信号レベルに対応した出力が得られることが判る
。
上記のように、極めて簡単な回路構成により、パイロッ
トキャンセル信号が得られるばかりか、第２図の回路に
比し電流伝達機能をなすカレントミラー回路を大巾に減
少させることができるので回路の特性が著しく向上しう
るものである。
トキャンセル信号が得られるばかりか、第２図の回路に
比し電流伝達機能をなすカレントミラー回路を大巾に減
少させることができるので回路の特性が著しく向上しう
るものである。
第１図はＭＰＸステレオ復調器の概略ブロック図、第２
図は第１図のブロックにおけるパイロットキャンセル信
号発生回路の従来例を示す図、第３図は本発明の一実施
例を示す回路図である。 主要部分の符号の説明、Ｑ２０１ Ｑ２１−・曲差動対
トランジスタ、Ｑ２２〜Ｑ２４・・−・・・定電流源ト
ランジスタ、Ｑ２５〜Ｑ２７・・−・・−カレントミラ
ー回路用トランジスタ、Ｑ２８．Ｑ２９−・・−・・ス
イッチングトランジスタ。
図は第１図のブロックにおけるパイロットキャンセル信
号発生回路の従来例を示す図、第３図は本発明の一実施
例を示す回路図である。 主要部分の符号の説明、Ｑ２０１ Ｑ２１−・曲差動対
トランジスタ、Ｑ２２〜Ｑ２４・・−・・・定電流源ト
ランジスタ、Ｑ２５〜Ｑ２７・・−・・−カレントミラ
ー回路用トランジスタ、Ｑ２８．Ｑ２９−・・−・・ス
イッチングトランジスタ。
Claims (1)
- Ｉ ＦＭ検波されステレオコンポジット信号に含まれ
るステレオパイロット信号のレベルに応じた制御信号を
発生してこの制御信号のレベルに応じて前記ステレオパ
イロット信号と同相の信号レベルを制御し、このレベル
制御された信号を前記ステレオコンポジット信号から分
離復調された左右チャンネル信号に含有されるステレオ
パイロット信号成分をキャンセルするためのパイロット
キャンセル信号トして送出するステレオパイラントキャ
ンセル信号発生回路における信号レベル制御回路であっ
て、定電流源の電流を前記制御信号レベルに応じて分流
する一対の差動接続された能動素子と、一対のカレント
ミラ一山カ端を有し前記能動素子の一方の電流がその出
力端の一方に供給されてこの電流に対応したミラー電流
を他の出方端に供給するカレントミラー回路と、前記カ
レントミラー回路の他の出力端の供給電流と前記能動素
子の他方の電流との差電流を前記ステレオパイロット信
号と同相の信号に応じて分流する差動回路とを含み、前
記差動回路の出力からレベル制御されたパイロットキャ
ンセル信号を導出するようにした信号レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9889579A JPS5915579B2 (ja) | 1979-08-02 | 1979-08-02 | 信号レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9889579A JPS5915579B2 (ja) | 1979-08-02 | 1979-08-02 | 信号レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623048A JPS5623048A (en) | 1981-03-04 |
| JPS5915579B2 true JPS5915579B2 (ja) | 1984-04-10 |
Family
ID=14231858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9889579A Expired JPS5915579B2 (ja) | 1979-08-02 | 1979-08-02 | 信号レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915579B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138774U (ja) * | 1984-02-27 | 1985-09-13 | 株式会社パイロット | 筆記具のキヤツプ |
| JPS61140880U (ja) * | 1985-02-20 | 1986-09-01 |
-
1979
- 1979-08-02 JP JP9889579A patent/JPS5915579B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138774U (ja) * | 1984-02-27 | 1985-09-13 | 株式会社パイロット | 筆記具のキヤツプ |
| JPS61140880U (ja) * | 1985-02-20 | 1986-09-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5623048A (en) | 1981-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659949A (en) | Phase-locked loop circuit | |
| US4525686A (en) | Phase-locked loop circuit with variable bandwidth filter | |
| JPH0681317B2 (ja) | 色同期回路 | |
| JPS5832801B2 (ja) | 電力増幅器 | |
| CA1085470A (en) | Angle-modulation detector, for example, a quadrature type phase detector | |
| JPS5915579B2 (ja) | 信号レベル制御回路 | |
| US3950620A (en) | Electric circuit containing an integral phase-locked loop | |
| JP3055627B2 (ja) | 直流阻止増幅器 | |
| US4327373A (en) | Composite color signal processing circuit | |
| US4047116A (en) | FM multiplex stereo demodulating circuit | |
| JP2630787B2 (ja) | ステレオ復調回路 | |
| US4667163A (en) | Automatic gain control circuit | |
| JPS6247017B2 (ja) | ||
| JPS6349415B2 (ja) | ||
| JPS6221301B2 (ja) | ||
| US4578807A (en) | FM stereo multiplex demodulator | |
| CA1227547A (en) | Fm demodulator | |
| JPH0350451B2 (ja) | ||
| US4278944A (en) | Chopper type switching circuit | |
| JPS59190744A (ja) | ステレオ復調器 | |
| JP2602484Y2 (ja) | Ｆｍステレオ復調用ｐｌｌ回路 | |
| JPS6243381B2 (ja) | ||
| JPS6216586B2 (ja) | ||
| JPS58201407A (ja) | 同期検波回路 | |
| JPS5846898B2 (ja) | ステレオフクチヨウカイロ |