JP2804152B2 - 微小電流回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば半導体集積回路の信号伝送におけ
るオフセットキャンセル回路等の電子回路に用いられる
微小電流回路の改良に関する。

（従来の技術） 周知のように、電子回路においては、その実装密度の
向上とコストの低減とが大きな課題となっている。この
ため、集積回路（IC）の設計に際しては、ICの周辺部品
をIC内部に内蔵することや、ICの周辺部品に安価な部品
が使えるようにする工夫がなされている。

オーディオ信号を扱うICの場合、信号の入力部は、回
路間の信号基準電位の差異を除くため、第３図に示すよ
うに、入力信号Vinを外付けのコンデンサC1によりAC
（交流）結合している。このコンデンサC1により外部回
路とIC内部回路との直流電位差を吸収し、IC内では所望
の基準電位Vrefになるように直流電位を再供給してい
る。交流的には、入力信号Vinは、コンデンサC1をその
まま通過していくが、厳密には、第３図に示すAC結合回
路は、コンデンサC1と抵抗R1とで決まる次のようなハイ
パス伝達特性をもっている。

Ｈ（Ｓ）＝ｓ・C1・R1/（１＋ｓ・C1・R1） …（１） したがって、このハイパス伝達特性のカットオフ周波
数は、 fc＝1/2π・C1・R1 …（２） となる。HiFi（ハイファイ）オーディオ信号としては、
信号処理全体として20Hz以上の帯域を持つ必要があり、
このためには一段当たりおよそ2Hz以下のカットオフ周
波数にしておく必要がある。また、このAC結合回路の抵
抗R1の値を大きくしすぎると、ICチップ上での占有面積
が大きくなって不経済になるばかりでなく、バッファ11
の入力電流がこの抵抗Ｒを流れることにより発生するオ
フセットが大きくなってしまう。そこで、抵抗R1の値
は、通常30kΩ程度以下に選ばれる。fc＝2Hz,R1＝30kΩ
のときのコンデンサC1の容量を計算すると、上記（２）
式より、 Ｃ＝1/2π・fc・R1 ＝2.7×10^-6＝2.7μＦ …（３） となる。すなわち、第３図に示す回路をオーディオ信号
のAC結合回路として使用した場合、結合キャパシタであ
るコンデンサC1の容量値としては、2.7μＦ以上が必要
ということになり、高価な電解コンデンサを使用せざる
を得ないことになる。

ところが、近年、ICの大規模化が進むにつれて、上述
したようなベースバンド信号の結合もIC内部で行なうよ
うにするための開発が盛んになってきている。第４図
は、このような集積回路の一例を示している。この回路
は、出力端子12の電位を基準（接地）電位と比較し、そ
の差分をトランスコンダクタンス回路13とコンデンサC2
とで積分して直流検出し、入力端子14の電位を抵抗R2,R
3でレベルシフトすることにより、出力端子12の電位を
基準電位と等しくなるようにさせるフィードバック制御
が行なわれる。演算増幅器15及び抵抗R4,R5は、レベル
シフトに伴う利得損失を増幅して補い、トータルの通過
帯利得が“1"（0dB）となるようにしている。このよう
にして、第４図に示す回路は、入力の直流電位のばらつ
きに対しては、出力端にて直流電位が一定となるように
働き、交流信号に対しては、そのまま利得0dBで伝送す
るという、オフセットキャンセル回路として動作する。

第４図に示す回路の入力端子14から出力端子12までの
伝達関数を計算すると、 R2＝R4＝Ra R3＝R5＝Rb とした場合、 Vout/Vin ＝（Ｓ・NC2/gm）（Rb/Ra）／｛（Ｓ・NC2/gm）（Rb/Ra）＋１｝ …（４） となる。このため、このカットオフ周波数は、 fc＝（gm/2π・NC2）（Ra/Rb） …（５） となる。

ここで、第４図に示す回路を完全にオンチップ上で実
現する場合、チップコストの経済性を考えると、コンデ
ンサC2の容量は50pF程度が上限となる。このため、Ｎ＝
1,Ra/Rb＝1/4としても、カットオフ周波数が2Hz以下の
帯域を確保するためには、上記（５）式より、 gm≦2.5×10^-9（ｓ） …（６） という超微小トランスコンダクタンス回路13が必要とな
ることがわかる。ところが、このようなトランスコンダ
クタンス回路13のgm値は、内部の抵抗Ｒにて決まり、こ
の場合、 Ｒ≧400MΩ …（７） という超大抵抗が必要となる。標準的なプロセスとして
シート抵抗値が200Ω／□、抵抗の最小幅と最小間隔と
が共に５μｍであるとすると、子の抵抗を実現するため
の長さは、なんと10mとなり、ICチップ上で100mm²もの
面積を必要とすることになる。

そこで、第４図の回路において、トランスコンダクタ
ンス回路13の出力側に電流アッテネータ回路16を置き、
出力電流Ioutを超微小電流に変えることが考えられてい
る。チップコストの経済性を考えたトランスコンダクタ
ンス回路13の内部抵抗Ｒの上限を100kΩとすると、カッ
トオフ周波数が2Hz以下の帯域を確保するためには、ア
ッテネート比Ｎが Ｎ≧4000 …（８） であればよいことになる。ところが、4000以上もの電流
比を得るような回路を実現することは容易なことではな
く、仮に通常のカレントミラーを用いたとしても、何段
かの継続接続が必要となり、回路規模の増大を招くばか
りでなく、その精度も劣化する。

そこで、従来より、文献（IEEE JOURNAL OF SOLID−S
TATE CIRCUITS,VOL 24,No.3,JUNE1989）において、第５
図に示すような回路が紹介されている。この回路は、電
流の折り返し回路を用いることなく、バイアス回路で設
定した電流比と等しいアッテネート比が、信号電流に対
しても得られるようにしたものである。今、第５図の回
路において、各トランジスタのベース電流はコレクタ電
流に比べて十分に小さく無視できるものとして回路動作
を考える。

まず、トランジスタQ1のコレクタ電流をI1とすると、
トランジスタQ2はトランジスタQ1とカレントミラー構成
になっているので、そのコレクタ電流はエミッタ面積だ
け比例増大したものとなりm2・I1となる。トランジスタ
Q3のコレクタ電流は、トランジスタQ1,Q2のコレクタ電
流の和であるので（m2＋１）I1となる。さらに、トラン
ジスタQ4はトランジスタQ3とカレントミラー構成になっ
ているので、そのコレクタ電流はエミッタ面積だけ比例
増大したものとなりm1（m2＋１）I1となる。トランジス
タQ5を流れる電流は、トランジスタQ2,Q4のコレクタ電
流の和であるから、 m2・I1＋m1（m2＋１）I1＝（m1・m2＋m1＋m2）I1 …（９） となる。また、抵抗R6を流れる電流は、I1＋Ioutであ
る。

そこで、単位NPNトランジスタのIs（逆方向飽和電
流）をIsNとし、単位PNPトランジスタのIsをIsPとし、
熱電圧をVt（＝kT/q）とすると、トランジスタQ6,Q7の
間に次の関係が成立する。

VT・ln（Iin/l1・IsN） ＝VT・ln（Iout/IsP）＋R6（I1＋Iout）……（10） また、トランジスタQ5,Q8において次の関係が成立す
る。

VT・ln｛m1・m2＋m1＋m2）I1/IsN｝ ＝VT・ln（I1/l2・IsP）＋R6（I1＋Iout）…（11） （10），（11）式より両辺を引き算すると、 VT・ln｛Iin/l1・（m1・m2＋m1＋m2）I1｝ ＝VT・ln（l2・Iout/I1） …（12） となり、これを整理して、 Iout＝｛1/l1・l2（m1・m2＋m1＋m2）｝Iin …（13） となる。すなわち、この式は、４組のエミッタ面積の比
の積で決まる比率で信号電流をアッテネートするという
機能を果たしていることを意味している。このように、
４個のカレトミラー回路を縦続接続した場合と同じ機能
を有する回路が、より簡単な構成で実現できる。今、 m1＝m2＋8,l1＝10,l2＝５ …（14） とすると、 Iout＝（1/4000）Iin …（15） となり、Ｎ＝4000で上記（８）式を満足することができ
る。なお、第５図において、トランジスタQ9,Q10および
抵抗R7は、スタートアップ回路を構成している。

このように、第５図に示す微小電流回路は、比較的簡
単な構成で大きなアッテネート比が得られ、しかもその
比はトランジスタのエミッタ面積比だけで決まり、温度
や電源電圧Vccに依存しないという利点を有する。

しかしながら、第５図に示した従来の微小電流回路で
は、Ｎ＝4000という大きな比を得るためには、（14）式
に示すように、エミッタ面積比として５〜10のトランジ
スタペアが４個も必要になり、やはり大きなチップ面積
を必要とすることになる。また、第５図の回路例におい
て、トランジスタQ1,Q2,Q4のコレクタ電流比は、 1:m2＋1:m1（m2＋１） …（16） であり、（14）式の例では、 1:9:72 となる。このように、バイアス電流に大きな比が必要な
ため、特にトランジスタQ4のコレクタ電流として大電流
が必要になることや、トランジスタのエミッタ接地電流
増幅率（β）の低下が電流比に誤差を生じさせる原因に
なること等の問題が生じる。

（発明が解決しようとする課題） 以上のように、従来の微小電流回路では、大きなチッ
プ面積が必要になることや、バイアス回路に大きな電流
比が必要であること、及びトランジスタのβのばらつき
による誤差が生じ易くなる等の種々の問題を有してい
る。

そこで、この発明は上記事情を考慮してなされたもの
で、構成簡易にしてチップ面積が少なくて済み、しかも
大電流や大きな電流比等を必要としない極めて良好な微
小電流回路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明に係る微小電流回路は、ベース・コレクタが
共通接続されて電流入力端となされ、エミッタが基準電
位点に接続された第１のトランジスタと、この第１のト
ランジスタと同極性でベースが電流入力端に接続された
第２のトランジスタと、この第２のトランジスタのエミ
ッタに基準電位に対して熱電圧に比例した電圧を印加す
る電圧発生手段とを備え、第２のトランジスタのコレク
タを電流出力端とするように構成したものである。

（作用） 上記のような構成によれば、電圧発生手段によってト
ランジスタの電圧から電流への指数変換特性を利用し
て、第２のトランジスタのコレクタ電流を指数関数的に
低減させることができ、比較的小さな抵抗比及びエミッ
タ面積比で大きなアッテネート比を得ることができ、構
成簡易にしてチップ面積が少なくて済み、しかも大電流
や大きな電流比等を必要としなくて済むものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、カレントミラー回路を
構成する、エミッタ面積比l:1の一対のNPN型のトランジ
スタQ11,Q12のうち、出力側となるトランジスタQ11のエ
ミッタに、熱電圧ＶTに比例した電圧を発生する電圧源1
7を設けている。このような構成によれば、電圧源17の
出力電圧をkVT（ｋは比例定数）とすると、ベース電流
を無視すれば、 VT・ln（Iin/l IsN）＝ｋ・VT＋VT・ln（Iout/IsN） …（17） が成立する。これを変形すると、 Iin/l IsN＝e^k（Iout/IsN） …（18） すなわち、 Iout＝（1/l e^k）Iin …（19） となる。つまり、e^kの部分が指数関数となり、ｋの値が
それ程大きくなくても大きな減衰比を得ることができ
る。しかも、このアッテネート比は、第５図に示した従
来の回路と同様に温度や電源電圧Vccの変動による影響
を全く受けないという利点を維持している。

ここで、第２図は、熱電圧ＶTに比例した電圧を発生
する電圧源17までも含めた、実際の回路例を示してい
る。各トランジスタのベース電流は、コレクタ電流に比
べて十分に小さく無視できるものとして考えると、トラ
ンジスタQ13,Q14が電流アッテネート部分を構成し、残
りの部分が電圧源17に対応している。すなわち、電流源
18,19で表わすカレントミラー回路により、トランジス
タQ15,Q16のコレクタ電流は等しくなるように制御され
る。このため、トランジスタQ15,Q16のエミッタ面積の
差によって生じた電圧 VT・ln m が抵抗R8に印加されることになり、この結果、トランジ
スタQ15,Q16に流れる電流I15,I16は、それぞれ I15＝I16＝VT・ln m/R8 …（20） で表わされる。さらに、この２つの電流I15,I16の和の
電流が抵抗R9に流れることになるため、この抵抗R9で発
生する電圧V9は、 V9＝２（R9/R8）・VT・ln m …（21） となる。ここで、トラジスタQ17を流れるで流をI17とす
ると、トランジスタQ17のベース電圧＝トランジスタQ16
のベース電圧、という関係より、 R10（I17＋Iout）＋ＶT・ln（I17/2IsN） ＝R9（I15＋I16）＋ＶT・ln（I16/IsN） …（22） が成立する。ここで、Ioutは、微少電流なので、Iout≪
I17であるから、 I17＋Iout≒I17 と近似し、さらに、I15＝I16であることを用いて（22）
式を変形すると、 ＶT・ln（I17/2I16）＝2R9 I16−R10I17 …（23） となる。ここで、R9＝R10という条件であれば、（23）
式は、 ＶT・ln（I17/2I16）＝R9（2I16−I17） となり、これを解くと、 I17＝2I16 …（24） となる。したがって、抵抗R10に発生する電圧V10は、
（20）式と（24）式とにより、 V10＝R10I17 ＝2R10I16 ＝２（R10/R8）ＶT・ln m …（25） となる。これは、（21）式と同じ形式になっており、R9
＝R10という条件であれば、抵抗R10に発生する電圧は、
抵抗R9で発生している電圧と等しいことになる。このよ
うに、トランジスタQ14のエミッタには、熱電圧ＶTに比
例した電圧を発生させることができる。

したがって、トランジスタQ13,Q14について VT・ln（Iin/l IsN） ＝２（R10/R8）VT・ln m＋VT・ln（Iout/IsN） …（26） が成立し、これを変形すると、 Iin/l IsN＝ｍ^2R10/R8・（Iout/IsN） …（27） すなわち、 Iout＝（1/l m^2R10/R8）Iin …（28） となる。すなわち、この式は、トランジスタのエミッタ
面積の比とその抵抗比の指数関数とで決まる比率で信号
をアッテネートするという機能を果たしていることがわ
かる。今、例えば、 ｌ＝1,m＝4,R10/R8＝３ …（29） とすると、 Iout＝（1/4096）Iin …（30） となり、（８）式を満足することができる。そして、
（29）式に示した条件は、先に（14）式に示した条件に
対してかなり小さい比で済んでおり、大きなチップ面積
を必要とすることがなくなる。なお、第２図中トランジ
スタQ18,Q19及び抵抗R11は、スタートアップ回路であ
る。

なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］ 以上詳述したようにこの発明によれば、構成簡易にし
てチップ面積が少なくて済み、しかも大電流や大きな電
流比等を必要としない極めて良好な微小電流回路を提供
することができる。

【図面の簡単な説明】

第１図はこの発明に係る微小電流回路の一実施例を示す
回路構成図、第２図は同実施例の要部の詳細を示す回路
構成図、第３図は信号のAC結合を説明するためのブロッ
ク回路構成図、第４図は信号のオフセットキャンセル回
路を示すブロック回路構成図、第５図は従来の微小電流
回路を示す回路構成図である。 11……バッファ、12……出力端子、13……トランスコン
ダクタンス回路、14……入力端子、15……演算増幅器、
16……電流アッテネータ回路、17……電圧源、18,19…
…電流源。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ベース・コレクタが共通接続されて電流入
   力端となされ、エミッタが基準電位点に接続された第１
   のトランジスタと、この第１のトランジスタと同極性で
   ベースが前記電流入力端に接続された第２のトランジス
   タと、この第２のトランジスタのエミッタに前記基準電
   位に対して熱電圧に比例した電圧を印加する電圧発生手
   段とを具備し、前記第２のトランジスタのコレクタを電
   流出力端とするように構成してなることを特徴とする微
   小電流回路。