JP2953698B2 - フィルタ回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、多目的に使用可能なフィルタ回路の改良
に係り、特にその低電圧動作化を図るようにしたものに
関する。

（従来の技術） 周知のように、積分回路，バッファ回路及び演算回路
等を組み合わせることにより、種々の用途に使用可能な
多目的フィルタが構成される。第13図は、この種の多目
的フィルタで構成したトラップフィルタを示している。
すなわち、入力信号Vinは、電圧−電流変換回路（以下g
mアンプという）１の正入力端＋に供給される。

このgmアンプ１の出力は、積分用のコンデンサC1に供
給されるとともに、他のgmアンプ３の正入力端＋に供給
される。このgmアンプ３の出力は、積分用のコンデンサ
C2を介してgmアンプ１の正入力端＋に帰還されるととも
に、エミッタフォロワ構成のバッファ回路２を介して、
gmアンプ1,3の各負入力端−に帰還される。そして、上
記バッファ回路２から出力信号Voが取り出される。

このようなトラップフィルタでは、gmアンプ1,3の相
互のコンダクタンスをそれぞれgm1,gm2とすると、入出
力は伝達関数が、 Vo/Vin ＝｛S²＋（gm1gm2/C1C2）｝／ ｛S²＋（gm2/C2）Ｓ ＋（gm1gm2/C1C2）｝ で与えられ、トラップ周波数ωｏが、 となることが知られている。

ここで、第14図（ａ）は、第13図からgmアンプ1,コン
デンサC1及びバッファ回路２よりなる、基本的な積分回
路を抜き出して示すもので、同図（ｂ）は、この積分回
路を具体的に示すものである。すなわち、gmアンプ１
は、電流源I8でバイアスされたトランジスタQ10〜Q13よ
りなる差動増幅器と負荷電流源I9とで構成され、バッフ
ァ回路２は、電流源I10でバイアスされたエミッタフォ
ロワ構成のトランジスタQ14から構成される。そして、
この回路の場合、gmアンプ１の相互コンダクタンスgm1
は、 gm1＝I8/8VT …（３） となることが知られている、ただし、ＶTは熱電圧でkT/
q（ｋはボルツマン定数,Tは絶対温度,qは電子の電荷）
で表わされる。このため、上記（１），（２），（３）
式から明らかなように、電流源I8の出力電流を増減して
相互コンダクタンスgm1を変化させれば、トラップ周波
数ωｏを変えることができ調整が可能となる。

しかしながら、第14図（ｂ）に示すような積分回路を
用いた従来のフィルタ回路では、低電圧動作化に適して
いないという問題が生じる。すなわち、上記積分回路が
動作可能な最低電源電圧Vccminは、トランジスタの順方
向ベース・エミッタ間電圧をＶF（約0.75V）とし、コレ
クタ・エミッタ間飽和電圧をＶCE（sat）（約0.2V）と
すると、 3VF＋2VCE（sat）≒2.7V となる。

さらに、この場合、電流源I8は、通常動作時において
十分な動作余裕をとるので、電流源I8の両端間に1V程度
の電圧マージンが必要となり、結局、最低電源電圧Vccm
inは、 3VF＋2VCE（sat）＋１≒3.5V となる。

一般に、例えば液晶テレビジョン受像機等のように乾
電池の電力で駆動される機器においては、初期電力の60
％程度の電圧まで正常に動作することが必要とされる。
このため、上記のように最低電源電圧が、3.5Vでは、乾
電池４本（6V）が必要となり、乾電池３本以下では使用
することができないことになる。

（発明が解決しようとする課題） 以上のように、従来のフィルタ回路では、最低動作電
圧が高く低電圧動作化に不向きであり、特に乾電池使用
機器には採用することが困難であるという問題を有して
いる。

そこで、この発明は上記事情を考慮してなされたもの
で、低電源電圧で安定動作が可能であり、特に乾電池使
用機器に使用して好適する極めて良好なフィルタ回路を
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） すなわち、この発明に係るフィルタ回路は、エミッタ
が直接あるいはダイオードを介して基準電位点に接続さ
れ、コレクタに定電流が供給されたトランジスタのベー
スを入力端子として電圧−電流変換を行い、該変換され
た電流を積分容量の一方の端子に供給して積分電圧を
得、バッファ回路を介して積分電圧を出力するように構
成した第１及び第２の積分回路と、第１及び第２の電圧
入力端子を持ち、これらにそれぞれ入力される信号を加
算して出力する第１及び第２の加算回路と、電圧入力端
子からの信号を反転増幅し電圧出力するように構成した
反転増幅回路とを備え、第１の加算回路の出力端子を、
第１の積分回路の入力端子に接続し、第１の積分回路の
出力端子を、第２の加算回路の一方に入力端子に接続
し、第２の加算回路の出力端子を、第２の積分回路の入
力端子に接続し、第２の積分回路の出力端子を、第２の
加算回路の他方の入力端子及び反転増幅回路の入力端子
に接続し、反転増幅回路の出力端子を、第１の加算回路
の一方の入力端子に接続し、第２の積分回路の積分容量
の他方の端子と第１の加算回路の他方の入力端子とを入
力部とし、第１の積分回路の積分容量の他方の端子を基
準電位点に接続し、少なくとも第２の積分回路の出力端
子を出力部としたものである。

また、この発明に係るフィルタ回路は、エミッタが直
接あるいはダイオードを介して基準電位点に接続され、
コレクタに定電流が供給されたトランジスタのベースを
入力端子として電圧−電流変換を行い、該変換された電
流を積分容量の一方の端子に供給して積分電圧を得、バ
ッファ回路を介して積分電圧を出力するように構成した
第１及び第２の積分回路と、第１及び第２の電圧入力端
子を持ち、これらにそれぞれ入力される信号を加算して
出力する加算回路と、電圧入力端子からの信号を反転増
幅し電圧出力するように構成した反転増幅回路とを備
え、第１の積分回路の出力端子を、反転増幅回路の入力
端子に接続し、反転増幅回路の出力端子を、加算回路の
一方の入力端子に接続し、加算回路の出力端子を、第２
の積分回路の入力端子に接続し、第２の積分回路の出力
端子を、第１の積分回路の入力端子及び加算回路の他方
の入力端子に接続し、積分容量の他方の端子のうち少な
くとも１つを入力部としてそれ以外を基準電位点に接続
し、少なくとも第２の積分回路の出力端子を出力部とし
たものである。

さらに、この発明に係るフィルタ回路は、エミッタが
直接あるいはダイオードを介して基準電位点に接続さ
れ、コレクタに定電流が供給されたトランジスタのベー
スを入力端子として電圧−電流変換を行い、該変換され
た電流を積分容量の一方の端子に供給して積分電圧を
得、バッファ回路を介して積分電圧を出力するように構
成した第１及び第２の積分回路と、第１及び第２の電圧
入力端子を持ち、これらにそれぞれ入力される信号を加
算して出力する加算回路と、正負の電圧入力端子を持
ち、これらにそれぞれ入力される信号を減算して出力す
る減算回路とを備え、減算回路の出力端子を、第１の積
分回路の入力端子に接続し、第１の積分回路の出力端子
を、加算回路の一方の入力端子に接続し、加算回路の出
力端子を、第２の積分回路の入力端子に接続し、第２の
積分回路の出力端子を、加算回路の他方の入力端子及び
減算回路の負入力端子に接続し、第２の積分回路の積分
容量の他方の端子と減算回路の正入力端子とを入力部と
し、第１の積分回路の積分容量の他方の端子を基準電位
点に接続し、少なくとも第２の積分回路の出力端子を出
力部としたものである。

また、この発明に係るフィルタ回路は、エミッタが直
接あるいはダイオードを介して基準電位点に接続され、
コレクタに定電流が供給されたトランジスタのベースを
入力端子として電圧−電流変換を行い、該変換された電
流を積分容量の一方の端子に供給して積分電圧を得、バ
ッファ回路を介して積分電圧を出力するように構成した
第１及び第２の積分回路と、正負の電圧入力端子を持
ち、これらにそれぞれ入力される信号を減算して出力す
る減算回路とを備え、第１の積分回路の出力端子を、減
算回路の負入力端子に接続し、減算回路の出力端子を、
第２の積分回路の入力端子に接続し、第２の積分回路の
出力端子を、第１の積分回路の入力端子及び減算回路の
正入力端子に接続し、積分容量の他方の端子のうち少な
くとも１つを入力部としてそれ以外を基準電位点に接続
し、少なくとも第２の積分回路の出力端子を出力部とし
たものである。

（作用） 上記のような構成によれば、積分回路，加算回路及び
反転増幅回路や、積分回路，減算回路及び加算回路が、
いずれも低電圧動作が可能であるため、これらの回路を
組み合わせてなるフィルタ回路としても、低電源電圧で
安定動作が可能であり、特に乾電池使用機器に使用して
好適するものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図は、フィルタ回路を構成するため
に必要な各種回路を示すもので、同図（ａ）が積分回路
を示し、同図（ｂ）が加算回路を示し、同図（ｃ），
（ｄ）が反転増幅器をそれぞれ示している。

まず、積分回路は、第１図（ａ）に示すように、電流
源I1でバイアスされたエミッタ接地構成のトランジスタ
Q1,Q2よりなるgmアンプと、積分用のコンデンサC1と、
電流源I2でバイアスされたエミッタフォロワ構成のトラ
ンジスタQ3よりなるバッファ回路とから構成されてい
る。

ここで、上記積分回路の入出力伝達関数は、 Vo/Vin＝−（gm1/SC1） となり、この場合の相互コンダクタンスgm1は、 gm1＝I1/2VT となって、電流源I1の出力電流を変化させることによ
り、相互コンダクタンスgm1を変えることができる。

また、加算回路は、第１図（ｂ）に示すように、直列
接続された２つの抵抗Ra,Rbの両端から信号Vin1,Vin2を
それぞれ供給し、抵抗Ra,Rbの接続点から両信号Vin1,Vi
n2を加算した信号Voを得るようにしたものである。

さらに、上記反転増幅器は、第１図（ｃ）に示すよう
に、電流源I3でバイアスされエミッタ接地増幅器を構成
するトランジスタQ4,Q5と、利得決定用の抵抗Rs,Rfとか
ら構成されている。なお、この反転増幅器としては、第
１図（ｄ）に示すように、電流源I4でバイアスされたエ
ミッタフォロワ構成のトランジスタQ6よりなるバッファ
回路を介して、出力を取り出すようにしてもよい。

ここで、上記のような積分回路，加算回路及び反転増
幅器を用いて、第13図に示したトラップフィルタを構成
した場合、第２図に示すようになる。第２図では、gmア
ンプ1,コンデンサC1及びバッファ回路２よりなる第１の
積分回路と、gmアンプ3,コンデンサC2及びバッファ回路
４よりなる第２の積分回路と、抵抗Ra,Rbよりなる第１
の加算回路と、抵抗Rc,Rdよりなる第２の加算回路と、
エミッタ接地増幅器５及び抵抗Rs,Rfよりなる反転増幅
器とを備えている。

そして、入力信号Vinは、第１の加算回路の一方の入
力端に供給される。この第１の加算回路の出力は、第１
の積分回路に入力される。なお、第１の積分回路におい
て、gmアンプ１の出力が一端に供給されるコンデンサC1
の他端は接地される。この第１の積分回路の出力は、第
２の加算回路の一方の入力端に供給される。この第２の
加算回路の出力は、第２の積分回路に入力される。な
お、第２の積分回路において、gmアンプ３の出力が一端
に供給されるコンデンサC2の他端は、第１の加算回路の
一方の入力端に接続される。この第２の積分回路の出力
は、第２の加算回路の他方の入力端に供給されるととも
に、反転増幅器を介して第１の加算回路の他方の入力端
に供給される。そして、第２の積分回路のバッファ回路
４から、出力信号Voが取り出される。

すなわち、第13図に示すgmアンプ１の入力側で行なっ
ていた減算を反転増幅器と第１の加算回路とで行ない、
第13図に示すgmアンプ３の入力側で行なっていた減算を
第２の加算回路で行なうようにしている。第２図に示す
トラップフィルタの伝達関数は、反転増幅器のゲインRf
/Rsをｋとおくと、 Vo/Vin ＝（S²＋Ａ）／（S²＋BS＋Ａ） ただし、 Ａ＝｛kRa/（Ra＋Rb）｝・ ｛Rd/（Rc＋Rd）｝・ （gm1gm2/C1C2） Ｂ＝｛Rc/（Rc＋Rd）｝（gm2/C2） となり、Ra＝Rb＝Rc＝Rd,k＝１とおくと、トラップ周波
数ωｏが、 で、尖鋭度Ｑが、 となる。

ここで、第２図に示す各積分回路，加算回路及び反転
増幅器に、第１図（ａ）〜（ｃ）に示す回路をあてはめ
た構成を、第３図に示している。この第３図に示すトラ
ップフィルタの最低動作電圧は、 ＶF＋ＶCE（sat）≒2.5V となり、乾電池３本（4.5V）を使用する機器にも対応し
得るようになる。さらに、低電圧動作が要求される場合
には、トランジスタQ2,Q5,Q8を削除すればよく、この場
合の最低動作電圧は約1.7Vとなり、乾電池２本（3V）を
使用する機器に対応可能となる。

次に、第４図は、上記積分回路，加算回路及び反転増
幅器を使用して、バンドパスフィルタを構成した状態を
示している。この場合、gmアンプ1,コンデンサC1と及び
バッファ回路２よりなる第１の積分回路と、gmアンプ3,
コンデンサC2及びバッファ回路４よりなる第２の積分回
路と、抵抗Ra,Rbよりなる加算回路と、エミッタ接地増
幅器５及び抵抗Rs,Rfよりなる反転増幅器とを備えてい
る。

そして、第１の積分回路を構成しgmアンプ１の出力が
一端に供給されるコンデンサC1の他端に入力信号Vinが
供給される。この第１の積分回路の出力は、反転増幅器
を介して加算回路の一方の入力端に供給される。この加
算回路の出力は、第２の積分回路に供給される。なお、
第２の積分回路において、gmアンプ３の出力が一端に供
給されるコンデンサC2の他端は接地される。この第２の
積分回路の出力は、加算回路の他方の入力端に供給され
るとともに、第１の積分回路に供給される。そして、第
２の積分回路のバッファ回路４から、出力信号Voが取り
出される。

ここで、上記バンドパスフィルタのトラップ周波数ω
ｏは、 となり、尖鋭度Ｑが、 となって、Ra＝Rb,k＝0.5とおくと、 となる。

次に、第５図は、上記積分回路，加算回路及び反転増
幅器を使用して、ローパスフィルタを構成した状態を示
している。この場合、gmアンプ1,コンデンサC1及びバッ
ファ回路２よりなる第１の積分回路と、gmアンプ3,コン
デンサC2及びバッファ回路４よりなる第２の積分回路
と、抵抗Ra,Rbよりなる第１の加算回路と、抵抗Rc,Rdよ
りなる第２の加算回路と、エミッタ接地増幅器５及び抵
抗Rs,Rfよりなる反転増幅器とを備えている。

そして、入力信号Vinは、第１の加算回路の一方の入
力端に供給される。この第１の加算回路の出力は、第１
の積分回路に供給される。なお、第１の積分回路におい
て、gmアンプ１の出力が一端に供給されるコンデンサC1
の他端は接地される。この第１の積分回路の出力は、第
２の加算回路の一方の入力端に供給される。この第２の
加算回路の出力は、第２の積分回路に供給される。な
お、第２の積分回路において、gmアンプ３の出力が一端
に供給されるコンデンサC2の他端は接地される。この第
２の積分回路の出力は、第２の加算回路の他方の入力端
に供給されるとともに、反転増幅回路を介して第１の加
算回路の他方の入力端に供給される。そして、第２の積
分回路のバッファ回路４から、出力信号Voが取り出され
る。

また、第６図は、上記積分回路，加算回路及び反転増
幅器を使用して、ハイパスフィルタを構成した状態を示
している。この場合、gmアンプ1,コンデンサC1及びバッ
ファ回路２よりなる第１の積分回路と、gmアンプ3,コン
デンサC2及びバッファ回路４よりなる第２の積分回路
と、抵抗Ra,Rbよりなる加算回路と、エミッタ接地増幅
器５及び抵抗Rs,Rfよりなる反転増幅器とを備えてい
る。

そして、第２の積分回路を構成しgmアンプ３の出力が
一端に供給されるコンデンサC2の他端に入力信号Vinが
供給される。この第２の積分回路の出力は、加算回路の
一方の入力端に供給されるとともに、第１の積分回路に
供給される。なお、第１の積分回路において、gmアンプ
１の出力が一端に供給されるコンデンサC1の他端は接地
される。この第１の積分回路の出力は、反転増幅回路を
介して加算回路の他方の入力端に供給される。この加算
回路の出力は、第２の積分回路に供給される。そして、
第２の積分回路のバッファ回路４から、出力信号Voが取
り出される。

次に、この発明の他の実施例について説明する。第７
図は、フィルタ回路を構成するために必要な各種回路を
示すもので、同図（ａ）が積分回路を示し、同図（ｂ）
が減算回路を示し、同図（ｃ）が加算回路をそれぞれ示
している。

まず、第７図（ａ）に示す積分回路は、先に第１図
（ａ）で示したものと同様に、電流源I1でバイアスされ
たエミッタ接地構成のトランジスタQ1,Q2よりなるgmア
ンプと、積分用のコンデンサC1と、電流源I2でバイアス
されたエミッタフォロワ構成のトランジスタQ3よりなる
バッファ回路とから構成されている。

また、減算回路は、第７図（ｂ）に示すように、カレ
ントミラー回路を構成するトランジスタQ4,A5をそれぞ
れ電流源I3,I4でバイアスし、入力側トンジスタQ4には
抵抗Rbを介して減算信号Vin−を供給し、出力側トラン
ジスタQ5には抵抗Raを介して加算信号Vin＋を供給する
ようにし、トランジスタQ5のコレクタから出力信号Voを
取り出すようにしたものである。

この減算回路によれば、抵抗Rbで電圧−電流変換され
た減算信号Vin−が、トランジスタQ5を介して抵抗Raに
流れるので、反転されて出力されることになる。一方、
加算信号Vin＋は、そのまま出力されるので、結局、加
算信号Vin＋から減算信号Vin−が減算されることにな
る。

さらに、上記加算回路は、第７図（ｃ）に示すよう
に、ウィルソン型カレントミラー回路を構成するトラン
ジスタQ6〜Q8のうち、トランジスタQ6コレクタ及びエミ
ッタに、抵抗Rc,Rdを介して加算信号Vin1,Vin2がそれぞ
れ供給される。そして、このカレントミラー回路の入力
側及び出力側は、電流源I5,I6によってバイアスされ
る。

この加算回路によれば、抵抗Rdで電圧−電流変換され
た加算信号Vin2は、そのほとんど全てがトランジスタQ6
を介して抵抗Rcに流れる。また、トランジスタQ7,Q8に
流れる電流は常に略一定であり、加算信号Vin1はそのま
ま出力されるので、結局、加算信号Vin1と加算信号Vin2
とが加算されることになる。

ここで、上記のような積分回路，減算回路及び加算回
路を用いて、第13図に示したトラップフィルタを構成し
た場合、第８図に示すようになる。第８図では、gmアン
プ1,コンデンサC1及びバッファ回路２よりなる第１の積
分回路と、gmアンプ3,コンデンサC2及びバッファ回路４
よりなる第２の積分回路と、減算回路５と、加算回路６
とを備えている。

そして、入力信号Vinは、減算回路５の加算信号入力
端に供給される。この減算回路５の出力は、第１の積分
回路に供給される。なお、第１の積分回路において、gm
アンプ１の出力が一端に供給されるコンデンサC1の他端
は接地される。この第１の積分回路の出力は、加算回路
６の一方の入力端に供給される。この加算回路６の出力
は、第２の積分回路に供給される。なお、第２の積分回
路において、gmアンプ３の出力が一端に供給されるコン
デンサC2の他端は、減算回路５の加算信号入力端に接続
される。この第２の積分回路の出力は、減算回路５の減
算信号入力端に供給されるとともに、加算回路６の他方
の入力端に供給される。そして、第２の積分回路のバッ
ファ回路４から出力信号Voが取り出される。

すなわち、第13図に示すgmアンプ１の入力側で行なっ
ていた減算を減算回路５で行ない、第13図に示すgmアン
プ３の入力側で行なっていた減算を、gmアンプ1,2が反
転増幅器であるため、加算回路６で行なうようにしてい
る。そして、このトラップフィルタの伝達関数，トラッ
プ周波数ωｏ及び尖鋭度Ｑは、従来のトラップフィルタ
と同様となる。

ここで、第８図に示す各積分回路，減算回路及び加算
回路に、第７図（ａ）〜（ｃ）に示す回路をあてはめた
構成を、第９図に示している。この第９図に示す回路の
最低動作電圧は、第３図に示したトラップフィルタと同
様に約2.5Vであり、乾電池３本を使用する機器に対応す
ることができる。さらに、低電圧動作が要求される場合
には、加算回路６を第１図（ｂ）に示した回路に代える
とともに、第１及び第２の積分回路のトランジスタQ2,Q
10を削除すればよく、この場合の最低動作電圧は約1.7V
となり、乾電池２本を使用する機器に対応可能となる。

なお、加算回路６を第１図（ｂ）に示した回路に代え
る場合には、フィルタ回路として直流帰還ループを組ん
だときに不都合がない場合に限る。

次に、第10図は、上記積分回路，減算回路及び加算回
路を用いて、バンドパスフィルタを構成した状態を示し
ている。この場合、gmアンプ1,コンデンサC1及びバッフ
ァ回路２よりなる第１の積分回路と、gmアンプ3,コンデ
ンサC2及びバッファ回路４よりなる第２の積分回路と、
減算回路５とを備えている。

そして、第１の積分回路を構成し、gmアンプ１の出力
た一端に供給されるコンデンサC1の他端に入力信号Vin
が供給される。この第１の積分回路の出力は、減算回路
５の減算信号入力端に供給される。この減算回路５の出
力は、第２の積分回路に供給される。なお、第２の積分
回路において、gmアンプ３の出力が一端に供給されるコ
ンデンサC2の他端は接地される。この第２の積分回路の
出力は、減算回路５の加算信号入力端に供給されるとと
もに、第１の積分回路に供給される。そして、第２の積
分回路のバッファ回路４から、出力信号Voが取り出され
る。

また、第11図は、上記積分回路，減算回路及び加算回
路を用いて、ローパスフィルタを構成した状態を示して
いる。この場合、gmアンプ1,コンデンサC1及びバッファ
回路２よりなる第１の積分回路と、gmアンプ3,コンデン
サC2及びバッファ回路４よりなる第２の積分回路と、減
算回路５と、加算回路６とを備えている。

そして、入力信号Vinは、減算回路５の加算信号入力
端に供給される。この減算回路５の出力は、第１の積分
回路に供給される。なお、第１の積分回路において、gm
アンプ１の出力が一端に供給されるコンデンサC1の他端
は接地される。この第１の積分回路の出力は、加算回路
６の一方の入力端に供給される。この加算回路６の出力
は、第２の積分回路に供給される。なお、第２の積分回
路において、gmアンプ３の出力が一端に供給されるコン
デンサC2の他端は接地される。この第２の積分回路の出
力は、減算回路５の減算信号入力端に供給されるととも
に、加算回路６の他方の入力端に供給される。そして、
第２の積分回路のバッファ回路４から出力信号Voが取り
出される。

さらに、第12図は、上記積分回路，減算回路及び加算
回路を用いて、ハイパスフィルタを構成した状態を示し
ている。この場合、gmアンプ1,コンデンサC1及びバッフ
ァ回路２よりなる第１の積分回路と、gmアンプ3,コンデ
ンサC2及びバッファ回路４よりなる第２の積分回路と、
減算回路５とを備えている。

そして、第２の積分回路を構成しgmアンプ３の出力が
一端に供給されるコンデンサC2の他端に入力信号Vinが
供給される。この第２の積分回路の出力は、減算回路５
の加算信号入力端に供給されるとともに、第１の積分回
路に供給される。なお、第１の積分回路において、gmア
ンプ１の出力が一端に供給されるコンデンサC1の他端は
接地される。この第１の積分回路の出力は、減算回路５
の減算信号入力端に供給される。この減算回路５の出力
は、第２の積分回路に供給される。そして、第２の積分
回路のバッファ回路４から、出力信号Voが取り出され
る。

なお、この発明は上記各実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

［発明の効果］ 以上詳述したようにこの発明によれば、低電源電圧で
安定動作が可能であり、特に乾電池使用機器に使用して
好適する極めて良好なフィルタ回路を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明に係るフィルタ回路の一実施例を示す
もので、各部を構成する回路を抜き出して示す回路構成
図、第２図はトラップフィルタを示すブロック回路構成
図、第３図は同トラップフィルタを具体的に示す回路構
成図、第４図乃至第６図はそれぞれバンドパスフィル
タ，ローパスフィルタ及びハイパスフィルタを示すブロ
ック回路構成図、第７図はこの発明の他の実施例を示す
もので、各部を構成する回路を抜き出して示す回路構成
図、第８図はトラップフィルタを示すブロック回路構成
図、第９図は同トラップフィルタを具体的に示す回路構
成図、第10図乃至第12図はそれぞれバンドパスフィル
タ，ローパスフィルタ及びハイパスフィルタを示すブロ
ック回路構成図、第13図は従来のフィルタ回路を示すブ
ロック回路構成図、第14図は同従来回路を具体的に示す
回路構成図である。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】エミッタが直接あるいはダイオードを介し
   て基準電位点に接続され、コレクタに定電流が供給され
   たトランジスタのベースを入力端子として電圧−電流変
   換を行い、該変換された電流を積分容量の一方の端子に
   供給して積分電圧を得、バッファ回路を介して前記積分
   電圧を出力するように構成した第１及び第２の積分回路
   と、 第１及び第２の電圧入力端子を持ち、これらにそれぞれ
   入力される信号を加算して出力する第１及び第２の加算
   回路と、 電圧入力端子からの信号を反転増幅し電圧出力するよう
   に構成した反転増幅回路とを備え、 前記第１の加算回路の出力端子を、前記第１の積分回路
   の入力端子に接続し、 前記第１の積分回路の出力端子を、前記第２の加算回路
   の一方の入力端子に接続し、 前記第２の加算回路の出力端子を、前記第２の積分回路
   の入力端子に接続し、 前記第２の積分回路の出力端子を、前記第２の加算回路
   の他方の入力端子及び前記反転増幅回路の入力端子に接
   続し、 前記反転増幅回路の出力端子を、前記第１の加算回路の
   一方の入力端子に接続し、 前記第２の積分回路の積分容量の他方の端子と前記第１
   の加算回路の他方の入力端子とを入力部とし、前記第１
   の積分回路の積分容量の他方の端子を基準電位点に接続
   し、 少なくとも前記第２の積分回路の出力端子を出力部とし
   たことを特徴とするフィルタ回路。
2. 【請求項２】エミッタが直接あるいはダイオードを介し
   て基準電位点に接続され、コレクタに定電流が供給され
   たトランジスタのベースを入力端子として電圧−電流変
   換を行い、該変換された電流を積分容量の一方の端子に
   供給して積分電圧を得、バッファ回路を介して前記積分
   電圧を出力するように構成した第１及び第２の積分回路
   と、 第１及び第２の電圧入力端子を持ち、これらにそれぞれ
   入力される信号を加算して出力する加算回路と、 電圧入力端子からの信号を反転増幅し電圧出力するよう
   に構成した反転増幅回路とを備え、 前記第１の積分回路の出力端子を、前記反転増幅回路の
   入力端子に接続し、 前記反転増幅回路の出力端子を、前記加算回路の一方の
   入力端子に接続し、 前記加算回路の出力端子を、前記第２の積分回路の入力
   端子に接続し、 前記第２の積分回路の出力端子を、前記第１の積分回路
   の入力端子及び前記加算回路の他方の入力端子に接続
   し、 前記積分容量の他方の端子のうち少なくとも１つを入力
   部としてそれ以外を基準電位点に接続し、 少なくとも前記第２の積分回路の出力端子を出力部とし
   たことを特徴とするフィルタ回路。
3. 【請求項３】エミッタが直接あるいはダイオードを介し
   て基準電位点に接続され、コレクタに定電流が供給され
   たトランジスタのベースを入力端子として電圧−電流変
   換を行い、該変換された電流を積分容量の一方の端子に
   供給して積分電圧を得、バッファ回路を介して前記積分
   電圧を出力するように構成した第１及び第２の積分回路
   と、 第１及び第２の電圧入力端子を持ち、これらにそれぞれ
   入力される信号を加算して出力する加算回路と、 正負の電圧入力端子を持ち、これらにそれぞれ入力され
   る信号を減算して出力する減算回路とを備え、 前記減算回路の出力端子を、前記第１の積分回路の入力
   端子に接続し、 前記第１の積分回路の出力端子を、前記加算回路の一方
   の入力端子に接続し、 前記加算回路の出力端子を、前記第２の積分回路の入力
   端子に接続し、 前記第２の積分回路の出力端子を、前記加算回路の他方
   の入力端子及び前記減算回路の負入力端子に接続し、 前記第２の積分回路の積分容量の他方の端子と前記減算
   回路の正入力端子とを入力部とし、前記第１の積分回路
   の積分容量の他方の端子を基準電位点に接続し、 少なくとも前記第２の積分回路の出力端子を出力部とし
   たことを特徴とするフィルタ回路。
4. 【請求項４】エミッタが直接あるいはダイオードを介し
   て基準電位点に接続され、コレクタに定電流が供給され
   たトランジスタのベースを入力端子として電圧−電流変
   換を行い、該変換された電流を積分容量の一方の端子に
   供給して積分電圧を得、バッファ回路を介して前記積分
   電圧を出力するように構成した第１及び第２の積分回路
   と、 正負の電圧入力端子を持ち、これらにそれぞれ入力され
   る信号を減算して出力する減算回路とを備え、 前記第１の積分回路の出力端子を、前記減算回路の負入
   力端子に接続し、 前記減算回路の出力端子を、前記第２の積分回路の入力
   端子に接続し、 前記第２の積分回路の出力端子を、前記第１の積分回路
   の入力端子及び前記減算回路の正入力端子に接続し、 前記積分容量の他方の端子のうち少なくとも１つを入力
   部としてそれ以外を基準電位点に接続し、 少なくとも前記第２の積分回路の出力端子を出力部とし
   たことを特徴とするフィルタ回路。