JPH11195929A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH11195929A JPH11195929A JP36031897A JP36031897A JPH11195929A JP H11195929 A JPH11195929 A JP H11195929A JP 36031897 A JP36031897 A JP 36031897A JP 36031897 A JP36031897 A JP 36031897A JP H11195929 A JPH11195929 A JP H11195929A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- mixer circuit
- transistors
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ミキサ回路に的確なパワーセーブ機能を持た
せる。 【解決手段】 ベースバンド信号を制御入力として受け
るＰＮＰトランジスタＱ１，Ｑ２と、ローカル信号を制
御入力として受けＰＮＰトランジスタＱ１，Ｑ２のスイ
ッチ動作を行わせるトランジスタＱ３，Ｑ４およびＱ
５，Ｑ６とを備えたミキサ回路において、パワーセーブ
信号を制御入力として受けるＮＭＯＳトランジスタＭ
１，Ｍ２を設け、パワーセーブ信号オフ時には、ＮＭＯ
ＳトランジスタＭ１，Ｍ２によりＰＮＰトランジスタＱ
１，Ｑ２のバイアス電流を決定するようにした。
せる。 【解決手段】 ベースバンド信号を制御入力として受け
るＰＮＰトランジスタＱ１，Ｑ２と、ローカル信号を制
御入力として受けＰＮＰトランジスタＱ１，Ｑ２のスイ
ッチ動作を行わせるトランジスタＱ３，Ｑ４およびＱ
５，Ｑ６とを備えたミキサ回路において、パワーセーブ
信号を制御入力として受けるＮＭＯＳトランジスタＭ
１，Ｍ２を設け、パワーセーブ信号オフ時には、ＮＭＯ
ＳトランジスタＭ１，Ｍ２によりＰＮＰトランジスタＱ
１，Ｑ２のバイアス電流を決定するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、携帯電話に用い
られる直交変調器等のミキサ回路に関するものである。
られる直交変調器等のミキサ回路に関するものである。
【０００２】
【従来の技術】図４は、従来の直交変調器に使用される
ダブルバランス型ミキサ回路を示すものである。図にお
いて、Ｑ１，Ｑ２はベースバンド信号がベースから入力
されるＮＰＮトランジスタ、Ｑ３〜Ｑ６は、ローカル信
号がベースより入力され、ＮＰＮトランジスタＱ１，Ｑ
２のコレクタ電流をスイッチングさせるＮＰＮトランジ
スタである。Ｒ１，Ｒ２は前記ＮＰＮトランジスタＱ
１，Ｑ２のバイアス電流を決定する抵抗、ＲＥ１は、こ
の抵抗Ｒ１，Ｒ２と出力負荷抵抗ＲＬ１，ＲＬ２ととも
に、ゲインを決定する抵抗である。 ゲイン≒ＲＬ１／（Ｒ１＋１／２・ＲＥ１＋ｒｅ） ここで、Ｒ１＝Ｒ２、ＲＬ１＝ＲＬ２、ｒｅはＱ１，Ｑ
２のエミッタ抵抗である。
ダブルバランス型ミキサ回路を示すものである。図にお
いて、Ｑ１，Ｑ２はベースバンド信号がベースから入力
されるＮＰＮトランジスタ、Ｑ３〜Ｑ６は、ローカル信
号がベースより入力され、ＮＰＮトランジスタＱ１，Ｑ
２のコレクタ電流をスイッチングさせるＮＰＮトランジ
スタである。Ｒ１，Ｒ２は前記ＮＰＮトランジスタＱ
１，Ｑ２のバイアス電流を決定する抵抗、ＲＥ１は、こ
の抵抗Ｒ１，Ｒ２と出力負荷抵抗ＲＬ１，ＲＬ２ととも
に、ゲインを決定する抵抗である。 ゲイン≒ＲＬ１／（Ｒ１＋１／２・ＲＥ１＋ｒｅ） ここで、Ｒ１＝Ｒ２、ＲＬ１＝ＲＬ２、ｒｅはＱ１，Ｑ
２のエミッタ抵抗である。
【０００３】直交変調器用ミキサ回路のように、ベース
バンド信号のバイアスオフセットの精度が要求される場
合、ベースバンド信号を大きくし、ミキサ回路の入力ダ
イナミックレンジを大きくする必要がある。
バンド信号のバイアスオフセットの精度が要求される場
合、ベースバンド信号を大きくし、ミキサ回路の入力ダ
イナミックレンジを大きくする必要がある。
【０００４】そのため、ＮＰＮトランジスタＱ１，Ｑ２
のバイアス電流を決定する抵抗Ｒ１，Ｒ２によっては定
電流発生回路電流回路を構成することはできず、パワー
セーブ動作を行わせることができない。なお、携帯電話
は、消費電流を下げるため、バースト動作を行ってお
り、パワーセーブ機能が必要である。
のバイアス電流を決定する抵抗Ｒ１，Ｒ２によっては定
電流発生回路電流回路を構成することはできず、パワー
セーブ動作を行わせることができない。なお、携帯電話
は、消費電流を下げるため、バースト動作を行ってお
り、パワーセーブ機能が必要である。
【０００５】刊行物による先行技術としては、特開平５
−２５８５８８号公報および特開昭５８−２０４６１３
号公報があるが、これらは何れも上記の課題を適切に解
決できるものではなかった。
−２５８５８８号公報および特開昭５８−２０４６１３
号公報があるが、これらは何れも上記の課題を適切に解
決できるものではなかった。
【０００６】
【発明が解決しようとする課題】この発明は、的確なパ
ワーセーブ機能を有するミキサ回路を得ようとするもの
である。
ワーセーブ機能を有するミキサ回路を得ようとするもの
である。
【０００７】
【課題を解決するための手段】第１の発明のミキサ回路
においては、ベースバンド信号を制御入力として受ける
第１のトランジスタと、ローカル信号を制御入力として
受け前記第１のトランジスタのスイッチ動作を行わせる
第２のトランジスタとを備えたミキサ回路において、パ
ワーセーブ信号を制御入力として受けるＮＭＯＳトラン
ジスタを設け、パワーセーブ信号オン時には、前記ＮＭ
ＯＳトランジスタによりパワーセーブ機能を行うととも
に、パワーセーブ信号オフ時には、前記ＮＭＯＳトラン
ジスタにより前記第１のトランジスタのバイアス電流を
決定するようにしたものである。
においては、ベースバンド信号を制御入力として受ける
第１のトランジスタと、ローカル信号を制御入力として
受け前記第１のトランジスタのスイッチ動作を行わせる
第２のトランジスタとを備えたミキサ回路において、パ
ワーセーブ信号を制御入力として受けるＮＭＯＳトラン
ジスタを設け、パワーセーブ信号オン時には、前記ＮＭ
ＯＳトランジスタによりパワーセーブ機能を行うととも
に、パワーセーブ信号オフ時には、前記ＮＭＯＳトラン
ジスタにより前記第１のトランジスタのバイアス電流を
決定するようにしたものである。
【０００８】第２の発明のミキサ回路においては、ベー
スバンド信号を制御入力として受ける第１のトランジス
タと、ローカル信号を制御入力として受け前記第１のト
ランジスタのスイッチ動作を行わせる第２のトランジス
タとを備えたミキサ回路において、前記第１のトランジ
スタをＮＭＯＳトランジスタからなる差動トランジスタ
構成としたものである。
スバンド信号を制御入力として受ける第１のトランジス
タと、ローカル信号を制御入力として受け前記第１のト
ランジスタのスイッチ動作を行わせる第２のトランジス
タとを備えたミキサ回路において、前記第１のトランジ
スタをＮＭＯＳトランジスタからなる差動トランジスタ
構成としたものである。
【０００９】
【発明の実施の形態】実施の形態１．この発明の実施の
形態１を、図１について説明する。図１において、Ｑ
１，Ｑ２はベースバンド信号がベースから入力されるＮ
ＰＮトランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベー
スより入力され、ＮＰＮトランジスタＱ１，Ｑ２のコレ
クタ電流をスイッチングさせるＮＰＮトランジスタであ
る。
形態１を、図１について説明する。図１において、Ｑ
１，Ｑ２はベースバンド信号がベースから入力されるＮ
ＰＮトランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベー
スより入力され、ＮＰＮトランジスタＱ１，Ｑ２のコレ
クタ電流をスイッチングさせるＮＰＮトランジスタであ
る。
【００１０】Ｍ１，Ｍ２は、ＮＰＮトランジスタＱ１，
Ｑ２のエミッタ抵抗として作用し、ＮＰＮトランジスタ
Ｑ１，Ｑ２のバイアス電流を決定するＮＭＯＳトランジ
スタである。ＲＥ１は、ＮＭＯＳトランジスタＭ１，Ｍ
２により設定されるＮＰＮトランジスタＱ１，Ｑ２のエ
ミッタ抵抗と出力負荷抵抗ＲＬ１，ＲＬ２とともに、ゲ
インを決定する抵抗である。
Ｑ２のエミッタ抵抗として作用し、ＮＰＮトランジスタ
Ｑ１，Ｑ２のバイアス電流を決定するＮＭＯＳトランジ
スタである。ＲＥ１は、ＮＭＯＳトランジスタＭ１，Ｍ
２により設定されるＮＰＮトランジスタＱ１，Ｑ２のエ
ミッタ抵抗と出力負荷抵抗ＲＬ１，ＲＬ２とともに、ゲ
インを決定する抵抗である。
【００１１】次に、動作について説明する。パワーセー
ブオフ時には、ＮＭＯＳトランジスタＭ１，Ｍ２をＯＮ
状態になるようゲート電位を“Ｈ”に設定する。このと
きのＮＭＯＳトランジスタＭ１，Ｍ２は抵抗として作用
する。
ブオフ時には、ＮＭＯＳトランジスタＭ１，Ｍ２をＯＮ
状態になるようゲート電位を“Ｈ”に設定する。このと
きのＮＭＯＳトランジスタＭ１，Ｍ２は抵抗として作用
する。
【００１２】パワーセーブオン時には、ＮＭＯＳトラン
ジスタＭ１，Ｍ２がＯＦＦ状態になるようゲート電位を
“Ｌ”に設定する。このとき、ベースバンド入力があっ
ても、ＮＰＮトランジスタＱ１，Ｑ２はＯＦＦの状態で
ある。
ジスタＭ１，Ｍ２がＯＦＦ状態になるようゲート電位を
“Ｌ”に設定する。このとき、ベースバンド入力があっ
ても、ＮＰＮトランジスタＱ１，Ｑ２はＯＦＦの状態で
ある。
【００１３】実施の形態１によれば、ベースバンド信号
を制御入力として受けるＮＰＮトランジスタＱ１，Ｑ２
のエミッタ抵抗として作用し、ＮＰＮトランジスタＱ
１，Ｑ２のバイアス電流を決定するパワーセーブ信号を
制御入力として受けるＮＭＯＳトランジスタＭ１，Ｍ２
を設けたので、パワーセーブ機能を的確に遂行すること
ができる。
を制御入力として受けるＮＰＮトランジスタＱ１，Ｑ２
のエミッタ抵抗として作用し、ＮＰＮトランジスタＱ
１，Ｑ２のバイアス電流を決定するパワーセーブ信号を
制御入力として受けるＮＭＯＳトランジスタＭ１，Ｍ２
を設けたので、パワーセーブ機能を的確に遂行すること
ができる。
【００１４】実施の形態２．この発明の実施の形態２
を、図２について説明する。図２において、Ｍ３，Ｍ４
はベースバンド信号がゲートから入力されるＮＭＯＳト
ランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベースから
入力されるＮＰＮトランジスタである。
を、図２について説明する。図２において、Ｍ３，Ｍ４
はベースバンド信号がゲートから入力されるＮＭＯＳト
ランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベースから
入力されるＮＰＮトランジスタである。
【００１５】Ｍ１，Ｍ２は、パワーセーブ信号を制御入
力として受け差動トランジスタを構成するＮＭＯＳトラ
ンジスタである。ＲＥ１は、ＮＭＯＳトランジスタＭ
１，Ｍ２により設定される抵抗と出力負荷抵抗ＲＬ１，
ＲＬ２とともに、ゲインを決定する抵抗である。ＮＭＯ
ＳトランジスタＭ３，Ｍ４は、図１におけるＮＰＮトラ
ンジスタＱ１，Ｑ２と同一の動作をする。
力として受け差動トランジスタを構成するＮＭＯＳトラ
ンジスタである。ＲＥ１は、ＮＭＯＳトランジスタＭ
１，Ｍ２により設定される抵抗と出力負荷抵抗ＲＬ１，
ＲＬ２とともに、ゲインを決定する抵抗である。ＮＭＯ
ＳトランジスタＭ３，Ｍ４は、図１におけるＮＰＮトラ
ンジスタＱ１，Ｑ２と同一の動作をする。
【００１６】その効果を説明する。図１のようにベース
バンド入力をＮＰＮトランジスタで構成すると、抵抗Ｒ
Ｅ１にかかる電位は、ベースエミッタ間電圧ＶBE（例え
ば０．７Ｖ）だけ下がるのに対し、この実施の形態２の
ように差動トランジスタを構成するＮＭＯＳトランジス
タＭ３，Ｍ４を設けると、ＮＭＯＳトランジスタのゲー
トソース間電圧は、サイズにより小さくすることができ
（例えば０．４Ｖ）、その分、入力ダイナミックレンジ
を広げることができる。そのため、入力バイアスオフセ
ットの精度が要求される回路では、特に有効となるので
ある。
バンド入力をＮＰＮトランジスタで構成すると、抵抗Ｒ
Ｅ１にかかる電位は、ベースエミッタ間電圧ＶBE（例え
ば０．７Ｖ）だけ下がるのに対し、この実施の形態２の
ように差動トランジスタを構成するＮＭＯＳトランジス
タＭ３，Ｍ４を設けると、ＮＭＯＳトランジスタのゲー
トソース間電圧は、サイズにより小さくすることができ
（例えば０．４Ｖ）、その分、入力ダイナミックレンジ
を広げることができる。そのため、入力バイアスオフセ
ットの精度が要求される回路では、特に有効となるので
ある。
【００１７】この実施の形態２によれば、ベースバンド
信号を制御入力として受けるトランジスタとしてＮＭＯ
ＳトランジスタＭ３，Ｍ４からなる差動トランジスタ構
成を採用したので、パワーセーブ機能を的確に遂行する
ことができるとともに、入力ダイナミックレンジを確実
に広げることができる。
信号を制御入力として受けるトランジスタとしてＮＭＯ
ＳトランジスタＭ３，Ｍ４からなる差動トランジスタ構
成を採用したので、パワーセーブ機能を的確に遂行する
ことができるとともに、入力ダイナミックレンジを確実
に広げることができる。
【００１８】実施の形態３．この発明の実施の形態３
を、図３について説明する。図３において、Ｍ３，Ｍ４
はベースバンド信号がゲートから入力されるＮＭＯＳト
ランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベースから
入力されるＮＰＮトランジスタである。
を、図３について説明する。図３において、Ｍ３，Ｍ４
はベースバンド信号がゲートから入力されるＮＭＯＳト
ランジスタ、Ｑ３〜Ｑ６は、ローカル信号がベースから
入力されるＮＰＮトランジスタである。
【００１９】Ｍ１，Ｍ２は、パワーセーブ信号を制御入
力として受けるＮＭＯＳトランジスタである。ＲＥ１
は、ＮＭＯＳトランジスタＭ１，Ｍ２により設定される
抵抗と出力負荷抵抗ＲＬ１，ＲＬ２とともに、ゲインを
決定する抵抗である。
力として受けるＮＭＯＳトランジスタである。ＲＥ１
は、ＮＭＯＳトランジスタＭ１，Ｍ２により設定される
抵抗と出力負荷抵抗ＲＬ１，ＲＬ２とともに、ゲインを
決定する抵抗である。
【００２０】ＮＭＯＳトランジスタＭ３，Ｍ４は、図１
におけるＮＰＮトランジスタＱ１，Ｑ２と同一の動作を
する。Ｍ５は、ＮＭＯＳトランジスタＭ１とＭ２とでカ
レントミラー回路を構成するＮＭＯＳトランジスタ、Ｍ
６は、前記カレントミラー回路をＯＮ／ＯＦＦさせるス
イッチとして構成するＮＭＯＳトランジスタである。
におけるＮＰＮトランジスタＱ１，Ｑ２と同一の動作を
する。Ｍ５は、ＮＭＯＳトランジスタＭ１とＭ２とでカ
レントミラー回路を構成するＮＭＯＳトランジスタ、Ｍ
６は、前記カレントミラー回路をＯＮ／ＯＦＦさせるス
イッチとして構成するＮＭＯＳトランジスタである。
【００２１】その効果を説明する。図２のようにＮＭＯ
ＳトランジスタＭ１，Ｍ２を抵抗として使用するのに対
し、図３のように定電流として使用することで、ＮＭＯ
ＳトランジスタＭ３，Ｍ４のバイアス電流を安定化さ
せ、リニアリティを良くすることができる。
ＳトランジスタＭ１，Ｍ２を抵抗として使用するのに対
し、図３のように定電流として使用することで、ＮＭＯ
ＳトランジスタＭ３，Ｍ４のバイアス電流を安定化さ
せ、リニアリティを良くすることができる。
【００２２】この実施の形態３によれば、ベースバンド
信号を制御入力として受けるトランジスタとしてＮＭＯ
ＳトランジスタＭ３，Ｍ４からなる差動トランジスタ構
成を採用したので、パワーセーブ機能を的確に遂行する
ことができるとともに、入力ダイナミックレンジを確実
に広げることができ、しかも、ＮＭＯＳトランジスタＭ
３，Ｍ４のバイアス電流を安定化させ、リニアリティを
良くすることができる。
信号を制御入力として受けるトランジスタとしてＮＭＯ
ＳトランジスタＭ３，Ｍ４からなる差動トランジスタ構
成を採用したので、パワーセーブ機能を的確に遂行する
ことができるとともに、入力ダイナミックレンジを確実
に広げることができ、しかも、ＮＭＯＳトランジスタＭ
３，Ｍ４のバイアス電流を安定化させ、リニアリティを
良くすることができる。
【００２３】
【発明の効果】第１の発明によれば、ベースバンド信号
を制御入力として受けるＮＰＮトランジスタのエミッタ
抵抗として作用し、ＮＰＮトランジスタのバイアス電流
を決定するパワーセーブ信号を制御入力として受けるＮ
ＭＯＳトランジスタを設けたので、パワーセーブ機能を
的確に遂行することができる。
を制御入力として受けるＮＰＮトランジスタのエミッタ
抵抗として作用し、ＮＰＮトランジスタのバイアス電流
を決定するパワーセーブ信号を制御入力として受けるＮ
ＭＯＳトランジスタを設けたので、パワーセーブ機能を
的確に遂行することができる。
【００２４】第２の発明によれば、ベースバンド信号を
制御入力として受けるトランジスタとしてＮＭＯＳトラ
ンジスタを採用したので、パワーセーブ機能を的確に遂
行することができるとともに、入力ダイナミックレンジ
を確実に広げることができる。
制御入力として受けるトランジスタとしてＮＭＯＳトラ
ンジスタを採用したので、パワーセーブ機能を的確に遂
行することができるとともに、入力ダイナミックレンジ
を確実に広げることができる。
【図１】 この発明における実施の形態１によるミキサ
回路を示す接続図である。
回路を示す接続図である。
【図２】 この発明における実施の形態２によるミキサ
回路を示す接続図である。
回路を示す接続図である。
【図３】 この発明における実施の形態３によるミキサ
回路を示す接続図である。
回路を示す接続図である。
【図４】 従来例を示す接続図である。
Ｍ１〜Ｍ６ ＮＭＯＳトランジスタ、Ｑ１〜Ｑ４ ＮＰ
Ｎトランジスタ、ＲＥ１ 差動アンプエミッタ抵抗、Ｒ
Ｌ１，ＲＬ２ 差動アンプ出力負荷抵抗、ＶＣＣ 電
源、ＧＮＤ 接地。
Ｎトランジスタ、ＲＥ１ 差動アンプエミッタ抵抗、Ｒ
Ｌ１，ＲＬ２ 差動アンプ出力負荷抵抗、ＶＣＣ 電
源、ＧＮＤ 接地。
Claims (2)
- 【請求項１】 ベースバンド信号を制御入力として受け
る第１のトランジスタと、ローカル信号を制御入力とし
て受け前記第１のトランジスタのスイッチ動作を行わせ
る第２のトランジスタとを備えたミキサ回路において、
パワーセーブ信号を制御入力として受けるＮＭＯＳトラ
ンジスタを設け、パワーセーブ信号オン時には、前記Ｎ
ＭＯＳトランジスタによりパワーセーブ機能を行うとと
もに、パワーセーブ信号オフ時には、前記ＮＭＯＳトラ
ンジスタにより前記第１のトランジスタのバイアス電流
を決定するようにしたことを特徴とするミキサ回路。 - 【請求項２】 ベースバンド信号を制御入力として受け
る第１のトランジスタと、ローカル信号を制御入力とし
て受け前記第１のトランジスタのスイッチ動作を行わせ
る第２のトランジスタとを備えたミキサ回路において、
前記第１のトランジスタをＮＭＯＳトランジスタにより
構成したことを特徴とするミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36031897A JPH11195929A (ja) | 1997-12-26 | 1997-12-26 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36031897A JPH11195929A (ja) | 1997-12-26 | 1997-12-26 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195929A true JPH11195929A (ja) | 1999-07-21 |
Family
ID=18468888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36031897A Pending JPH11195929A (ja) | 1997-12-26 | 1997-12-26 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195929A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006001173A1 (ja) * | 2004-06-25 | 2006-01-05 | Niigata Seimitsu Co., Ltd. | ステレオセパレーション調整回路及びそのｍｏｓ集積回路 |
| KR20060123926A (ko) * | 2005-05-30 | 2006-12-05 | 포스데이타 주식회사 | 단거리 무선통신시스템의 진폭변조장치 |
| JP2014075845A (ja) * | 2008-08-01 | 2014-04-24 | Qualcomm Incorporated | 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ |
-
1997
- 1997-12-26 JP JP36031897A patent/JPH11195929A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006001173A1 (ja) * | 2004-06-25 | 2006-01-05 | Niigata Seimitsu Co., Ltd. | ステレオセパレーション調整回路及びそのｍｏｓ集積回路 |
| KR20060123926A (ko) * | 2005-05-30 | 2006-12-05 | 포스데이타 주식회사 | 단거리 무선통신시스템의 진폭변조장치 |
| JP2014075845A (ja) * | 2008-08-01 | 2014-04-24 | Qualcomm Incorporated | 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275688B1 (en) | Double balanced mixer | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JPH11195929A (ja) | ミキサ回路 | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| US6552586B2 (en) | Biasing of a mixer | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| JPH08167819A (ja) | 送信回路 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0535613Y2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| JP3484922B2 (ja) | アーリー効果補正回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH079449Y2 (ja) | 増幅器 | |
| JPH0115224Y2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 | |
| JPH0152929B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0113228B2 (ja) | ||
| JP2782350B2 (ja) | 低歪電流源 | |
| JPH04257906A (ja) | 定電流回路 |