JP2014075845A - 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ - Google Patents

切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ Download PDF

Info

Publication number
JP2014075845A
JP2014075845A JP2014000336A JP2014000336A JP2014075845A JP 2014075845 A JP2014075845 A JP 2014075845A JP 2014000336 A JP2014000336 A JP 2014000336A JP 2014000336 A JP2014000336 A JP 2014000336A JP 2014075845 A JP2014075845 A JP 2014075845A
Authority
JP
Japan
Prior art keywords
transistors
signal
coupled
pair
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014000336A
Other languages
English (en)
Other versions
JP5706009B2 (ja
Inventor
Shanti Asuri Bhushan
ブシャン・シャンティ・アスリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014075845A publication Critical patent/JP2014075845A/ja
Application granted granted Critical
Publication of JP5706009B2 publication Critical patent/JP5706009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

【課題】切り替えられたトランスコンダクタンス及びＬＯマスキングを有するアップコンバータ及びダウンコンバータ
【解決手段】一設計では、アップコンバータは、トランジスタの第１、第２及び第３のセットを含んでいる。第１のセットは、ベースバンド信号を受け取り、アップコンバートされた信号を供給する。第２のセットは、ＴＸＬＯ信号に基づいて、第１のセットのトランジスタのトランスコンダクタンスを切り替える。第３のセットは、ＴＸＶＣＯ信号に基づいて第２のセットのトランジスタをイネーブル及びディセーブルにする。一設計では、ダウンコンバータは、トランジスタの第１、第２及び第３のセットを含んでいる。第１のセットは、変調信号を受け取り、ベースバンド信号を供給する。第２のセットは、ＲＸＬＯ信号に基づいて第１のセットのトランジスタのトランスコンダクタンスを切り替える。第３のセットは、ＲＸＶＣＯ信号に基づいて第２のセットのトランジスタをイネーブル及びディセーブルにする。
【選択図】図５

Description

本開示は、一般にエレクトロニクスに関し、より具体的には無線通信デバイスのためのアップコンバータ及びダウンコンバータに関する。
セルラ電話（cellular phone）のような無線通信デバイスは、双方向通信をサポートするために、典型的には送信機（transmitter）及び受信機（receiver）を含んでいる。送信機は、Ｉ及びＱ送信（ＴＸ）ローカルオシレータ（ＬＯ）信号によって同相（inphase）（Ｉ）及び直交（quadrature）（Ｑ）出力ベースバンド信号をアップコンバートして、無線チャネルを介した送信により適したラジオ周波数（ＲＦ）出力信号を得るかもしれない。受信機は、無線チャネルを介してＲＦ入力信号を受信し、Ｉ及びＱ受信（ＲＸ）ＬＯ信号によってＲＦ入力信号をダウンコンバートして、Ｉ及びＱ入力ベースバンド信号を得るかもしれない。良好なパフォーマンスを得るためのアップコンバージョン及びダウンコンバージョンを行うことが望まれている。
良好なパフォーマンスを有するアップコンバータ及びダウンコンバータが、ここで説明される。一態様では、アップコンバータ及びダウンコンバータはそれぞれ、切り替えられたトランスコンダクタンス（switched transconductance）及び／又はＬＯマスキング（LO masking）をインプリメントしているかもしれない。トランジスタのトランスコンダクタンスｇmは、出力電流対入力電圧の関数であり、トランジスタのゲインに関連している。切り替えられたトランスコンダクタンス（switched transconductance）は、ベースバンド又はＲＦトランジスタのソースに結合されたＬＯトランジスタによってロウ及びハイの間でベースバンド又はＲＦトランジスタのトランスコンダクタンスを切り替えることである。アップコンバータでは、ベースバンドトランジスタはＩ及びＱベースバンド信号を受け取って、アップコンバートされた信号を供給する。ダウンコンバータでは、ＲＦトランジスタは、ＲＦ入力信号を受け取って、ダウンコンバートされたＩ及びＱベースバンド信号を供給する。ＬＯトランジスタは、ベースバンド又はＲＦトランジスタのトランスコンダクタンスを切り替え、ミキシング機能を実行する。ＬＯマスキングは、ベースバンド又はＲＦトランジスタのトランスコンダクタンスがＶＣＯ信号の遷移（transition）の最中に切り替えられるように、電圧制御発振器（voltage-controlled oscillator）（ＶＣＯ）からのＶＣＯ信号によってＬＯ信号を再クロックする（re-clock）ことを指す。切り替えられたトランスコンダクタンス及びＬＯマスキングは、以下に述べるような種々の効果を提供する。
一設計では、アップコンバータは、トランジスタの第１、第２及び第３のセットを含んでいる。トランジスタの第１のセットは、ベースバンド信号を受け取り、アップコンバートされた信号を供給する。トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合され、ＴＸＬＯ信号に基づいて第１のセットのトランジスタのトランスコンダクタンスを切り替える。トランジスタの第３のセットは、トランジスタの第２のセットに結合し、ＴＸＶＣＯ信号に基づいて第２のセットのトランジスタをイネーブル（enable）及びディセーブル（disable）にする。第２及び第３のセットのトランジスタは、スイッチとして動作するかもしれない。
一設計では、ダウンコンバータは、トランジスタの第１、第２及び第３のセットを含んでいる。トランジスタの第１のセットは、変調信号を受け取り、ベースバンド信号を供給する。トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合され、ＲＸＬＯ信号に基づいて第１のセットのトランジスタのトランスコンダクタンスを切り替える。トランジスタの第３のセットは、トランジスタの第２のセットに結合し、ＲＸＶＣＯ信号に基づいて第２のセットのトランジスタをイネーブル（enable）及びディセーブル（disable）にする。第２及び第３のセットのトランジスタは、スイッチとして動作するかもしれない。
開示の種々の態様及び特徴が、以下により詳細に述べられる。
図１は、無線通信デバイスのブロック図を示している。 図２は、ＬＯ信号発生器のブロック図を示している。 図３は、Ｉ及びＱＬＯ信号及びＶＣＯ信号のタイミング図を示している。 図４は、Ｇｉｌｂｅｒｔセルミキサを有するアップコンバータを示している。 図５は、切り替えられたトランスコンダクタンスを有するアップコンバータを示している。 図６Ａは、切り替えられたトランスコンダクタンス及びＬＯマスキングを有するアップコンバータを示している。 図６Ｂは、切り替えられたトランスコンダクタンス及びＬＯマスキングを有するアップコンバータを示している。 図７は、切り替えられたトランスコンダクタンス及びＬＯマスキングを有するダウンコンバータを示している。 図８は、アップコンバージョンを実行するためのプロセスを示している。 図９は、ダウンコンバージョンを実行するためのプロセスを示している。
ここで述べられるアップコンバータ及びダウンコンバータは、種々の通信デバイス及びシステムに用いられる。例えば、アップコンバータ及びダウンコンバータは、無線通信デバイス、セルラ電話、パーソナルデジタルアシスタント（ＰＤＡ）、ハンドへルドデバイス、無線モデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、等に用いられるかもしれない。明確化のため、無線通信デバイス（セルラ電話或いはいくつかの他のデバイス）のためのアップコンバータ及びダウンコンバータの利用について、以下に説明する。
図１は、無線通信デバイス（wireless communication device）１００のブロック図を示している。この設計では、無線デバイス１００は、データ及びプログラムコードを記憶するためのメモリ１１２を有するデータプロセッサ１１０と、トランシーバー１２０とを含んでいる。トランシーバー１２０は、双方向通信をサポートする送信機（transmitter）１３０及び受信機（receiver ）１５０を含んでいる。一般に、無線デバイス１００は、任意の数の通信システム及び周波数帯のための任意の数の送信機及び任意の数の受信機を含んでいるかもしれない。
送信機或いは受信機は、スーパーヘテロダインアーキテクチャ（super-heterodyne architecture）或いはダイレクトコンバージョンアーキテクチャ（direct-conversion architecture）によってインプリメントされているかもしれない。スーパーヘテロダインアーキテクチャでは、信号は、複数のステージにおいてＲＦとベースバンドとの間で周波数変換され、例えば、受信機のために、１つのステージにおいてＲＦから中間周波数（intermediate frequency）（ＩＦ）に、そして他のステージにおいてＩＦからベースバンドに変換される。ダイレクトコンバージョンアーキテクチャ（ゼロＩＦアーキテクチャとも呼ばれる）では、信号は１つのステージにおいてＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダイン及びダイレクトコンバージョンアーキテクチャは、異なった回路ブロックを用い及び／又は異なった要求を有するかもしれない。図１に示した設計では、送信機１３０及び受信機１５０は、ダイレクトコンバージョンアーキテクチャによってインプリメントされている。
送信パス（transmit path）では、データプロセッサ１１０は、送信されるデータを処理し、Ｉ及びＱアナログ出力信号を送信機１３０に供給する。送信機１３０内では、ロウパスフィルタ１３２ａ及び１３２ｂがそれぞれＩ及びＱアナログ出力信号をフィルタし、従来のデジタルアナログ変換によって生じるイメージを除去する。増幅器（Ａｍｐ）１３４ａ及び１３４ｂはそれぞれロウパスフィルタ１３２ａ及び１３２ｂからの信号を増幅し、Ｉ及びＱベースバンド信号を供給する。アップコンバータ１４０は、Ｉ及びＱベースバンド信号、ＬＯ信号発生器１７０からのＩ及びＱＴＸＬＯ信号、及びＬＯ信号発生器１７０内のＶＣＯからのＴＸＶＣＯ信号を受ける。アップコンバータ１４０は、Ｉ及びＱＴＸＬＯ信号によってＩ及びＱベースバンド信号をアップコンバートし、アップコンバートされた信号を供給する。フィルタ１４２は、周波数アップコンバージョンによって生じるイメージを除去するためと、受信周波数帯におけるノイズを除去するために、アップコンバートされた信号をフィルタする。フィルタ１４２は、表面音響波（surface acoustic wave ）（ＳＡＷ）フィルタ或いはいくつかの他のタイプのフィルタであるかもしれない。電力増幅器（power amplifier）(ＰＡ)１４４は、フィルタ１４２からの信号を増幅して、所望の出力電力レベルを得て、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサ
（duplexer）又はスイッチ１４６を通してルート（rout）され、アンテナ１４８を介して送信される。
受信パス（receive path）では、アンテナ１４８は、ベースステーションによって送信された信号を受信し、受信されたＲＦ信号を供給し、それはデュプレクサ又はスイッチ１４６を通してルートされ、ロウノイズ増幅器（ＬＮＡ）１５２に供給される。受け取られたＲＦ信号は、ＬＮＡ１５２によって増幅され、フィルタ１５４によってフィルタされて、ＲＦ入力信号が得られる。ダウンコンバータ１６０は、ＲＦ入力信号、ＬＯ信号発生器１８０からのＩ及びＱＲＸＬＯ信号、及びＬＯ信号発生器１８０内のＶＣＯからのＲＸＶＣＯ信号を受ける。ダウンコンバータ１６０は、Ｉ及びＱＲＸＬＯ信号によってＲＦ入力信号をダウンコンバートし、Ｉ及びＱベースバンド信号を供給する。Ｉ及びＱベースバンド信号は、増幅器１６２ａ及び１６２ｂによって増幅され、さらにロウパスフィルタ１６４ａ及び１６４ｂによってフィルタされて、Ｉ及びＱアナログ入力信号を得て、それはデータプロセッサ１１０に供給される。
ＬＯ信号発生器１７０は、周波数アップコンバージョンに用いられるＩ及びＱＴＸＬＯ信号を生成する。ＬＯ信号発生器１８０は、周波数ダウンコンバージョンに用いられるＩ及びＱＲＸＬＯ信号を生成する。各ＬＯ信号は、特別の基本周波数（particular fundamental frequency）を持った周期信号（periodic signal）である。ＴＸＬＯ信号及びＲＸＬＯ信号は、（i）システムが時間分割デュプレクシング（time division duplexing）（ＴＤＤ）を用いる場合には同じ周波数、（ii）システムが周波数分割デュプレクシング（frequency division duplexing）（ＦＤＤ）を用いる場合には異なった周波数を有する。フェーズロックループ（ＰＬＬ）１７２は、データプロセッサ１１０からタイミング情報を、ＬＯ信号発生器１７０からＴＸＶＣＯ信号を受け取る。ＰＬＬ１７２は、ＬＯ信号発生器１７０からのＴＸＬＯ信号の周波数及び／又は位相を調整するために用いられる制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を、ＬＯ信号発生器１８０からＲＸＶＣＯ信号を受け取る。ＰＬＬ１８２は、ＬＯ信号発生器１８０からのＲＸＬＯ信号の周波数及び／又は位相を調整するために用いられる制御信号を生成する。
図１は、例示のトランシーバー設計を示している。一般に、送信機及び受信機の信号の条件付けは、増幅器、フィルタ、アップコンバータ及びダウンコンバータ等の１以上のステージによって実行されるかもしれない。これらの回路ブロックは、図１に示された構成とは異なってアレンジされるかもしれない。さらに、図１に示されていない他の回路ブロックが、送信機及び受信機の信号の条件付けに用いられるかもしれない。図１のいくつかの回路ブロックは、排除されるかもしれない。例えば、フィルタ１４２は排除されるかもしれず、アップコンバータ１４０の出力が直接、電力増幅器１４４に結合されるかもしれない。他の例として、フィルタ１５４が排除されるかもしれず、ＬＮＡ１５２の出力が直接、ダウンコンバータ１６０に結合されるかもしれない。トランシーバー１２０の全部又は一部が、１以上のアナログ集積回路（ＩＣ）、ＲＦＩＣ、ミックス信号ＩＣ（mixed-signal IC）等にインプリメントされるかもしれない。
図２は、図１のＬＯ信号発生器１７０の設計のブロック図を示している。ＬＯ信号発生器１７０内では、ＶＣＯ２１０はＰＬＬ１７２から制御信号ＶCTRLを受け取り、制御信号によって決定されるように、所望の出力周波数でＴＸＶＣＯ信号を発生する。ディバイダ／スプリッタ２２０は、ＴＸＶＣＯ信号を受け取って周波数（例えば、２のファクタによって）で分周し、（i）非反転ＩＴＸＬＯ信号ＩＬＯTXp及び反転ＩＴＸＬＯ信号ＩＬＯTXnからなる差動（differential）ＩＴＸＬＯ信号と、（ii）非反転ＱＴＸＬＯ信号ＱＬＯTXp及び反転ＱＴＸＬＯ信号ＱＬＯTXnからなる差動（differential）ＱＴＸＬＯ信号とを生成する。ＩＬＯTXp、ＱＬＯTXp、ＩＬＯTXn及びＱＬＯTXn信号は、図２に示されるように、互いの位相から９０°ずれている。一般に、ディバイダ／スプリッタ２２０は、任意の数の周波数ディバイダと任意の数の信号スプリッタとを含んでいる。バッファ２３０は、ＴＸＶＣＯ信号を受け取り、非反転ＴＸＶＣＯ信号ＶＣＯTXp及び反転ＴＸＶＣＯ信号ＶＣＯTXnからなる差動ＴＸＶＣＯ信号を生成する。ＶＣＯTXp及びＶＣＯTXnは、互いの位相から１８０°ずれている。ここでの説明では、サブスクリプト“ｐ”は非反転／ポジティブ信号であり、サブスクリプト“ｎ”は反転／ネガティブ信号である。差動信号（differential signal）は非反転信号及び反転信号（例えば、ＩＬＯTXp及びＩＬＯTXn信号）からなり、相補信号（complementary signal）は反転信号及び非反転信号（例えば、ＩＬＯTXn及びＩＬＯTXp信号）からなる。
図３は、Ｉ及びＱＴＸＬＯ信号及びＴＸＶＣＯ信号の例示的なタイミング図を示している。ＴＸＶＣＯ信号は、周波数においてファクタ２で分周され、ＴＸＬＯ信号を生成する。Ｉ及びＱＴＸＬＯ信号は、ＴＸＶＣＯ信号の周波数の２分の１の周波数を持つことになる。ＶＣＯTXp及びＶＣＯTXn信号は、図３のトップに示されている。ＱＬＯTXp及びＱＬＯTXn信号は、ＩＬＯTXp及びＩＬＯTXn信号から９０°遅延されている。ＴＸＬＯ信号の各サイクルは、４つの位相に分けられる。第１の位相φ1は、時間Ｔ1でのＩＬＯTXp信号の立ち上がりエッジから時間Ｔ2でのＱＬＯTXp信号の立ち上がりエッジまでの期間をカバーしている。第２の位相φ2は、ＱＬＯTXp信号の立ち上がりエッジから時間Ｔ3でのＩＬＯTXn信号の立ち上がりエッジまでの期間をカバーしている。第３の位相φ3は、ＩＬＯTXn信号の立ち上がりエッジから時間Ｔ4でのＱＬＯTXn信号の立ち上がりエッジまでの期間をカバーしている。第４の位相φ4は、ＱＬＯTXn信号の立ち上がりエッジから時間Ｔ5でのＩＬＯTXp信号の立ち上がりエッジまでの期間をカバーしている。
図１のアップコンバータ１４０及びダウンコンバータ１６０は、種々の設計によってインプリメントされるかもしれず、それはノイズ及びリニアリティの観点から異なったパフォーマンス有するかもしれない。アップコンバータ１４０及びダウンコンバータ１６０は、シングルエンドの設計或いは異なった設計によってインプリメントされるかもしれない。アップコンバータ１４０及びダウンコンバータ１６０のいくつかの異なった設計は、以下に説明される。
図４は、Ｇｉｌｂｅｒｔセルミキサ（Gilbert cell mixer）によってインプリメントされたアップコンバータ４００の概略図を示している。アップコンバータ４００は、Ｉミキサ４０２、Ｑミキサ４０４、電流加算ノードＸｐ及びＸｎによってインプリメントされた加算器（summer）を含んでいる。Ｉミキサ４０２は、差動ＩＬＯ信号（ＩＬＯTXp及びＩＬＯTXn信号からなる）によって差動Ｉベースバンド信号（ＩＢＢTXp及びＩＢＢTXn信号からなる）をアップコンバートし、ノードＸｐ及びＸｎで差動Ｉアップコンバート信号を供給する。Ｑミキサ４０４は、差動ＱＬＯ信号（ＱＬＯTXp及びＱＬＯTXn信号からなる）によって差動Ｑベースバンド信号（ＱＢＢTXp及びＱＢＢTXn信号からなる）をアップコンバートし、ノードＸｐ及びＸｎで差動Ｑアップコンバート信号を供給する。差動Ｉ及びＱアップコンバート信号は、ノードＸｐ及びＸｎで加算され（summed）、ＲＦｏｕｔp及びＲＦｏｕｔn信号からなる差動アップコンバート信号を得る。
Ｉミキサ４０２内では、Ｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ４１２及び４１４は、それらのソースが回路接地に結合され、それらのゲートがそれぞれＩＢＢTXp及びＩＢＢTXn信号を受け取る。“トランジスタ”及び“デバイス”なる語句は、たびたび互換的に用いられ、例えばＭＯＳトランジスタはたびたびＭＯＳデバイスと呼ばれる。ＮＭＯＳトランジスタ４２２及び４３２は、それらのソースがＮＭＯＳトランジスタ４１２のドレインに結合され、それらのゲートがそれぞれＩＬＯTXp及びＩＬＯTXn信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。ＮＭＯＳトランジスタ４２４及び４３４は、それらのソースがＮＭＯＳトランジスタ４１４のドレインに結合され、それらのゲートがそれぞれＩＬＯTXn及びＩＬＯTXp信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。ＮＭＯＳトランジスタ４７２及び４７４は、それらのソースがそれぞれノードＸｐ及びＸｎに結合され、それらのゲートがバイアス電圧Ｖbiasを受け取り、それらのドレインが電源ＶDDに結合されている。
Ｑミキサ４０４内では、ＮＭＯＳトランジスタ４１６及び４１８は、それらのソースが回路接地に結合され、それらのゲートがそれぞれＱＢＢTXp及びＱＢＢTXn信号を受け取る。ＮＭＯＳトランジスタ４２６及び４３６は、それらのソースがＮＭＯＳトランジスタ４１６のドレインに結合され、それらのゲートがそれぞれＱＬＯTXp及びＱＬＯTXn信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。ＮＭＯＳトランジスタ４２８及び４３８は、それらのソースがＮＭＯＳトランジスタ４１８のドレインに結合され、それらのゲートがそれぞれＱＬＯTXn及びＱＬＯTXp信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。
ＮＭＯＳトランジスタ４１２から４１８は、Ｉ及びＱベースバンド信号のための増幅を与えるベースバンドトランジスタである。ＮＭＯＳトランジスタ４２２から４３８は、アップコンバージョンのためのミキシング機能を達成するために、カスコード（cascode）に動作し、電流ステアリング（steering）を実行するＬＯトランジスタである。ＮＭＯＳトランジスタ４７２及び４７４は、アップコンバージョン信号のための信号ドライブを供給する出力トランジスタである。
アップコンバータ４００は、以下のように動作する。各ＬＯトランジスタがイネーブルとなる位相は、図４に示されている。第１の位相φ1の間では、ＮＭＯＳトランジスタ４２２、４３４、４３６及び４２８がイネーブルとなり、ＩＢＢ信号に依存してＮＭＯＳトランジスタ４２２又は４３４のいずれかを通して電流が流れ、ＱＢＢ信号に依存してＮＭＯＳトランジスタ４３６又は４２８のいずれかを通して電流が流れる。第２の位相φ2の間では、ＮＭＯＳトランジスタ４２２、４３４、４２６及び４３８がイネーブルとなり、ＩＢＢ信号に依存してＮＭＯＳトランジスタ４２２又は４３４のいずれかを通して電流が流れ、ＱＢＢ信号に依存してＮＭＯＳトランジスタ４２６又は４３８のいずれかを通して電流が流れる。第３の位相φ3の間では、ＮＭＯＳトランジスタ４３２、４２４、４２６及び４３８がイネーブルとなり、ＩＢＢ信号に依存してＮＭＯＳトランジスタ４３２又は４２４のいずれかを通して電流が流れ、ＱＢＢ信号に依存してＮＭＯＳトランジスタ４２６又は４３８のいずれかを通して電流が流れる。第４の位相φ4の間では、ＮＭＯＳトランジスタ４３２、４２４、４３６及び４２８がイネーブルとなり、ＩＢＢ信号に依存してＮＭＯＳトランジスタ４３２又は４２４のいずれかを通して電流が流れ、ＱＢＢ信号に依存してＮＭＯＳトランジスタ４３６又は４２８のいずれかを通して電流が流れる。
Ｇｉｌｂｅｒｔセルミキサを有するアップコンバータ４００は、いくつかの欠点を有している。第１に、Ｇｉｌｂｅｒｔセルミキサは、受信周波数帯内に相対的に高いレベルのノイズを発生し、それはノイズを減衰させるために図１のフィルタ１４２に対してＳＡＷフィルタの使用を要求するかもしれない。第２に、いくつかの電圧ヘッドルーム（headroom）がＬＯトランジスタに用いられるために、特に低供給電圧によって、図４のベースバンドトランジスタに対して電圧ヘッドルームを強いることになるかもしれない。第３に、Ｉ及びＱＴＸＬＯ信号をＬＯトランジスタにＡＣ結合させるために、カップリングキャパシタが必要とされるかもしれない。さらに、ＬＯトランジスタに対するバイアス電圧が、良好なパフォーマンスを得るために、注意深く設定される必要があるかもしれない。第４に、高い電流が各ミキサによって消費されるかもしれない。第５に、変調ファクタｍが、全ての送信パス内でのリニアリティの要求によって制限されるかもしれない。制限された変調ファクタは、アップコンバートされた信号に対して、より低い出力電力及びより低い信号対ノイズ比率（ＳＮＲ）となるかもしれない。
図５は、切り替えられたトランスコンダクタンス（switched transconductance）を有するアップコンバータ５００の設計の概略図を示している。アップコンバータ５００は、図１のアップコンバータ１４０に用いられるかもしれず、Ｉミキサ５０２、Ｑミキサ５０４、及び電流加算ノードＸｐ及びＸｎによってインプリメントされた加算器（summer）を含んでいる。
Ｉミキサ５０２内では、インバータ５１２が、Ｐチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタ５２２及びＮＭＯＳトランジスタ５３２によってインプリメントされ、ＩＬＯTXp信号を受け取る。ＭＯＳトランジスタ５２２及び５３２は、それらのゲートが互いに結合されてインバータ入力を形成し、それらのドレインが互いに結合されてインバータ出力を形成し、それらのソースがそれぞれ高及び低電力サプライ（upper and lower power supplies）に結合されている。低電力サプライは、図５の回路接地であるが、いくつかの他の電圧或いは信号でもよい。ＮＭＯＳトランジスタ５５２及び５６２は、差動ペア
（differential pair）５４２を形成し、それらのソースがインバータ５１２の出力に結合され、それらのゲートがそれぞれＩＢＢTXp及びＩＢＢTXn信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。インバータ５１４は、ＰＭＯＳトランジスタ５２４及びＮＭＯＳトランジスタ５３４によってインプリメントされ、ＩＬＯTXn信号を受け取る。ＮＭＯＳトランジスタ５５４及び５６４は、差動ペア（differential pair）５４４を形成し、それらのソースがインバータ５１４の出力に結合され、それらのゲートがそれぞれＩＢＢTXn及びＩＢＢTXp信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。ＮＭＯＳトランジスタ５７２及び５７４は、それらのソースがそれぞれノードＸｐ及びＸｎに結合され、それらのゲートがバイアス電圧Ｖbiasを受け取り、それらのドレインが電力サプライに結合されている。
Ｑミキサ５０４内では、インバータ５１６が、ＰＭＯＳトランジスタ５２６及びＮＭＯＳトランジスタ５３６によってインプリメントされ、ＱＬＯTXp信号を受け取る。ＮＭＯＳトランジスタ５５６及び５６６は、差動ペア（differential pair）５４６を形成し、それらのソースがインバータ５１６の出力に結合され、それらのゲートがそれぞれＱＢＢTXp及びＱＢＢTXn信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。インバータ５１８は、ＰＭＯＳトランジスタ５２８及びＮＭＯＳトランジスタ５３８によってインプリメントされ、ＱＬＯTXn信号を受け取る。ＮＭＯＳトランジスタ５５８及び５６８は、差動ペア（differential pair）５４８を形成し、それらのソースがインバータ５１８の出力に結合され、それらのゲートがそれぞれＱＢＢTXn及びＱＢＢTXp信号を受け取り、それらのドレインがそれぞれノードＸｐ及びＸｎに結合されている。
アップコンバータ５００では、差動ペア５４２及び５４４が、Ｉベースバンド信号の反対の極性（opposite polarity）によってアップコンバータ出力を駆動する。ＩＴＸＬＯ信号は、ＬＯサイクルの半分（例えば、位相φ1及びφ2）に対して差動ペア５４２を選択し、ＬＯサイクルの他の半分（例えば、位相φ3及びφ4）に対して差動ペア５４４を選択する。同様に、差動ペア５４６及び５４８が、Ｑベースバンド信号の反対の極性によってアップコンバータ出力を駆動する。ＱＴＸＬＯ信号は、ＬＯサイクルの半分（例えば、位相φ2及びφ3）に対して差動ペア５４６を選択し、ＬＯサイクルの他の半分（例えば、位相φ1及びφ4）に対して差動ペア５４８を選択する。
ＭＯＳトランジスタ５２２から５３８は、アップコンバージョンのためのミキシング機能を達成するために、トランスコンダクタンスの切り替え（switcing）を実行するＬＯトランジスタである。ＮＭＯＳトランジスタ５５２から５６８は、Ｉ及びＱベースバンド信号に対する増幅を提供するベースバンドトランジスタである。ＮＭＯＳトランジスタ５７２及び５７４は、アップコンバージョン信号に対する信号駆動を提供する出力トランジスタである。
図５は、ベースバンドトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの特別な設計を示しており、特別の方法で、及びこれらのトランジスタに印加される特別の信号によって結合されている。所望のアップコンバート信号は、ベースバンドトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの他のアレンジ及び／又はこれらのトランジスタに他の方法で信号を印加することによっても得ることができる。
アップコンバータ５００は、以下のようにして動作する。４つのインバータ５１２から５１８のそれぞれは、そのＬＯ信号に基づいてイネーブル（enable）又はディセーブル（disable）となる。各インバータは、それぞれの差動ペアに結合され、その差動ペアのトランスコンダクタンスの切り替えを実行する。差動ペアのトランスコンダクタンスは、インバータ出力がハイの時には低く、インバータ出力がロウの時には高い。高いトランスコンダクタンスを有する各差動ペアは、そのベースバンド信号を増幅し、アップコンバータ出力を駆動する。ミキシング機能は、各ＬＯサイクルの異なった位相において異なった差動ペアのトランスコンダクタンスを切り替えることによって達成されるかもしれない。
図３に示されたタイミング図は、図５のアップコンバータ５００に用いられるかもしれない。第１の位相φ1の間では、インバータ５１２及び５１８の出力はロウであり、ＮＭＯＳトランジスタ５５２、５６２、５５８及び５６８は、高いトランスコンダクタンスを有し、Ｉベースバンド信号及び相補的（complementary）Ｑベースバンド信号に基づいてアップコンバータ出力を駆動する。第２の位相φ2の間では、インバータ５１２及び５１６の出力はロウであり、ＮＭＯＳトランジスタ５５２、５６２、５５６及び５６６は、高いトランスコンダクタンスを有し、Ｉ及びＱベースバンド信号に基づいてアップコンバータ出力を駆動する。第３の位相φ3の間では、インバータ５１４及び５１６の出力はロウであり、ＮＭＯＳトランジスタ５５４、５６４、５５６及び５６６は、高いトランスコンダクタンスを有し、相補的（complementary）Ｉベースバンド信号及びＱベースバンド信号に基づいてアップコンバータ出力を駆動する。第４の位相φ4の間では、インバータ５１４及び５１８の出力はロウであり、ＮＭＯＳトランジスタ５５４、５６４、５５８及び５６８は、高いトランスコンダクタンスを有し、相補的Ｉ及びＱベースバンド信号に基づいてアップコンバータ出力を駆動する。
切り替えられたトランスコンダクタンス（switched transconductance）を有するアップコンバータ５００は、いくつかの効果を有する。第１に、ＬＯトランジスタがベースバンドトランジスタのソースに位置している（図４に示されたベースバンドトランジスタのドレインの代わりに）。これは、ロジックゲートと同様にしてレールトゥレール（rail to rail）に駆動されるかもしれないスイッチのようにＬＯトランジスタを動作することを許容する。さらに、ＬＯトランジスタをスイッチのように動作させること（図４に示されたようなカスコードトランジスタの代わりに）は、ＬＯトランジスタに対して必要とされる電圧ヘッドルームが要らないことに帰結する。これは、ベースバンドトランジスタに対してより電圧ヘッドルームを提供するかもしれず、それはノイズを減少させるかもしれない。アップコンバータ５００内のＬＯトランジスタは、アップコンバータ４００内のＬＯトランジスタよりも、電力の消費が少ない。特に、アップコンバータ５００内のＬＯトランジスタは、ＩDC・γonを消費し、ただし、ＩDCはターンオンしたときの電流であり、γonはオン抵抗であり、それはスイッチに対して非常に小さい。さらに、ＬＯトランジスタからのノイズが抑制されることが示されることができ、それはアップコンバートされた信号のクオリティを向上させるかもしれない。ゲート・ドレイン間キャパシタンスＣgdを通したコモンモードＬＯリークも抑制されるかもしれず、それはシングルエンドのミキサ設計に対して有益であるかもしれない。
図６Ａ及び６Ｂは、切り替えられたトランスコンダクタンス（switched transconductance）及びＬＯマスキング（LO masking）を有するアップコンバータ６００の設計の概略図を示している。アップコンバータ６００は、図１のアップコンバータ１４０に用いられるかもしれず、図６Ａに示されたＩミキサ６０２、図６Ｂに示されたＱミキサ６０４、及び図６Ａに示された電流加算モードＸｐ及びＸｎによってインプリメントされた加算器（summer）を含んでいる。
図６Ａに示されるように、Ｉミキサ６０２は、図５のＩミキサ５０２に対するインバータ５１２及び５１４及びＮＭＯＳトランジスタ５５２、５５４、５６２及び５６４とそれぞれ同様に結合された、インバータ６１２及び６１４及びＮＭＯＳトランジスタ６５２、６５４、６６２及び６６４を含んでいる。Ｉミキサ６０２はさらに、インバータ６１２及び６１４及びＮＭＯＳトランジスタ６５２、６５４、６６２及び６６４とそれぞれ同様に結合された、インバータ６１３及び６１５及びＮＭＯＳトランジスタ６５３、６５５、６６３及び６６５を含んでいる。ＮＭＯＳトランジスタ６５２、６６４，６５３及び６６５のゲートは、ＩＢＢTXp信号を受け取り、ＮＭＯＳトランジスタ６６２、６５４，６６３及び６５５のゲートは、ＩＢＢTXn信号を受け取る。ＮＭＯＳトランジスタ６５２、６５４、６５３及び６５５のドレインはノードＸｐに結合され、ＮＭＯＳトランジスタ６６２、６６４、６６３及び６６５のドレインはノードＸｎに結合されている。
Ｉミキサ６０２はさらに、差動ＴＸＶＣＯ信号を受け取り、インバータ６１２から６１８をイネーブル（enable）及びディセーブル（disable）にするインバータ６０６及び６０７を含んでいる。インバータ６０６は、その入力がＶＣＯTXp信号を受け取り、その出力がインバータ６１２及び６１４の低電力サプライ（lower power supply）に結合され、それは図５のＮＭＯＳトランジスタ５３２及び５３４のソースに対応するかもしれない。インバータ６０７は、その入力がＶＣＯTXn信号を受け取り、その出力がインバータ６１３及び６１５の低電力サプライ（lower power supply）に結合されている。インバータ６０６及び６０７の出力は、インバータ６１２、６１３、６１４及び６１５の高電力サプライ（upper power supply）に結合され、それは図５のＰＭＯＳトランジスタ５２２から５２８のソースに対応するかもしれない。
図６Ｂに示されるように、Ｑミキサ６０４は、図５のＱミキサ５０４に対するインバータ５１６及び５１８及びＮＭＯＳトランジスタ５５６、５５８、５６６及び５６８とそれぞれ同様に結合された、インバータ６１６及び６１８及びＮＭＯＳトランジスタ６５６、６５８、６６６及び６６８を含んでいる。Ｑミキサ６０４はさらに、インバータ６１６及び６１８及びＮＭＯＳトランジスタ６５６、６５８、６６６及び６６８とそれぞれ同様に結合された、インバータ６１７及び６１９及びＮＭＯＳトランジスタ６５７、６５９、６６７及び６６９を含んでいる。ＮＭＯＳトランジスタ６５７、６６９，６５６及び６６８のゲートは、ＱＢＢTXp信号を受け取り、ＮＭＯＳトランジスタ６６７、６５９，６６６及び６５８のゲートは、ＱＢＢTXn信号を受け取る。ＮＭＯＳトランジスタ６５７、６５９、６５６及び６５８のドレインはノードＸｐに結合され、ＮＭＯＳトランジスタ６６７、６６９、６６６及び６６８のドレインはノードＸｎに結合されている。
Ｉミキサ６０２はさらに、インバータ６０８及び６０９を含んでいる。インバータ６０８は、その入力がＶＣＯTXp信号を受け取り、その出力がインバータ６１７及び６１９の低電力サプライ（lower power supply）に結合されている。インバータ６０９は、その入力がＶＣＯTXn信号を受け取り、その出力がインバータ６１６及び６１８の低電力サプライ（lower power supply）に結合されている。インバータ６０８及び６０９は、排除されていてもよい。この場合、図６Ａの出力インバータ６０６は、インバータ６１７及び６１９の低電力サプライに結合されていてもよく、出力インバータ６０７は、インバータ６１６及び６１８の低電力サプライに結合されていてもよい。
インバータ６０６から６０９は、ノイズを低減するためのＬＯマスキングを実行するＶＣＯトランジスタを含んでいる。インバータ６１２から６１９は、アップコンバージョンのためのミキシング機能を達成するためのトランスコンダクタンス切り替えを実行するＶＣＯトランジスタを含んでいる。ＮＭＯＳトランジスタ６５２から６６９は、Ｉ及びＱベースバンド信号に対する増幅を提供するベースバンドトランジスタである。ＮＭＯＳトランジスタ６７２及び６７４は、それぞれ図５のＮＭＯＳトランジスタ５７２及び５７４と同様に結合された出力トランジスタであり、アップコンバートされた信号のために信号駆動（signal drive）を提供する。
Ｉミキサ６０２は、図５のＩミキサ５０２に含まれている差動ペア６４２及び６４４及びインバータ６１２及び６１４を含んでいる。Ｉミキサ６０２はさらに、ＬＯマスキングをサポートする差動ペア６４３及び６４５及びインバータ６１３及び６１５を含んでいる。同様に、Ｑミキサ６０４は、図５のＱミキサ５０４に含まれている差動ペア６４６及び６４８及びインバータ６１６及び６１８を含んでいる。Ｑミキサ６０４はさらに、ＬＯマスキングをサポートする差動ペア６４７及び６４９及びインバータ６１７及び６１９を含んでいる。
図６Ａ及び図６Ｂは、ベースバンドトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの特別な設計を示しており、特別の方法で、及びこれらのトランジスタに印加される特別の信号によって結合されている。所望のアップコンバート信号は、ベースバンドトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの他のアレンジ及び／又はこれらのトランジスタに他の方法で信号を印加することによっても得ることができる。
図３のタイミング図は、図６ＡのＩミキサ６０２及び図６ＢのＱミキサ６０４の両者に用いられるかもしれない。ＩＬＯTXp信号の立ち上がりエッジは、ＶＣＯTXp信号の立ち上がりエッジよりも前に生じるかもしれない。同様に、ＱＬＯTXp信号の立ち上がりエッジは、ＶＣＯTXn信号の立ち上がりエッジよりも前に生じるかもしれない。
図６ＡのＩミキサ６０２は、以下のように動作する。第１の位相φ1については、ＶＣＯTXp信号の立ち上がり遷移が、インバータ６１２及び６１４をイネーブルにする。ＩＬＯTXp信号がハイで、ＩＬＯTXn信号がロウであるため、差動ペア６４２がイネーブルとなり、差動ペア６４４がディセーブルとなる。ＮＭＯＳトランジスタ６５２及び６６２は、Ｉベースバンド信号に基づいてアップコンバータ出力を駆動する。第２の位相φ2については、ＶＣＯTXn信号の立ち上がり遷移が、インバータ６１３及び６１５をイネーブルにする。ＱＬＯTXp信号がハイで、ＱＬＯTXn信号がロウであるため、差動ペア６４３がイネーブルとなり、差動ペア６４５がディセーブルとなる。ＮＭＯＳトランジスタ６５３及び６６３は、Ｉベースバンド信号に基づいてアップコンバータ出力を駆動する。第３の位相φ3については、ＶＣＯTXp信号の立ち上がり遷移が、インバータ６１２及び６１４をイネーブルにする。ＩＬＯTXp信号がロウで、ＩＬＯTXn信号がハイであるため、差動ペア６４２がディセーブルとなり、差動ペア６４４がイネーブルとなる。ＮＭＯＳトランジスタ６５４及び６６４は、相補的Ｉベースバンド信号に基づいてアップコンバータ出力を駆動する。第４の位相φ4については、ＶＣＯTXn信号の立ち上がり遷移が、インバータ６１３及び６１５をイネーブルにする。ＱＬＯTXp信号がロウで、ＱＬＯTXn信号がハイであるため、差動ペア６４３がディセーブルとなり、差動ペア６４５がイネーブルとなる。ＮＭＯＳトランジスタ６５５及び６６５は、相補的Ｉベースバンド信号に基づいてアップコンバータ出力を駆動する。差動ペア６４２及び６４３は、Ｉベースバンド信号によって駆動され、１つの完全なＶＣＯサイクル（或いは半分のＬＯサイクル）についてイネーブルとなる。差動ペア６４４及び６４５は、相補的Ｉベースバンド信号によって駆動され、次の完全なＶＣＯサイクル（或いは次の半分のＬＯサイクル）についてイネーブルとなる。
図６ＢのＱミキサ６０４は、図６ＡのＩミキサ６０２と同様に動作する。
ＬＯマスキングを有するアップコンバータ６００については、ＶＣＯ信号の遷移はアクティブ遷移であり、アップコンバートされた信号内のジッタ（jitter）を決定する。Ｉ及びＱＬＯ信号は、周波数ディバイダ及び／又は信号スプリッタによって生成され、相対的に大きな量のノイズを有するかもしれない。Ｉ及びＱＬＯ信号は、ＶＣＯ信号によって効果的に再クロック（re-clock）される。着目している異なった差動ペアは、ＶＣＯ信号の異なった遷移上で活性化（activate）される。これらのＶＣＯ遷移は、差動ペアが活性化される時間を決定する（それ故、極性が切り替えられる）。
切り替えられた（switched）トランスコンダクタンス及びＬＯマスキングを有するアップコンバータ６００は、図５のアップコンバータ５００について上述した全ての効果を有している。アップコンバータ６００は、ＬＯマスキングに起因して他の効果も有している。特に、アップコンバータ６００のアクティブ遷移は、ＶＣＯ信号によって制御されるかもしれない。ＶＣＯ信号によってＬＯ信号をマスキングすることは、ＬＯ信号を生成するために用いられるディバイダ及び／又はスプリッタからのノイズを除去するかもしれない。
低ノイズ送信機は、（i）Ｉ及びＱＴＸＬＯ信号を生成するために用いられるディバイダ及びスプリッタからのノイズの抑制、及び（ii）ミキサ内のベースバンドトランジスタからのノイズ寄与の低減、による改善されたノイズパフォーマンスを有するアップコンバータ６００によってインプリメントされるかもしれない。アップコンバータ６００によって達成される改善されたノイズパフォーマンスは、アップコンバータ後のＳＡＷフィルタ
（例えば、図１のフィルタ１４２）の除去を許容する。
図５は、切り替えられた（switched）トランスコンダクタンスを有するアップコンバータ５００の例示的な設計を示している。図６は、切り替えられたトランスコンダクタンス及びＬＯマスキングを有するアップコンバータ６００の例示的な設計を示している。切り替えられたトランスコンダクタンス及び／又はＬＯマスキングを有するアップコンバータは、他の設計、例えばベースバンドトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの異なったアレンジによっても、インプリメントされるかもしれない。
一般に、アップコンバータは、トランジスタの第１、第２及び第３のセットを含んでいるかもしれない。トランジスタの第１のセットは、ベースバンド信号を受け取って、アップコンバートされた信号を供給するかもしれない。トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合され、ＴＸＬＯ信号に基づいて、第１のセットのトランジスタのトランスコンダクタンスを切り替えるかもしれない。トランジスタの第３のセットは、トランジスタの第２のセットに結合され、ＴＸＶＣＯ信号に基づいて、第２のセットのトランジスタをイネーブル及びディセーブルにするかもしれない。第２及び第３のセットのトランジスタは、スイッチとして動作するかもしれない。
一設計において、トランジスタの第１のセットは、４つの差動ペアを含んでいる。第１の差動ペア（例えば、差動ペア５４２或いは６４２）は、非反転（non-inverted）及び反転（inverted）Ｉベースバンド信号を受け取る。第２の差動ペア（例えば、差動ペア５４４或いは６４４）は、反転及び非反転Ｉベースバンド信号を受け取る。第３の差動ペア（例えば、差動ペア５４６或いは６４６）は、非反転及び反転Ｑベースバンド信号を受け取る。第４の差動ペア（例えば、差動ペア５４８或いは６４８）は、反転及び非反転Ｑベースバンド信号を受け取る。一設計において、トランジスタの第２のセットは、４つのインバータとして結合されたトランジスタの４つのペアを含んでいる。第１のインバータ（例えば、インバータ５１２或いは６１２）は、非反転ＩＬＯ信号に基づいて、第１の差動ペアをイネーブル及びディセーブルにする。第２のインバータ（例えば、インバータ５１４或いは６１４）は、反転ＩＬＯ信号に基づいて、第２の差動ペアをイネーブル及びディセーブルにする。第３のインバータ（例えば、インバータ５１６或いは６１６）は、非反転ＱＬＯ信号に基づいて、第３の差動ペアをイネーブル及びディセーブルにする。第４のインバータ（例えば、インバータ５１８或いは６１８）は、反転ＱＬＯ信号に基づいて、第４の差動ペアをイネーブル及びディセーブルにする。一設計において、トランジスタの第３のセットは、２つのインバータとして結合されたトランジスタの２つのペアを含んでいる。１つのインバータ（例えば、インバータ６０６）は、非反転ＶＣＯ信号に基づいて、第１及び第２のインバータをイネーブル及びディセーブルにする。他のインバータ（例えば、インバータ６０９）は、反転ＶＣＯ信号に基づいて、第３及び第４のインバータをイネーブル及びディセーブルにする。第１、第２及び第３のセットは、異なった及び／又は追加のトランジスタを含んでいてもよい。
図７は、切り替えられた（switched）トランスコンダクタンス及びＬＯマスキングを有するダウンコンバータ７００の設計の概略図を示している。ダウンコンバータ７００は、図１のダウンコンバータ１６０のために用いられるかもしれず、Ｉミキサ７０２及びＱミキサ７０４を含んでいる。
Ｉミキサ７０２内では、インバータ７１２は、ＰＭＯＳトランジスタ７２２及びＮＭＯＳトランジスタ７３２によってインプリメントされ、ＶＣＯRXp信号を受け取る。ＮＭＯＳトランジスタ７５２及び７６２は差動ペア７４２を形成し、それらのソースはインバータ７１２の出力に結合され、それらのゲートはそれぞれＩＬＯRXp及びＩＬＯRXn信号を受け取る。ＮＭＯＳトランジスタ７７２及び７８２は、それらのソースはそれぞれＮＭＯＳトランジスタ７５２及び７６２のドレインに結合され、それらのゲートはＲＦ入力信号ＲＦinを受け取り、それらのドレインはそれぞれノードＹｐ及びＹｎに結合されている。ＮＭＯＳトランジスタ７９２及び７９４は、それらのソースはそれぞれノードＹｐ及びＹｎに結合され、それらのゲートはバイアス電圧Ｖbiasを受け取り、それらのドレインは高電力サプライ（upper power supply）に結合されている。インバータ７１４は、ＰＭＯＳトランジスタ７２４及びＮＭＯＳトランジスタ７３４によってインプリメントされ、ＶＣＯRXn信号を受け取る。ＮＭＯＳトランジスタ７５４及び７６４は、差動ペア７４４を形成し、それらのソースはインバータ７１４の出力に結合され、それらのゲートはそれぞれＱＬＯRXp及びＱＬＯRXn信号を受け取る。ＮＭＯＳトランジスタ７７４及び７８４は、それらのソースはそれぞれＮＭＯＳトランジスタ７５４及び７６４のドレインに結合され、それらのゲートはＲＦ入力信号を受け取り、それらのドレインはそれぞれノードＹｐ及びＹｎに結合されている。
Ｑミキサ７０４内では、インバータ７１６は、ＰＭＯＳトランジスタ７２６及びＮＭＯＳトランジスタ７３６によってインプリメントされ、ＶＣＯRXn信号を受け取る。ＮＭＯＳトランジスタ７５６及び７６６は差動ペア７４６を形成し、それらのソースはインバータ７１６の出力に結合され、それらのゲートはそれぞれＩＬＯRXp及びＩＬＯRXn信号を受け取る。ＮＭＯＳトランジスタ７７６及び７８６は、それらのソースはそれぞれＮＭＯＳトランジスタ７５６及び７６６のドレインに結合され、それらのゲートはＲＦin信号を受け取り、それらのドレインはそれぞれノードＺｐ及びＺｎに結合されている。ＮＭＯＳトランジスタ７９６及び７９８は、それらのソースはそれぞれノードＺｐ及びＺｎに結合され、それらのゲートはＶbias電圧を受け取り、それらのドレインは高電力サプライ（upper power supply）に結合されている。インバータ７１８は、ＰＭＯＳトランジスタ７２８及びＮＭＯＳトランジスタ７３８によってインプリメントされ、ＶＣＯRXp信号を受け取る。ＮＭＯＳトランジスタ７５８及び７６８は、差動ペア７４８を形成し、それらのソースはインバータ７１８の出力に結合され、それらのゲートはそれぞれＱＬＯRXp及びＱＬＯRXn信号を受け取る。ＮＭＯＳトランジスタ７７８及び７８８は、それらのソースはそれぞれＮＭＯＳトランジスタ７５８及び７６８のドレインに結合され、それらのゲートはＲＦ入力信号を受け取り、それらのドレインはそれぞれノードＺｐ及びＺｎに結合されている。
ＭＯＳトランジスタ７２２から７３８は、ノイズを低減するためにＬＯマスキングを実行するＶＣＯトランジスタである。ＮＭＯＳトランジスタ７５２から７６８は、ダウンコンバージョンに対するミキシング機能を達成するためにトランスコンダクタンス切り替え
（switching）を実行するＬＯトランジスタである。ＮＭＯＳトランジスタ７７２から７８８は、ＲＦ入力信号に対する増幅を提供するＲＦトランジスタである。ＮＭＯＳトランジスタ７９２から７９８は、ダウンコンバートされた信号に対する信号駆動（signal drive）を提供する出力トランジスタである。
図７は、ＲＦトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの特別な設計を示しており、特別の方法で、及びこれらのトランジスタに印加される特別の信号によって結合されている。所望のベースバンド信号は、ＲＦトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの他のアレンジ及び／又はこれらのトランジスタに他の方法で信号を印加することによっても得ることができる。
図３のタイミング図は、ダウンコンバータ７００のために用いられるかもしれないが、ＶＣＯTXp、ＶＣＯTXn、ＩＬＯTXp、ＩＬＯTXn、ＱＬＯTXp及びＱＬＯTXn信号は、受信機１５０については、ＶＣＯRXp、ＶＣＯRXn、ＩＬＯRXp、ＩＬＯRXn、ＱＬＯRXp及びＱＬＯRXn信号を表している。
ダウンコンバータ７００は、以下のように動作する。第１の位相φ1については、ＶＣＯRXp信号の立ち上がり遷移が、インバータ７１２及び７１８をイネーブルにする。ＩＬＯRXp及びＱＬＯRXn信号がハイで、ＩＬＯRXn及びＱＬＯRXp信号がロウであるため、ＮＭＯＳトランジスタ７５２及び７６８がイネーブルとなり、それぞれノードＹｐ及びＺｎを駆動し、ＮＭＯＳトランジスタ７６２及び７５８はディセーブルとなる。第２の位相φ2については、ＶＣＯRXn信号の立ち上がり遷移が、インバータ７１４及び７１６をイネーブルにする。ＩＬＯRXp及びＱＬＯRXp信号がハイで、ＩＬＯRXn及びＱＬＯRXn信号がロウであるため、ＮＭＯＳトランジスタ７５４及び７５６がイネーブルとなり、それぞれノードＹｐ及びＺｐを駆動し、ＮＭＯＳトランジスタ７６４及び７６６はディセーブルとなる。第３の位相φ3については、ＶＣＯRXp信号の立ち上がり遷移が、インバータ７１２及び７１８をイネーブルにする。ＩＬＯRXn及びＱＬＯRXp信号がハイで、ＩＬＯRXp及びＱＬＯRXn信号がロウであるため、ＮＭＯＳトランジスタ７６２及び７５８がイネーブルとなり、それぞれノードＹｎ及びＺｐを駆動し、ＮＭＯＳトランジスタ７５２及び７６８はディセーブルとなる。第４の位相φ4については、ＶＣＯRXn信号の立ち上がり遷移が、インバータ７１４及び７１６をイネーブルにする。ＩＬＯRXn及びＱＬＯRXn信号がハイで、ＩＬＯRXp及びＱＬＯRXp信号がロウであるため、ＮＭＯＳトランジスタ７６４及び７６６がイネーブルとなり、それぞれノードＹｎ及びＺｎを駆動し、ＮＭＯＳトランジスタ７５４及び７５６はディセーブルとなる。
低ノイズ受信機は、（i）Ｉ及びＱＲＸＬＯ信号を生成するために用いられるディバイダ及びスプリッタからのノイズの抑制、及び（ii）ミキサ内のＲＦトランジスタからのノイズ寄与の低減、による改善されたノイズパフォーマンスを有するダウンコンバータ７００によってインプリメントされるかもしれない。
図７は、切り替えられたトランスコンダクタンス及びＬＯマスキングを有するダウンコンバータ７００の例示的な設計を示している。切り替えられたトランスコンダクタンス及び／又はＬＯマスキングを有するダウンコンバータは、他の設計、例えばＲＦトランジスタ、ＬＯトランジスタ及びＶＣＯトランジスタの異なったアレンジによっても、インプリメントされるかもしれない。
一般に、ダウンコンバータは、トランジスタの第１、第２及び第３のセットを含んでいるかもしれない。トランジスタの第１のセットは、変調信号を受け取って、ベースバンド信号を供給するかもしれない。トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合され、ＲＸＬＯ信号に基づいて、第１のセットのトランジスタのトランスコンダクタンスを切り替えるかもしれない。トランジスタの第３のセットは、トランジスタの第２のセットに結合され、ＲＸＶＣＯ信号に基づいて、第２のセットのトランジスタをイネーブル及びディセーブルにするかもしれない。
一設計において、トランジスタの第２のセットは、４つの差動ペアを含んでいる。第１の差動ペア（例えば、差動ペア７４２）は、非反転（non-inverted）及び反転（inverted）ＩＬＯ信号を受け取る。第２の差動ペア（例えば、差動ペア７４４）は、非反転及び反転ＱＬＯ信号を受け取る。第３の差動ペア（例えば、差動ペア７４６）は、非反転及び反転ＩＬＯ信号を受け取る。第４の差動ペア（例えば、差動ペア７４８）は、非反転及び反転ＱＬＯ信号を受け取る。一設計において、トランジスタの第１のセットは、トランジスタの４つのペア（例えば、トランジスタ７７２から７８８）を含んでおり、それらのソースは４つの差動ペアのドレインに結合されている。一設計において、トランジスタの第３のセットは、４つのインバータ（例えば、インバータ７１２から７１８）として結合されたトランジスタの４つのペアを含んでいる。これらの４つのインバータは、非反転及び反転ＶＣＯ信号に基づいて、４つの差動ペアをイネーブル及びディセーブルにする。第１、第２及び第３のセットは、異なった及び／又は追加のトランジスタを含んでいてもよい。
図８は、アップコンバージョンを実行するためのプロセス８００の設計を示している。ベースバンド信号は、トランジスタの第１のセットによってアップコンバートされ、アップコンバートされた信号を得る（ブロック８１２）。トランジスタの第１のセットは、図５或いは図６Ａ及び図６Ｂのベースバンドトランジスタを備えている。変調信号は、ベースバンドからＲＦに直接アップコンバートされるか（ダイレクトダウンコンバージョンアーキテクチャについて）、或いはベースバンドからＩＦにアップコンバートされる（スーパーヘテロダインアーキテクチャについて）。
第１のセットのトランジスタのトランスコンダクタンスは、ＬＯ信号に基づきトランジスタの第２のセットによって切り替えられ、トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合されている（ブロック８１４）。トランジスタの第２のセットは、図５或いは図６Ａ及び図６ＢのＬＯトランジスタを備えている。第２のセットのトランジスタは、ＶＣＯ信号に基づきトランジスタの第３のセットによってイネーブル及びディセーブルにさせられる（ブロック８１６）。トランジスタの第３のセットは、図６Ａ及び図６Ｂのインバータ６０６から６０９内のＶＣＯトランジスタを備えている。第２及び第３のセットのトランジスタは、スイッチとして動作するかもしれない。ＬＯ信号は、ＶＣＯ信号によって再クロックされる（re-clocked）かもしれず、第１のセットのトランジスタのトランスコンダクタンスは、ＶＣＯ信号の遷移の最中に切り替えられるかもしれない。
図９は、ダウンコンバージョンを実行するためのプロセス９００の設計を示している。変調信号は、トランジスタの第１のセットによってダウンコンバートされ、ベースバンド信号を得る（ブロック９１２）。トランジスタの第１のセットは、図７のＲＦトランジスタを備えている。変調信号は、ＲＦからベースバンドに直接ダウンコンバートされるか（ダイレクトダウンコンバージョンアーキテクチャについて）、或いはＩＦからベースバンドにダウンコンバートされる（スーパーヘテロダインアーキテクチャについて）。
第１のセットのトランジスタのトランスコンダクタンスは、ＬＯ信号に基づきトランジスタの第２のセットによって切り替えられ、トランジスタの第２のセットは、第１のセットのトランジスタのソースに結合されている（ブロック９１４）。トランジスタの第２のセットは、図７のＬＯトランジスタを備えている。第２のセットのトランジスタは、ＶＣＯ信号に基づきトランジスタの第３のセットによってイネーブル及びディセーブルにさせられる（ブロック９１６）。トランジスタの第３のセットは、図７のＶＣＯトランジスタを備えている。ＬＯ信号は、ＶＣＯ信号によって再クロックされる（re-clocked）かもしれず、第１のセットのトランジスタのトランスコンダクタンスは、ＶＣＯ信号の遷移の最中に切り替えられるかもしれない。
ここで説明されたアップコンバータ及びダウンコンバータはそれぞれ、ＩＣ、アナログＩＣ、ＲＦＩＣ、ミックス信号ＩＣ、特定用途集積回路（ＡＳＩＣ）、プリント回路ボード（ＰＶＢ）、エレクトロニクスデバイス等にインプリメントされるかもしれない。アップコンバータ及びダウンコンバータはそれぞれ、相補的金属酸化物半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラジャンクショントランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）等の、種々のＩＣプロセス技術によって製造されるかもしれない。
ここで説明されたアップコンバータ及び／又はダウンコンバータをインプリメントする装置は、スタンドアローンデバイスであってもよいし、大デバイスの一部であってもよい。デバイスは、（i）スタンドアローンＩＣ、（ii）データ及び／又はインストラクションを記憶するためのメモリＩＣを含んだ１以上のＩＣのセット、（iii）ＲＦ受信機（ＲＦＲ）或いはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（iv）モバイルステーションモデム（ＭＳＭ）のようなＡＳＩＣ、（v）他のデバイスに実装されたモジュール、
（vi）受信機、セルラー電話、無線デバイス、ハンドセット、或いはモバイルユニット、
（vii）等々、であるかもしれない。
１以上の例示的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、或いはそれらの任意の組み合わせでインプリメントされることができる。ソフトウェアでインプリメントされたとすると、機能は、コンピュータ可読媒体上に、１以上のインストラクション或いはコードとして、記憶され或いは伝達されるかもしれない。コンピュータ可読媒体は、１つの場所から他の場所にコンピュータプログラムの伝送を容易にする任意の媒体を含んだ通信媒体（communication medium）及びコンピュータ記憶媒体（computer storage medium）の両方を含む。記憶媒体は、コンピュータによってアクセスされることのできる任意の入手可能な媒体であるかもしれない。例示として、限定されるものではないが、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、或いは他の光学的ディスクストレージ、磁気的ディスクストレージ、或いは他の磁気的ディスクストレージデバイス、或いは、インストラクション或いはデータ構造の形で所望のプログラムコードを運び（carry）或いは記憶する（store）ために用いられることができ、コンピュータによってアクセスされることのできる任意の他の媒体であり得る。また、任意の接続（connection）は、適切にコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、ウェブサイト、サーバー、或いは同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、ラジオ、マイクロ波のような無線技術、を用いた他のリモートソースから伝送される場合には、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、ラジオ、マイクロ波のような無線技術は、媒体の定義に含まれる。ここで用いられるようなディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含み、ディスク（disk）は通常は磁気的にデータを再生し、ディスク（disc）はレーザーによって光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
開示の上述した説明は、当業者が開示を作り及び用いることができるように提供されている。開示に対する種々の変更は、当業者にとって容易に明白であり、ここで規定した原理は、開示の範囲から逸脱せずに、他の変更に適用されるかもしれない。故に、開示は、ここで説明された例及び設計に限定されることを意図しておらず、ここで説明された原理及び発明の特徴に矛盾しない広い範囲で扱われるべきである。
開示の上述した説明は、当業者が開示を作り及び用いることができるように提供されている。開示に対する種々の変更は、当業者にとって容易に明白であり、ここで規定した原理は、開示の範囲から逸脱せずに、他の変更に適用されるかもしれない。故に、開示は、ここで説明された例及び設計に限定されることを意図しておらず、ここで説明された原理及び発明の特徴に矛盾しない広い範囲で扱われるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
ベースバンド信号を受け取り、アップコンバートされた信号を供給するように動作するトランジスタの第１のセットと、
前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
を備えた装置。
[Ｃ２]
前記トランジスタの第１のセットは、
非反転及び反転同相（Ｉ）ベースバンド信号を受け取るように動作する第１の差動ペアと、
反転及び非反転Ｉベースバンド信号を受け取るように動作する第２の差動ペアと、
非反転及び反転直交（Ｑ）ベースバンド信号を受け取るように動作する第３の差動ペアと、
反転及び非反転Ｑベースバンド信号を受け取るように動作する第４の差動ペアと、
を備えるＣ１の装置。
[Ｃ３]
前記トランジスタの第２のセットは、
第１のインバータとして且つ前記第１の差動ペアのソースに結合され、非反転ＩＬＯ信号を受け取るように動作するトランジスタの第１のペアと、
第２のインバータとして且つ前記第２の差動ペアのソースに結合され、反転ＩＬＯ信号を受け取るように動作するトランジスタの第２のペアと、
第３のインバータとして且つ前記第３の差動ペアのソースに結合され、非反転ＱＬＯ信号を受け取るように動作するトランジスタの第３のペアと、
第４のインバータとして且つ前記第４の差動ペアのソースに結合され、反転ＱＬＯ信号を受け取るように動作するトランジスタの第４のペアと、
を備えるＣ２の装置。
[Ｃ４]
前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットを
さらに備えたＣ１の装置。
[Ｃ５]
前記トランジスタの第３のセットは、前記ＶＣＯ信号によって前記ＬＯ信号を再クロックし、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられる
Ｃ４の装置。
[Ｃ６]
前記トランジスタの第１のセットは、
差動同相（Ｉ）ベースバンド信号を受け取るように動作する第１、第２、第３及び第４の差動ペアと、
差動直交（Ｑ）ベースバンド信号を受け取るように動作する第５、第６、第７及び第８の差動ペアと、
を備えるＣ４の装置。
[Ｃ７]
前記トランジスタの第２のセットは、
第１、第２、第３及び第４のインバータとしてそれぞれ結合され、Ｉ及びＱＬＯ信号を受け取るように動作するトランジスタの第１、第２、第３及び第４のペアと、
第５、第６、第７及び第８のインバータとしてそれぞれ結合され、前記Ｉ及びＱＬＯ信号を受け取るように動作するトランジスタの第５、第６、第７及び第８のペアと、
を備え、
前記第１から第８のインバータは、前記第１から第８の差動ペアのソースにそれぞれ結合されている
Ｃ６の装置。
[Ｃ８]
前記トランジスタの第３のセットは、
第９のインバータとして結合され、非反転電圧制御発振器（ＶＣＯ）信号を受け取り且つ前記トランジスタの第１及び第２のペアをイネーブル及びディセーブルにするように動作するトランジスタの第９のペアと、
第１０のインバータとして結合され、反転ＶＣＯ信号を受け取り且つ前記トランジスタの第３及び第４のペアをイネーブル及びディセーブルにするように動作するトランジスタの第１０のペアと、
を備えるＣ７の装置。
[Ｃ９]
前記第１のセットの前記トランジスタのドレインに結合され、前記アップコンバートされた信号のための信号ドライブを供給するように動作するトランジスタのペアを
さらに備えたＣ１の装置。
[Ｃ１０]
前記第２のセットの前記トランジスタは、スイッチとして動作する
Ｃ１の装置。
[Ｃ１１]
前記トランジスタの第１及び第２のセットは、金属酸化物半導体（ＭＯＳ）トランジスタを備える
Ｃ１の装置。
[Ｃ１２]
前記トランジスタの第１及び第２のセットは、前記ベースバンド信号を直接、ベースバンドからラジオ周波数（ＲＦ）にアップコンバートする
Ｃ１の装置。
[Ｃ１３]
ベースバンド信号を受け取り、アップコンバートされた信号を供給するように動作するトランジスタの第１のセットと、
前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
を備えた集積回路。
[Ｃ１４]
前記トランジスタの第１のセットは、
非反転及び反転同相（Ｉ）ベースバンド信号を受け取るように動作する第１の差動ペアと、
反転及び非反転Ｉベースバンド信号を受け取るように動作する第２の差動ペアと、
非反転及び反転直交（Ｑ）ベースバンド信号を受け取るように動作する第３の差動ペアと、
反転及び非反転Ｑベースバンド信号を受け取るように動作する第４の差動ペアと、
を備えるＣ１３の集積回路。
[Ｃ１５]
前記トランジスタの第２のセットは、
第１のインバータとして且つ前記第１の差動ペアのソースに結合され、非反転ＩＬＯ信号を受け取るように動作するトランジスタの第１のペアと、
第２のインバータとして且つ前記第２の差動ペアのソースに結合され、反転ＩＬＯ信号を受け取るように動作するトランジスタの第２のペアと、
第３のインバータとして且つ前記第３の差動ペアのソースに結合され、非反転ＱＬＯ信号を受け取るように動作するトランジスタの第３のペアと、
第４のインバータとして且つ前記第４の差動ペアのソースに結合され、反転ＱＬＯ信号を受け取るように動作するトランジスタの第４のペアと、
を備えるＣ１４の集積回路。
[Ｃ１６]
前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットを
さらに備えたＣ１５の集積回路。
[Ｃ１７]
トランジスタの第１のセットによってベースバンド信号をアップコンバートしてアップコンバートされた信号を得ることと、
ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えることであって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されていることと、
を備えた方法。
[Ｃ１８]
電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにすることを
さらに備えたＣ１７の方法。
[Ｃ１９]
前記ＶＣＯ信号によって前記ＬＯ信号を再クロックすることであって、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられることを
さらに備えたＣ１８の方法。
[Ｃ２０]
前記ベースバンド信号をアップコンバートすることは、前記トランジスタの第１のセットによって前記ベースバンド信号を直接、ベースバンドからラジオ周波数（ＲＦ）にアップコンバートすることを備える
Ｃ１７の方法。
[Ｃ２１]
変調信号を受け取り、ベースバンド信号を供給するように動作するトランジスタの第１のセットと、
前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットと、
を備えた装置。
[Ｃ２２]
前記トランジスタの第２のセットは、
非反転及び反転同相（Ｉ）ＬＯ信号を受け取るように動作する第１の差動ペアと、
非反転及び反転直交（Ｑ）ＬＯ信号を受け取るように動作する第２の差動ペアと、
非反転及び反転ＩＬＯ信号を受け取るように動作する第３の差動ペアと、
非反転及び反転ＱＬＯ信号を受け取るように動作する第４の差動ペアと、
を備えるＣ２１の装置。
[Ｃ２３]
前記トランジスタの第１のセットは、
前記第１の差動ペアのドレインに結合されたソースを有するトランジスタの第１のペアと、
前記第２の差動ペアのドレインに結合されたソースを有するトランジスタの第２のペアと、
前記第３の差動ペアのドレインに結合されたソースを有するトランジスタの第３のペアと、
前記第４の差動ペアのドレインに結合されたソースを有するトランジスタの第４のペアと、
を備えるＣ２２の装置。
[Ｃ２４]
前記トランジスタの第３のセットは、
第１のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第１の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第１のペアと、
第２のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第２の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第２のペアと、
第３のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第３の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第３のペアと、
第４のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第４の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第４のペアと、
を備えるＣ２２の装置。
[Ｃ２５]
前記トランジスタの第３のセットは、前記ＶＣＯ信号によって前記ＬＯ信号を再クロックし、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられる
Ｃ２１の装置。
[Ｃ２６]
前記第２及び第３のセットの前記トランジスタは、スイッチとして動作する
Ｃ２１の装置。
[Ｃ２７]
前記トランジスタの第１、第２及び第３のセットは、金属酸化物半導体（ＭＯＳ）トランジスタを備える
Ｃ２１の装置。
[Ｃ２８]
前記トランジスタの第１、第２及び第３のセットは、前記変調信号を直接、ラジオ周波数（ＲＦ）からにベースバンドにダウンコンバートする
Ｃ２１の装置。
[Ｃ２９]
変調信号を受け取り、ベースバンド信号を供給するように動作するトランジスタの第１のセットと、
前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットと、
を備えた集積回路。
[Ｃ３０]
前記トランジスタの第２のセットは、
非反転及び反転同相（Ｉ）ＬＯ信号を受け取るように動作する第１の差動ペアと、
非反転及び反転直交（Ｑ）ＬＯ信号を受け取るように動作する第２の差動ペアと、
非反転及び反転ＩＬＯ信号を受け取るように動作する第３の差動ペアと、
非反転及び反転ＱＬＯ信号を受け取るように動作する第４の差動ペアと、
を備えるＣ２９の集積回路。
[Ｃ３１]
前記トランジスタの第１のセットは、
前記第１の差動ペアのドレインに結合されたソースを有するトランジスタの第１のペアと、
前記第２の差動ペアのドレインに結合されたソースを有するトランジスタの第２のペアと、
前記第３の差動ペアのドレインに結合されたソースを有するトランジスタの第３のペアと、
前記第４の差動ペアのドレインに結合されたソースを有するトランジスタの第４のペアと、
を備えるＣ３０の集積回路。
[Ｃ３２]
前記トランジスタの第３のセットは、
第１のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第１の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第１のペアと、
第２のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第２の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第２のペアと、
第３のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第３の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第３のペアと、
第４のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第４の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第４のペアと、
を備えるＣ３０の集積回路。
[Ｃ３３]
トランジスタの第１のセットによって変調信号をダウンコンバートしてベースバンド信号を得ることと、
ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えることであって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されていることと、
電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにすることと、
を備えた方法。
[Ｃ３４]
前記ＶＣＯ信号によって前記ＬＯ信号を再クロックすることであって、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられることを
さらに備えたＣ３３の方法。
[Ｃ３５]
前記変調信号をダウンコンバートすることは、前記トランジスタの第１のセットによって前記変調信号を直接、ラジオ周波数（ＲＦ）からベースバンドにダウンコンバートすることを備える
Ｃ３３の方法。
[Ｃ３６]
トランジスタの第１のセットによってベースバンド信号をアップコンバートしてアップコンバートされた信号を得るための手段と、
ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるための手段であって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されている手段と、
を備えた装置。
[Ｃ３７]
トランジスタの第１のセットによって変調信号をダウンコンバートしてベースバンド信号を得るための手段と、
ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるための手段であって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されている手段と、
電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするための手段と、
を備えた装置。

Claims (37)

  1. ベースバンド信号を受け取り、アップコンバートされた信号を供給するように動作するトランジスタの第１のセットと、
    前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
    を備えた装置。
  2. 前記トランジスタの第１のセットは、
    非反転及び反転同相（Ｉ）ベースバンド信号を受け取るように動作する第１の差動ペアと、
    反転及び非反転Ｉベースバンド信号を受け取るように動作する第２の差動ペアと、
    非反転及び反転直交（Ｑ）ベースバンド信号を受け取るように動作する第３の差動ペアと、
    反転及び非反転Ｑベースバンド信号を受け取るように動作する第４の差動ペアと、
    を備える請求項１の装置。
  3. 前記トランジスタの第２のセットは、
    第１のインバータとして且つ前記第１の差動ペアのソースに結合され、非反転ＩＬＯ信号を受け取るように動作するトランジスタの第１のペアと、
    第２のインバータとして且つ前記第２の差動ペアのソースに結合され、反転ＩＬＯ信号を受け取るように動作するトランジスタの第２のペアと、
    第３のインバータとして且つ前記第３の差動ペアのソースに結合され、非反転ＱＬＯ信号を受け取るように動作するトランジスタの第３のペアと、
    第４のインバータとして且つ前記第４の差動ペアのソースに結合され、反転ＱＬＯ信号を受け取るように動作するトランジスタの第４のペアと、
    を備える請求項２の装置。
  4. 前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットを
    さらに備えた請求項１の装置。
  5. 前記トランジスタの第３のセットは、前記ＶＣＯ信号によって前記ＬＯ信号を再クロックし、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられる
    請求項４の装置。
  6. 前記トランジスタの第１のセットは、
    差動同相（Ｉ）ベースバンド信号を受け取るように動作する第１、第２、第３及び第４の差動ペアと、
    差動直交（Ｑ）ベースバンド信号を受け取るように動作する第５、第６、第７及び第８の差動ペアと、
    を備える請求項４の装置。
  7. 前記トランジスタの第２のセットは、
    第１、第２、第３及び第４のインバータとしてそれぞれ結合され、Ｉ及びＱＬＯ信号を受け取るように動作するトランジスタの第１、第２、第３及び第４のペアと、
    第５、第６、第７及び第８のインバータとしてそれぞれ結合され、前記Ｉ及びＱＬＯ信号を受け取るように動作するトランジスタの第５、第６、第７及び第８のペアと、
    を備え、
    前記第１から第８のインバータは、前記第１から第８の差動ペアのソースにそれぞれ結合されている
    請求項６の装置。
  8. 前記トランジスタの第３のセットは、
    第９のインバータとして結合され、非反転電圧制御発振器（ＶＣＯ）信号を受け取り且つ前記トランジスタの第１及び第２のペアをイネーブル及びディセーブルにするように動作するトランジスタの第９のペアと、
    第１０のインバータとして結合され、反転ＶＣＯ信号を受け取り且つ前記トランジスタの第３及び第４のペアをイネーブル及びディセーブルにするように動作するトランジスタの第１０のペアと、
    を備える請求項７の装置。
  9. 前記第１のセットの前記トランジスタのドレインに結合され、前記アップコンバートされた信号のための信号ドライブを供給するように動作するトランジスタのペアを
    さらに備えた請求項１の装置。
  10. 前記第２のセットの前記トランジスタは、スイッチとして動作する
    請求項１の装置。
  11. 前記トランジスタの第１及び第２のセットは、金属酸化物半導体（ＭＯＳ）トランジスタを備える
    請求項１の装置。
  12. 前記トランジスタの第１及び第２のセットは、前記ベースバンド信号を直接、ベースバンドからラジオ周波数（ＲＦ）にアップコンバートする
    請求項１の装置。
  13. ベースバンド信号を受け取り、アップコンバートされた信号を供給するように動作するトランジスタの第１のセットと、
    前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
    を備えた集積回路。
  14. 前記トランジスタの第１のセットは、
    非反転及び反転同相（Ｉ）ベースバンド信号を受け取るように動作する第１の差動ペアと、
    反転及び非反転Ｉベースバンド信号を受け取るように動作する第２の差動ペアと、
    非反転及び反転直交（Ｑ）ベースバンド信号を受け取るように動作する第３の差動ペアと、
    反転及び非反転Ｑベースバンド信号を受け取るように動作する第４の差動ペアと、
    を備える請求項１３の集積回路。
  15. 前記トランジスタの第２のセットは、
    第１のインバータとして且つ前記第１の差動ペアのソースに結合され、非反転ＩＬＯ信号を受け取るように動作するトランジスタの第１のペアと、
    第２のインバータとして且つ前記第２の差動ペアのソースに結合され、反転ＩＬＯ信号を受け取るように動作するトランジスタの第２のペアと、
    第３のインバータとして且つ前記第３の差動ペアのソースに結合され、非反転ＱＬＯ信号を受け取るように動作するトランジスタの第３のペアと、
    第４のインバータとして且つ前記第４の差動ペアのソースに結合され、反転ＱＬＯ信号を受け取るように動作するトランジスタの第４のペアと、
    を備える請求項１４の集積回路。
  16. 前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットを
    さらに備えた請求項１５の集積回路。
  17. トランジスタの第１のセットによってベースバンド信号をアップコンバートしてアップコンバートされた信号を得ることと、
    ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えることであって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されていることと、
    を備えた方法。
  18. 電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにすることを
    さらに備えた請求項１７の方法。
  19. 前記ＶＣＯ信号によって前記ＬＯ信号を再クロックすることであって、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられることを
    さらに備えた請求項１８の方法。
  20. 前記ベースバンド信号をアップコンバートすることは、前記トランジスタの第１のセットによって前記ベースバンド信号を直接、ベースバンドからラジオ周波数（ＲＦ）にアップコンバートすることを備える
    請求項１７の方法。
  21. 変調信号を受け取り、ベースバンド信号を供給するように動作するトランジスタの第１のセットと、
    前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
    前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットと、
    を備えた装置。
  22. 前記トランジスタの第２のセットは、
    非反転及び反転同相（Ｉ）ＬＯ信号を受け取るように動作する第１の差動ペアと、
    非反転及び反転直交（Ｑ）ＬＯ信号を受け取るように動作する第２の差動ペアと、
    非反転及び反転ＩＬＯ信号を受け取るように動作する第３の差動ペアと、
    非反転及び反転ＱＬＯ信号を受け取るように動作する第４の差動ペアと、
    を備える請求項２１の装置。
  23. 前記トランジスタの第１のセットは、
    前記第１の差動ペアのドレインに結合されたソースを有するトランジスタの第１のペアと、
    前記第２の差動ペアのドレインに結合されたソースを有するトランジスタの第２のペアと、
    前記第３の差動ペアのドレインに結合されたソースを有するトランジスタの第３のペアと、
    前記第４の差動ペアのドレインに結合されたソースを有するトランジスタの第４のペアと、
    を備える請求項２２の装置。
  24. 前記トランジスタの第３のセットは、
    第１のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第１の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第１のペアと、
    第２のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第２の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第２のペアと、
    第３のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第３の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第３のペアと、
    第４のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第４の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第４のペアと、
    を備える請求項２２の装置。
  25. 前記トランジスタの第３のセットは、前記ＶＣＯ信号によって前記ＬＯ信号を再クロックし、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられる
    請求項２１の装置。
  26. 前記第２及び第３のセットの前記トランジスタは、スイッチとして動作する
    請求項２１の装置。
  27. 前記トランジスタの第１、第２及び第３のセットは、金属酸化物半導体（ＭＯＳ）トランジスタを備える
    請求項２１の装置。
  28. 前記トランジスタの第１、第２及び第３のセットは、前記変調信号を直接、ラジオ周波数（ＲＦ）からにベースバンドにダウンコンバートする
    請求項２１の装置。
  29. 変調信号を受け取り、ベースバンド信号を供給するように動作するトランジスタの第１のセットと、
    前記第１のセットの前記トランジスタのソースに結合され、ローカルオシレータ（ＬＯ）信号に基づいて前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるように動作するトランジスタの第２のセットと、
    前記トランジスタの第２のセットに結合され、電圧制御発振器（ＶＣＯ）信号に基づいて前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするように動作するトランジスタの第３のセットと、
    を備えた集積回路。
  30. 前記トランジスタの第２のセットは、
    非反転及び反転同相（Ｉ）ＬＯ信号を受け取るように動作する第１の差動ペアと、
    非反転及び反転直交（Ｑ）ＬＯ信号を受け取るように動作する第２の差動ペアと、
    非反転及び反転ＩＬＯ信号を受け取るように動作する第３の差動ペアと、
    非反転及び反転ＱＬＯ信号を受け取るように動作する第４の差動ペアと、
    を備える請求項２９の集積回路。
  31. 前記トランジスタの第１のセットは、
    前記第１の差動ペアのドレインに結合されたソースを有するトランジスタの第１のペアと、
    前記第２の差動ペアのドレインに結合されたソースを有するトランジスタの第２のペアと、
    前記第３の差動ペアのドレインに結合されたソースを有するトランジスタの第３のペアと、
    前記第４の差動ペアのドレインに結合されたソースを有するトランジスタの第４のペアと、
    を備える請求項３０の集積回路。
  32. 前記トランジスタの第３のセットは、
    第１のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第１の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第１のペアと、
    第２のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第２の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第２のペアと、
    第３のインバータとして結合され、反転ＶＣＯ信号に基づいて前記第３の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第３のペアと、
    第４のインバータとして結合され、非反転ＶＣＯ信号に基づいて前記第４の差動ペアをイネーブル及びディセーブルにするように動作するトランジスタの第４のペアと、
    を備える請求項３０の集積回路。
  33. トランジスタの第１のセットによって変調信号をダウンコンバートしてベースバンド信号を得ることと、
    ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えることであって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されていることと、
    電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにすることと、
    を備えた方法。
  34. 前記ＶＣＯ信号によって前記ＬＯ信号を再クロックすることであって、前記第１のセットの前記トランジスタの前記トランスコンダクタンスは、前記ＶＣＯ信号の遷移の最中に切り替えられることを
    さらに備えた請求項３３の方法。
  35. 前記変調信号をダウンコンバートすることは、前記トランジスタの第１のセットによって前記変調信号を直接、ラジオ周波数（ＲＦ）からベースバンドにダウンコンバートすることを備える
    請求項３３の方法。
  36. トランジスタの第１のセットによってベースバンド信号をアップコンバートしてアップコンバートされた信号を得るための手段と、
    ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるための手段であって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されている手段と、
    を備えた装置。
  37. トランジスタの第１のセットによって変調信号をダウンコンバートしてベースバンド信号を得るための手段と、
    ローカルオシレータ（ＬＯ）信号に基づきトランジスタの第２のセットによって前記第１のセットの前記トランジスタのトランスコンダクタンスを切り替えるための手段であって、前記トランジスタの第２のセットが前記第１のセットの前記トランジスタのソースに結合されている手段と、
    電圧制御発振器（ＶＣＯ）信号に基づきトランジスタの第３のセットによって前記第２のセットの前記トランジスタをイネーブル及びディセーブルにするための手段と、
    を備えた装置。
JP2014000336A 2008-08-01 2014-01-06 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ Expired - Fee Related JP5706009B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/185,048 2008-08-01
US12/185,048 US8095103B2 (en) 2008-08-01 2008-08-01 Upconverter and downconverter with switched transconductance and LO masking

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011521384A Division JP5694158B2 (ja) 2008-08-01 2009-08-03 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ

Publications (2)

Publication Number Publication Date
JP2014075845A true JP2014075845A (ja) 2014-04-24
JP5706009B2 JP5706009B2 (ja) 2015-04-22

Family

ID=41608869

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011521384A Active JP5694158B2 (ja) 2008-08-01 2009-08-03 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ
JP2014000336A Expired - Fee Related JP5706009B2 (ja) 2008-08-01 2014-01-06 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011521384A Active JP5694158B2 (ja) 2008-08-01 2009-08-03 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ

Country Status (8)

Country Link
US (1) US8095103B2 (ja)
EP (3) EP2698917B1 (ja)
JP (2) JP5694158B2 (ja)
KR (1) KR101233038B1 (ja)
CN (1) CN102106077B (ja)
ES (1) ES2409266T3 (ja)
TW (1) TW201012049A (ja)
WO (1) WO2010014989A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8521106B2 (en) * 2009-06-09 2013-08-27 Broadcom Corporation Method and system for a sub-harmonic transmitter utilizing a leaky wave antenna
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
EP2363952A1 (en) 2010-03-02 2011-09-07 Nxp B.V. Methods and systems for generating local oscillator signals
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
JP5754247B2 (ja) * 2011-05-31 2015-07-29 富士通セミコンダクター株式会社 ミキサ回路及びミキサ回路の動作方法
US8542769B2 (en) * 2011-06-09 2013-09-24 St-Ericsson Sa High output power digital TX
US9143085B2 (en) * 2012-03-01 2015-09-22 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
WO2014035342A1 (en) * 2012-08-27 2014-03-06 Nanyang Technological University Harmonic frequency conversion circuit
US9209841B2 (en) * 2014-01-28 2015-12-08 Scintera Networks Llc Adaptively controlled digital pre-distortion in an RF power amplifier using an integrated signal analyzer with enhanced analog-to-digital conversion
US9712117B2 (en) * 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
US10574278B2 (en) * 2015-11-13 2020-02-25 Texas Instruments Incorporated High dynamic range ask wake-up receiver
US10455529B2 (en) * 2017-05-09 2019-10-22 Khalifa University of Science and Technology Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit
US10250189B1 (en) * 2018-08-24 2019-04-02 Realtek Semiconductor Corp. Single sideband mixer and method thereof
WO2020183619A1 (ja) 2019-03-12 2020-09-17 三菱電機株式会社 ミクサ
US10756772B1 (en) 2019-05-21 2020-08-25 Qualcomm Incorporated Multi-mode mixer
US11431358B2 (en) 2019-08-23 2022-08-30 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195929A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp ミキサ回路
JP2005184141A (ja) * 2003-12-16 2005-07-07 Nec Corp ミキサ回路、送信機、及び受信機
JP2006527565A (ja) * 2003-06-10 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。
WO2007053365A1 (en) * 2005-11-03 2007-05-10 Mediatek Inc. Switching circuit, and a modulator, demodulator or mixer including such a circuit
WO2007063093A1 (en) * 2005-12-02 2007-06-07 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335952B1 (en) * 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US20030072389A1 (en) * 2001-08-13 2003-04-17 Li Frank Xiaohui Precision inphase / Quadrature up-down converter structures and methods
CH698390B1 (fr) * 2001-10-22 2009-07-31 Asulab Sa Mélangeur, notamment pour récepteur à double conversion.
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7224722B2 (en) * 2002-01-18 2007-05-29 Broadcom Corporation Direct conversion RF transceiver with automatic frequency control
US6836249B2 (en) 2002-10-22 2004-12-28 Motorola, Inc. Reconfigurable antenna for multiband operation
DE60209983T2 (de) 2002-11-04 2006-12-21 Sony Deutschland Gmbh Korrektur von I/Q Ungleichheiten in einem Quadratur-Sender-Empfänger
US7139544B2 (en) * 2003-09-22 2006-11-21 Intel Corporation Direct down-conversion receiver with transconductance-capacitor filter and method
JP4162588B2 (ja) * 2003-12-26 2008-10-08 シャープ株式会社 受信装置および送信装置
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7415260B2 (en) * 2004-03-08 2008-08-19 Standard Microsystems Corporation Current-mode direct conversion receiver
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
US8571132B2 (en) * 2004-12-22 2013-10-29 Qualcomm Incorporated Constrained hopping in wireless communication systems
JP2007104007A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 直交変調器及び直交変調器におけるベクトル補正方法
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
DE112007001670T5 (de) 2006-08-10 2009-06-18 Nxp B.V. Zweifach-Gilbertzellenmischer mit Offsetlöschung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195929A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp ミキサ回路
JP2006527565A (ja) * 2003-06-10 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。
JP2005184141A (ja) * 2003-12-16 2005-07-07 Nec Corp ミキサ回路、送信機、及び受信機
WO2007053365A1 (en) * 2005-11-03 2007-05-10 Mediatek Inc. Switching circuit, and a modulator, demodulator or mixer including such a circuit
WO2007063093A1 (en) * 2005-12-02 2007-06-07 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus

Also Published As

Publication number Publication date
ES2409266T3 (es) 2013-06-26
EP2541758A1 (en) 2013-01-02
EP2316162A2 (en) 2011-05-04
WO2010014989A2 (en) 2010-02-04
CN102106077B (zh) 2016-01-20
JP5706009B2 (ja) 2015-04-22
EP2316162B1 (en) 2013-04-10
WO2010014989A8 (en) 2010-10-21
KR20110051215A (ko) 2011-05-17
KR101233038B1 (ko) 2013-02-13
US8095103B2 (en) 2012-01-10
JP5694158B2 (ja) 2015-04-01
US20100029239A1 (en) 2010-02-04
EP2698917B1 (en) 2015-09-16
CN102106077A (zh) 2011-06-22
EP2698917A1 (en) 2014-02-19
EP2541758B1 (en) 2015-07-08
WO2010014989A3 (en) 2010-06-24
JP2011530244A (ja) 2011-12-15
TW201012049A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
JP5706009B2 (ja) 切り替えられたトランスコンダクタンス及びｌｏマスキングを有するアップコンバータ及びダウンコンバータ
KR101118925B1 (ko) 적응적－바이어스된 혼합기
US8265568B2 (en) Frequency divider with synchronized outputs
TW201412037A (zh) 收發器，及其方法和系統
US8761703B2 (en) Variable-gain mixer for a wireless receiver with current compensation
WO2011156607A1 (en) Harmonic suppression and/or rejection
JP5395634B2 (ja) 直交変調器およびそれを内蔵する半導体集積回路
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
JP5684215B2 (ja) 段階的利得ミキサ
US8204469B2 (en) Low-noise mixer
JP2017508325A (ja) 局部発振器信号生成
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
Zhang et al. CMOS K-band receiver architectures for low-IF applications
US20050140402A1 (en) Frequency converter
WO2003007471A2 (en) Mixer
Liang et al. A 22nm CMOS 2.4-5.25 GHz Mixer Resilient to Out-of-Band Blockers
US20060093069A1 (en) Method and system for sharing GM stage for a second if mixer using a polyphase clock to reduce current consumption and improve matching

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5706009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees