KR20110051215A - 스위칭된 트랜스컨덕턴스 및 ｌｏ 마스킹을 가진 상향변환기 및 하향변환기 - Google Patents

스위칭된 트랜스컨덕턴스 및 ｌｏ 마스킹을 가진 상향변환기 및 하향변환기 Download PDF

Info

Publication number
KR20110051215A
KR20110051215A KR1020117004865A KR20117004865A KR20110051215A KR 20110051215 A KR20110051215 A KR 20110051215A KR 1020117004865 A KR1020117004865 A KR 1020117004865A KR 20117004865 A KR20117004865 A KR 20117004865A KR 20110051215 A KR20110051215 A KR 20110051215A
Authority
KR
South Korea
Prior art keywords
transistors
signal
pair
inverted
operative
Prior art date
Application number
KR1020117004865A
Other languages
English (en)
Other versions
KR101233038B1 (ko
Inventor
부산 산티 아수리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20110051215A publication Critical patent/KR20110051215A/ko
Application granted granted Critical
Publication of KR101233038B1 publication Critical patent/KR101233038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

양호한 성능을 갖는 상향변환기 및 하향변환기가 설명된다. 일 설계에서, 상향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함한다. 제 1 세트의 트랜지스터들은 기저대역 신호들을 수신하고, 상향변환된 신호를 제공한다. 제 2 세트의 트랜지스터들은 송신 (TX) 국부 발진기 (LO) 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭한다. 제 3 세트의 트랜지스터들은 TX VCO 신호에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킨다. 일 설계에서, 하향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함한다. 제 1 세트의 트랜지스터들은 변조된 신호를 수신하고, 기저대역 신호들을 제공한다. 제 2 세트의 트랜지스터들은 수신 (RX) LO 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭한다. 제 3 세트의 트랜지스터들은 RX VCO 신호들에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킨다.

Description

스위칭된 트랜스컨덕턴스 및 ＬＯ 마스킹을 가진 상향변환기 및 하향변환기{UPCONVERTER AND DOWNCONVERTER WITH SWITCHED TRANSCONDUCTANCE AND LO MASKING}
본 개시물은 일반적으로 전자장치에 관한 것으로, 더 상세하게는 무선 통신 디바이스용 상향변환기 및 하향변환기에 관한 것이다.
셀룰러 폰과 같은 무선 통신 디바이스는 통상적으로 양방향 통신을 지원하기 위해 송신기 및 수신기를 포함한다. 송신기는 동위상 (inphase; I) 및 직교위상 (quadrature; Q) 출력 기저대역 신호들을 I 및 Q 송신 (TX) 국부 발진기 (local oscillator; LO) 신호들로 상향변환하여, 무선 채널을 통한 송신에 보다 적합한 무선 주파수 (radio frequency; RF) 출력 신호를 획득할 수도 있다. 수신기는 무선 채널을 통해 RF 입력 신호를 수신할 수도 있고, 그 RF 입력 신호를 I 및 Q 수신 (RX) LO 신호들로 하향변환하여 I 및 Q 입력 기저대역 신호들을 획득할 수도 있다. 양호한 성능을 획득하기 위한 방식으로 상향변환 및 하향변환을 수행하는 것이 바람직하다.
양호한 성능을 갖는 상향변환기 및 하향변환기가 본원에 설명된다. 일 양태에서, 상향변환기 및 하향변환기는 각각 스위칭된 트랜스컨덕턴스 및/또는 LO 마스킹을 구현할 수도 있다. 트랜지스터의 트랜스컨덕턴스 (gm) 는 출력 전류 대 입력 전압의 함수이며, 트랜지스터의 이득과 관련된다. 스위칭된 트랜스컨덕턴스는, 기저대역 또는 RF 트랜지스터들의 트랜스컨덕턴스를 기저대역 또는 RF 트랜지스터들의 소스들에 커플링된 LO 트랜지스터들을 이용하여 로우 (low) 와 하이 (high) 사이에서 스위칭하는 것을 지칭한다. 상향변환기의 경우, 기저대역 트랜지스터들은 I 및 Q 기저대역 신호들을 수신하고 상향변환된 신호를 제공한다. 하향변환기의 경우, RF 트랜지스터들은 RF 입력 신호를 수신하고 하향변환된 I 및 Q 기저대역 신호들을 제공한다. LO 트랜지스터들은 기저대역 또는 RF 트랜지스터들의 트랜스컨덕턴스를 스위칭하고 믹싱 기능을 수행한다. LO 마스킹은, 전압 제어 발진기 (voltage-controlled oscillator; VCO) 로부터의 VCO 신호의 천이 동안 기저대역 또는 RF 트랜지스터들의 트랜스컨덕턴스가 스위칭되도록, 그 VCO 신호로 LO 신호들을 리클로킹 (re-clocking) 하는 것을 지칭한다. 스위칭된 트랜스컨덕턴스 및 LO 마스킹은 이하 설명되는 바와 같이 다양한 이점들을 제공할 수도 있다.
일 설계에서, 상향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함한다. 제 1 세트의 트랜지스터들은 기저대역 신호들을 수신하고 상향변환된 신호를 제공한다. 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링되고, TX LO 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭한다. 제 3 세트의 트랜지스터들은 제 2 세트의 트랜지스터들에 커플링되고, TX VCO 신호에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킨다. 제 2 세트 및 제 3 세트 내의 트랜지스터들은 스위치들로서 동작할 수도 있다.
일 설계에서, 하향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함한다. 제 1 세트의 트랜지스터들은 변조된 신호를 수신하고 기저대역 신호들을 제공한다. 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링되고, RX LO 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭한다. 제 3 세트의 트랜지스터들은 제 2 세트의 트랜지스터들에 커플링되고, RX VCO 신호에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킨다. 제 2 세트 및 제 3 세트 내의 트랜지스터들은 스위치들로서 동작할 수도 있다.
본 개시물의 다양한 양태들 및 특징들이 이하 더 상세하게 설명된다.
도 1 은 무선 통신 디바이스의 블록도를 도시한 도면이다.
도 2 는 LO 신호 생성기의 블록도를 도시한 도면이다.
도 3 은 I 및 Q LO 신호들 및 VCO 신호의 타이밍도를 도시한 도면이다.
도 4 는 길버트 셀 믹서들을 가진 상향변환기를 도시한 도면이다.
도 5 는 스위칭된 트랜스컨덕턴스를 가진 상향변환기를 도시한 도면이다.
도 6a 및 도 6b 는 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 상향변환기를 도시한 도면이다.
도 7 은 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 하향변환기를 도시한 도면이다.
도 8 은 상향변환을 수행하기 위한 프로세스를 도시한 도면이다.
도 9 는 하향변환을 수행하기 위한 프로세스를 도시한 도면이다.
본원에 설명된 상향변환기 및 하향변환기는 다양한 통신 디바이스들 및 시스템들용으로 이용될 수도 있다. 예를 들어, 상향변환기 및 하향변환기는 무선 통신 디바이스, 셀룰러 폰, 개인 휴대 정보 단말기 (PDA), 핸드헬드 디바이스, 무선 모뎀, 랩탑 컴퓨터, 코드리스 폰, 블루투스 디바이스 등용으로 이용될 수도 있다. 명료성을 위해, 셀룰러 폰 또는 일부 다른 디바이스일 수도 있는 무선 통신 디바이스용의 상향변환기 및 하향변환기의 사용이 이하 설명된다.
도 1 은 무선 통신 디바이스 (100) 의 블록도를 도시한다. 이 설계에서, 무선 통신 디바이스 (100) 는 데이터 및 프로그램 코드를 저장하기 위한 메모리 (112) 를 갖는 데이터 프로세서 (110) 및 트랜시버 (120) 를 포함한다. 트랜시버 (120) 는 양방향 통신을 지원하는 송신기 (130) 및 수신기 (150) 를 포함한다. 일반적으로, 무선 통신 디바이스 (100) 는 임의의 수의 통신 시스템들 및 주파수 대역들을 위해 임의의 수의 송신기들 및 임의의 수의 수신기들을 포함할 수도 있다.
송신기 또는 수신기는 수퍼헤테로다인 (super-heterodyne) 아키텍처 또는 직접 변환 (direct-conversion) 아키텍처로 구현될 수도 있다. 수퍼헤테로다인 아키텍처에서, 신호는 다수의 스테이지들에서 RF 와 기저대역 사이에서 주파수 변환되며, 예를 들어, 일 스테이지에서 RF 로부터 중간 주파수 (IF) 로 주파수 변환된 후, 수신기를 위한 다른 스테이지에서 IF 로부터 기저대역으로 주파수 변환된다. 제로-IF 아키텍처로도 지칭되는 직접 변환 아키텍처에서, 신호는 일 스테이지에서 RF 와 기저대역 사이에서 주파수 변환된다. 수퍼헤테로다인 아키텍처 및 직접 변환 아키텍처는 상이한 회로 블록들을 이용하고/하거나 상이한 요건들을 가질 수도 있다. 도 1 에 도시된 설계에서, 송신기 (130) 및 수신기 (150) 는 직접 변환 아키텍처로 구현된다.
송신 경로에서, 데이터 프로세서 (110) 는 송신될 데이터를 프로세싱하고 I 및 Q 아날로그 출력 신호들을 송신기 (130) 에 제공한다. 송신기 (130) 내에서, 저역통과 필터들 (132a 및 132b) 은, 이전의 디지털-아날로그 (digital-to-analog) 변환에 의해 야기된 이미지들을 제거하기 위해 I 및 Q 아날로그 출력 신호들을 각각 필터링한다. 증폭기들 (Amp) (134a 및 134b) 은 저역통과 필터들 (132a 및 132b) 로부터의 신호들을 각각 증폭시키고, I 및 Q 기저대역 신호들을 제공한다. 상향변환기 (140) 는 I 및 Q 기저대역 신호들, LO 신호 생성기 (170) 로부터의 I 및 Q TX LO 신호들, 및 가능하다면 LO 신호 생성기 (170) 내의 VCO 로부터의 TX VCO 신호를 수신한다. 상향변환기 (140) 는 I 및 Q 기저대역 신호들을 I 및 Q TX LO 신호들로 상향변환하고, 상향변환된 신호를 제공한다. 필터 (142) 는, 주파수 상향변환에 의해 야기된 이미지들을 제거하고 수신 주파수 대역에서의 잡음을 제거하기 위해 상향변환된 신호를 필터링한다. 필터 (142) 는 표면 탄성파 (surface acoustic wave; SAW) 필터 또는 일부 다른 타입의 필터일 수도 있다. 전력 증폭기 (PA) (144) 는 원하는 출력 전력 레벨을 획득하기 위해 필터 (142) 로부터의 신호를 증폭시키고 송신 RF 신호를 제공한다. 송신 RF 신호는 듀플렉서 또는 스위치 (146) 를 통하여 라우팅되어 안테나 (148) 를 통해 송신된다.
수신 경로에서, 안테나 (148) 는 기지국들에 의해 송신된 신호들을 수신하고, 듀플렉서 또는 스위치 (146) 를 통하여 라우팅되어 저잡음 증폭기 (LNA) (152) 에 제공되는 수신된 RF 신호를 제공한다. 수신된 RF 신호는 RF 입력 신호를 획득하기 위해 LNA (152) 에 의해 증폭되고 필터 (154) 에 의해 필터링된다. 하향변환기 (160) 는 RF 입력 신호, LO 신호 생성기 (180) 로부터의 I 및 Q RX LO 신호들, 및 가능하다면 LO 신호 생성기 (180) 내의 VCO 로부터의 RX VCO 신호를 수신한다. 하향변환기 (160) 는 RF 입력 신호를 I 및 Q RX LO 신호들로 하향변환하고, I 및 Q 기저대역 신호들을 제공한다. I 및 Q 기저대역 신호들은 데이터 프로세서 (110) 에 제공되는 I 및 Q 아날로그 입력 신호들을 획득하기 위해 증폭기들 (162a 및 162b) 에 의해 증폭되고 또한 저역통과 필터들 (164a 및 164b) 에 의해 필터링된다.
LO 신호 생성기 (170) 는 주파수 상향변환을 위해 이용되는 I 및 Q TX LO 신호들을 생성한다. LO 신호 생성기 (180) 는 주파수 하향변환을 위해 이용되는 I 및 Q RX LO 신호들을 생성한다. 각 LO 신호는 특정 기본 주파수를 가진 주기 신호 (periodic signal) 이다. TX LO 신호들 및 RX LO 신호들은, (i) 시스템이 시분할 듀플렉싱 (TDD) 을 이용하는 경우에는 동일 주파수, 또는 (ii) 시스템이 주파수 분할 듀플렉싱 (FDD) 을 이용하는 경우에는 상이한 주파수들을 가질 수도 있다. 위상 고정 루프 (phase locked loop; PLL) (172) 는 데이터 프로세서 (110) 로부터의 타이밍 정보 및 LO 신호 생성기 (170) 로부터의 TX VCO 신호를 수신한다. PLL (172) 은 LO 신호 생성기 (170) 로부터의 TX LO 신호들의 주파수 및/또는 위상을 조정하는데 이용되는 제어 신호를 생성한다. 유사하게, PLL (182) 은 데이터 프로세서 (110) 로부터의 타이밍 정보 및 LO 신호 생성기 (180) 로부터의 RX VCO 신호를 수신한다. PLL (182) 은 LO 신호 생성기 (180) 로부터의 RX LO 신호들의 주파수 및/또는 위상을 조정하는데 이용되는 제어 신호를 생성한다.
도 1 은 일 예시적인 트랜시버 설계를 도시한다. 일반적으로, 송신기 및 수신기에서의 신호들의 컨디셔닝은 증폭기, 필터, 상향변환기, 하향변환기 등의 하나 이상의 스테이지들에 의해 수행될 수도 있다. 이들 회로 블록들은 도 1 에 도시된 구성과 다르게 배열될 수도 있다. 또한, 도 1 에 도시되지 않은 다른 회로 블록들이 또한 송신기 및 수신기에서의 신호들을 컨디셔닝하는데 이용될 수도 있다. 도 1 의 일부 회로 블록들이 또한 생략될 수도 있다. 예를 들어, 필터 (142) 가 생략될 수도 있으며, 상향변환기 (140) 의 출력이 바로 전력 증폭기 (144) 에 커플링될 수도 있다. 다른 예로서, 필터 (154) 가 생략될 수도 있으며, LNA (152) 의 출력이 바로 하향변환기 (160) 에 커플링될 수도 있다. 트랜시버 (120) 의 전부 또는 일부가 하나 이상의 아날로그 집적 회로 (IC), RF IC (RFIC), 믹싱된-신호 IC 등 상에 구현될 수도 있다.
도 2 는 도 1 의 LO 신호 생성기 (170) 의 설계의 블록도를 도시한다. LO 신호 생성기 (170) 내에서, VCO (210) 는 PLL (172) 로부터 제어 신호 (VCTRL) 를 수신하고, 제어 신호에 의해 결정되는 바와 같이, 원하는 출력 주파수에서의 TX VCO 신호를 생성한다. 디바이더/스플리터 (220) 는 TX VCO 신호를 수신하여 주파수 단위로 (예를 들어, 2 의 팩터에 의해) 분주하고, (i) 비반전된 (non-inverted) I TX LO 신호 (ILOTXp) 및 반전된 I TX LO 신호 (ILOTXn) 로 구성된 차동 I TX LO 신호, 및 (ii) 비반전된 Q TX LO 신호 (QLOTXp) 및 반전된 Q TX LO 신호 (QLOTXn) 로 구성된 차동 Q TX LO 신호를 생성한다. ILOTXp 신호, QLOTXp 신호, ILOTXn 신호 및 QLOTXn 신호는 도 2 에 도시된 바와 같이, 서로 90°위상차 (out of phase) 가 있다. 일반적으로, 디바이더/스플리터 (220) 는 임의의 수의 주파수 디바이더들 및 임의의 수의 신호 스플리터들을 포함할 수도 있다. 버퍼 (230) 는 또한 TX VCO 신호를 수신하고, 비반전된 TX VCO 신호 (VCOTXp) 및 반전된 TX VCO 신호 (VCOTXn) 로 구성된 차동 TX VCO 신호를 생성한다. VCOTXp 신호 및 VCOTXn 신호는 서로 180°위상차가 있다. 본원의 설명에서, 첨자 "p" 는 비반전된/포지티브 신호를 나타내고, 첨자 "n" 은 반전된/네거티브 신호를 나타낸다. 차동 신호는 비반전된 신호 및 반전된 신호 (예를 들어, ILOTXp 신호 및 ILOTXn 신호) 로 구성되고, 상보적 신호 (complementary signal) 는 반전된 신호 및 비반전된 신호 (예를 들어, ILOTXn 신호 및 ILOTXp 신호) 로 구성된다.
도 3 은 I 및 Q TX LO 신호들 및 TX VCO 신호의 일 예시적인 타이밍도를 도시한다. TX VCO 신호는 TX LO 신호들을 생성하기 위해 주파수 단위로 2 의 팩터에 의해 분주될 수도 있다. I 및 Q TX LO 신호들은 그 후 TX VCO 신호의 주파수의 1/2 인 주파수를 가질 것이다. VCOTXp 신호 및 VCOTXn 신호가 도 3 의 맨 위에 도시된다. QLOTXp 신호 및 QLOTXn 신호는 ILOTXp 신호 및 ILOTXn 신호로부터 90°만큼 지연된다. TX LO 신호들의 각 사이클은 4 개의 위상들로 분할될 수도 있다. 제 1 위상 (Φ1) 은 시간 T1 에서의 ILOTXp 신호의 상승 에지로부터 시간 T2 에서의 QLOTXp 신호의 상승 에지까지의 시간 주기를 커버한다. 제 2 위상 (Φ2) 은 QLOTXp 신호의 상승 에지로부터 시간 T3 에서의 ILOTXn 신호의 상승 에지까지의 시간 주기를 커버한다. 제 3 위상 (Φ3) 은 ILOTXn 신호의 상승 에지로부터 시간 T4 에서의 QLOTXn 신호의 상승 에지까지의 시간 주기를 커버한다. 제 4 위상 (Φ4) 은 QLOTXn 신호의 상승 에지로부터 시간 T5 에서의 ILOTXp 신호의 상승 에지까지의 시간 주기를 커버한다.
도 1 의 상향변환기 (140) 및 하향변환기 (160) 는 잡음 및 선형성의 관점에서 상이한 성능을 가질 수도 있는 다양한 설계들로 구현될 수도 있다. 상향변환기 (140) 및 하향변환기 (160) 는 또한 싱글-엔디드 설계들 또는 차동 설계들로 구현될 수도 있다. 상향변환기 (140) 및 하향변환기 (160) 의 여러 차동 설계들이 이하 설명된다.
도 4 는 길버트 셀 (Gilbert cell) 믹서들로 구현된 상향변환기 (400) 의 개략도를 도시한다. 상향변환기 (400) 는 I 믹서 (402), Q 믹서 (404), 및 전류 합산 노드들 (Xp 및 Xn) 로 구현된 합산기를 포함한다. I 믹서 (402) 는 차동 I 기저대역 신호 (IBBTXp 신호 및 IBBTXn 신호로 구성) 를 차동 I LO 신호 (ILOTXp 신호 및 ILOTXn 신호로 구성) 로 상향변환하고, 노드들 (Xp 및 Xn) 에서 차동 I 상향변환된 신호를 제공한다. Q 믹서 (404) 는 차동 Q 기저대역 신호 (QBBTXp 신호 및 QBBTXn 신호로 구성) 를 차동 Q LO 신호 (QLOTXp 신호 및 QLOTXn 신호로 구성) 로 상향변환하고, 노드들 (Xp 및 Xn) 에서 차동 Q 상향변환된 신호를 제공한다. 차동 I 및 Q 상향변환된 신호들은 RFoutp 신호 및 RFoutn 신호로 구성된 차동 상향변환된 신호를 획득하기 위해 노드들 (Xp 및 Xn) 에서 합산된다.
I 믹서 (402) 내에서, N 채널 금속 산화물 반도체 (NMOS) 트랜지스터들 (412 및 414) 은 회로 접지에 커플링된 소스들 및 IBBTXp 신호 및 IBBTXn 신호를 각각 수신하는 게이트들을 갖는다. "트랜지스터" 및 "디바이스" 란 용어들은 종종 상호교환가능하게 사용되며, 예를 들어, MOS 트랜지스터들은 종종 MOS 디바이스들로 지칭된다. NMOS 트랜지스터들 (422 및 432) 은 NMOS 트랜지스터 (412) 의 드레인에 커플링된 소스들, ILOTXp 신호 및 ILOTXn 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (424 및 434) 은 NMOS 트랜지스터 (414) 의 드레인에 커플링된 소스들, ILOTXn 신호 및 ILOTXp 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (472 및 474) 은 노드들 (Xp 및 Xn) 에 각각 커플링된 소스들, 바이어스 전압 (Vbias) 을 수신하는 게이트들, 및 전원 (VDD) 에 커플링된 드레인들을 갖는다.
Q 믹서 (404) 내에서, NMOS 트랜지스터들 (416 및 418) 은 회로 접지에 커플링된 소스들 및 QBBTXp 신호 및 QBBTXn 신호를 각각 수신하는 게이트들을 갖는다. NMOS 트랜지스터들 (426 및 436) 은 NMOS 트랜지스터 (416) 의 드레인에 커플링된 소스들, QLOTXp 신호 및 QLOTXn 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (428 및 438) 은 NMOS 트랜지스터 (418) 의 드레인에 커플링된 소스들, QLOTXn 신호 및 QLOTXp 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다.
NMOS 트랜지스터들 (412 내지 418) 은 I 및 Q 기저대역 신호들에 대해 증폭을 제공하는 기저대역 트랜지스터들이다. NMOS 트랜지스터들 (422 내지 438) 은 캐스코드로 동작되는 LO 트랜지스터들이며, 상향변환을 위한 믹싱 기능을 달성하기 위해 전류 스티어링을 수행한다. NMOS 트랜지스터들 (472 및 474) 은 상향변환된 신호에 대해 신호 구동을 제공하는 출력 트랜지스터들이다.
상향변환기 (400) 는 다음과 같이 동작한다. 각 LO 트랜지스터가 인에이블되는 위상들이 도 4 에 도시된다. 제 1 위상 (Φ1) 중에는, NMOS 트랜지스터들 (422, 434, 436 및 428) 이 인에이블되고, IBB 신호에 의존하여 전류가 NMOS 트랜지스터 (422) 나 NMOS 트랜지스터 (434) 중 어느 하나를 통하여 안내 (direct) 되고, QBB 신호에 의존하여 전류가 NMOS 트랜지스터 (436) 나 NMOS 트랜지스터 (428) 중 어느 하나를 통하여 안내된다. 제 2 위상 (Φ2) 중에는, NMOS 트랜지스터들 (422, 434, 426 및 438) 이 인에이블되고, IBB 신호에 의존하여 전류가 NMOS 트랜지스터 (422) 나 NMOS 트랜지스터 (434) 중 어느 하나를 통하여 안내되고, QBB 신호에 의존하여 전류가 NMOS 트랜지스터 (426) 나 NMOS 트랜지스터 (438) 중 어느 하나를 통하여 안내된다. 제 3 위상 (Φ3) 중에는, NMOS 트랜지스터들 (432, 424, 426 및 438) 이 인에이블되고, IBB 신호에 의존하여 전류가 NMOS 트랜지스터 (432) 나 NMOS 트랜지스터 (424) 중 어느 하나를 통하여 안내되고, QBB 신호에 의존하여 전류가 NMOS 트랜지스터 (426) 나 NMOS 트랜지스터 (438) 중 어느 하나를 통하여 안내된다. 제 4 위상 (Φ4) 중에는, NMOS 트랜지스터들 (432, 424, 436 및 428) 이 인에이블되고, IBB 신호에 의존하여 전류가 NMOS 트랜지스터 (432) 나 NMOS 트랜지스터 (424) 중 어느 하나를 통하여 안내되고, QBB 신호에 의존하여 전류가 NMOS 트랜지스터 (436) 나 NMOS 트랜지스터 (428) 중 어느 하나를 통하여 안내된다.
길버트 셀 믹서들을 가진 상향변환기 (400) 는 여러 단점들을 갖는다. 첫째로, 길버트 셀 믹서들이 수신 주파수 대역에서 비교적 높은 레벨의 잡음을 생성할 수도 있는데, 이는 그 후 그 잡음을 감쇠시키기 위해 도 1 의 필터 (142) 용으로 SAW 필터의 이용을 요구할 수도 있다. 둘째로, 도 4 의 기저대역 트랜지스터들에 대한 전압 헤드룸이, 그 전압 헤드룸의 일부가 LO 트랜지스터들용으로 이용되기 때문에, 특히 낮은 공급 전압으로 제약될 수도 있다. 셋째로, I 및 Q TX LO 신호들을 LO 트랜지스터들에 AC 커플링하기 위해 커플링 커패시터들이 필요하게 될 수도 있다. 또한, 양호한 성능을 획득하기 위하여 LO 트랜지스터들에 대한 바이어스 전압이 신중하게 설정될 필요가 있을 수도 있다. 넷째로, 각 믹서에 의해 높은 전류가 소모될 수도 있다. 다섯째로, 전체 송신 경로에서의 선형성 요건들에 의해 변조 팩터 m 이 제한될 수도 있다. 제한된 변조 팩터는 상향변환된 신호에 대한 신호 대 잡음비 (SNR) 를 낮추고 출력 전력을 낮출 수도 있다.
도 5 는 스위칭된 트랜스컨덕턴스를 가진 상향변환기 (500) 의 설계의 개략도를 도시한다. 상향변환기 (500) 는 도 1 의 상향변환기 (140) 용으로 이용될 수도 있으며, I 믹서 (502), Q 믹서 (504), 및 전류 합산 노드들 (Xp 및 Xn) 로 구현된 합산기를 포함한다.
I 믹서 (502) 내에서, 인버터 (512) 는 P 채널 금속 산화물 반도체 (PMOS) 트랜지스터 (522) 및 NMOS 트랜지스터 (532) 로 구현되고 ILOTXp 신호를 수신한다. MOS 트랜지스터들 (522 및 532) 은 함께 커플링되어 인버터 입력을 형성하는 게이트들, 함께 커플링되어 인버터 출력을 형성하는 드레인들, 및 상위 전원 및 하위 전원에 각각 커플링된 소스들을 갖는다. 하위 전원은 도 5 에서 회로 접지이지만 일부 다른 전압 또는 신호일 수도 있다. NMOS 트랜지스터들 (552 및 562) 은 차동 쌍 (differential pair) (542) 을 형성하고, 인버터 (512) 의 출력에 커플링된 소스들, IBBTXp 신호 및 IBBTXn 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. 인버터 (514) 는 PMOS 트랜지스터 (524) 및 NMOS 트랜지스터 (534) 로 구현되고 ILOTXn 신호를 수신한다. NMOS 트랜지스터들 (554 및 564) 은 차동 쌍 (544) 을 형성하고, 인버터 (514) 의 출력에 커플링된 소스들, IBBTXn 신호 및 IBBTXp 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (572 및 574) 은 노드들 (Xp 및 Xn) 에 각각 커플링된 소스들, 바이어스 전압 (Vbias) 을 수신하는 게이트들, 및 전원에 커플링된 드레인들을 갖는다.
Q 믹서 (504) 내에서, 인버터 (516) 는 PMOS 트랜지스터 (526) 및 NMOS 트랜지스터 (536) 로 구현되고 QLOTXp 신호를 수신한다. NMOS 트랜지스터들 (556 및 566) 은 차동 쌍 (546) 을 형성하고, 인버터 (516) 의 출력에 커플링된 소스들, QBBTXp 신호 및 QBBTXn 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다. 인버터 (518) 는 PMOS 트랜지스터 (528) 및 NMOS 트랜지스터 (538) 로 구현되고 QLOTXn 신호를 수신한다. NMOS 트랜지스터들 (558 및 568) 은 차동 쌍 (548) 을 형성하고, 인버터 (518) 의 출력에 커플링된 소스들, QBBTXn 신호 및 QBBTXp 신호를 각각 수신하는 게이트들, 및 노드들 (Xp 및 Xn) 에 각각 커플링된 드레인들을 갖는다.
상향변환기 (500) 에서, 차동 쌍들 (542 및 544) 은 I 기저대역 신호의 반대 극성을 가진 상향변환기 출력을 구동한다. I TX LO 신호는 LO 사이클의 절반 (예를 들어, 위상 Φ1 및 위상 Φ2) 동안 차동 쌍 (542) 을 선택하고, LO 사이클의 나머지 절반 (예를 들어, 위상 Φ3 및 위상 Φ4) 동안 차동 쌍 (544) 을 선택한다. 유사하게, 차동 쌍들 (546 및 548) 은 Q 기저대역 신호의 반대 극성을 가진 상향변환기 출력을 구동한다. Q TX LO 신호는 LO 사이클의 절반 (예를 들어, 위상 Φ2 및 위상 Φ3) 동안 차동 쌍 (546) 을 선택하고, LO 사이클의 나머지 절반 (예를 들어, 위상 Φ1 및 위상 Φ4) 동안 차동 쌍 (548) 을 선택한다.
MOS 트랜지스터들 (522 내지 538) 은 상향변환을 위한 믹싱 기능을 달성하기 위해 트랜스컨덕턴스 스위칭을 수행하는 LO 트랜지스터들이다. NMOS 트랜지스터들 (552 내지 568) 은 I 및 Q 기저대역 신호들에 대해 증폭을 제공하는 기저대역 트랜지스터들이다. NMOS 트랜지스터들 (572 및 574) 은 상향변환된 신호에 대해 신호 구동을 제공하는 출력 트랜지스터들이다.
도 5 는 기저대역 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들이 특정 방식으로 커플링되고, 특정 신호들이 이들 트랜지스터들에 인가되는 특정 설계를 도시한다. 또한 원하는 상향변환된 신호가 기저대역 트랜지스터들, LO 트랜지스터들, 및 VCO 트랜지스터들의 다른 배열들로, 및/또는 신호들을 이들 트랜지스터들에 다른 방식들로 인가함으로써 획득될 수도 있다.
상향변환기 (500) 는 다음과 같이 동작한다. 4 개의 인버터들 (512 내지 518) 각각은 그 LO 신호에 기초하여 인에이블 또는 디스에이블될 수도 있다. 각 인버터는 각각의 차동 쌍에 커플링되고 그 차동 쌍의 트랜스컨덕턴스 스위칭을 수행한다. 차동 쌍의 트랜스컨덕턴스는 인버터 출력이 하이일 때 로우이고, 인버터 출력이 로우일 때 하이이다. 하이 트랜스컨덕턴스를 가진 각 차동 쌍은 그 기저대역 신호를 증폭시키고 상향변환기 출력을 구동한다. 믹싱 기능은 각 LO 사이클의 상이한 위상들에서 상이한 차동 쌍들의 트랜스컨덕턴스를 스위칭함으로써 달성될 수도 있다.
도 3 에 도시된 타이밍도는 도 5 의 상향변환기 (500) 용으로 이용될 수도 있다. 제 1 위상 (Φ1) 중에는, 인버터들 (512 및 518) 의 출력들이 로우이고, NMOS 트랜지스터들 (552, 562, 558 및 568) 은 하이 트랜스컨덕턴스를 갖고 I 기저대역 신호 및 상보적 Q 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 제 2 위상 (Φ2) 중에는, 인버터들 (512 및 516) 의 출력들이 로우이고, NMOS 트랜지스터들 (552, 562, 556 및 566) 은 하이 트랜스컨덕턴스를 갖고 I 및 Q 기저대역 신호들에 기초하여 상향변환기 출력을 구동한다. 제 3 위상 (Φ3) 중에는, 인버터들 (514 및 516) 의 출력들이 로우이고, NMOS 트랜지스터들 (554, 564, 556 및 566) 은 하이 트랜스컨덕턴스를 갖고 상보적 I 기저대역 신호 및 Q 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 제 4 위상 (Φ4) 중에는, 인버터들 (514 및 518) 의 출력들이 로우이고, NMOS 트랜지스터들 (554, 564, 558 및 568) 은 하이 트랜스컨덕턴스를 갖고 상보적 I 및 Q 기저대역 신호들에 기초하여 상향변환기 출력을 구동한다.
스위칭된 트랜스컨덕턴스를 가진 상향변환기 (500) 는 여러 이점들을 갖는다. 첫째로, LO 트랜지스터들이 (도 4 에 도시한 바와 같이 기저대역 트랜지스터들의 드레인들 대신에) 기저대역 트랜지스터들의 소스들에 위치된다. 이것은 LO 트랜지스터들이 로직 게이트들과 유사한 방식으로 레일 투 레일 (rail to rail) 구동될 수도 있는 스위치들로서 동작되는 것을 허용한다. 또한, (도 4 에 도시한 바와 같이 캐스코드 트랜지스터들 대신에) LO 트랜지스터들을 스위치들로서 동작시킴으로써 LO 트랜지스터들을 위해 어떤 전압 헤드룸도 필요하지 않게 된다. 이것은 기저대역 트랜지스터들에 대해 더 많은 전압 헤드룸을 제공할 수도 있으며, 이는 잡음을 저감시킬 수도 있다. 상향변환기 (500) 내의 LO 트랜지스터들은 또한 상향변환기 (400) 내의 LO 트랜지스터들보다 적은 전력을 소모한다. 특히, 상향변환기 (500) 내의 LO 트랜지스터들은 IDC·ron 을 소모하며, 여기서, IDC 는 턴 온 시의 전류이고, ron 은 스위치들의 경우 매우 작을 수도 있는 온 저항이다. 또한, LO 트랜지스터들로부터의 잡음이 억제될 수도 있는데, 이는 상향변환된 신호 품질을 향상시킬 수도 있는 것으로 보여질 수 있다. 게이트-드레인 (gate-to-drain) 커패시턴스 (Cgd) 를 통한 공통 모드 LO 누설이 또한 억제될 수도 있는데, 이는 싱글-엔디드 믹서 설계들에 유용할 수도 있다.
도 6a 및 도 6b 는 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 상향변환기 (600) 의 설계의 개략도를 도시한다. 상향변환기 (600) 는 또한 도 1 의 상향변환기 (140) 용으로 이용될 수도 있으며, 도 6a 에 도시된 I 믹서 (602), 도 6b 에 도시된 Q 믹서 (604), 및 도 6a 에 도시된 전류 합산 노드들 (Xp 및 Xn) 로 구현된 합산기를 포함한다.
도 6a 에 도시한 바와 같이, I 믹서 (602) 는 도 5 의 I 믹서 (502) 용의 인버터들 (512 및 514) 및 NMOS 트랜지스터들 (552, 554, 562 및 564) 과 각각 동일한 방식으로 커플링되는 인버터들 (612 및 614) 및 NMOS 트랜지스터들 (652, 654, 662 및 664) 을 포함한다. I 믹서 (602) 는 인버터들 (612 및 614) 및 NMOS 트랜지스터들 (652, 654, 662 및 664) 과 각각 유사한 방식으로 커플링되는 인버터들 (613 및 615) 및 NMOS 트랜지스터들 (653, 655, 663 및 665) 을 더 포함한다. NMOS 트랜지스터들 (652, 664, 653 및 665) 의 게이트들은 IBBTXp 신호를 수신하고, NMOS 트랜지스터들 (662, 654, 663 및 655) 의 게이트들은 IBBTXn 신호를 수신한다. NMOS 트랜지스터들 (652, 654, 653 및 655) 의 드레인들은 노드 (Xp) 에 커플링되고, NMOS 트랜지스터들 (662, 664, 663 및 665) 의 드레인들은 노드 (Xn) 에 커플링된다.
I 믹서 (602) 는 차동 TX VCO 신호를 수신하고 인버터들 (612 내지 618) 을 인에이블 및 디스에이블시키는 인버터들 (606 및 607) 을 더 포함한다. 인버터 (606) 는 VCOTXp 신호를 수신하는 입력, 및 도 5 의 NMOS 트랜지스터들 (532 및 534) 의 소스들에 대응할 수도 있는 인버터들 (612 및 614) 의 하위 전원에 커플링된 출력을 갖는다. 인버터 (607) 는 VCOTXn 신호를 수신하는 입력, 및 인버터들 (613 및 615) 의 하위 전원에 커플링된 출력을 갖는다. 인버터들 (606 및 607) 의 출력들은 또한 도 5 의 PMOS 트랜지스터들 (522 내지 528) 의 소스들에 대응할 수도 있는 인버터들 (612, 613, 614 및 615) 의 상위 전원에 커플링될 수도 있다.
도 6b 에 도시한 바와 같이, Q 믹서 (604) 는 도 5 의 Q 믹서 (504) 용의 인버터들 (516 및 518) 및 NMOS 트랜지스터들 (556, 558, 566 및 568) 과 각각 동일한 방식으로 커플링되는 인버터들 (616 및 618) 및 NMOS 트랜지스터들 (656, 658, 666 및 668) 을 포함한다. Q 믹서 (604) 는 인버터들 (616 및 618) 및 NMOS 트랜지스터들 (656, 658, 666 및 668) 과 각각 유사한 방식으로 커플링되는 인버터들 (617 및 619) 및 NMOS 트랜지스터들 (657, 659, 667 및 669) 을 더 포함한다. NMOS 트랜지스터들 (657, 669, 656 및 668) 의 게이트들은 QBBTXp 신호를 수신하고, NMOS 트랜지스터들 (667, 659, 666 및 658) 의 게이트들은 QBBTXn 신호를 수신한다. NMOS 트랜지스터들 (657, 659, 656 및 658) 의 드레인들은 노드 (Xp) 에 커플링되고, NMOS 트랜지스터들 (667, 669, 666 및 668) 의 드레인들은 노드 (Xn) 에 커플링된다.
Q 믹서 (604) 는 인버터들 (608 및 609) 을 더 포함한다. 인버터 (608) 는 VCOTXp 신호를 수신하는 입력 및 인버터들 (617 및 619) 의 하위 전원에 커플링된 출력을 갖는다. 인버터 (609) 는 VCOTXn 신호를 수신하는 입력 및 인버터들 (616 및 618) 의 하위 전원에 커플링된 출력을 갖는다. 인버터들 (608 및 609) 은 또한 생략될 수도 있다. 이 경우에는, 도 6a 의 출력 인버터 (606) 가 인버터들 (617 및 619) 의 하위 전원에 커플링될 수도 있고, 출력 인버터 (607) 가 인버터들 (616 및 618) 의 하위 전원에 커플링될 수도 있다.
인버터들 (606 내지 609) 은 잡음을 저감시키기 위해 LO 마스킹을 수행하는 VCO 트랜지스터들을 포함한다. 인버터들 (612 내지 619) 은 상향변환을 위한 믹싱 기능을 달성하기 위해 트랜스컨덕턴스 스위칭을 수행하는 LO 트랜지스터들을 포함한다. NMOS 트랜지스터들 (652 내지 669) 은 I 및 Q 기저대역 신호들에 대해 증폭을 제공하는 기저대역 트랜지스터들이다. NMOS 트랜지스터들 (672 및 674) 은 도 5 의 NMOS 트랜지스터들 (572 및 574) 과 각각 동일한 방식으로 커플링되는 출력 트랜지스터들이며, 상향변환된 신호에 대해 신호 구동을 제공한다.
I 믹서 (602) 는 도 5 의 I 믹서 (502) 에 포함되는, 차동 쌍들 (642 및 644) 및 인버터들 (612 및 614) 을 포함한다. I 믹서 (602) 는 LO 마스킹을 지원하는 차동 쌍들 (643 및 645) 및 인버터들 (613 및 615) 을 더 포함한다. 유사하게, Q 믹서 (604) 는 도 5 의 Q 믹서 (504) 에 포함되는, 차동 쌍들 (646 및 648) 및 인버터들 (616 및 618) 을 포함한다. Q 믹서 (604) 는 LO 마스킹을 지원하는 차동 쌍들 (647 및 649) 및 인버터들 (617 및 619) 을 더 포함한다.
도 6a 및 도 6b 는 기저대역 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들이 특정 방식으로 커플링되고 특정 신호들이 이들 트랜지스터들에 인가되는 특정 설계를 도시한다. 또한, 원하는 상향변환된 신호가 기저대역 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들의 다른 배열들로, 및/또는 신호들을 이들 트랜지스터들에 다른 방식들로 인가함으로써 획득될 수도 있다.
도 3 의 타이밍도는 도 6a 의 I 믹서 (602) 와 도 6b 의 Q 믹서 (604) 양자용으로 이용될 수도 있다. ILOTXp 신호의 상승 에지는 VCOTXp 신호의 상승 에지보다 먼저 발생할 수도 있다. 유사하게, QLOTXp 신호의 상승 에지는 VCOTXn 신호의 상승 에지보다 먼저 발생할 수도 있다.
도 6a 의 I 믹서 (602) 는 다음과 같이 동작한다. 제 1 위상 (Φ1) 동안, VCOTXp 신호에 대한 상승 천이가 인버터들 (612 및 614) 을 인에이블시킨다. ILOTXp 신호가 하이이고 ILOTXn 신호가 로우이기 때문에, 차동 쌍 (642) 이 인에이블되고, 차동 쌍 (644) 이 디스에이블된다. NMOS 트랜지스터들 (652 및 662) 은 I 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 제 2 위상 (Φ2) 동안, VCOTXn 신호에 대한 상승 천이가 인버터들 (613 및 615) 을 인에이블시킨다. QLOTXp 신호가 하이이고 QLOTXn 신호가 로우이기 때문에, 차동 쌍 (643) 이 인에이블되고, 차동 쌍 (645) 이 디스에이블된다. NMOS 트랜지스터들 (653 및 663) 은 I 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 제 3 위상 (Φ3) 동안, VCOTXp 신호에 대한 상승 천이가 인버터들 (612 및 614) 을 인에이블시킨다. ILOTXp 신호가 로우이고 ILOTXn 신호가 하이이기 때문에, 차동 쌍 (642) 이 디스에이블되고, 차동 쌍 (644) 이 인에이블된다. NMOS 트랜지스터들 (654 및 664) 은 상보적 I 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 제 4 위상 (Φ4) 동안, VCOTXn 신호에 대한 상승 천이가 인버터들 (613 및 615) 을 인에이블시킨다. QLOTXp 신호가 로우이고 QLOTXn 신호가 하이이기 때문에, 차동 쌍 (643) 이 디스에이블되고, 차동 쌍 (645) 이 인에이블된다. NMOS 트랜지스터들 (655 및 665) 은 상보적 I 기저대역 신호에 기초하여 상향변환기 출력을 구동한다. 차동 쌍들 (642 및 643) 은 I 기저대역 신호에 의해 구동되고, 하나의 완전한 VCO 사이클 (또는 1/2 LO 사이클) 동안 인에이블된다. 차동 쌍들 (644 및 645) 은 상보적 I 기저대역 신호에 의해 구동되고, 다음의 완전한 VCO 사이클 (또는 다음의 1/2 LO 사이클) 동안 인에이블된다.
도 6b 의 Q 믹서 (604) 는 도 6a 의 I 믹서 (602) 과 유사한 방식으로 동작한다.
LO 마스킹을 가진 상향변환기 (600) 의 경우, VCO 신호에 대한 천이는 액티브 천이 (active transition) 이며 상향변환된 신호에서의 지터 (jitter) 를 결정한다. I 및 Q LO 신호들은 주파수 디바이더 및/또는 신호 스플리터로 생성될 수도 있으며, 비교적 다량의 잡음을 가질 수도 있다. I 및 Q LO 신호들은 VCO 신호로 효과적으로 리클로킹된다. 상이한 관심 차동 쌍들은 VCO 신호의 상이한 천이를 통해 활성화된다. 이들 VCO 천이는 차동 쌍들이 활성화되는 (따라서, 극성이 스위칭되는) 시간을 결정한다.
스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 상향변환기 (600) 는 도 5 의 상향변환기 (500) 에 대해 상기 설명된 이점들 모두를 가질 수도 있다. 상향변환기 (600) 는 또한 LO 마스킹으로 인해 다른 이점들을 가질 수도 있다. 특히, 상향변환기 (600) 에서의 액티브 천이는 VCO 신호에 의해 제어될 수도 있다. VCO 신호로 LO 신호들을 마스킹하는 것은 LO 신호들을 생성하는데 이용되는 디바이스 및/또는 스플리터로부터의 잡음을 제거할 수도 있다.
저잡음 송신기는 (i) I 및 Q TX LO 신호들을 생성하는데 이용되는 디바이더 및 스플리터로부터의 잡음의 억제 및 (ii) 믹서에서의 기저대역 트랜지스터들로부터의 잡음 기여의 저감으로 인해 향상된 잡음 성능을 갖는 상향변환기 (600) 로 구현될 수도 있다. 상향변환기 (600) 로 달성되는 향상된 잡음 성능은 상향변환기 다음에 오는 SAW 필터 (예를 들어, 도 1 의 필터 (142)) 의 제거를 허용할 수도 있다.
도 5 는 스위칭된 트랜스컨덕턴스를 가진 상향변환기 (500) 의 일 예시적인 설계를 도시한다. 도 6 은 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 상향변환기 (600) 의 일 예시적인 설계를 도시한다. 스위칭된 트랜스컨덕턴스 및/또는 LO 마스킹을 가진 상향변환기는 또한 다른 설계들, 예를 들어 기저대역 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들의 상이한 배열들로 구현될 수도 있다.
일반적으로, 상향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함할 수도 있다. 제 1 세트의 트랜지스터들은 기저대역 신호들을 수신하고 상향변환된 신호를 제공할 수도 있다. 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링될 수도 있고, TX LO 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭할 수도 있다. 제 3 세트의 트랜지스터들은 제 2 세트의 트랜지스터들에 커플링될 수도 있으며, TX VCO 신호에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킬 수도 있다. 제 2 세트 및 제 3 세트 내의 트랜지스터들은 스위치들로서 동작할 수도 있다.
일 설계에서, 제 1 세트의 트랜지스터들은 4 개의 차동 쌍들을 포함한다. 제 1 차동 쌍 (예를 들어, 차동 쌍 (542 또는 642)) 은 비반전된 및 반전된 I 기저대역 신호들을 수신한다. 제 2 차동 쌍 (예를 들어, 차동 쌍 (544 또는 644)) 은 반전된 및 비반전된 I 기저대역 신호들을 수신한다. 제 3 차동 쌍 (예를 들어, 차동 쌍 (546 또는 646)) 은 비반전된 및 반전된 Q 기저대역 신호들을 수신한다. 제 4 차동 쌍 (예를 들어, 차동 쌍 (548 또는 648)) 은 반전된 및 비반전된 Q 기저대역 신호들을 수신한다. 일 설계에서, 제 2 세트의 트랜지스터들은 4 개의 인버터들로서 커플링된 4 쌍의 트랜지스터들을 포함한다. 제 1 인버터 (예를 들어, 인버터 (512 또는 612)) 는 비반전된 I LO 신호에 기초하여 제 1 차동 쌍을 인에이블 및 디스에이블시킨다. 제 2 인버터 (예를 들어, 인버터 (514 또는 614)) 는 반전된 I LO 신호에 기초하여 제 2 차동 쌍을 인에이블 및 디스에이블시킨다. 제 3 인버터 (예를 들어, 인버터 (516 또는 616)) 는 비반전된 Q LO 신호에 기초하여 제 3 차동 쌍을 인에이블 및 디스에이블시킨다. 제 4 인버터 (예를 들어, 인버터 (518 또는 618)) 는 반전된 Q LO 신호에 기초하여 제 4 차동 쌍을 인에이블 및 디스에이블시킨다. 일 설계에서, 제 3 세트의 트랜지스터들은 2 개의 인버터들로서 커플링된 2 쌍의 트랜지스터들을 포함한다. 일 인버터는 (예를 들어, 인버터 (606)) 는 비반전된 VCO 신호에 기초하여 제 1 인버터 및 제 2 인버터를 인에이블 및 디스에이블시킨다. 다른 인버터 (예를 들어, 인버터 (609)) 는 반전된 VCO 신호에 기초하여 제 3 인버터 및 제 4 인버터를 인에이블 및 디스에이블시킨다. 제 1 세트, 제 2 세트 및 제 3 세트는 상이한 및/또는 추가적인 트랜지스터들을 포함할 수도 있다.
도 7 은 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 하향변환기 (700) 의 설계의 개략도를 도시한다. 하향변환기 (700) 는 도 1 의 하향변환기 (160) 용으로 이용될수도 있으며 I 믹서 (702) 및 Q 믹서 (704) 를 포함한다.
I 믹서 (702) 내에서, 인버터 (712) 는 PMOS 트랜지스터 (722) 및 NMOS 트랜지스터 (732) 로 구현되고 VCORXp 신호를 수신한다. NMOS 트랜지스터들 (752 및 762) 은 차동 쌍 (742) 을 형성하고, 인버터 (712) 의 출력에 커플링된 소스들 및 ILORXp 신호 및 ILORXn 신호를 각각 수신하는 게이트들을 갖는다. NMOS 트랜지스터들 (772 및 782) 은 NMOS 트랜지스터들 (752 및 762) 의 드레인들에 각각 커플링된 소스들, RF 입력 신호 (RFin) 를 수신하는 게이트들, 및 노드들 (Yp 및 Yn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (792 및 794) 은 노드들 (Yp 및 Yn) 에 각각 커플링된 소스들, 바이어스 전압 (Vbias) 을 수신하는 게이트들, 및 상위 전원에 커플링된 드레인들을 갖는다. 인버터 (714) 는 PMOS 트랜지스터 (724) 및 NMOS 트랜지스터 (734) 로 구현되고 VCORXn 신호를 수신한다. NMOS 트랜지스터들 (754 및 764) 은 차동 쌍 (744) 을 형성하고, 인버터 (714) 의 출력에 커플링된 소스들 및 QLORXp 신호 및 QLORXn 신호를 각각 수신하는 게이트들을 갖는다. NMOS 트랜지스터들 (774 및 784) 은 NMOS 트랜지스터들 (754 및 764) 의 드레인들에 각각 커플링된 소스들, RF 입력 신호를 수신하는 게이트들, 및 노드들 (Yp 및 Yn) 에 각각 커플링된 드레인들을 갖는다.
Q 믹서 (704) 내에서, 인버터 (716) 는 PMOS 트랜지스터 (726) 및 NMOS 트랜지스터 (736) 로 구현되고 VCORXn 신호를 수신한다. NMOS 트랜지스터들 (756 및 766) 은 차동 쌍 (746) 을 형성하고, 인버터 (716) 의 출력에 커플링된 소스들 및 ILORXp 신호 및 ILORXn 신호를 각각 수신하는 게이트들을 갖는다. NMOS 트랜지스터들 (776 및 786) 은 NMOS 트랜지스터들 (756 및 766) 의 드레인들에 각각 커플링된 소스들, RFin 신호를 수신하는 게이트들, 및 노드들 (Zp 및 Zn) 에 각각 커플링된 드레인들을 갖는다. NMOS 트랜지스터들 (796 및 798) 은 노드들 (Zp 및 Zn) 에 각각 커플링된 소스들, Vbias 전압을 수신하는 게이트들, 및 상위 전원에 커플링된 드레인들을 갖는다. 인버터 (718) 는 PMOS 트랜지스터 (728) 및 NMOS 트랜지스터 (738) 로 구현되고 VCORXp 신호를 수신한다. NMOS 트랜지스터들 (758 및 768) 은 차동 쌍 (748) 을 형성하고, 인버터 (718) 의 출력에 커플링된 소스들 및 QLORXp 신호 및 QLORXn 신호를 각각 수신하는 게이트들을 갖는다. NMOS 트랜지스터들 (778 및 788) 은 NMOS 트랜지스터들 (758 및 768) 의 드레인들에 각각 커플링된 소스들, RF 입력 신호를 수신하는 게이트들, 및 노드들 (Zp 및 Zn) 에 각각 커플링된 드레인들을 갖는다.
MOS 트랜지스터들 (722 내지 738) 은 잡음을 저감시키기 위해 LO 마스킹을 수행하는 VCO 트랜지스터들이다. NMOS 트랜지스터들 (752 내지 768) 은 다운변환을 위한 믹싱 기능을 달성하기 위해 트랜스컨덕턴스 스위칭을 수행하는 LO 트랜지스터들이다. NMOS 트랜지스터들 (772 내지 788) 은 RF 입력 신호에 대해 증폭을 제공하는 RF 트랜지스터들이다. NMOS 트랜지스터들 (792 내지 798) 은 하향변환된 신호에 대해 신호 구동을 제공하는 출력 트랜지스터들이다.
도 7 은 RF 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들이 특정 방식으로 커플링되고 특정 신호들이 이들 트랜지스터들에 인가되는 특정 설계를 도시한다. 원하는 기저대역 신호들은 또한 RF 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들의 다른 배열들로, 및/또는 이들 트랜지스터들의 신호들을 다른 방식으로 인가함으로써 획득될 수도 있다.
도 3 의 타이밍도가 상향변환기 (700) 용으로 이용될 수도 있지만, VCOTXp 신호, VCOTXn 신호, ILOTXp 신호, ILOTXn 신호, QLOTXp 신호 및 QLOTXn 신호는 수신기 (150) 용의 VCORXp 신호, VCORXn 신호, ILORXp 신호, ILORXn 신호, QLORXp 신호 및 QLORXn 신호를 나타낸다.
하향변환기 (700) 는 다음과 같이 동작한다. 제 1 위상 (Φ1) 동안, VCORXp 신호에 대한 상승 천이가 인버터들 (712 및 718) 을 인에이블시킨다. ILORXp 신호 및 QLORXn 신호가 하이이고 ILORXn 신호 및 QLORXp 신호가 로우이기 때문에, NMOS 트랜지스터들 (752 및 768) 이 인에이블되고 노드들 (Yp 및 Zn) 을 각각 구동하며, NMOS 트랜지스터들 (762 및 758) 이 디스에이블된다. 제 2 위상 (Φ2) 동안, VCORXn 신호에 대한 상승 천이가 인버터들 (714 및 716) 을 인에이블시킨다. ILORXp 신호 및 QLORXp 신호가 하이이고 ILORXn 신호 및 QLORXn 신호가 로우이기 때문에, NMOS 트랜지스터들 (754 및 756) 이 인에이블되고 노드들 (Yp 및 Zp) 을 각각 구동하며, NMOS 트랜지스터들 (764 및 766) 이 디스에이블된다. 제 3 위상 (Φ3) 동안, VCORXp 신호에 대한 상승 천이가 인버터들 (712 및 718) 을 인에이블시킨다. ILORXn 신호 및 QLORXp 신호가 하이이고 ILORXp 신호 및 QLORXn 신호가 로우이기 때문에, NMOS 트랜지스터들 (762 및 758) 이 인에이블되고 노드들 (Yn 및 Zp) 을 각각 구동하며, NMOS 트랜지스터들 (752 및 768) 이 디스에이블된다. 제 4 위상 (Φ4) 동안, VCORXn 신호에 대한 상승 천이가 인버터들 (714 및 716) 을 인에이블시킨다. ILORXn 신호 및 QLORXn 신호가 하이이고 ILORXp 신호 및 QLORXp 신호가 로우이기 때문에, NMOS 트랜지스터들 (764 및 766) 이 인에이블되고 노드들 (Yn 및 Zn) 을 각각 구동하며, NMOS 트랜지스터들 (754 및 756) 이 디스에이블된다.
저잡음 수신기는 (i) I 및 Q RX LO 신호들을 생성하는데 이용되는 디바이더 및 스플리터로부터의 잡음의 억제 및 (ii) 믹서들에서의 RF 트랜지스터들로부터의 잡음 기여의 저감으로 인해 향상된 잡음 성능을 갖는 하향변환기 (700) 로 구현될 수도 있다.
도 7 은 스위칭된 트랜스컨덕턴스 및 LO 마스킹을 가진 하향변환기 (700) 의 일 예시적인 설계를 도시한다. 스위칭된 트랜스컨덕턴스 및/또는 LO 마스킹을 가진 하향변환기는 또한 다른 설계들, 예를 들어, RF 트랜지스터들, LO 트랜지스터들 및 VCO 트랜지스터들의 다른 배열들로 구현될 수도 있다.
일반적으로, 하향변환기는 제 1 세트의 트랜지스터들, 제 2 세트의 트랜지스터들 및 제 3 세트의 트랜지스터들을 포함할 수도 있다. 제 1 세트의 트랜지스터들은 변조된 신호를 수신하고 기저대역 신호들을 제공할 수도 있다. 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링될 수도 있으며, RX LO 신호들에 기초하여 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스를 스위칭할 수도 있다. 제 3 세트의 트랜지스터들은 제 2 세트의 트랜지스터들에 커플링될 수도 있으며, RX VCO 신호에 기초하여 제 2 세트 내의 트랜지스터들을 인에이블 및 디스에이블시킬 수도 있다.
일 설계에서, 제 2 세트의 트랜지스터들은 4 개의 차동 쌍들을 포함한다. 제 1 차동 쌍 (예를 들어, 차동 쌍 (742)) 은 비반전된 및 반전된 I LO 신호들을 수신한다. 제 2 차동 쌍 (예를 들어, 차동 쌍 (744)) 은 비반전된 및 반전된 Q LO 신호들을 수신한다. 제 3 차동 쌍 (예를 들어, 차동 쌍 (746)) 은 비반전된 및 반전된 I LO 신호들을 수신한다. 제 4 차동 쌍 (예를 들어, 차동 쌍 (748)) 은 비반전된 및 반전된 Q LO 신호들을 수신한다. 일 설계에서, 제 1 세트의 트랜지스터들은 4 개의 차동 쌍들의 드레인들에 커플링된 소스들을 갖는 4 쌍의 트랜지스터들 (예를 들어, 트랜지스터들 (722 내지 788)) 을 포함한다. 일 설계에서, 제 3 세트의 트랜지스터들은 4 개의 인버터들 (예를 들어, 인버터들 (712 내지 718)) 로서 커플링된 4 쌍의 트랜지스터들을 포함한다. 이들 4 개의 인버터들은 비반전된 및 반전된 VCO 신호들에 기초하여 4 개의 차동 쌍들을 인에이블 및 디스에이블시킨다. 제 1 세트, 제 2 세트 및 제 3 세트는 상이한 및/추가적인 트랜지스터들을 포함할 수도 있다.
도 8 은 상향변환을 수행하기 위한 프로세스 (800) 의 설계를 도시한다. 기저대역 신호들은 상향변환된 신호를 획득하기 위해 제 1 세트의 트랜지스터들로 상향변환될 수도 있다 (블록 812). 제 1 세트의 트랜지스터들은 도 5 의 기저대역 트랜지스터들 또는 도 6a 및 도 6b 의 기저대역 트랜지스터들을 포함할 수도 있다. 변조된 신호는 (직접 하향변환 아키텍처의 경우) 기저대역으로부터 RF 로 직접 상향변환될 수도 있고 또는 (수퍼헤테로다인 아키텍처의 경우) 기저대역으로부터 IF 로 상향변환될 수도 있다.
제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스는 LO 신호들에 기초하여 제 2 세트의 트랜지스터들로 스위칭될 수도 있으며, 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링된다 (블록 814). 제 2 세트의 트랜지스터들은 도 5 의 LO 트랜지스터들 또는 도 6a 및 도 6b 의 LO 트랜지스터들을 포함할 수도 있다. 제 2 세트 내의 트랜지스터들은 VCO 신호에 기초하여 제 3 세트의 트랜지스터들로 인에이블 및 디스에이블될 수도 있다 (블록 816). 제 3 세트의 트랜지스터들은 도 6a 및 도 6b 의 인버터들 (606 내지 609) 내에 VCO 트랜지스터들을 포함할 수도 있다. 제 2 세트 및 제 3 세트 내의 트랜지스터들은 스위치들로서 동작할 수도 있다. LO 신호들은 VCO 신호로 리클로킹될 수도 있으며, VCO 신호의 천이 동안 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스가 스위칭될 수도 있다.
도 9 는 하향변환을 수행하기 위한 프로세스 (900) 의 설계를 도시한다. 변조된 신호는 기저대역 신호들을 획득하기 위해 제 1 세트의 트랜지스터들로 하향변환될 수도 있다 (블록 912). 제 1 세트의 트랜지스터들은 도 7 의 RF 트랜지스터들을 포함할 수도 있다. 변조된 신호는 (직접 하향변환 아키텍처의 경우) RF 로부터 기저대역으로 직접 하향변환될 수도 있고, 또는 (수퍼헤테로다인 아키텍처의 경우) IF 로부터 기저대역으로 하향변환될 수도 있다.
제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스는 LO 신호들에 기초하여 제 2 세트의 트랜지스터들로 스위칭될 수도 있으며, 제 2 세트의 트랜지스터들은 제 1 세트 내의 트랜지스터들의 소스들에 커플링된다 (블록 914). 제 2 세트의 트랜지스터들은 도 7 의 LO 트랜지스터들을 포함할 수도 있다. 제 2 세트 내의 트랜지스터들은 VCO 신호에 기초하여 제 3 세트의 트랜지스터들로 인에이블 및 디스에이블될 수도 있다 (블록 916). 제 3 세트의 트랜지스터들은 도 7 의 VCO 트랜지스터들을 포함할 수도 있다. LO 신호들은 VCO 신호로 리클로킹될 수도 있으며, VCO 신호의 천이 동안 제 1 세트 내의 트랜지스터들의 트랜스컨덕턴스가 스위칭될 수도 있다.
본원에 설명된 상향변환기 및 하향변환기는 각각 IC, 아날로그 IC, RFIC, 믹싱된-신호 IC, 주문형 집적 회로 (ASIC), 인쇄 회로 기판 (PCB), 전자 디바이스 등 상에 구현될 수도 있다. 상향변환기 및 하향변환기는 각각 상보적 금속 산화물 반도체 (CMOS), NMOS, PMOS, 바이폴라 정션 트랜지스터 (BJT), 바이폴라-CMOS (BiCMOS), 실리콘 게르마늄 (SiGe), 갈륨 비소 (GaAs) 등과 같은 다양한 IC 프로세스 테크놀로지들로 제작될 수도 있다.
본원에 설명된 상향변환기 및/또는 하향변환기를 구현하는 장치는 스탠드-얼론 디바이스일 수도 있고 또는 대형 디바이스의 일부일 수도 있다. 디바이스는 (i) 스탠드-얼론 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수도 있는 하나 이상의 IC들의 세트, (iii) RF 수신기 (RFR) 또는 RF 송신기/수신기 (RTR) 와 같은 RFIC, (iv) 이동국 모뎀 (MSM) 과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩될 수도 있는 모듈, (vi) 수신기, 셀룰러 폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 등등일 수도 있다.
하나 이상의 예시적인 설계들에서, 본원에 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합에 구현될 수도 있다. 소프트웨어에 구현한 경우, 그 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디바이스 또는 다른 자기 저장 디바이스, 또는 명령들 또는 데이터 구조들의 형태의 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 문맥이 적절히 컴퓨터 판독가능 매체라 불린다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 테크놀로지들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 테크놀로지들이 포함된다. 디스크 (disk) 및 디스크 (disc) 는 본원에 사용한 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루-레이 디스크 (blu-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
본 개시물의 이전의 설명은 당업자로 하여금 본 개시물을 제작 또는 이용할 수 있게 하기 위해 제공된다. 본 개시물에 대한 다양한 변형들은 당업자에게 쉽게 명백할 것이며, 본원에 정의된 일반적인 원리들은 본 개시물의 범위로부터 벗어남 없이 다른 변형들에 적용될 수도 있다. 따라서, 본 개시물은 본원에 설명된 예들 및 설계들로 제한되는 것으로 의도되지 않고 본원에 개시된 원리들 및 신규의 특징들에 부합하는 최광의 범위를 따르게 될 것이다.

Claims (37)

  1. 기저대역 신호들을 수신하고 상향변환된 신호를 제공하도록 동작하는 제 1 세트의 트랜지스터들; 및
    상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되고, 국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 스위칭하도록 동작하는 제 2 세트의 트랜지스터들을 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 제 1 세트의 트랜지스터들은,
    비반전된 동위상 (inphase; I) 기저대역 신호 및 반전된 I 기저대역 신호를 수신하도록 동작하는 제 1 차동 쌍;
    상기 반전된 I 기저대역 신호 및 상기 비반전된 I 기저대역 신호를 수신하도록 동작하는 제 2 차동 쌍,
    비반전된 직교위상 (quadrature; Q) 기저대역 신호 및 반전된 Q 기저대역 신호를 수신하도록 동작하는 제 3 차동 쌍, 및
    상기 반전된 Q 기저대역 신호 및 상기 비반전된 Q 기저대역 신호를 수신하도록 동작하는 제 4 차동 쌍을 포함하는, 장치.
  3. 제 2 항에 있어서,
    상기 제 2 세트의 트랜지스터들은,
    제 1 인버터로서, 및 상기 제 1 차동 쌍의 소스들에 커플링되고, 비반전된 I LO 신호를 수신하도록 동작하는 제 1 쌍의 트랜지스터들,
    제 2 인버터로서, 및 상기 제 2 차동 쌍의 소스들에 커플링되고, 반전된 I LO 신호를 수신하도록 동작하는 제 2 쌍의 트랜지스터들,
    제 3 인버터로서, 및 상기 제 3 차동 쌍의 소스들에 커플링되고, 비반전된 Q LO 신호를 수신하도록 동작하는 제 3 쌍의 트랜지스터들, 및
    제 4 인버터로서, 및 상기 제 4 차동 쌍의 소스들에 커플링되고, 반전된 Q LO 신호를 수신하도록 동작하는 제 4 쌍의 트랜지스터들을 포함하는, 장치.
  4. 제 1 항에 있어서,
    상기 제 2 세트의 트랜지스터들에 커플링되고, 전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 3 세트의 트랜지스터들을 더 포함하는, 장치.
  5. 제 4 항에 있어서,
    상기 제 3 세트의 트랜지스터들은 상기 VCO 신호로 상기 LO 신호들을 리클로킹하며,
    상기 제 1 세트 내의 상기 트랜지스터들의 상기 트랜스컨덕턴스는 상기 VCO 신호의 천이 동안 스위칭되는, 장치.
  6. 제 4 항에 있어서,
    상기 제 1 세트의 트랜지스터들은,
    차동 동위상 (inphase; I) 기저대역 신호를 수신하도록 동작하는 제 1 차동 쌍, 제 2 차동 쌍, 제 3 차동 쌍 및 제 4 차동 쌍, 및
    차동 직교위상 (quadrature; Q) 기저대역 신호를 수신하도록 동작하는 제 5 차동 쌍, 제 6 차동 쌍, 제 7 차동 쌍 및 제 8 차동 쌍을 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 제 2 세트의 트랜지스터들은,
    제 1 인버터, 제 2 인버터, 제 3 인버터 및 제 4 인버터로서 각각 커플링되고, I 및 Q LO 신호들을 수신하도록 동작하는 제 1 쌍의 트랜지스터들, 제 2 쌍의 트랜지스터들, 제 3 쌍의 트랜지스터들 및 제 4 쌍의 트랜지스터들, 및
    제 5 인버터, 제 6 인버터, 제 7 인버터 및 제 8 인버터로서 각각 커플링되고, 상기 I 및 Q LO 신호들을 수신하도록 동작하는 제 5 쌍의 트랜지스터들, 제 6 쌍의 트랜지스터들, 제 7 쌍의 트랜지스터들 및 제 8 쌍의 트랜지스터들을 포함하며,
    상기 제 1 인버터 내지 상기 제 8 인버터는 상기 제 1 차동 쌍 내지 상기 제 8 차동 쌍의 소스들에 각각 커플링되는, 장치.
  8. 제 7 항에 있어서,
    상기 제 3 세트의 트랜지스터들은,
    제 9 인버터로서 커플링되고, 비반전된 전압 제어 발진기 (VCO) 신호를 수신하고 상기 제 1 쌍의 트랜지스터들 및 상기 제 2 쌍의 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 9 쌍의 트랜지스터들; 및
    제 10 인버터로서 커플링되고, 반전된 VCO 신호를 수신하고 상기 제 3 쌍의 트랜지스터들 및 상기 제 4 쌍의 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 10 쌍의 트랜지스터들을 포함하는, 장치.
  9. 제 1 항에 있어서,
    상기 제 1 세트 내의 상기 트랜지스터들의 드레인들에 커플링되고, 상기 상향변환된 신호에 대해 신호 구동을 제공하도록 동작하는 한 쌍의 트랜지스터들을 더 포함하는, 장치.
  10. 제 1 항에 있어서,
    상기 제 2 세트 내의 상기 트랜지스터들은 스위치들로서 동작하는, 장치.
  11. 제 1 항에 있어서,
    상기 제 1 세트의 트랜지스터들 및 상기 제 2 세트의 트랜지스터들은 금속 산화물 반도체 (MOS) 트랜지스터들을 포함하는, 장치.
  12. 제 1 항에 있어서,
    상기 제 1 세트의 트랜지스터들 및 상기 제 2 세트의 트랜지스터들은 상기 기저대역 신호들을 기저대역으로부터 무선 주파수 (RF) 로 직접 상향변환하는, 장치.
  13. 기저대역 신호들을 수신하고 상향변환된 신호를 제공하도록 동작하는 제 1 세트의 트랜지스터들; 및
    상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되고, 국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 스위칭하도록 동작하는 제 2 세트의 트랜지스터들을 포함하는, 집적 회로.
  14. 제 13 항에 있어서,
    상기 제 1 세트의 트랜지스터들은,
    비반전된 동위상 (inphase; I) 기저대역 신호 및 반전된 I 기저대역 신호를 수신하도록 동작하는 제 1 차동 쌍,
    상기 반전된 I 기저대역 신호 및 상기 비반전된 I 기저대역 신호를 수신하도록 동작하는 제 2 차동 쌍,
    비반전된 직교위상 (quadrature; Q) 기저대역 신호 및 반전된 Q 기저대역 신호를 수신하도록 동작하는 제 3 차동 쌍, 및
    상기 반전된 Q 기저대역 신호 및 상기 비반전된 Q 기저대역 신호를 수신하도록 동작하는 제 4 차동 쌍을 포함하는, 집적 회로.
  15. 제 14 항에 있어서,
    상기 제 2 세트의 트랜지스터들은,
    제 1 인버터로서, 및 상기 제 1 차동 쌍의 소스들에 커플링되고, 비반전된 I LO 신호를 수신하도록 동작하는 제 1 쌍의 트랜지스터들,
    제 2 인버터로서, 및 상기 제 2 차동 쌍의 소스들에 커플링되고, 반전된 I LO 신호를 수신하도록 동작하는 제 2 쌍의 트랜지스터들,
    제 3 인버터로서, 및 상기 제 3 차동 쌍의 소스들에 커플링되고, 비반전된 Q LO 신호를 수신하도록 동작하는 제 3 쌍의 트랜지스터들, 및
    제 4 인버터로서, 및 상기 제 4 차동 쌍의 소스들에 커플링되고, 반전된 Q LO 신호를 수신하도록 동작하는 제 4 쌍의 트랜지스터들을 포함하는, 집적 회로.
  16. 제 15 항에 있어서,
    상기 제 2 세트의 트랜지스터들에 커플링되고, 전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 3 세트의 트랜지스터들을 더 포함하는, 집적 회로.
  17. 상향변환된 신호를 획득하기 위해 기저대역 신호들을 제 1 세트의 트랜지스터들로 상향변환하는 단계; 및
    국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 제 2 세트의 트랜지스터들로 스위칭하는 단계로서, 상기 제 2 세트의 트랜지스터들은 상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되는, 상기 스위칭 단계를 포함하는, 방법.
  18. 제 17 항에 있어서,
    전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 제 3 세트의 트랜지스터들로 인에이블 및 디스에이블시키는 단계를 더 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 VCO 신호로 상기 LO 신호들을 리클로킹하는 단계를 더 포함하며,
    상기 제 1 세트 내의 상기 트랜지스터들의 상기 트랜스컨덕턴스는 상기 VCO 신호의 천이 동안 스위칭되는, 방법.
  20. 제 17 항에 있어서,
    상기 기저대역 신호들을 상향변환하는 단계는, 상기 기저대역 신호들을 상기 제 1 세트의 트랜지스터들로 기저대역으로부터 무선 주파수 (RF) 로 직접 상향변환하는 단계를 포함하는, 방법.
  21. 변조된 신호를 수신하고 기저대역 신호들을 제공하도록 동작하는 제 1 세트의 트랜지스터들;
    상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되고, 국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 스위칭하도록 동작하는 제 2 세트의 트랜지스터들; 및
    상기 제 2 세트의 트랜지스터들에 커플링되고, 전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 3 세트의 트랜지스터들을 포함하는, 장치.
  22. 제 21 항에 있어서,
    상기 제 2 세트의 트랜지스터들은,
    비반전된 동위상 (inphase; I) LO 신호 및 반전된 I LO 신호를 수신하도록 동작하는 제 1 차동 쌍;
    비반전된 직교위상 (quadrature; Q) LO 신호 및 반전된 Q LO 신호를 수신하도록 동작하는 제 2 차동 쌍,
    상기 비반전된 I LO 신호 및 상기 반전된 I LO 신호를 수신하도록 동작하는 제 3 차동 쌍, 및
    상기 비반전된 Q LO 신호 및 상기 반전된 Q LO 신호를 수신하도록 동작하는 제 4 차동 쌍을 포함하는, 장치.
  23. 제 22 항에 있어서,
    상기 제 1 세트의 트랜지스터들은,
    상기 제 1 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 1 쌍의 트랜지스터들,
    상기 제 2 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 2 쌍의 트랜지스터들,
    상기 제 3 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 3 쌍의 트랜지스터들, 및
    상기 제 4 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 4 쌍의 트랜지스터들을 포함하는, 장치.
  24. 제 22 항에 있어서,
    상기 제 3 세트의 트랜지스터들은,
    제 1 인버터로서 커플링되고, 비반전된 VCO 신호에 기초하여 상기 제 1 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 1 쌍의 트랜지스터들,
    제 2 인버터로서 커플링되고, 반전된 VCO 신호에 기초하여 상기 제 2 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 2 쌍의 트랜지스터들,
    제 3 인버터로서 커플링되고, 상기 반전된 VCO 신호에 기초하여 상기 제 3 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 3 쌍의 트랜지스터들, 및
    제 4 인버터로서 커플링되고, 상기 비반전된 VCO 신호에 기초하여 상기 제 4 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 4 쌍의 트랜지스터들을 포함하는, 장치.
  25. 제 21 항에 있어서,
    상기 제 3 세트의 트랜지스터들은 상기 VCO 신호로 상기 LO 신호들을 리클로킹하며,
    상기 제 1 세트 내의 상기 트랜지스터들의 상기 트랜스컨덕턴스는 상기 VCO 신호의 천이 동안 스위칭되는, 장치.
  26. 제 21 항에 있어서,
    상기 제 2 세트 및 상기 제 3 세트 내의 상기 트랜지스터들은 스위치들로서 동작하는, 장치.
  27. 제 21 항에 있어서,
    상기 제 1 세트의 트랜지스터들, 상기 제 2 세트의 트랜지스터들 및 상기 제 3 세트의 트랜지스터들은 금속 산화물 반도체 (MOS) 트랜지스터들을 포함하는, 장치.
  28. 제 21 항에 있어서,
    상기 제 1 세트의 트랜지스터들, 상기 제 2 세트의 트랜지스터들 및 상기 제 3 세트의 트랜지스터들은 상기 변조된 신호를 무선 주파수 (RF) 로부터 기저대역으로 직접 하향변환하는, 장치.
  29. 변조된 신호를 수신하고 기저대역 신호들을 제공하도록 동작하는 제 1 세트의 트랜지스터들;
    상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되고, 국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 스위칭하도록 동작하는 제 2 세트의 트랜지스터들; 및
    상기 제 2 세트의 트랜지스터들에 커플링되고, 전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 인에이블 및 디스에이블시키도록 동작하는 제 3 세트의 트랜지스터들을 포함하는, 집적 회로.
  30. 제 29 항에 있어서,
    상기 제 2 세트의 트랜지스터들은,
    비반전된 동위상 (inphase; I) LO 신호 및 반전된 I LO 신호를 수신하도록 동작하는 제 1 차동 쌍,
    비반전된 직교위상 (quadrature; Q) LO 신호 및 반전된 Q LO 신호를 수신하도록 동작하는 제 2 차동 쌍,
    상기 비반전된 I LO 신호 및 상기 반전된 I LO 신호를 수신하도록 동작하는 제 3 차동 쌍, 및
    상기 비반전된 Q LO 신호 및 상기 반전된 Q LO 신호를 수신하도록 동작하는 제 4 차동 쌍을 포함하는, 집적 회로.
  31. 제 30 항에 있어서,
    상기 제 1 세트의 트랜지스터들은,
    상기 제 1 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 1 쌍의 트랜지스터들,
    상기 제 2 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 2 쌍의 트랜지스터들,
    상기 제 3 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 3 쌍의 트랜지스터들, 및
    상기 제 4 차동 쌍의 드레인들에 커플링된 소스들을 갖는 제 4 쌍의 트랜지스터들을 포함하는, 집적 회로.
  32. 제 30 항에 있어서,
    상기 제 3 세트의 트랜지스터들은,
    제 1 인버터로서 커플링되고, 비반전된 VCO 신호에 기초하여 상기 제 1 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 1 쌍의 트랜지스터들,
    제 2 인버터로서 커플링되고, 반전된 VCO 신호에 기초하여 상기 제 2 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 2 쌍의 트랜지스터들,
    제 3 인버터로서 커플링되고, 상기 반전된 VCO 신호에 기초하여 상기 제 3 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 3 쌍의 트랜지스터들, 및
    제 4 인버터로서 커플링되고, 상기 비반전된 VCO 신호에 기초하여 상기 제 4 차동 쌍을 인에이블 및 디스에이블시키도록 동작하는 제 4 쌍의 트랜지스터들을 포함하는, 집적 회로.
  33. 기저대역 신호들을 획득하기 위해 변조된 신호를 제 1 세트의 트랜지스터들로 하향변환하는 단계;
    국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 제 2 세트의 트랜지스터들로 스위칭하는 단계로서, 상기 제 2 세트의 트랜지스터들은 상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되는, 상기 스위칭 단계; 및
    전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 제 3 세트의 트랜지스터들로 인에이블 및 디스에이블시키는 단계를 포함하는, 방법.
  34. 제 33 항에 있어서,
    상기 VCO 신호로 상기 LO 신호들을 리클로킹하는 단계를 더 포함하며,
    상기 제 1 세트 내의 상기 트랜지스터들의 상기 트랜스컨덕턴스는 상기 VCO 신호의 천이 동안 스위칭되는, 방법.
  35. 제 33 항에 있어서,
    상기 변조된 신호를 하향변환하는 단계는, 상기 변조된 신호를 상기 제 1 세트의 트랜지스터들로 무선 주파수 (RF) 로부터 기저대역으로 직접 하향변환하는 단계를 포함하는, 방법.
  36. 상향변환된 신호를 획득하기 위해 기저대역 신호들을 제 1 세트의 트랜지스터들로 상향변환하는 수단; 및
    국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 제 2 세트의 트랜지스터들로 스위칭하는 수단으로서, 상기 제 2 세트의 트랜지스터들은 상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되는, 상기 스위칭 수단을 포함하는, 장치.
  37. 기저대역 신호들을 획득하기 위해 변조된 신호를 제 1 세트의 트랜지스터들로 하향변환하는 수단;
    국부 발진기 (LO) 신호들에 기초하여 상기 제 1 세트 내의 상기 트랜지스터들의 트랜스컨덕턴스를 제 2 세트의 트랜지스터들로 스위칭하는 수단으로서, 상기 제 2 세트의 트랜지스터들은 상기 제 1 세트 내의 상기 트랜지스터들의 소스들에 커플링되는, 상기 스위칭 수단; 및
    전압 제어 발진기 (VCO) 신호에 기초하여 상기 제 2 세트 내의 상기 트랜지스터들을 제 3 세트의 트랜지스터들로 인에이블 및 디스에이블시키는 수단을 포함하는, 장치.
KR1020117004865A 2008-08-01 2009-08-03 스위칭된 트랜스컨덕턴스 및 ｌｏ 마스킹을 가진 상향변환기 및 하향변환기 KR101233038B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/185,048 US8095103B2 (en) 2008-08-01 2008-08-01 Upconverter and downconverter with switched transconductance and LO masking
US12/185,048 2008-08-01
PCT/US2009/052587 WO2010014989A2 (en) 2008-08-01 2009-08-03 Upconverter and downconverter with switched transconductance and lo masking

Publications (2)

Publication Number Publication Date
KR20110051215A true KR20110051215A (ko) 2011-05-17
KR101233038B1 KR101233038B1 (ko) 2013-02-13

Family

ID=41608869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004865A KR101233038B1 (ko) 2008-08-01 2009-08-03 스위칭된 트랜스컨덕턴스 및 ｌｏ 마스킹을 가진 상향변환기 및 하향변환기

Country Status (8)

Country Link
US (1) US8095103B2 (ko)
EP (3) EP2541758B1 (ko)
JP (2) JP5694158B2 (ko)
KR (1) KR101233038B1 (ko)
CN (1) CN102106077B (ko)
ES (1) ES2409266T3 (ko)
TW (1) TW201012049A (ko)
WO (1) WO2010014989A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021040339A1 (en) * 2019-08-23 2021-03-04 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) * 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) * 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) * 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US8285231B2 (en) * 2009-06-09 2012-10-09 Broadcom Corporation Method and system for an integrated leaky wave antenna-based transmitter and on-chip power distribution
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) * 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
EP2363952A1 (en) 2010-03-02 2011-09-07 Nxp B.V. Methods and systems for generating local oscillator signals
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
JP5754247B2 (ja) * 2011-05-31 2015-07-29 富士通セミコンダクター株式会社 ミキサ回路及びミキサ回路の動作方法
US8542769B2 (en) * 2011-06-09 2013-09-24 St-Ericsson Sa High output power digital TX
US9143085B2 (en) * 2012-03-01 2015-09-22 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
WO2014035342A1 (en) * 2012-08-27 2014-03-06 Nanyang Technological University Harmonic frequency conversion circuit
US9209841B2 (en) * 2014-01-28 2015-12-08 Scintera Networks Llc Adaptively controlled digital pre-distortion in an RF power amplifier using an integrated signal analyzer with enhanced analog-to-digital conversion
US9712117B2 (en) * 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
US10574278B2 (en) * 2015-11-13 2020-02-25 Texas Instruments Incorporated High dynamic range ask wake-up receiver
US10455529B2 (en) * 2017-05-09 2019-10-22 Khalifa University of Science and Technology Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit
US10250189B1 (en) * 2018-08-24 2019-04-02 Realtek Semiconductor Corp. Single sideband mixer and method thereof
WO2020183619A1 (ja) 2019-03-12 2020-09-17 三菱電機株式会社 ミクサ
US10756772B1 (en) 2019-05-21 2020-08-25 Qualcomm Incorporated Multi-mode mixer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195929A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp ミキサ回路
US6335952B1 (en) * 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US20030072389A1 (en) * 2001-08-13 2003-04-17 Li Frank Xiaohui Precision inphase / Quadrature up-down converter structures and methods
CH698390B1 (fr) * 2001-10-22 2009-07-31 Asulab Sa Mélangeur, notamment pour récepteur à double conversion.
KR100441463B1 (ko) 2001-12-26 2004-07-23 한국전자통신연구원 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US7224722B2 (en) * 2002-01-18 2007-05-29 Broadcom Corporation Direct conversion RF transceiver with automatic frequency control
US6836249B2 (en) 2002-10-22 2004-12-28 Motorola, Inc. Reconfigurable antenna for multiband operation
EP1416691B1 (en) 2002-11-04 2006-03-22 Sony Deutschland GmbH I/Q imbalance correction in a quadrature transceiver
CN100533951C (zh) * 2003-06-10 2009-08-26 Nxp股份有限公司 混频电路、包括混频电路的接收器、包括接收器的无线通信设备
US7139544B2 (en) * 2003-09-22 2006-11-21 Intel Corporation Direct down-conversion receiver with transconductance-capacitor filter and method
JP2005184141A (ja) * 2003-12-16 2005-07-07 Nec Corp ミキサ回路、送信機、及び受信機
JP4162588B2 (ja) * 2003-12-26 2008-10-08 シャープ株式会社 受信装置および送信装置
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7415260B2 (en) * 2004-03-08 2008-08-19 Standard Microsystems Corporation Current-mode direct conversion receiver
US7457605B2 (en) 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
US7616938B2 (en) 2004-09-10 2009-11-10 Broadcom Corporation Mixer offset cancellation without generating I/Q imbalance
US8144806B2 (en) 2004-09-27 2012-03-27 Marvell International Ltd. Device, system and method of I/Q mismatch correction
US8571132B2 (en) * 2004-12-22 2013-10-29 Qualcomm Incorporated Constrained hopping in wireless communication systems
JP2007104007A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 直交変調器及び直交変調器におけるベクトル補正方法
GB0522477D0 (en) * 2005-11-03 2005-12-14 Analog Devices Inc Modulator
WO2007053365A1 (en) 2005-11-03 2007-05-10 Mediatek Inc. Switching circuit, and a modulator, demodulator or mixer including such a circuit
US7904036B2 (en) * 2005-12-02 2011-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus
WO2008018034A2 (en) 2006-08-10 2008-02-14 Nxp B.V. Dual gilbert cell mixer with offset cancellation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021040339A1 (en) * 2019-08-23 2021-03-04 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system
US11431358B2 (en) 2019-08-23 2022-08-30 Samsung Electronics Co., Ltd. Device and method for upconverting signal in wireless communication system

Also Published As

Publication number Publication date
EP2698917B1 (en) 2015-09-16
WO2010014989A2 (en) 2010-02-04
TW201012049A (en) 2010-03-16
EP2541758B1 (en) 2015-07-08
JP2011530244A (ja) 2011-12-15
WO2010014989A8 (en) 2010-10-21
EP2316162A2 (en) 2011-05-04
US20100029239A1 (en) 2010-02-04
CN102106077B (zh) 2016-01-20
CN102106077A (zh) 2011-06-22
US8095103B2 (en) 2012-01-10
EP2541758A1 (en) 2013-01-02
WO2010014989A3 (en) 2010-06-24
ES2409266T3 (es) 2013-06-26
JP2014075845A (ja) 2014-04-24
EP2698917A1 (en) 2014-02-19
KR101233038B1 (ko) 2013-02-13
JP5694158B2 (ja) 2015-04-01
JP5706009B2 (ja) 2015-04-22
EP2316162B1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
KR101233038B1 (ko) 스위칭된 트랜스컨덕턴스 및 ｌｏ 마스킹을 가진 상향변환기 및 하향변환기
CN101331678B (zh) 切换电路、调制器、解调器、以及混频单元及其操作方法
US11418149B2 (en) Re-configurable passive mixer for wireless receivers
US8265568B2 (en) Frequency divider with synchronized outputs
JP4657839B2 (ja) 適応バイアス型ミクサ
US8571510B2 (en) High linearity low noise receiver with load switching
US8299865B2 (en) Quadrature modulator and semiconductor integrated circuit with it built-in
US10305428B1 (en) Passive mixer
EP2878077A1 (en) Improved linearity in passive mixer circuits
WO2011156607A1 (en) Harmonic suppression and/or rejection
TWI397255B (zh) 在通訊系統中處理信號的方法和系統
KR101256772B1 (ko) 계단형 이득 믹서
JP2017508325A (ja) 局部発振器信号生成
Bhagavatula Exploring multimode cellular transceiver design: A short tutorial
US20150288412A1 (en) Harmonic Rejection Mixer
JP6746717B2 (ja) 無線センサデバイスにおける局部発振器信号の生成
US7190939B2 (en) Time division IQ channel direct conversion receiver and method therefor
WO2003007471A2 (en) Mixer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 7