JP2006013755A - ステレオノイズコントロール回路及びそのmos集積回路 - Google Patents

ステレオノイズコントロール回路及びそのmos集積回路 Download PDF

Info

Publication number
JP2006013755A
JP2006013755A JP2004186047A JP2004186047A JP2006013755A JP 2006013755 A JP2006013755 A JP 2006013755A JP 2004186047 A JP2004186047 A JP 2004186047A JP 2004186047 A JP2004186047 A JP 2004186047A JP 2006013755 A JP2006013755 A JP 2006013755A
Authority
JP
Japan
Prior art keywords
signal
stereo
mos transistor
mos transistors
noise control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004186047A
Other languages
English (en)
Inventor
Takashi Aoyama
孝志 青山
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2004186047A priority Critical patent/JP2006013755A/ja
Publication of JP2006013755A publication Critical patent/JP2006013755A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)

Abstract

【課題】ステレオノイズコントロール回路の直流出力電圧の変動を抑えることである。
【解決手段】MOSトランジスタQ1,Q2のゲートに38kHzの信号I38P,I38Nが入力しているときには、その38kHzの信号I38P,I38Nのレベルによって両者の交流的なソース電圧は異なる。その結果、MOSトランジスタQ1とQ2のソース側の抵抗R1〜R5には両者のソース電圧の電圧差と、スイッチ素子SW1〜SW5の状態により決まる抵抗値とに応じた電流が流れる。従って、スイッチ素子SW1〜SW5をオン、オフさせることで出力信号の振幅値を変化させることができる。これによりステレオノイズコントロール回路の直流出力電圧を変化させずに出力信号の振幅を調整することができる。
【選択図】 図1

Description

本発明は、FM受信機のステレオノイズコントロール回路及びその回路を搭載したMOS集積回路に関する。
FM受信機には、FMステレオ信号の受信状態が悪い場合は、ステレオセパレーションレベルを下げてノイズを減らし、受信状態が良い場合は、セパレーションレベルを高くしてステレオ受信を行うステレオノイズコントロール回路が設けられている。
従来、ステレオノイズコントロール回路では、受信信号強度を検出し、検出したRSSI(Received Signal Strength Indicator)信号のレベルに基づいてL−R信号の信号レベルを調整することが行われているが、ノイズを低減する上で最適なL−R信号のレベルとRSSI信号レベルとの関係を一義的には決めることは難しかった。
そのような問題点を解決するために、例えば、特許文献1には、希望局信号の受信レベルとL−R信号の減衰量の関係を示すデジタルデータを記憶しておいて、受信信号レベルと、上記のデジタルデータとに基づいてL−R信号の減衰量を制御するノイズ低減回路について記載されている。
また、特許文献2には、FM受信機をモノラル動作からステレオ動作に切り換えるとき、あるいはその逆に動作を切り換えるときに発生するノイズを低減する方法について記載されている。
特開平6−315016号公報 特開平8−149097号公報
ステレオノイズコントロール回路として、例えば、ステレオ復調に用いる38kHzの信号の振幅を受信信号強度に応じて変化させてセパレーションレベルを調整する回路が知られている。信号の振幅を変化させる方法として、差動増幅回路に可変電流源を設け、その可変電流源の電流を変化させて信号の振幅を制御することが考えられる。
しかしながら、セパレーションレベルを調整するために差動増幅回路のバイアス電流を変化させると、FETのドレイン・ソース間の電圧が変わり、信号のダイナミックレンジが狭くなるという問題点がある。
本発明の課題は、ステレオノイズコントロール回路の直流出力電圧の変動を抑えることである。
本発明のステレオノイズコントロール回路は、ステレオ信号のセパレーションレベルを調整してノイズを低減する回路であって、ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、前記第1及び第2のMOSトランジスタのソース間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、前記第1のMOSトランジスタのソースと接地間に接続された第1の電流源と、前記第2のMOSトランジスタのソースと接地間に接続された第2の電流源とを備え、前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのソース間の抵抗値を変化させて出力信号の振幅を調整する。
この発明によれば、ステレオノイズコントロール回路のソース間の抵抗を切り換えて出力信号の振幅を変化させたときに直流出力電圧が変化しないようにできる。また、電源電圧が変動した場合でも、抵抗の両端の電圧は変化しないので交流利得の変動を少なくできる。
本発明の他のセステレオノイズコントロール回路は、ステレオ信号のセパレーションレベルを調整してノイズを低減する回路であって、ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、前記第1及び第2のMOSトランジスタのドレイン間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、前記第1及び第2のMOSトランジスタのソースと接地間に接続された電流源とを備え、前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのドレイン間の抵抗値を変化させて前記所定周波数の信号の振幅を調整する。
この発明によれば、ステレオノイズコントロール回路のドレイン間に接続された抵抗を切り換えて出力信号の振幅を変化させたときに直流出力電圧が変化しないようにできる。例えば、電源と第1及び第2のMOSトランジスタのドレイン間に接続する負荷を抵抗にした場合に、負荷抵抗とそのときオン状態のスイッチ素子と直列に接続される抵抗の値とで交流利得が決まるので、交流利得が電源電圧の変動等の影響を受けにくくなる。
本発明の他の態様は、前記第1及び第2のMOSトランジスタのゲートには、それぞれ38kHzの信号とその反転信号が入力し、前記スイッチ素子は、pチャネルMOSトランジスタとnチャネルMOSトランジスタが並列に接続されている。
このように構成することで、ステレオ複合信号の復調に用いる38kHzの信号の振幅を変化させてステレオセパレーションレベルを調整することができる。
本発明によれば、ステレオノイズコントロール回路の直流出力電圧を変化させずにステレオセパレーションレベルを調整するための信号の振幅を変化させることができる。
以下、本発明の実施の形態を図面を参照しながら説明する。図1は、本発明の第1の実施の形態のステレオノイズコントロール回路11の回路図である。
このステレオノイズコントロール回路11は、ステレオ復調回路12のステレオ信号のセパレーションレベルを調整してノイズを低減するための回路である。
以下に述べるステレオノイズコントロール回路11及び21は、pチャネルMOSトランジスタとnチャネルMOSトランジスタを形成できるCMOSプロセスにより製造される半導体集積回路、例えば、FMラジオ受信機用MOS集積回路基板上に搭載される。
図1において、nチャネルMOSトランジスタQ1とQ2は、差動増幅回路を構成し、nチャネルMOSトランジスタ(以下、MOSトランジスタという)Q1のゲートには、パイロット信号に同期した2倍の周波数の38kHzの信号I38Pが入力し、MOSトランジスタQ2のゲートには38kHzの信号I38Pの反転信号I38Nが入力する。
MOSトランジスタQ1のドレインには抵抗R6が接続され、抵抗R6の他端は電源電圧Vddに接続されている。MOSトランジスタQ1のドレインからは、MOSトランジスタQ3の利得で決まる振幅値を有する38kHzの信号O38Nが出力される。
MOSトランジスタQ2のドレインには抵抗R7が接続され、その抵抗R7の他端は電源電圧Vddに接続されている。MOSトランジスタQ2のドレインからは、MOSトランジスタQ2の利得で決まる振幅値を有する38kHzの信号O38Pが出力される。これらの信号O38P、O38Nは、ステレオ復調回路12にステレオセパレーションレベルを調整するための信号として出力される。
MOSトランジスタQ1とQ2のソース間には、直列に接続された抵抗R1とスイッチ素子SW1と、抵抗R2とスイッチ素子SW2と、抵抗R3とスイッチ素子SW3と、抵抗R4とスイッチ素子SW4と、抵抗R5とスイッチ素子SW5が並列に接続された切り換え回路が接続されている。
スイッチ素子SW1〜SW5は、例えば、pチャネルMOSトランジスタとnチャネルMOSトランジスタが並列に接続されたトランスファーゲートからなる。このスイッチ素子SW1〜SW5をオン、オフさせる制御端子(図示せず)には、例えば、受信信号強度表示信号(RSSI:Received Signal Strength Indicator)をA/D変換したデジタルデータが与えられおり、受信信号強度が所定値以下のときには、受信信号強度に応じてスイッチ素子SW1〜SW5がオン、オフ制御され、出力信号の振幅が順次小さくなるように制御される。
MOSトランジスタQ1のソースと接地との間には電流源I1が接続され、MOSトランジスタQ2のソースと接地との間には、同じ出力電流の電流源I1が接続されている。
上記のステレオノイズコントロール回路11の出力信号O38P、O38Nは、図示しないステレオ復調回路にステレオ複合信号を復調するための38kHzの信号として出力される。従って、38kHzの出力信号O38P、O38Nの振幅を変化させることでセパレーションレベルを変化させてノイズを低減することができる。
次に、以上のような構成のステレオノイズコントロール回路11の動作を説明する。MOSトランジスタQ1,Q2のゲートに38kHzの信号が入力していない状態では、両者のゲートの直流バイアス電圧が同一で、抵抗R6とR7の値が等しいとすると、MOSトランジスタQ3とQ4の直流のドレイン電圧は等しくなる。
従って、スイッチ素子SW1〜SW5の中のどのスイッチ素子をオンさせても抵抗R1〜R5には電流は流れないので、抵抗R1〜R5はMOSトランジスタQ1,Q2の負荷として影響しない。よって、抵抗R1〜R5の値はMOSトランジスタQ1、Q2の電圧利得に影響しない。
他方、MOSトランジスタQ1とQ2のゲートに38kHzの信号I38PとI38Nが入力しているときには、例えば、MOSトランジスタQ1がオン、MOSトランジスタQ2がオフとなり、両者の交流的なソース電圧は異なる値となる。従って、MOSトランジスタQ1とQ2のソース間の抵抗R1〜R5にはMOSトランジスタQ1,Q2のソース電圧の電圧差と、そのときスイッチ素子SW1〜SW5のオン、オフ状態により決まる抵抗値とに応じた電流が流れる。
ソース接地回路の電圧利得は、ドレイン側の負荷抵抗に比例し、ソース側の抵抗に反比例する値となる。従って、スイッチ素子SW1〜SW5をオン、オフさせてソース側の抵抗値を変化させることでMOSトランジスタQ1とQ2の利得を変化させ、ステレオノイズコントロール回路11の出力信号O38N,O38Pの振幅を変化させることができる。このように出力信号O38N,O38Pの振幅を変化させることで、ステレオ復調回路のステレオセパレーションレベルを変化させステレオ信号のノイズを低減することができる。
このとき、スイッチ素子SW1〜SW5をオン、オフさせてソース側の抵抗値を変化させても、上述したようにMOSトランジスタQ1,Q2の直流バイアス電圧には影響しないので、MOSトランジスタQ1とQ2の出力信号のダイナミックレンジは制限されない。
次に、図2は、本発明の第2の実施の形態のステレオノイズコントロール回路21の回路図である。
図2において、図1と同じ回路には同じ符号を付けてそれらの説明は省略する。nチャネルMOSトランジスタQ3とQ4は差動増幅回路を構成し、MOSトランジスタQ3のゲートには、パイロット信号の2倍の周波数の38kHzの信号I38Pが入力し、MOSトランジスタQ4のゲートには38kHzの信号I38Pの反転信号I38Nが入力する。
MOSトランジスタQ3とQ4のドレイン間には、直列に接続された抵抗R1とスイッチ素子SW1と、抵抗R2とスイッチ素子SW2と、抵抗R3とスイッチ素子SW3と、抵抗R4とスイッチ素子SW4とが並列に接続された切り換え回路が接続されている。スイッチ素子SW1〜SW4は、例えば、pチャネルMOSトランジスタとnチャネルMOSトランジスタが並列に接続されたトランスファーゲートからなる。
また、MOSトランジスタQ3のドレインには抵抗R6が接続され、抵抗R6の他端は電源Vddに接続されている。MOSトランジスタQ4のドレインには抵抗R7が接続され、抵抗R7の他端は電源Vddに接続されている。MOSトランジスタQ3のドレインからは、その利得で決まる振幅値を有する38kHzの信号O38Nが出力される。また、MOSトランジスタQ4のドレインからは、その利得で決まる振幅値を有する38kHzの信号O38Pが出力される。
MOSトランジスタQ3とQ4のソースには、MOSトランジスタQ5が接続され、ゲートには一定電圧Vbが与えられ、ソースは接地されている。このMOSトランジスタQ5は電流源として働く。
次に、以上のような構成のステレオノイズコントロール回路21の動作を説明する。MOSトランジスタQ3,Q4のゲートに38kHzの信号が入力していない状態では、両者のゲートの直流バイアス電圧が同一で、抵抗R6とR7の値が等しいとすると、MOSトランジスタQ3とQ4の直流のドレイン電圧は等しくなる。
従って、スイッチ素子SW1〜SW5の中のどのスイッチ素子をオンさせても抵抗R1〜R5には電流は流れないので抵抗R1〜R5はMOSトランジスタQ3,Q4の負荷として影響しない。よって、抵抗R1〜R5の値は、MOSトランジスタQ3、Q4の電圧利得に影響しない。
他方、MOSトランジスタQ3,Q4のゲートに38kHzの信号が入力しているときには、ゲートに入力する38kHzの信号の電圧に応じた電圧がドレイン電圧として出力され、差動増幅回路として動作するMOSトランジスタQ3,Q4の交流のドレイン電圧は異なる値となる。そして、MOSトランジスタQ3とQ4のドレイン間電圧の減衰量はドレイン間に接続される抵抗値R1〜R4、つまりスイッチ素子SW1〜SW4のオン、オフ状態により決まる抵抗値により定まる。
ソース接地回路の電圧利得は、ドレイン側の負荷抵抗に比例するので、スイッチ素子SW1〜SW4をオン、オフさせて抵抗値を変化させることでMOSトランジスタQ3とQ4の電圧利得を変化させ、ステレオノイズコントロール回路21の出力信号O38N,O38Pの振幅を変化させることができる。
このとき、スイッチ素子SW1〜SW4をオン、オフさせてドレイン間の抵抗値を変化させても、上述したように抵抗R1〜R4には直流電流は流れないので、MOSトランジスタQ3,Q4の直流のドレイン電圧は変化しない。従って、MOSトランジスタQ3とQ4の出力信号O38N,O38Pのダイナミックレンジは制限されない。
本発明は、上述した実施の形態に限らず、例えば以下のように構成しても良い。
(1)ステレオノイズコントロール回路は、実施の形態に示した回路に限らず、公知の他の回路にも適用できる。例えば、抵抗R6,R7の替わりにMOSトランジスタを使用しても良い。
(2)本発明は、FMラジオ受信機に限らず、周波数変調されたステレオ信号を受信する受信機であれば、どのような受信機にも適用できる。
第1の実施の形態のステレオノイズコントロール回路の回路図である。 第2の実施の形態のステレオノイズコントロール回路の回路図である。
符号の説明
Q1〜Q4,Q5 nチャネルMOSトランジスタ
R1〜R5 抵抗
SW1〜SW5 スイッチ素子
I1 電流源



Claims (6)

  1. ステレオ信号のセパレーションレベルを調整する信号を出力する回路であって、
    ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、
    前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、
    前記第1及び第2のMOSトランジスタのソース間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、
    前記第1のMOSトランジスタのソースと接地間に接続された第1の電流源と、
    前記第2のMOSトランジスタのソースと接地間に接続された第2の電流源とを備え、
    前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのソース間の抵抗値を変化させて出力信号の振幅を調整するセステレオノイズコントロール回路。
  2. ステレオ信号のセパレーションレベルを調整するための信号を出力する回路であって、
    ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、
    前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、
    前記第1及び第2のMOSトランジスタのドレイン間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、
    前記第1及び第2のMOSトランジスタのソースと接地間に接続された電流源とを備え、
    前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのドレイン間の抵抗値を変化させて出力信号の振幅を調整するセステレオノイズコントロール回路。
  3. 前記第1及び第2のMOSトランジスタのゲートには、それぞれ38kHzの信号とその反転信号が入力し、
    前記スイッチ素子は、pチャネルMOSトランジスタとnチャネルMOSトランジスタが並列に接続されて構成されている請求項1または2記載のステレオノイズコントロール回路。
  4. 受信信号強度示す信号をA/D変換したデジタルデータに基づいて前記スイッチ素子をオン、オフさせて出力信号の振幅を可変する請求項1,2または3記載のステレオノイズコントロール回路。
  5. ステレオ信号のセパレーションレベルを調整するための信号を出力する回路であって、
    ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、
    前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、
    前記第1及び第2のMOSトランジスタのソース間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、
    前記第1のMOSトランジスタのソースと接地間に接続された第1の電流源と、
    前記第2のMOSトランジスタのソースと接地間に接続された第2の電流源とを備え、
    前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのソース間の抵抗値を変化させて出力信号の振幅を調整するセステレオノイズコントロール回路を搭載したMOS集積回路。
  6. ステレオ信号のセパレーションレベルを調整するための信号を出力する回路であって、
    ステレオ複合信号を復調するための所定周波数の信号がゲートに入力する第1のMOSトランジスタと、
    前記所定周波数の信号を反転した信号がゲートに入力する第2のMOSトランジスタと、
    前記第1及び第2のMOSトランジスタのドレイン間に、抵抗とスイッチ素子とが直列に接続された回路が複数並列に接続された切り換え回路と、
    前記第1及び第2のMOSトランジスタのソースと接地間に接続された電流源とを備え、
    前記スイッチ素子をオン、オフして前記第1及び第2のMOSトランジスタのドレイン間の抵抗値を変化させて出力信号の振幅を調整するセステレオノイズコントロール回路を搭載したMOS集積回路。

JP2004186047A 2004-06-24 2004-06-24 ステレオノイズコントロール回路及びそのmos集積回路 Withdrawn JP2006013755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004186047A JP2006013755A (ja) 2004-06-24 2004-06-24 ステレオノイズコントロール回路及びそのmos集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004186047A JP2006013755A (ja) 2004-06-24 2004-06-24 ステレオノイズコントロール回路及びそのmos集積回路

Publications (1)

Publication Number Publication Date
JP2006013755A true JP2006013755A (ja) 2006-01-12

Family

ID=35780481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186047A Withdrawn JP2006013755A (ja) 2004-06-24 2004-06-24 ステレオノイズコントロール回路及びそのmos集積回路

Country Status (1)

Country Link
JP (1) JP2006013755A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412589A (zh) * 2019-02-18 2021-09-17 昕诺飞控股有限公司 用于经由光信号通信的方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113412589A (zh) * 2019-02-18 2021-09-17 昕诺飞控股有限公司 用于经由光信号通信的方法和系统

Similar Documents

Publication Publication Date Title
KR100720643B1 (ko) 2차 혼변조 왜곡 보정 회로
WO2015037532A1 (ja) 増幅回路
JP2015195508A (ja) 差動増幅回路および半導体集積回路
JP4580882B2 (ja) 半導体集積回路
US7301398B1 (en) High linearity differential transconductance amplifier
EP0020778B1 (en) Amplifier circuit
EP1435693A1 (en) Amplification circuit
US4432097A (en) Tone control circuit
US20080030271A1 (en) Stereo Separation Adjustment Circuit And Mos Integrated Circuit Thereof
JP2006013755A (ja) ステレオノイズコントロール回路及びそのmos集積回路
JP4321959B2 (ja) 信号補償回路及び復調回路
KR100721171B1 (ko) 주파수 변환회로
US8503960B2 (en) Amplifier and associated receiver
KR100885337B1 (ko) 스위치 모드 회로에서 출력 임피던스 정합을 위한 회로 및방법
US8620249B2 (en) Method and system for process, voltage, and temperature (PVT) measurement and calibration
KR100709940B1 (ko) 분리조정회로
US7816971B2 (en) Switch circuit having adjustable linearity of differential mode resistances
JP4332726B2 (ja) 受信機および受信機用ic
US20230018356A1 (en) Amplifier for a radio frequency receiver
JP2011188117A (ja) 増幅器、及び通信装置
US7286014B2 (en) Variable gain device
JP2005269139A (ja) 半導体集積回路
JP2010278949A (ja) 受信装置
JP2004356763A (ja) ミキサ回路
JP2005236479A (ja) Rssi回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904