JPH09214028A - 共通バス上に共用メモリを有する複数のｃｐｕを用いたガス放電レーザ制御システム - Google Patents

Abstract

(57)【要約】 【課題】 高性能で比較的安価なレーザ制御が可能なよ
うに共通バス上に共用メモリを有する複数の中央処理装
置を用いたレーザ制御システムを提供する。 【解決手段】 レーザ制御システムとの通信をその全て
ではないにしても大部分処理すると共に、共通バス上の
複数のメモリにソフトウェア及びオペレーティングコマ
ンドを供給することができるよう、共用メモリを介して
その複数のメモリと通信することが可能な第１のＣＰＵ
が具備される。また、第２のプロセッサが具備されてお
り、この第２のプロセッサは、第１のプロセッサにより
共用メモリを介して利用可能となるプログラム及びコマ
ンドに応答してガスレーザの強度及びパルス繰返し周波
数を制御するために用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ガス放電レーザ制
御システムに関するものである。

【０００２】

【従来の技術】従来、ガス放電レーザは種々のものが周
知である。本発明に特に関係があるのは、遠紫外線領域
で動作するエキシマーレーザである。ただし、本発明
は、必ずしもこのようなエキシマーレーザに限定される
ものではない。

【０００３】エキシマーレーザは、様々な目的に利用さ
れ、それぞれ目的によって異なる独自の制御が要求され
る。たとえば、エキシマーレーザは、種々の材料の孔あ
け加工、パターニングその他における物質のきれいな除
去を行う、削摩剤除去に用いることができる。一般に、
このような用途においては、各レーザパルスの厳密な強
度の正確な制御はさほど重要ではないが、１パルス当た
りのおおよそのエネルギー、パルス速度、そして、おそ
らくはパルス総数が重要である。もちろん、加工物を位
置決めした後、レーザパルス駆動を起動し、次の加工物
を加工できるように位置決めするまでパルス駆動をオフ
に保つためのオン／オフ制御も重要である。

【０００４】半導体デバイス処理時のフォトレジス露光
のような他の用途においては、各パルス毎のエネルギー
の厳密な制御が、パルスレートすなわちパルス繰返し周
波数と同様、非常に重要である。特に、フォトレジスト
の露光不足があると、次の洗浄工程で洗い流されるべき
フォトレジストの部分が洗い流されなかったり、あるい
は洗い流されるべきでないフォトレジストの部分が洗い
流される結果、集積回路の領域が不鮮明になり、それか
ら得られる集積回路が故障を生じるのが普通である。こ
れに対して、過剰露光があると、本来露光すべきフォト
レジストの部分は十分に露光されても、できあがった集
積回路製品の線の鮮明度が露光放射の散乱等によって近
接のフォトレジストが部分的に露光されるために低下す
る結果になる。そのために、集積回路の幾何学的なサイ
ズがこれからも小さくなり続けるのに伴って、フォトレ
ジストの露光をその全面にわたってできるだけ一様にす
ることが重要である。また、比較的新しい露光システム
の場合、一回ではフォトレジスト面積のほんの一部しか
マスクを通して露光されない。このようなシステムで
は、レーザパルス数が比較的多い時間間隔にわたってフ
ォトレジストの全面積がマスクを通して露光されるよう
に、レーザ光源とマスクとウェーハとの間の相対運動が
存在する。従って、このようなシステムでは、露光量だ
けでなく、各パルスのエネルギーをも制御することが特
に重要である。この制御は、通常、各パルスのパルスエ
ネルギーを設定するシステムパラメータに一つ前のパル
ス、あるいはこれと同様の先行パルスの測定エネルギー
と各パルスの所望のエネルギーレベルとの差に基づいて
補償を加えることによって行われる。

【０００５】１パルス当たりの所望のエネルギーと１パ
ルス当たりの実測エネルギーとの差を補償するために種
々のレーザパラメータの調整値を決定するための分析技
術は当技術分野において周知である。しかしながら、そ
のような従来技術の方法は、先行パルスのエネルギーの
測定ばかりでなく、レーザシステムの他のパラメータの
測定と共に、先行パルスのエネルギー差に基づいた次の
パルスの適正なパルスエネルギーを得るためのパラメー
タ調整値を決定するための分析においてその測定を使用
する必要がある。しかしながら、このような方法では、
かなり大量のデータ処理が必要であり、そのためにそれ
専用のプロセッサまたはコントローラを用いるのが最も
容易な対応策である。

【０００６】レーザコントローラの他の役割として、ホ
ストコンピュータまたはその他のコマンド発生源と通信
してこれらに応答すると共に、レーザシステムの様々な
部分を監視及び／または制御して、その所望の動作を確
保し、一定期間動作に関する統計情報を記録し、かつレ
ーザの種々のハードウェアモジュールの保守間隔及び寿
命等を監視してガス系を監視し、制御する等の機能があ
る。このようなデータ処理以外の動作は、パルス毎では
なく、たとえばレーザシステムの種々の部分における温
度の監視のような経時変動型の根拠に基づいて行われ
る。そのために、これらの機能はレーザシステムの正し
い動作、寿命及び保守にとって非常に重要であるが、そ
れらが行われるタイミングは各パルス単位でのレーザの
調整の場合ほどには重要ではない。

【０００７】このように、エキシマーレーザは、一定の
カスタマー要求規格に合致するパルス紫外光ビームを発
生するために、制御システムの制御の下で一定の方式に
より全体的に調和して動作しなければならないいくつか
のハードウェアコンポーネントで構成されている。これ
らの各ハードウェアコンポーネントは、あるプロセスを
リアルタイムで監視するために使用される装置か、また
はプロセスをリアルタイムで制御するために使用される
装置のどちらかに分類することができる。それらの監視
装置及び制御装置は、各グループがあるリアルタイムプ
ロセスのための制御サブシステムであると考えられるい
くつかのグループにまとめることができる。すると、レ
ーザコントローラにおけるソフトウェアは、制御サブシ
ステムに対応するタスク別に細分され、それらの制御装
置システムで、各タスクは、１つ以上の入力を監視し、
監視下のプロセスに関して決定を行い、次いでそれらの
決定の結果としてそのリアルタイムプロセス（従って監
視下の入力）を変化させるよう制御作用を及ぼす。各リ
アルタイムプロセスはそれぞれ独自の速度で進行するの
で、対応する各タスクは、制御応答を要求する際の制限
時間がそれぞれ異なる。リアルタイムプロセスに対して
制御作用がその時間的制限の範囲内で及ばないと、レー
ザ光ビーム出力がカスタマー要求規格から逸脱したり、
レーザハードウェアコンポーネントが損傷したり、さら
に悪い場合は、安全が脅かされて、レーザ操作員に危害
が及ぶこともある。従って、各タスクは、それぞれ対応
するリアルタイムプロセスの時間的制限の範囲内で制御
作用を及ぼすことができる十分な頻度で実行されなけれ
ばならない。その結果、タスクのいくつかは他のタスク
よりも頻繁に実行されなければならない。同時に進行
し、異なる速度で実行される多くのリアルタイムプロセ
スを処理することは、レーザ制御システムが取り組まな
ければならない課題である。この課題を解決するために
は、レーザ制御システムは、同時実行されるリアルタイ
ムプロセスが全て正しく制御されるように注意が必要な
場合、各タスク毎に実行時間を設けなければならない。

【０００８】

【発明が解決しようとする課題】本発明が置き換えよう
とする従来技術のレーザ制御システムにおいては、複数
のマイクロコントローラよりなるマルチプロセッサシス
テムが使用される。その複数のマイクロコントローラ
は、通常、マスター装置として機能する１つと、他の５
つの追加のマイクロコントローラとからなっている。こ
れらの従来技術のレーザ制御システムの各マイクロコン
トローラにはそれぞれ独自のメモリが対応付けられ、各
マイクロコントローラは相互間で専用のシリアルライン
を介して通信する。これによって得られるコントローラ
構成では、各マイクロコントローラ毎にプログラムを別
個にダウンロードする必要があり、そのために始動時の
システム初期化がかなり複雑になると共に、ソフトウェ
アのアップグレードが困難であった。また、マイクロコ
ントローラ及びこれを用いて得られるレーザ制御システ
ムのいくつかの制約のために、従来技術のシステムは、
サポートできる最大レーザパルスレートが制限され、現
在見られる１キロヘルツというようなより高いパルスレ
ートでは使用できなくなっている。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、共通バス上に共用メモリを有する複数の
ＣＰＵを用いて高性能で比較的安価なレーザ制御を行う
ことを可能にしたレーザ制御システムにある。本願で開
示するレーザ制御システムは、比較的時間厳密性の小さ
いタスクに対してレーザ制御システムとの通信をその全
てではないにしても大部分処理すると共に、共通バス上
の複数の他のメモリにソフトウェア及びオペレーティン
グコマンドを供給することができるよう、共用メモリを
介して複数の他のメモリと通信することが可能な第１の
ＣＰＵを具備する。また、第２のプロセッサが具備され
ており、この第２のプロセッサは、第１のプロセッサに
より共用メモリを介して利用可能となるプログラム及び
コマンドに応答して、ガスレーザの強度及びパルス繰返
し周波数の各パルス単位の制御のような時間厳密性タス
クを制御するために用いられる。さらに、第２のプロセ
ッサは、第１のプロセッサにより与えられるパラメータ
に基づいてではなく、外部から供給される制御信号に直
接応答してレーザの操作を可能にするよう加えられる各
特定の制御に直接応答することもできる。この制御シス
テムは、各ＣＰＵがそれぞれ独自の専用Ｉ／Ｏ資源を持
ち、これによってＩ／Ｏ資源に関する競合を最小限に抑
えることができるよう構成される。共通バスには、その
他の一般的な概して単能的な動作のためにさらにプロセ
ッサを付加することも可能である。プロセッサ間の通信
のために共通バス上の共用メモリを使用することによっ
て、１つのプロセッサとの通信だけでレーザシステムの
自動運転が可能になる。本発明のレーザコントローラ
は、広く用いられているバス構造を中心に構成すること
によって、市販基板レベルのサブシステムを最大限に利
用して、大がかりで高価な特殊回路基板の設計や製造の
必要なく非常に多用途なレーザコントローラを得ること
ができる。

【００１０】

【発明の実施の形態】図１を参照する。本発明のガス放
電レーザ制御システムは、広く用いられているバス構
造、特にこの実施形態においては、システムの市販のカ
ードレベルのコンポーネントに互換性のあるＳＴＤバス
を受け入れるカードケージの形でＳＴＤバスの回りに構
築される。システムの電源は電源装置２０によって供給
され、その電源装置２０は、システムの他のボードに電
源を供給するためのバス構造の電源線に電源を供給す
る。

【００１１】本発明によるガス放電レーザ制御システム
は、主制御ボード２２を具備し、そのボード２２には、
システムのマスタプロセッサとして機能するプロセッサ
及びその付帯支援回路が設けられている。この実施形態
においては、主制御ボード２２は、最低クロック速度２
５ＭＨｚのＩｎｔｅｌタイプ４８６プロセッサ以上のプ
ロセッサ、１２８Ｋバイトのバッテリバックアップ付き
ＲＡＭ（ランダムアクセスメモリ）、少なくとも５１２
Ｋバイトのフラッシュメモリ及び少なくとも５１２Ｋバ
イトのＤＲＡＭを有するシングルボードコンピュータで
ある。このＳＴＤ−８０／ＭＰＸ互換のプロセッサボー
ドは、マルチプロセッサ環境においてはバスマスタにな
り得る。当業者であれば、レーザ制御システムの動作上
の要求が増大するのに伴い、本願で特定的に記載する構
成でより高速かつ強力でより大きなメモリを有するマイ
クロプロセッサが必要になることは理解できよう。

【００１２】また、ガス放電レーザ制御システムには、
トリガー制御ボード２４が設けられており、このボード
２４は、それ独自のプログラムで動作し、別個の高圧電
源装置２６及びパルス電源モジュールを制御して、レー
ザの各パルス毎のパルス制御及びトリガー機能を遂行す
る。この実施形態においては、トリガー制御ボード２４
（ＴＣＢ）も最低クロック速度２５ＭＨｚのＩｎｔｅｌ
タイプ４８６プロセッサ以上のプロセッサ、１２８Ｋバ
イトのバッテリバックアップ付きＲＡＭ（ランダムアク
セスメモリ）、少なくとも５１２Ｋバイトのフラッシュ
メモリ及び少なくとも５１２ＫバイトのＤＲＡＭを有す
るシングルボードコンピュータである。このＳＴＤ−８
０／ＭＰＸ互換プロセッサボードも、マルチプロセッサ
環境においてはバスマスタになり得る。また、ＴＣＢに
は、パルス・ツー・パルスインタフェース機能を確保す
るためのＳＢＸ高速シリアル／パラレル入出力（Ｉ／
Ｏ）ボードも設けられている。

【００１３】主制御ボード２２のメモリは、このボード
上のプロセッサ専用として設けられている。上に述べた
ように、このプロセッサはタイプ４８６以上のプロセッ
サである。同様に、トリガー制御ボード２４のメモリ
は、このボード上のタイプ４８６以上のプロセッサ専用
である。さらに、ＳＴＤバス上には、主制御ボード２２
及びトリガー制御ボード２４上のプロセッサにより共用
されるもう一つのメモリボード３０が設けられている。
これに関して、この実施形態の共用メモリボード３０
は、ＳＴＤバスカードケージ中に少なくとも６４Ｋバイ
トのＲＡＭが入っているメモリカードである。この共用
メモリは、主制御ボード２２上のメモリ及びトリガー制
御ボード２４上のメモリのアドレス空間と別個に切り離
されているが、なおかつこれらのボード上のプロセッサ
の総アドレス空間に包括されるアドレス空間を有する。
このようにして、データもプログラムも主制御ボード２
２上のプロセッサのような第１のプロセッサによってプ
ロセッサ間で交換することができ、その第１のプロセッ
サが共用メモリ３０にそのようなデータを書き込むと、
それらのデータをトリガー制御ボード２４上のプロセッ
サのような他のプロセッサによって読み出すことができ
る。このデータ交換及びＳＴＤバス上の動作について、
以下全般的に説明する。

【００１４】また、この実施形態のレーザ制御システム
は、アナログ入力を受け取ってディジタル信号を出力す
るアナログ‐ディジタル変換器ボード３２、及びアナロ
グ信号を出力するディジタル‐アナログ変換器ボード３
４を有する。この実施形態のアナログ‐ディジタル変換
器ボード、すなわちアナログ入力ボード３２は、３２の
１２ビットアナログ入力チャンネルを有し、これらのチ
ャンネルは１つの１２ビットアナログ‐ディジタル（Ａ
／Ｄ）変換器に多重化されている。当業者ならば、この
３２チャンネルは設計上の選択の問題であり、各特定の
アプリケーションにおけるチャンネル数は、動作上の要
求に基づいて変更可能であるということは理解できよ
う。アナログ‐ディジタル変換器３２の出力は、Ｉ／Ｏ
マップされたカードとして主制御ボード２２及びトリガ
ー制御ボード３２上のプロセッサによってアクセス可能
である。この実施形態におけるディジタル‐アナログ変
換器ボード３４は８つの異なる１２ビットディジタル‐
アナログ出力チャンネルを有し、このボードの出力もＳ
ＴＤバス上のＩ／Ｏマップされたカードとして上記の両
プロセッサによりアクセス可能である。上に述べたのと
同様に、この８チャンネルも設計上の選択の問題であ
り、動作上の要求によって変更可能なことは当業者にと
っては明らかであろう。さらに、トリガー制御ボード２
４専用として、第２の３２チャンネルＡ／Ｄ変換器ボー
ドも具備されている。

【００１５】ＳＴＤバスカードケージには、ディスクリ
ートディジタル入出力（Ｉ／Ｏ）ボード３６及び４チャ
ンネルシリアルＩ／Ｏボード３８も設けられている。こ
の実施形態におけるディスクリートディジタルＩ／Ｏボ
ードは、種々の機能に適する複数のデコード（専用）Ｉ
／Ｏ線を有する。この実施形態における具体例を記載す
ると、ディスクリートディジタルＩ／Ｏボード３６は、
開と閉の２状態しか持たない専用線を介してシャッター
等を制御するために用いられる。

【００１６】ホスト制御システムとの通信を行いこれか
ら命令を受け取るため、あるいはハンドヘルド制御器か
ら命令を受け取るために制御インタフェースパネル４０
が設けられている。一般に、ホスト制御システム及び／
またはハンドヘルド制御装置は、トリガー信号のような
制御信号が本発明のレーザ制御システムに外部から供給
される場合に、それらの制御信号用の一定の専用線また
はデコード線を通常含むカスタマー設定インタフェース
を具備する。このような信号は、トリガーコマンド自体
以外は、デコードされたディジタル信号として制御イン
タフェースパネル４０を介してディスクリートディジタ
ルＩ／Ｏボード３６に供給される。この点に関しては、
一つの動作モードにおいて、トリガーコマンドはホスト
制御システムから、あるいはハンドヘルド制御装置から
入力されて、主制御ボード２２上のプロセッサを介した
り、あるいはＳＴＤバスを使うことなく直接トリガー制
御ボード２４をトリガーするが、これらはもちろんその
動作モードに従いトリガー制御ボード２４で使用されて
いるソフトウェアに従って全て行われる。

【００１７】この実施形態のカドシリアルＩ／Ｏボード
３８は、プロセッサ上に設けられた２つのＲＳ−２３２
通信ポートの他、レーザ制御システムとのＲＳ−２３２
通信機能を確保するための４つのＵＡＲＴ（ユニバーサ
ル非同期送信器／受信器）を有する。あるシステムとの
この種の通信は、初期化目的のためだけでなく、システ
ムが動作しているときレーザ状態及び動作に関する情報
をホストシステムに供給するためにも役立つ。

【００１８】最後に、ＳＴＤバスカードケージには、主
制御ボード２２及びトリガー制御ボード２４用のプログ
ラマブルカウンタ、及びチャンバー内部のファンのよう
なシステムの他の装置の事象をカウントするためのカウ
ンタを実装したプログラマブルカウンタ／タイマーボー
ド４２が設けられている。

【００１９】レーザの機能の大部分は、種々の監視及び
制御装置に接続されたワイヤハーネスボード４４を介し
て主制御ボード２２またはトリガー制御ボード２４から
直接監視及び／または制御を受けるか、あるいはＳＴＤ
バスを介し、またアナログ‐ディジタル変換器ボード３
２、ディジタル‐アナログ変換器ボード３４、カウンタ
／タイマーボード４２、及び／またはディスクリートデ
ィジタルＩ／Ｏボード３６を介して、主制御ボード２２
またはトリガー制御ボード２４のどちらかによって監視
及び／または制御される。この点に関して、アナログ‐
ディジタル変換器ボード３２は、レーザシステムからの
アナログモニタ信号を解釈できるようにし、ディジタル
‐アナログ変換器ボード３４は、レーザシステムのアナ
ログ比例制御装置を制御するためのアナログ制御信号を
出力することができるようにするためのものである。

【００２０】各プロセッサボードにそれぞれ独自の専用
Ｉ／Ｏ資源を設ける理由は、ＳＴＤバス上の共用Ｉ／Ｏ
資源に関する競合を最小限に抑えるためである。これに
関連して、本発明のこのこの実施形態では、プロセッサ
はＳＴＤ−８０ＭＰＸ規格により規定されたバスアービ
トレーション方式を使用する。パワーアップ時には、最
優先プロセッサであるマスタプロセッサがバスの制御権
を得る。マスタが初期化を終了すると、制御権は第１の
スレーブプロセッサに渡される。ここで説明する実施形
態では、１つのプロセッサしか用いられていないが、こ
の実施形態は最大７つのプロセッサを搭載することが可
能である。従って、２つ以上のプロセッサが用いられる
場合は、初期化プロセスは全てのスレーブプロセッサが
初期化されるまで続けられる。最後のスレーブプロセッ
サが初期化されたならば、第１のスレーブプロセッサが
マスタプロセッサとの通信を設定し、そのプログラムを
ロードするよう要求する。するとマスタは、プログラム
データをたとえば２Ｋバイトというような離散状ブロッ
クとして共用メモリの特定の記憶場所に転送し、各離散
状ブロックの転送終了と同時にデータを利用できるとい
うことをスレーブプロセッサに知らせる。そして、マス
タプロセッサはスレーブプロセッサがプログラムデータ
をロードし、さらにデータを要求する信号を送り返すの
を待つ。このプロセスがプログラム全体がロードされる
まで繰り返される。その後、これらのプロセッサは独立
に動作し始め、各プロセッサは、その動作中、相互から
の情報の有無に関して常時共用メモリをチェックする。
あるいは、プロセッサ間のデータのやりとりのために割
込み方式を実装して、より効率的な転送機構を得ると共
に、ＳＴＤカードケージのバックプレーンを不要となる
多量の信号トラヒックから解放することも可能である。

【００２１】本発明により達成される利点は、本発明の
ガス放電レーザ制御システムは、別個の異なる目的に使
用できるように構成されるということである。マスタプ
ロセッサは、リアルタイムオペレーティングシステムを
有し、このオペレーティングシステムは、一実施形態の
場合、その制御の下に約３２のタスクを有する。これら
のタスクには、データベースマネージャ、ユーザインタ
フェースタスク、プロセッサ間データ転送タスク、レー
ザガス管理・監視チャンバー温度制御、インターロック
監視及びレポーティング、レーザ状態管理、及びその他
のタスクが含まれる。これらのタスクは、一般に、レー
ザ制御システム内において低速の比較的時間厳密性の低
いタスクとして特徴付けられる。

【００２２】本願で説明した特定の実施形態における唯
一のスレーブプロセッサであるトリガー制御プロセッサ
は、高圧プロファイリング、エネルギー制御、レーザパ
ルス繰返し周波数、高速ユーザインタフェース、及び全
ての必要な各レーザパルス単位の処理のような非常に時
間厳密性の大きいタスクを受け持つ。しかしながら、前
に述べたように、それらの時間厳密性の大きいタスクの
処理には、最大７つのプロセッサを専用に設けることが
できる。比較によって説明すると、本願で説明する実施
形態においては、ホストプロセッサは、５ミリ秒のタイ
ムベースで動作して事象タイミング精度が約±１０ミリ
秒であるのに対し、スレーブプロセッサは１００ミリ秒
のタイムベースで動作して、タイミング精度が±１０ナ
ノ秒の範囲である。

【００２３】トリガー制御ボード上のプロセッサは、リ
アルタイムオペレーティングシステムを持たないが、一
実施形態においては、Ｃのような高水準プログラミング
言語で書かれたプログラムを有し、必要に応じて全ての
オンボード資源の全面的な制御を行う。これに対して、
マスタプロセッサは、レーザシステムを管理し、この管
理を首尾よく行うのに必要な多くのタスクを調整すると
いう複雑なタスクを処理することに集中することができ
るよう、システム資源を管理するためにそのリアルタイ
ムオペレーティングシステムを使用する。マスタプロセ
ッサの具体的なタスクには、下記のタスク含まれる： ハンドヘルド端末からキープレス信号を受け取る（ＲＳ
−２３２） ハンドヘルド端末上にデータを表示する（ＲＳ−２３
２） ホストシステムからコマンドを受け取る（ＲＳ−２３
２） ホストシステムに応答を送る（ＲＳ−２３２） ホストシステムからコマンドを受け取る（パラレル線） 状態情報をホストシステムに送る（パラレル線） シャッターを監視、制御する ガス系の弁及び真空ポンプを監視、制御して、自動ガス
操作手順を実行する 種々のレーザハードウェアモジュールの保守間隔及び寿
命を監視する 安全インターロックスイッチを監視する レーザの最上部に取り付けられた安全指示灯を制御する 下記のようないくつかのデータベースを維持する： パルス単位のデータ コンフィギュレーションデータ 操作パラメータ 入出力データ（アナログ及びパルス入力） システムエラー 金属フッ化物を監視する チャンバーのブロワファンを監視、制御する チャンバーのガス温度を監視、制御する 高圧パルス電源を監視する レーザの排気口のガス流を監視する 窒素ガスの供給圧力を監視する 冷却水温度を監視する 長期的傾向の変動に関してパルス単位のログデータを監
視して、チャンバーガスの有効性を確認する トリガー（スレーブ）プロセッサにコマンドを送る トリガー（スレーブ）プロセッサからデータを受け取る レーザのレディネス（readiness ）状態を制御する 細線化制御サブシステムを監視、制御する

【００２４】以上、本発明をその特定の実施形態に基づ
き開示し、システムしたが、当業者ならば、、本発明は
その精神及び範囲を逸脱することなく変更することが可
能であり、様々な形態で実施することができるというこ
とは理解できよう。

【図面の簡単な説明】

【図１】 本発明のガス放電レーザコントローラの構成
を示すブロック図である。

【符号の説明】

２０ 電源装置、２２ 主制御ボード、２４ トリガー
制御ボード、３０共用メモリボード、３２ ＡＤＣボー
ド、３４ ＤＡＣボード、３６ ディスクリート（デジ
タル）入出力ボード。

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ガス放電レーザ制御システムにおいて、 バス構造を決めるバックプレーンを有するカードケージ
   と、 バスに接続されるようカードケージにプラグインされる
   複数のプロセッサボードで、各々プロセッサ及びそのプ
   ロセッサに対応するランダムアクセスメモリを有し、プ
   ロセッサの１つがマスタプロセッサとして機能し、残り
   の各プロセッサがスレーブプロセッサとして機能する複
   数のプロセッサボードと、 複数のプロセッサボード上のプロセッサによってアドレ
   ス指定可能なアドレス空間を有し、バスに接続されるよ
   うカードケージにプラグインされたメモリボードであっ
   て、カードケージ中のバスを介して複数のプロセッサの
   １つから書き込まれる情報をカードケージ中のバスを介
   して複数のプロセッサの中の他のプロセッサにより読み
   出すことができるメモリボードと、 カードケージにプラグインされていて、マスタプロセッ
   サとガス放電レーザ制御システムの外部の装置との間の
   通信を行うための少なくとも１つの入出力ボードと、を
   具備したガス放電レーザ制御システム。
2. 【請求項２】 １つのスレーブプロセッサボードが、レ
   ーザパルスエネルギーを制御し、レーザ放出をトリガー
   するためのトリガー制御ボードである請求項１記載のガ
   ス放電レーザ制御システム。
3. 【請求項３】 上記トリガー制御ボードが、上記カード
   ケージ中のバス構造を介する以外の経路からトリガーコ
   マンドを受け取るためのインタフェースを有する請求項
   ２記載のガス放電レーザ制御システム。
4. 【請求項４】 上記マスタプロセッサボードが、ガス放
   電レーザシステムの各部との間で信号及び制御権を上記
   カードケージ中のバス構造を介する以外の経路によりや
   りとりするためのインタフェースを有する請求項３記載
   のガス放電レーザ制御システム。
5. 【請求項５】 各プロセッサボード上のメモリの一部が
   フラッシュメモリであり、他の一部がランダムアクセス
   メモリである請求項１記載のガス放電レーザ制御システ
   ム。
6. 【請求項６】 ガス放電レーザシステムのセンサからア
   ナログ信号を受け取って、そのアナログ信号を上記カー
   ドケージ中のバスを介して伝送するためにディジタル化
   するためのカードケージ中に設けられたアナログ‐ディ
   ジタル変換器と、カードケージ中のバスを介してディジ
   タル信号を受け取り、ガス放電レーザシステムの各部制
   御用のアナログ制御信号を供給するためのディジタル‐
   アナログ変換器とをさらに具備した請求項１記載のガス
   放電レーザ制御システム。
7. 【請求項７】 上記カードケージ中に、ガス放電レーザ
   制御システムとの個別２線状態通信を可能にするディス
   クリートディジタル入出力ボードをさらに具備した請求
   項１乃至６のいずれか１項に記載のガス放電レーザ制御
   システム。
8. 【請求項８】 上記カードケージ中に、ガス放電レーザ
   制御システムとのシリアル通信を可能にするシリアル入
   出力ボードをさらに具備した請求項１乃至６のいずれか
   １項に記載のガス放電レーザ制御システム。
9. 【請求項９】 上記カードケージ中の上記シリアル入出
   力ボードがガス放電レーザ制御システムとのＲＳ−２３
   ２通信を可能にする請求項８記載のガス放電レーザ制御
   システム。
10. 【請求項１０】 バスに接続されていて各々プロセッサ
    及びそのプロセッサに対応するランダムアクセスメモリ
    を有する複数のプロセッサボードであって、プロセッサ
    の１つがマスタプロセッサとして機能し、残りの各プロ
    セッサがスレーブプロセッサとして機能する複数のプロ
    セッサボードと、 バスに接続されていて複数のプロセッサボード上のプロ
    セッサによってアドレス指定可能なアドレス空間を有
    し、複数のプロセッサの１つによってバスを介して書き
    込まれた情報をそのバスを介して複数のプロセッサの中
    の他のプロセッサにより読み出すことができるメモリボ
    ードと、 バスに接続されていて、マスタプロセッサとガス放電レ
    ーザ制御システムの外部の装置との間の通信を行うため
    の少なくとも１つの入出力ボードと、を具備したガス放
    電レーザ制御システム。
11. 【請求項１１】 １つのスレーブプロセッサボードが、
    レーザパルスエネルギーを制御し、レーザ放出をトリガ
    ーするためのトリガー制御ボードである請求項１０記載
    のガス放電レーザ制御システム。
12. 【請求項１２】 上記トリガー制御ボードが、上記バス
    を介する以外の経路からトリガーコマンドを受け取るた
    めのインタフェースを有する請求項１１記載のガス放電
    レーザ制御システム。
13. 【請求項１３】 上記マスタプロセッサボードが、ガス
    放電レーザシステムの各部との間で、信号及び制御権を
    上記バスを介する以外の経路によりやりとりするための
    インタフェースを有する請求項１２記載のガス放電レー
    ザ制御システム。
14. 【請求項１４】 各プロセッサボード上のメモリの一部
    がフラッシュメモリであり、他の一部がランダムアクセ
    スメモリである請求項１０記載のガス放電レーザ制御シ
    ステム。
15. 【請求項１５】 ガス放電レーザシステムのセンサから
    アナログ信号を受け取って、そのアナログ信号を上記バ
    スを介して伝送するためにディジタル化するためのアナ
    ログ‐ディジタル変換器と、バスを介してディジタル信
    号を送り、ガス放電レーザシステムの各部制御用のアナ
    ログ制御信号を供給するためのディジタル‐アナログ変
    換器とをさらに具備した請求項１０記載のガス放電レー
    ザ制御システム。
16. 【請求項１６】 ガス放電レーザ制御システムとの個別
    の２線状態通信を可能にするためのディスクリートディ
    ジタル入出力ボードをさらに具備した請求項１０乃至１
    ５のいずれか１項に記載のガス放電レーザ制御システ
    ム。
17. 【請求項１７】 ガス放電レーザ制御システムとのシリ
    アル通信を可能にするためのシリアル入出力ボードをさ
    らに具備した請求項１０乃至１５のいずれか１項に記載
    のガス放電レーザ制御システム。
18. 【請求項１８】 上記シリアル入出力ボードがガス放電
    レーザ制御システムとのＲＳ−２３２通信を可能にする
    請求項１７記載のガス放電レーザ制御システム。