JPH09186733A - 同期装置 - Google Patents

同期装置

Info

Publication number
JPH09186733A
JPH09186733A JP35378195A JP35378195A JPH09186733A JP H09186733 A JPH09186733 A JP H09186733A JP 35378195 A JP35378195 A JP 35378195A JP 35378195 A JP35378195 A JP 35378195A JP H09186733 A JPH09186733 A JP H09186733A
Authority
JP
Japan
Prior art keywords
correlation value
correlation
error
sum
squares
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35378195A
Other languages
English (en)
Other versions
JP3073919B2 (ja
Inventor
Katsuhiko Hiramatsu
勝彦 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP35378195A priority Critical patent/JP3073919B2/ja
Priority to US08/729,757 priority patent/US5727035A/en
Priority to EP96116495A priority patent/EP0782294A3/en
Priority to KR1019960049945A priority patent/KR100229394B1/ko
Priority to CN96117970A priority patent/CN1101094C/zh
Publication of JPH09186733A publication Critical patent/JPH09186733A/ja
Application granted granted Critical
Publication of JP3073919B2 publication Critical patent/JP3073919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 相関値と理想的な受信状態での相関値との誤
差が最も少ない受信時刻の情報をタイミング補正に利用
することにより、受信状態によらず常に最適な受信タイ
ミングを与える同期装置を提供する。 【解決手段】 誤差検出回路45は、相関値列x(t+nT)を
シフトレジスタ(3段のシフトレジスタ、遅延器18、2
0、22で構成)と受信状態が良好な場合の相関値y(n)を
格納するメモリ24とそれぞれの時刻の差を求める加算回
路28、29、30、および、それぞれの二乗を求める二乗回
路34、35、36と加算回路40から構成される。相関回路で
既知のシンボルとの相関値が検出されると、その結果が
遅延回路18に入力される。次に、1サンプリング時間前
の相関値が遅延回路20に、2サンプリング時間前の相関
値が遅延回路22に入力される。このシフトレジスタの内
容が確定すると、x(0)とy(0)の差が加算器28で、x(1)と
y(1)の差が加算器29で、x(2)とy(2)の差が加算器30でそ
れぞれ求められる。次にそれぞれの差の二乗が二乗回路
34、35、36で計算され、最後に二乗の和が加算回路40で
誤差として計算される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル通信用
の同期装置、特に受信状態によらず常に最適な受信タイ
ミングを与える同期装置に関する。
【0002】
【従来の技術】図10に従来の同期装置の構成を示す。
【0003】A/D変換器803は、受信信号の同相成分
(I-ch)を量子化し、A/D変換器804は、受信信号の直
交成分(Q-ch)を量子化する。量子化された結果はメモリ
808に入力される。メモリ808は既知のパタン数(M)個の
受信信号を格納し、新しい受信信号はもっとも古い受信
信号を上書きする。メモリ812は既知のパタンの受信波
形を格納している。相関器811ではメモリ808の受信信号
とメモリ812の既知のパタンとの相関値を算出する。実
際には式(7)と式(8)のように同相成分、直交成分の相
関値をそれぞれ求め、つぎに式(9)のように同相成分と
直交成分のパワを求める。ただし、下付きのIは同相成
分、Qは直交成分を表し、*は複素共役を示す。これらの
式はDSP等の信号処理プロセッサのソフトウェアで簡単
に実現できる。
【0004】
【数7】
【数8】
【数9】
【0005】この相関値を、受信タイミング検出回路81
9で、メモリ821に格納されているしきい値と比較器820
で比較して、相関値がしきい値よりも大きい場合に既知
のシンボルを検出したと判定する。
【0006】
【発明が解決しようとする課題】しかしながら、前記従
来の同期装置においては、ビルや山等によって反射され
て届く受信波(これを遅延波と呼ぶ。それに対して所望
する受信信号を所望波または先行波と呼ぶ)が存在する
場合、相関値は図2の(a)から(d)の状態を取る。
【0007】(a)は所望波が主であるからタイミングを
正確に求めることができる。(b)も遅延波が主であるか
らタイミングを正確に求めることができる。(c)は所望
波と遅延波が逆相で加算されているので相関値が小さく
なっている。この場合は、タイミングずれ以外の要因で
タイミング補正が行なわれることになり、タイミング補
正には利用しない方がよい。(d)は所望波と遅延波が同
相で加算されているので相関値が所望波と遅延波の受信
時刻でピークがでている。このときは所望波(先行波)
を抽出する手段を講じればタイミング補正に利用でき
る。
【0008】このように、(c)の相関値はタイミング補
正に利用しない方が望ましく、(d)は(a)や(b)に比べて
雑音等の影響を受けやすく信頼性が低い。よって、(c)
や(d)を利用することにより最適な受信タイミングを維
持することが困難になるという問題を有していた。本発
明は、前記従来の問題を解決するもので、相関値と理想
的な受信状態での相関値との誤差が最も少ない受信時刻
の情報をタイミング補正に利用することにより、受信状
態によらず常に最適な受信タイミングを与える同期装置
を提供することを目的とする。
【0009】
【課題を解決するための手段】前記問題を解決するため
に本発明は、相関値列x(t+nT)(tは受信時刻、nは時刻t
から数えたサンプリング番号、Tはサンプリング間隔)
と理想的な受信状態での相関値列y(n)との差の二乗和
(以降、単に誤差と呼ぶ)を求め、誤差の少ない時刻
は、相関値が図2の(a)のように先行波が主な時刻でま
たは、(b)のように遅延波が主な時刻で、それぞれ信頼
性が高いとして、この情報をタイミング制御に用いる。
【0010】本発明は、前記従来の問題を解決するもの
で、相関値と理想的な受信状態での相関値との誤差が最
も少ない受信時刻の情報をタイミング補正に利用するこ
とにより、受信状態によらず常に最適な受信タイミング
を与える同期装置が得られる。
【0011】
【発明の実施の形態】本発明の請求項1載の発明は、A
/D変換した受信信号と既知のパタンとの相関処理を行
なって送信時に前記信号に挿入された既知のパタンの受
信時期を検出する同期装置において、受信信号と既知の
パタンとの相関を取って相関値を得る手段と、理想的受
信条件で得た相関値を格納しておく手段と、演算式(1)
に基づいて相関値と理想的相関値との差の二乗和から誤
差を検出する手段と、誤差をある設定値と比較して誤差
が小さいときに同期検出と判定する手段を備え、受信状
態によらず最適なタイミングを検出できる。
【数1】
【0012】また、請求項2に記載の発明は、誤差を検
出するための演算式(1)を式(2)のように変形する。そ
して、前記式(2)の第1項の相関値の二乗和をシフトレ
ジスタとメモリを利用して、前サンプルまでの二乗和か
ら(N+1)サンプル前の相関値の二乗を引いて、現サンプ
ル時刻の二乗を加えるようにしてフィードバック型で求
める。次に、第2項の相関値列x(t+nT)と理想状態での
相関値y(n)との相関を求める。第3項の理想状態の相関
値の二乗和は定数であるからメモリに格納しておく。第
1項の相関値の二乗和から第2項の相関値列x(t+nT)と
理想状態での相関値y(n)との相関を引いて、理想状態の
相関値の二乗和を足すような構成として、演算量を削減
するという作用を有する。
【0013】
【数2】
【数3】
【0014】また、請求項3に記載の発明は、受信状態
によって相関値のパワが理想的条件の相関値の相似形に
なっている場合において、比較相手の理想的条件での相
関値の振幅を正数倍で補正して、それぞれの振幅を合わ
せた後に、演算式(4)及び演算式(5)に基づいて相関値
と補正した理想的相関値との差の二乗和から誤差を検出
するようするようにし、タイミング補正値を検出する相
関値がフェージング等の干渉で小さくなった場合でも正
しく誤差を検出できるという作用を有する。誤差は、前
記式(4)を用いて求める。ただし、補正値aは式(5)を
用いて求める。
【数4】
【数5】
【0015】また、請求項4に記載の発明は、誤差を検
出するための前記式(4)を演算式(6)のように変形し、
その変形式において、第1項の相関値列x(t+nT)の二乗
和を求める回路と、第2項の相関値列x(t+nT)と補正し
た理想的状態での相関値列y(n)の相関のパワを求める回
路により構成し、演算量を削減するという作用を有す
る。但し、Yについては、前記式(3)を用いる。
【0016】
【数6】 また、請求項5に記載の発明は、請求項4の誤差検出の
ための前記式(4)および前記式(5)を前記式(6)のよう
に変形し、相関値列x(t+nT)の二乗和を求める回路を、
相関値x(t+nT)の二乗を全て加算する方法から、前サン
プル時間の二乗和から(N+1)サンプル前の二乗を引き、
現時刻の二乗を加えるフィードバック型に変更し、演算
量を削減するという作用を有する。
【0017】以下、本発明の実施の形態について、図1
から図5を用いて説明する。
【0018】(第1の実施の形態)図1は同期装置を示
し、図1においてA/D変換器3は、受信信号の同相成
分(I-ch)を量子化し、A/D変換器4は、受信信号の直
交成分(Q-ch)を量子化する。
【0019】相関回路44は従来例で示した相関回路であ
り、以下のような動作をする。量子化された結果はメモ
リ7に入力される。メモリ7は既知のパタン数(M)個の受
信信号を格納し、新しい受信信号はもっとも古い受信信
号を上書きする。メモリ11は既知のパタンの受信波形を
格納している。相関器10ではメモリ7の受信信号とメモ
リ11の既知シンボルとの相関値を算出する。実際には前
記式(7)と前記式(8)のように同相成分、直交成分の相
関値をそれぞれ求め、つぎに前記式(9)のように同相成
分と直交成分のパワを求める。
【0020】図1の誤差検出回路45は前記式(1)を実現
するための具体例1である。誤差検出回路45の構成と動
作を示す。なお、本実施の形態では誤差を差分の二乗和
で求めているが、差分の絶対値の和で求めても良い。
【0021】図1の誤差検出回路45は、相関値列x(t+n
T)をシフトレジスタ(本実施の形態では3段のシフトレ
ジスタ、遅延器18、20、22で構成する)と受信状態が良
好な場合の相関値y(n)を格納するメモリ24とそれぞれの
時刻の差を求める加算回路25、26、27、および、それぞ
れの二乗を求める二乗回路34、35、36と加算回路40から
構成される。
【0022】以上のように構成された同期回路について
その動作を説明する。相関回路で既知のシンボルとの相
関値が検出されると、その結果が遅延回路18に入力され
る。次に、1サンプリング時間前の相関値が遅延回路20
に、2サンプリング時間前の相関値が遅延回路22に入力
される。このシフトレジスタの内容が確定すると、x(0)
とy(0)の差が加算器25で、x(1)とy(1)の差が加算器26
で、x(2)とy(2)の差が加算器27でそれぞれ求められる。
次にそれぞれの差の二乗が二乗回路34、35、36で計算さ
れ、最後に二乗の和が加算回路40で誤差として計算され
る。誤差検出回路で求めた誤差を判定回路42でしきい値
以下の場合は既知シンボルが検出されたと判定する。
【0023】本発明の実施の形態による同期装置の特性
と従来の同期装置の特性を表1に比較して示す。
【表1】
【0024】この表1から明らかなように、本発明の実
施の形態による同期装置は、遅延波によって劣化した
(c)及び(d)の時刻では誤差が大きくなり、タイミング補
正には利用されない。しかし、従来の同期装置では単に
しきい値との判定のみであるから、(a)〜(d)の場合全て
をタイミング補正に利用していた。このことから、遅延
波の影響を除去することができる点で優れた効果が得ら
れる。
【0025】以上のように本発明の実施の形態によれ
ば、相関値を理想的条件での相関値と比較して誤差を求
める誤差検出回路を設けることにより、遅延波の影響を
除去することができる点で優れた効果が得られる。
【0026】(第2の実施の形態)図3は、請求項1の
具体例2を示す。具体例2は前記式(1)を変形した前記
式(2)を実現するための構成である。
【0027】本実施の形態では3サンプル(N=3)で誤差
を求める方法を示す。まず、前記式(2)の第2項を求め
る。図3においてD-FF 102、D-FF 104、D-FF 106から構
成するシフトレジスタで3サンプル時間分の相関値x(t+
2T) 103、x(t+T) 105、x(t) 107を格納する。なお、現
在の時刻をt、サンプリング時間間隔をTとする。メモリ
111には理想状態の相関値y(2) 112、y(1) 113、y(0) 11
4を格納する。乗算器108、109、110でそれぞれの値を掛
け算し、加算器118でそれぞれを加算し、2倍して加算
器132に入力する。
【0028】次に第1項を求める。相関値列x(t+nT)の
二乗和は2乗回路122とD-FF 124、D-FF 126、D-FF 128か
ら構成するシフトレジスタ、加算器130で計算する。D-F
F 124には時刻(t+2T)、D-FF 126には時刻(t+T)、D-FF 1
28には時刻(t)の相関値の二乗が格納されている。これ
らを加算器130で加算し、その結果を加算器132に入力す
る。メモリ111には第3項の理想状態の相関値の二乗和
を格納しておく。加算器132では、第1項131から第2項
136を引いて、メモリ111に格納してある第3項121を加
える。
【0029】このような構成とすることにより表2のよ
うな加減算回数と乗算回数で実現できる。請求項1の具
体例1(図1参照)と具体例2(図3参照)はほぼ同じ
演算規模である。
【0030】(第3の実施の形態)図4は、請求項2の
誤差検出回路を示す。請求項2では相関値の二乗和をシ
フトレジスタとメモリを利用して前サンプルまでの二乗
和からNサンプル前の相関値の二乗を引いて、現サンプ
ル時刻の二乗を加えるようにしてフィードバックで求め
る。
【0031】図4において第2項を求める演算は同じで
ある。
【0032】第1項は以下のように求める。相関値列x
(t+nT)の二乗和は2乗回路223とD-FF225、D-FF 227、D-F
F 229、D-FF 231から構成するシフトレジスタ、加算器2
33、二乗和を格納するメモリ235を用いて計算する。
【0033】時刻(t+2T)で相関値x(t+2T)が二乗回路223
に入力される。そして、D-FF 229に格納されている相関
値x2(t-T)がD-FF 231に移動し、D-FF 227に格納されて
いる相関値x2(t)がD-FF 229に移動し、D-FF 225に格納
されている相関値x2(t+T)がD-FF 227に移動し、二乗回
路223の出力がD-FF 225に格納される。さらに、D-FF 23
5に格納されている1サンプル時間前の二乗和236からD-
FF 231に格納されている3サンプル前の二乗x2(t-T)を
引く。この値は時刻(t)の二乗と時刻(t+T)の二乗の和で
ある。これに、D-FF 225に格納されている現サンプルの
二乗x2(t)を加え、3サンプル時間の二乗和を算出す
る。
【0034】メモリ211には第3項の理想状態の相関値
の二乗和を格納しておく。
【0035】加算器237では、第1項234から第2項221
を引いて、メモリ211に格納してある第3項222を加え
る。
【0036】このようにフィードバック型で二乗和を求
める構成にすることにより表2のような加減算回数と乗
算回数で実現できる。請求項2の加減算回数は請求項1
の具体例のほぼ半分となる。
【表2】
【0037】(第4の実施の形態)図5は、請求項3の
誤差検出回路を示す。
【0038】請求項3に記載の発明は、受信状態によっ
て相関値のパワが理想的条件の相関値の相似形になって
いる場合において、比較相手の理想的条件での相関値の
振幅を正数倍で補正して、それぞれの振幅を合わせた後
に、誤差を検出するようする。 このようにして、タイ
ミング補正値を検出する相関値がフェージング等の干渉
で小さくなったり、大きくなったりした場合でも正しく
誤差を検出できるという作用を有する。誤差は、前記式
(4)を用いて求める。ただし、補正値aは前記式(5)を
用いて求める。
【0039】まず、補正係数aの導出方法について説明
する。補正係数aは前記式(4)の誤差が最も小さくなる
ように求められる。このような条件を満たすためには、
誤差を係数aで微分した結果が0になる必要がある。条
件式(10)でこれを解くと前記式(5)のようになる。
【数10】 図5は前記式(4)と前記式(5)を実現するための構成で
ある。この例では3サンプルで誤差を求める構成として
いる。
【0040】まず、前記式(5)の補正係数aを求める。
補正係数aの分子はD-FF 302、D-FF 304、D-FF 306から
構成するシフトレジスタと乗算器308、309、310と加算
器318、メモリ311を用いて計算する。D-FF 302、D-FF 3
04、D-FF 306から構成するシフトレジスタで3サンプル
時間分の相関値x(t+2T) 303、x(t+T) 305、x(t) 307を
格納する。メモリ311には理想状態の相関値y(2) 312、y
(1) 313、y(0) 314を格納する。乗算器308、309、310で
それぞれの値を掛け算し、加算器318で加えて分子319を
求める。そして、メモリ311に格納してある理想状態の
相関値の二乗和の逆数321を乗算器320で掛けて係数aを
求める。
【0041】次に、理想状態の相関値をaで補正する。
補正は乗算器323、325、327で乗算して行なう。さら
に、相関値列x(t+nT)と補正後の理想状態の相関値列a*y
(n)との差を加算器329、331、333で求め、それぞれの二
乗を二乗回路335、336、337で求める。そして、加算器3
41で加算して誤差342を求める。
【0042】このようにして、タイミング補正値を検出
する相関値がフェージング等の干渉で小さくなったり、
大きくなったりした場合でも正しく誤差を検出できる。
【0043】(第5の実施の形態)図6は、請求項4の
具体例1の誤差検出回路を示す。請求項4の発明は、前
記式(4)を前記式(6)のように変形し、相関値列x(t+n
T)の二乗和から相関値列x(t+nT)と補正した理想状態の
相関値y(n)の相関の二乗和をYで割った結果を引く構成
としている。但し、Yについては、前記式(3)を用い
る。
【0044】図6は前記式(6)を実現するためのブロッ
ク図である。例は3サンプルの誤差検出の場合を示す。
【0045】まず、第2項計算方法について示す。図6
においてD-FF 402、D-FF 404、D-FF406から構成するシ
フトレジスタで3サンプル時間分の相関値x(t+2T) 40
3、x(t+T) 405、x(t) 407を格納する。メモリ411には理
想状態の相関値y(2) 412、y(1)413、y(0) 414を格納す
る。乗算器408、409、410でそれぞれの値を掛け算し、
加算器418で加え、二乗回路420で二乗して前記式(6)の
第2項の分子を求める。そして、理想状態の相関値の二
乗和Yの逆数422を乗算器438で掛けて第2項を求める。
【0046】次に、第1項の計算方法を示す。二乗回路
424とD-FF 426、D-FF 428、D-FF 430から構成するシフ
トレジスタ、加算器432で3サンプル時間の相関値の二
乗和を求める。時刻(t+2T)で相関値x(t+2T)が二乗回路4
24に入力される。そして、D-FF428に格納されている相
関値x2(t)がD-FF 430に移動し、D-FF 426に格納されて
いる相関値x2(t+T)がD-FF 428に移動し、二乗回路424の
出力がD-FF 426に格納される。これらの和を加算器432
で求める。最後に、第1項433から第2項423を引いて誤
差を求める。このときの、加減算回数と乗算回数は表3
に示す通りであり、加減算回数は2/3に、乗算回数は1/3
に減少する。
【0047】(第6の実施の形態)図7は、請求項4の
具体例2の誤差検出回路を示す。前記式(6)を演算式
(11)及び演算式(12)のように変更しても誤差を求め
ることができる。このときの、加乗算回数は表3に示す
通り乗算回数が1回減る。
【数11】
【数12】 メモリ511に格納している理想状態の相関値列を理想状
態の相関値列の二乗和のルートで正規化した値(前記式
(12))に変更する。こうすることによって、前記式
(11)の第2項では前記式(6)の第2項のようにYで割
る必要がなくなる。さらに、図6のYの逆数を格納する
ためのメモリ及び乗算器438は必要なくなる。
【0048】(実施の形態8)図8は、請求項5の具体
例1の誤差検出回路を示す。請求項5では第1項の相関
値の二乗和をシフトレジスタとメモリを利用して前サン
プルまでの二乗和から(N+1)サンプル前の相関値の二乗
を引いて、現サンプル時刻の二乗を加えるようにしてフ
ィードバックで求める。
【0049】図8において前記式(6)の第2項を求める
演算は第6の実施の形態と同じである。第1項は以下の
ように求める。相関値列x(t+nT)の二乗和は二乗回路625
とD-FF 627、D-FF 629、D-FF 631、D-FF 633から構成す
るシフトレジスタ、加算器635、二乗和を格納するメモ
リ637を用いて計算する。
【0050】時刻(t+2T)で相関値x(t+2T)が二乗回路625
に入力される。そして、D-FF 631に格納されている相関
値x2(t-T)がD-FF 633に移動し、D-FF 629に格納されて
いる相関値x2(t)がD-FF 631に移動し、D-FF 627に格納
されている相関値x2(t+T)がD-FF 629に移動し、二乗回
路625の出力がD-FF 627に格納される。さらに、D-FF 63
7に格納されている1サンプル時間前の二乗和638からD-
FF 633に格納されている3サンプル前の二乗x2(t-T)を
引く。この値は時刻(t)の二乗と時刻(t+T)の二乗の和で
ある。これに、D-FF 627に格納されている現サンプルの
二乗x2(t)を加え、3サンプル時間の二乗和を算出す
る。
【0051】このようにフィードバック型で二乗和を求
める構成にすることにより表3のような加減算回数と乗
算回数で実現できる。請求項5の具体例は請求項3の具
体例と比べて加減算回数でほぼ1/3、乗算回数でほぼ1/3
となる。
【0052】(実施の形態9)図9は、請求項5の具体
例2の誤差検出回路を示す。前記式(6)を前記式(11)
のように変更しても誤差を求めることができる。このと
きの、乗算回数は表3に示す通り乗算回数が1回減る。
但し、y’については、前記式(12)を用いる。
【0053】メモリ711に格納している理想状態の相関
値列を理想状態の相関値列の二乗和のルートで正規化し
た値(前記式(12))に変更する。こうすることによっ
て、前記式(11)の第2項では前記式(6)の第2項のよ
うにYで割る必要がなくなる。さらに、図8のYの逆数を
格納するためのメモリ611及び乗算器622は必要なくな
る。
【表3】
【0054】
【発明の効果】以上de説明したように本発明は、相関
値を理想的条件での相関値と比較して誤差を求める誤差
検出回路を設けることにより、遅延波の影響を除去する
ことができる点で優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における同期装置の
ブロック図、
【図2】本発明の第1の実施の形態における同期装置の
動作説明のための図、
【図3】本発明の第2の実施の形態における同期装置の
誤差検出回路のブロック図、
【図4】本発明の第3の実施の形態における同期装置の
誤差検出回路のブロック図、
【図5】本発明の第4の実施の形態における同期装置の
誤差検出回路のブロック図、
【図6】本発明の第5の実施の形態における同期装置の
誤差検出回路のブロック図、
【図7】本発明の第6の実施の形態における同期装置の
誤差検出回路のブロック図、
【図8】本発明の第7の実施の形態における同期装置の
誤差検出回路のブロック図、
【図9】本発明の実施の形態8における同期装置の誤差
検出回路のブロック図、
【図10】従来の同期回路のブロック図である。
【符号の説明】
3, 4,803,804 A/D変換器 7,11,24,111,211,311,411,511,611,711,808,812 メモ
リ 10 ,811 相関器 16,817 パワ検出回路 18,20,22,102,104,106,124,126,128,202,204,206,225,2
27,229 D-FF 231,235,302,304,306,402,404,406,426,428,430,502,50
4,506 D-FF 524,526,528,602,604,606,627,629,631,633,637,702,70
4,706 D-FF 724,726,728,730,734 D-FF 108〜110、208〜210、308〜310、320,323,325,327 乗
算器 408〜410、438、508〜510、608〜610、622、708〜710
乗算器 34〜36,122,223,335,336,337,420,424,520,522,620,62
5,720,722 二乗回路 25〜27、40,118,130,132, 218,233,237,318,329,331,33
3 加算回路 341,418,432,434,518,530,532,618,635,639,718,732,73
6 加算回路 42,134,239,343,436,534,641,738 判定回路 44,807 相関回路 45 誤差検出回路 120,220 二倍回路 819 受信タイミング検出回路 820 比較器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 A/D変換した受信信号と既知のパタン
    との相関処理を行なって送信時に前記信号に挿入された
    既知のパタンの受信時期を検出する同期装置において、
    受信信号と既知のパタンとの相関を取って相関値を得る
    手段と、理想的受信条件で得た相関値を格納しておく手
    段と、演算式(1)に基づいて相関値と理想的相関値との
    差の二乗和から誤差を検出する手段と、誤差をある設定
    値と比較して誤差が小さいときに同期検出と判定する手
    段と、を備えることを特徴とする同期装置。 【数1】
  2. 【請求項2】 前記演算式(1)に基づいて誤差を検出す
    る前記誤差を検出する手段において、演算式(1)を演算
    式(2)のように変形し、その変形式において、第1項の
    相関値列の二乗和を求める手段、第2項の相関値列と理
    想状態の相関値列の相関を求める手段および理想状態の
    相関値の二乗和を格納手段をさらに有し、 前記第1項の相関値列の二乗和を求める手段は、相関値
    の二乗を格納するシフトレジスタと前サンプル時間の二
    乗和を格納するメモリと加算器からなり、フィードバッ
    クにより二乗和を計算し演算量を削減したことを特徴と
    する請求項1に記載の同期装置。 【数2】 【数3】
  3. 【請求項3】 前記受信信号と既知のパタンとの相関を
    取って相関値を得る手段によって得た相関値のパワが、
    理想的条件の相関値の相似形になっている場合、比較相
    手の理想的条件での相関値の振幅を補正する手段と、演
    算式(4)及び演算式(5)に基づいて相関値と補正した理
    想的相関値との差の二乗和から誤差を検出する手段を備
    え、それぞれの振幅を合わせた後に、誤差を検出するよ
    うにし、相関値が干渉で小さくなったり大きくなったり
    する場合でも正しく誤差を検出できるようにしたことを
    特徴とする請求項1に記載の同期装置。 【数4】 【数5】
  4. 【請求項4】 前記演算式(4)及び演算式(5)に基づい
    て誤差を検出する前記誤差を検出する手段において、演
    算式(4)を演算式(6)のように変形し、その変形式にお
    いて、第1項の相関値列x(t+nT)の二乗和を求める手段
    と、第2項の相関値列x(t+nT)と補正した理想的状態で
    の相関値列y(n)の相関のパワを求める手段を備え、演算
    量を削減したことを特徴とする請求項3に記載の同期装
    置。 【数6】
  5. 【請求項5】 前記演算式(6)の第1項の相関値列x(t+
    nT)の二乗和を求める手段は、相関値の二乗を格納する
    シフトレジスタと前サンプル時間の二乗和を格納するメ
    モリと加算器とからなり、フィードバックにより二乗和
    を計算し演算量を削減したことを特徴とする請求項4に
    記載の同期装置。
JP35378195A 1995-12-30 1995-12-30 同期装置 Expired - Fee Related JP3073919B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35378195A JP3073919B2 (ja) 1995-12-30 1995-12-30 同期装置
US08/729,757 US5727035A (en) 1995-12-30 1996-10-07 Synchronization device for digital communications
EP96116495A EP0782294A3 (en) 1995-12-30 1996-10-15 Synchronization device for digital communications
KR1019960049945A KR100229394B1 (ko) 1995-12-30 1996-10-30 디지탈 통신용 동기장치
CN96117970A CN1101094C (zh) 1995-12-30 1996-12-27 数字通信用同步装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35378195A JP3073919B2 (ja) 1995-12-30 1995-12-30 同期装置

Publications (2)

Publication Number Publication Date
JPH09186733A true JPH09186733A (ja) 1997-07-15
JP3073919B2 JP3073919B2 (ja) 2000-08-07

Family

ID=18433180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35378195A Expired - Fee Related JP3073919B2 (ja) 1995-12-30 1995-12-30 同期装置

Country Status (5)

Country Link
US (1) US5727035A (ja)
EP (1) EP0782294A3 (ja)
JP (1) JP3073919B2 (ja)
KR (1) KR100229394B1 (ja)
CN (1) CN1101094C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289064B1 (en) * 1996-03-07 2001-09-11 Matsushita Communication Industrial Co., Ltd. Synchronization equipment
FI101658B (fi) * 1996-12-12 1998-07-31 Nokia Telecommunications Oy Vastaanottomenetelmä ja vastaanotin
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
US6223317B1 (en) 1998-02-28 2001-04-24 Micron Technology, Inc. Bit synchronizers and methods of synchronizing and calculating error
JP3558625B2 (ja) * 2002-07-01 2004-08-25 沖電気工業株式会社 同期誤り検出回路
US7283586B2 (en) * 2003-05-06 2007-10-16 Northrop Grumman Corporation Adaptive equalizer matched filter error metric concept and apparatus
JP5129117B2 (ja) * 2005-04-01 2013-01-23 クゥアルコム・インコーポレイテッド 音声信号の高帯域部分を符号化及び復号する方法及び装置
JP5564282B2 (ja) 2010-02-16 2014-07-30 パナソニック株式会社 受信回路及び受信装置
CN106014035B (zh) * 2015-02-15 2017-07-21 泉州台商投资区华奥电子科技有限公司 一种带提示牌的防打扰的门缝塞
KR102690677B1 (ko) * 2019-11-25 2024-08-01 삼성전자주식회사 근거리 통신 장치 및 근거리 통신 장치의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
JPS60220635A (ja) * 1984-04-17 1985-11-05 Clarion Co Ltd スペクトラム拡散送受信機
JPH0828704B2 (ja) * 1988-09-07 1996-03-21 国際電信電話株式会社 ユニークワード検出方式
US5282228A (en) * 1991-12-09 1994-01-25 Novatel Communications Ltd. Timing and automatic frequency control of digital receiver using the cyclic properties of a non-linear operation
US5408504A (en) * 1992-12-30 1995-04-18 Nokia Mobile Phones Symbol and frame synchronization in a TDMA system
JP3301555B2 (ja) * 1993-03-30 2002-07-15 ソニー株式会社 無線受信装置
JP3097443B2 (ja) * 1994-02-28 2000-10-10 ケイディディ株式会社 ユニークワード検出方法
JP2943839B2 (ja) * 1994-03-08 1999-08-30 国際電気株式会社 等化器用フレーム同期回路

Also Published As

Publication number Publication date
EP0782294A3 (en) 1999-08-25
KR970056159A (ko) 1997-07-31
US5727035A (en) 1998-03-10
CN1101094C (zh) 2003-02-05
JP3073919B2 (ja) 2000-08-07
EP0782294A2 (en) 1997-07-02
CN1156363A (zh) 1997-08-06
KR100229394B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US6650718B1 (en) Timing reproducer and demodulator comprising this
JPH07115387A (ja) スペクトル拡散受信機とスペクトル拡散受信方法
JP3073919B2 (ja) 同期装置
JPH10200594A (ja) ディジタル復調器におけるシンボルタイミング復元回路
JP2001016136A (ja) 直接拡散cdma受信機
EP1484844B1 (en) Spectrum spread reception apparatus
US4833694A (en) Signal receiver
JP4064981B2 (ja) デジタル放送受信システムの搬送波周波数のオフセット検出装置及びその周波数オフセット検出方法
GB2353680A (en) OFDM frame synchronisation
US7634000B1 (en) Noise estimator for a communications system
JP5701155B2 (ja) Ofdm波測定装置
JP2000059332A (ja) 遅延プロファイル検出回路及び検出方法
JP2692434B2 (ja) スペクトル拡散復調装置
JP2540931B2 (ja) Psk信号復調方法
JPH06261030A (ja) フレーム同期検出回路
JPH04346532A (ja) フレーム同期方法および装置
JP6090036B2 (ja) スペクトル拡散受信機
JPH0591082A (ja) スペクトル拡散通信装置
JP2963431B1 (ja) Ofdm信号同期装置
TWI418160B (zh) 計算信號相關性的方法及電路
JP6809814B2 (ja) 信号検出装置及び信号検出方法
JP3243167B2 (ja) 同期装置
JPH10173627A (ja) 波形品質測定方法
JPS63142778A (ja) ゴ−スト除去装置
KR100282732B1 (ko) 지연 결합을 이용한 심볼 타이밍과 반송파 주파수 동시 추출장치 및 그 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees