CN1156363A - 数字通信用同步装置 - Google Patents

Abstract

一种同步装置，包括产生一预定信号的第一部分。其第二部分用以检测接收的信号与该预定信号之间的相关性。第三部分用以产生预定的相关基准。第四部分用以计算第二部分所测相关性与第三部分产生的预定相关基准之间的误差。第五部分用以比较第四部分所计算的误差与一个预定阈值，以检测同步定时关系。

Description

数字通信用同步装置

本发明涉及数字通信无线电接收机用的同步装置。

典型的无线电数字通信中，信息是一个符号接一个符号发送的。为了精确恢复所发送的信息，在发射机与接收机之间提供符号同步很重要。通常，接收机具有用收到的信息信号自动同步符号定时信号(符号时钟信号)的装置。

在某些数字通信无线电系统中，发射机将一个给定的模式信号加到发射信号的头部。接收机利用该给定的模式信号建立符号同步。

接收机中典型的同步装置具有一个相关器，它以一对基准模式同相信号和基准模式正交信号为条件，并以一对收到的同相信号和收到的正交信号为条件。一对基准模式同相信号和基准模式正交信号对应于发射机中产生的给定的模式信号。该相关器周期性地计算一对基准模式同相信号与基准模式正交信号，以及一对收到的同相信号与收到的正交信号之间的同相相关值。而且，该相关器还周期性地计算一对基准模式同相信号与基准模式正交信号，以及一对收到的同相信号与收到的正交信号之间的正交相关值。此外，该相关器还周期性地计算同相相关值和正交相关值的幂，典型的同步装置具有一个将每个计算的幂与一个阈值幂比较的部分。在计算的幂大于该阈值幂的时刻控制和确定符号定时信号(符号时钟信号)的相位。

第7-250120号日本专利申请揭示了一种同步电路，它包括以唯一字信号和接收信号为条件的相关器。该相关器周期性地计算该唯一字信号与接收信号之间的绝对相关值。一个缓冲存储器装有多个计算的相关值。在第7-250120号日本申请的同步电路中，由一个峰值检测器从缓冲存储器内计算的相关值里选出第一个最大相关值。该峰值检测器还确定对应于该第一个最大相关值的时点。第7-250120号日本专利申请的同步电路包括一个判断部分，它搜索缓冲存储器以寻找第二个最大相关值。如果该第二个最大相关值超过一个等于第一个最大相关值乘以一个给定比例因子的阈值，且对应于第二个最大相关值的时点位于第一个最大相关值的时点之前，即将该第二个最大相关值用作同步定时。否则，即将第一个最大相关值的时点用作该同步定时。

本发明的目的在于提供一种改进的同步装置。

根据本发明的第一方面，提供一种同步装置，它包括产生一预定信号的第一装置；检测收到的信号与第一装置产生的预定信号之间相关性的第二装置；产生一预定相关基准的第三装置；计算由第二装置所测相关性与第三装置所产生的预定相关基准之间误差的第四装置；以及比较第四装置所计算的误差与预定阈值以检测一个同步定时的第五装置。

根据本发明的第二方面，提供一种同步装置，它包括产生一预定信号的第一装置；检测收到的信号与第一装置产生的预定信号之间相关性的第二装置；为给定数量的连续抽样产生一预定相关基准的第三装置，该给定数量至少等于3；计算由第二装置所测相关性与第三装置为给定数量的连续抽样所产生的预定相关基准之间误差的第四装置；以及比较第四装置计算的误差与预定阈值以检测一个同步定时的第五装置。

本发明的第三方面以其第二方面为基础提供一种同步装置，其中，以“e(t)”表示由第四装置所计算的误差，该第四装置按下列公式计算该误差“ e(t)”： $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-y\left(n\right)\}}^2$ 其中，“n”表示对应于“N”个连续抽样之每一个抽样的整数；“t”表示时点；“N”表示给定数量；“T”表示一个抽样时间间隔；“x(t+nT)”表示由第二装置检测的相关性；“y(n)”表示预定相关基准。

本发明的第四方面以其第三方面为基础提供一种同步装置，其中，该第四装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，它表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；第一减法器，它计算第一延迟元件的输出信号与预定相关基准“y(0)”之间的第一差值；第二减法器，它计算第二延迟元件的输出信号与预定相关基准“y(1)”之间的第二差值；第三减法器，它计算第三延迟元件的输出信号与预定相关基准“y(2)”之间的第三差值；第一计算器，它计算由第一减法器所计算的第一差值的平方；第二计算器，它计算由第二减法器所计算的第二差值的平方；第三计算器，它计算由第三减法器所计算的第三差值的平方；以及加法器，它将第一计算器计算的平方、第二计算器计算的平方和第三计算器计算的平方与误差“e(t)”相加。

本发明的第五方面以其第三方面为基础提供一种同步装置，其中，第四装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的第一加法器；对该第一加法器的输出信号加倍的第一计算器；将第一延迟元件的输出信号平方的第二计算器；第四、第五和第六延迟元件，每个延迟元件提供一个单抽样延迟，该第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五和第六延迟元件；将第四、第五和第六延迟元件的输出信号相加的第二加法器；第三计算器，它从第二加法器的输出信号中减去第一计算器的输出信号，并将所述相减结果与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方、以及预定相关基准“y(2)”的平方之和相加，以计算误差。e(t)”。

本发明的第六方面以其第三方面为基础提供一种同步装置，其中，第四装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准。y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的加法器；对该加法器的输出信号加倍的第一计算器；将第一延迟元件的输出信号平方的第二计算器；第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，该第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；提供一个单抽样延迟的第八延迟元件；第三计算器，它从第四延迟元件的输出信号中减去第七延迟元件的输出信号，并将所述相减结果与第八延迟元件的输出信号相加，该第三计算器的输出信号反馈到第八延迟元件；第四计算器，它从第三计算器的输出信号中减去第一计算器的输出信号，并将所述相减结果与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方以及预定相关基准“y(2)”的平方之和相加，以计算误差。e(t)”。

根据本发明的第七方面，提供一种同步装置，它包括：产生一预定信号的第一装置；检测所收到的信号与第一装置所产生的预定信号之间相关性的第二装置；产生预定相关基准的第三装置；根据第二装置所检测的相关性和第三装置所产生的预定相关基准确定一个修正因子的第四装置；根据第四装置所确定的修正因子，将第三装置产生的预定相关基准修正为第二相关基准的第五装置；计算第二装置所测相关性与第五装置所产生的第二相关基准之间误差的第六装置；以及比较第六装置所计算的误差与预定阈值，以检测一个同步定时的第七装置。

根据本发明的第八方面，提供一种同步装置，它包括：产生一预定信号的第一装置；检测所收到的信号与第一装置所产生的预定信号之间相关性的第二装置；为给定数量的连续抽样产生预定相关基准的第三装置，该给定数至少等于3；根据第二装置所检测的相关性和第三装置所产生的预定相关基准确定一个修正因子的第四装置；根据第四装置所确定的修正因子，将第三装置产生的预定相关基准修正为第二相关基准的第五装置；为给定数量的连续抽样，计算第二装置所测相关性与第五装置所产生的第二相关基准之间误差的第六装置；以及比较第六装置所计算的误差与预定阈值，以检测一个同步定时的第七装置。

本发明的第九方面以其第八方面为基础提供一种同步装置，其中，以“ e(t)”表示由第六装置所计算的误差，该第六装置按下列公式计算该误差“e(t)”： $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-\mathrm{ay}\left(n\right)\}}^2$ $a=\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right]/\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\right]$ 其中，“n”表示对应于“N”个连续抽样之每一个抽样的整数；“t”表示时点；“N”表示给定数量；“T”表示一个抽样时间间隔；“x(t+nT)”表示由第二装置检测的相关性；“y(n)”表示预定相关基准；“a”表示第四装置所确定的修正因子。

本发明的第十方面以其第九方面为基础提供一种同步装置，其中，第四装置、第五装置和第六装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的第一加法器；将第一加法器的输出信号与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方以及预定相关基准“y(2)”的平方之和的倒数相乘的第四乘法器；将预定相关基准“y(0)”与第四乘法器的输出信号相乘的第五乘法器；将预定相关基准“y(1)”与第四乘法器的输出信号相乘的第六乘法器；将预定相关基准“y(2)”与第四乘法器的输出信号相乘的第七乘法器；计算第一延迟元件输出信号与第五乘法器输出信号之间第一差值的第一减法器；计算第二延迟元件输出信号与第六乘法器输出信号之间第二差值的第二减法器；计算第三延迟元件输出信号与第七乘法器输出信号之间第三差值的第三减法器；计算第一减法器所计算的第一差值之平方的第一计算器；计算第二减法器所计算的第二差值之平方的第二计算器；计算第三减法器所计算的第三差值之平方的第三计算器；以及将第一计算器所计算的平方、第二计算器所计算的平方和第三计算器所计算的平方与误差“e(t)”相加的第二加法器。

本发明的第十一方面以其第九方面为基础提供一种同步装置，其中，第四装置、第五装置和第六装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的第一加法器；对第一加法器的输出信号平方的第一计算器；将第一计算器的输出信号与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方以及预定相关基准“y(2)”的平方之和的倒数相乘的第四乘法器；对第一延迟元件的输出信号平方的第二计算器；第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；将第四、第五和第六延迟元件的输出信号相加的第二加法器；以及计算第四乘法器的输出信号与第二加法器的输出信号之差，以计算误差“e(t)”的减法器。

本发明的第十二方面以其第九方面为基础提供一种同步装置，其中，第四装置、第五装置和第六装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的第一加法器；对第一加法器的输出信号平方的第一计算器；对第一延迟元件的输出信号平方的第二计算器；第四、第五和第六延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五和第六延迟元件；将第四、第五和第六延迟元件的输出信号相加的第二加法器；以及计算第一计算器的输出信号与第二加法器的输出信号之差，以计算误差“e(t)”的减法器。

本发明的第十三方面以其第九方面为基础提供一种同步装置，其中，第四装置、第五装置和第六装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的加法器；对加法器的输出信号平方的第一计算器；将第一计算器的输出信号与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方以及预定相关基准“ y(2)”的平方之和的倒数相乘的第四乘法器；对第一延迟元件的输出信号平方的第二计算器；第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；提供一个单抽样延迟的第八延迟元件；从第四延迟元件的输出信号中减去第七延迟元件之输出信号，并将所述相减结果与第八延迟元件的输出信号相加的第三计算器，第三计算器的输出信号反馈到第八延迟元件；以及计算第四乘法器的输出信号与第三计算器的输出信号之差，以计算误差“e(t)”的减法器。

本发明的第十四方面以其第九方面为基础提供一种同步装置，其中，第四装置、第五装置和第六装置包括：第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；将第一、第二和第三乘法器的输出信号相加的加法器；对加法器的输出信号平方的第一计算器；对第一延迟元件的输出信号平方的第二计算器；第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；提供一个单抽样延迟的第八延迟元件；从第四延迟元件的输出信号中减去第七延迟元件之输出信号，并将所述相减结果与第八延迟元件的输出信号相加的第三计算器，第三计算器的输出信号反馈到第八延迟元件；以及计算第一计算器的输出信号与第三计算器的输出信号之差，以计算误差“e(t)”的减法器。

图1是根据本发明第一个实施例的同步装置的方框图。

图2是所计算的相关乘方中第一例时域变化图。

图3是所计算的相关乘方中第二例时域变化图。

图4是所计算的相关乘方中第三例时域变化图。

图5是所计算的相关乘方中第四例时域变化图。

图6是根据本发明第二个实施例的同步装置之一部分的方框图。

图7是根据本发明第三个实施例的同步装置之一部分的方框图。

图8是根据本发明第四个实施例的同步装置之一部分的方框图。

图9是根据本发明第五个实施例的同步装置之一部分的方框图。

图10是根据本发明第六个实施例的同步装置之一部分的方框图。

图11是根据本发明第七个实施例的同步装置之一部分的方框图。

图12是根据本发明第八个实施例的同步装置之一部分的方框图。

第一个实施例

参见图1，一对收到的同相信号(收到的I信道信号)和收到的正交信号(收到的Q信道信号)分别送到模数转换器3和4。通常，所收到的同相信号和收到的正交信号通过解调器(未图示)从收到的无线电信号中取出。模数转换器3和4称为A/D转换器3和4。所收到的同相信号经模数转换器3转换为数字接收的同相信号。所收到的正交信号经模数转换器4转换为数字接收的正交信号。

相关电路44接在模数转换器3和4之后。该相关电路44包括存储器7、相关器10、存储器11和计算器16。存储器7的输入侧接在模数转换器3和4之后。存储器7的输出侧连接到相关器10的第一输入侧。存储器11连接到相关器10的第二输入侧。相关器10的输出侧连接到计算器16的输入侧。

一对数字接收的同相信号和数字接收的正交信号从模数转换器3和4一个抽样接一个抽样地写入存储器7。这里，“抽样”在时间间隔上相当于“符号”除以一个给定的自然数，例如2、4或8。对每个数字接收同相信号和数字接收的正交信号，存储器7具有相当于给定量“M”个抽样的容量。因此，将每个数字接收的同相信号和数字接收的正交信号的“M”个连续抽样存储在存储器7内。该给定量的“M”个抽样相当于一个符号。每当把一对数字接收的同相信号和数字接收的正交信号的新抽样写入存储器7，其一对最老的抽样即从存储器7内擦除。该存储器7作为一个移位寄存器。

存储器11存储一对基准同相信号和基准正交信号，相当于一个符号。存储器11中的一对基准同相信号和基准正交信号表示一给定符号(在给定状态下的一个符号)。存储器11中的每个基准同相信号和基准正交信号划分为“M”个单抽样相应段。

相关器10对每个抽样间隔实施以下的处理顺序。相关器10从存储器7中读出“M”个每个为数字接收的同相信号和数字接收的正交信号的抽样。相关器10从存储器11读出“M”个每个为基准同相信号和基准正交信号的单抽样相应段。相关器10根据如下公式计算一对接收同相信号和接收正交信号与一对基准同相信号和基准正交信号之间的同相相关性的值“comb_I： ${\mathrm{comb}}_I=\mathrm{Re}[\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\mathrm{sw}\left(i\right)\×r{\left(i\right)}^{*}]$ $=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\{{\mathrm{sw}}_I\left(i\right)\×r_I\left(i\right)+{\mathrm{sw}}_Q\left(i\right)\×r_Q\left(i\right)\}\·\·\·\left(1\right)$ 其中，“r(i)^*”表示相对于复数“r(i)”的共轭复数；“SW(i)”表示一对接收同相信号和接收正交信号的抽样；“r(i)”表示一对基准同相信号和基准正交信号的单抽样相应段；“SW_I(i)”表示接收同相信号的抽样；“SW_Q(i)”表示接收正交信号的抽样；“r_I(i)”表示基准同相信号的单抽样相应段；“r_Q(i)”表示基准正交信号的单抽样相应段。相关器10根据如下公式，计算一对接收同相信号和接收正交信号与一对基准同相信号和基准正交信号之间的正交相关性的值“comb_Q” ${\mathrm{comb}}_Q=\mathrm{Im}[\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\mathrm{SW}\left(i\right)\×r{\left(i\right)}^{*}]=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}\{{\mathrm{SW}}_Q\left(i\right)\×r_I\left(i\right)-{\mathrm{SW}}_I\left(i\right)\×r_Q\left(i\right)\}\·\·\·\left(2\right)$

通过相关器10将同相相关值“comb_I”和正交相关值“comb_Q”告知计算器16。计算器16参照以下的公式，对每个抽样间隔计算同相相关值“comb_I”和正交相关值“comb_Q”的乘方“comb”。

comb＝comb_I ²+comb_Q ² …(3)

计算器16输出一个数据段表示所计算的相关乘方“comb”。

误差检测电路45接在相关电路44之后。该误差检测电路45包括延迟元件即D触发器18、20和22，存储器24，减法器25、26和27，计算器34、35和36，以及加法器40。延迟元件18的输入侧连接到相关电路44的计算器16的输出侧。延迟元件18的输出侧连接到延迟元件20的输入侧。延迟元件18的输出侧还连接到减法器25的第一输入侧。延迟元件20的输出侧连接到延迟元件22的输入侧。延迟元件20的输出侧还连接到减法器26的第一输入侧。延迟元件22的输出侧连接到减法器27的第一输入侧。减法器25、26和27的第二输入侧连接到存储器24。减法器25的输出侧连接到计算器34的输入侧。计算器34的输出侧连接到加法器40的第一输入侧。减法器26的输出侧连接到计算器35的输入侧。计算器35的输出侧连接到加法器40的第二输入侧。减法器27的输出侧连接到计算器36的输入侧。计算器36的输出侧连接到加法器40的第三输入侧。

延迟元件18、20和22组成一个三级移位寄存器，来自相关电路44中计算器16的输出数据一个抽样接一个抽样地存入其中。计算器16的输出数据通过该三级移位寄存器传播，同时由每个延迟元件18、20和22接收单抽样延迟。延迟元件18输出的数据比来自计算器16的输出数据领先一个单抽样时间间隔。延迟元件20输出的数据比来自延迟元件18的输出数据领先一个单抽样时间间隔。因此，来自延迟元件20的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件18的输出数据所表示的相关乘方有关。延迟元件22输出的数据比延迟元件18输出的数据领先两个抽样时间间隔。因此，来自延迟元件22的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件18的输出数据所表示的相关乘方有关。

存储器24存储基准信号，它们表示三个连续抽样(前、中和后抽样)的基准相关乘方。预定这些基准相关乘方与给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

减法器25接收来自延迟元件18的输出数据。减法器25接收来自存储器24的基准信号，后者表示后抽样基准相关乘方。减法器25计算所计算的由延迟元件18的输出数据所表示的相关乘方与后抽样基准相关乘方之间的差值(误差)。减法器25告知计算器34该计算的后抽样差值(计算的后抽样误差)。计算器34计算后抽样差值(后抽样误差)的平方。

减法器26接收来自延迟元件20的输出数据。减法器26接收来自存储器24的基准信号，它表示中间抽样基准相关乘方。减法器26计算所计算的由延迟元件20的输出数据所表示的相关乘方与中间抽样基准相关乘方之间的差值(误差)。减法器26告知计算器35该计算的中间抽样差值(计算的中间抽样误差)。计算器35计算中间抽样差值(中间抽样误差)的平方。

减法器27接收延迟元件22的输出数据。减法器27接收来自存储器的基准信号，它表示前抽样基准相关乘方。减法器27计算所计算的由延迟元件22的输出数据所表示的相关乘方与前抽样基准相关乘方之间的差值(误差)。减法器27告知计算器36该计算的前抽样差值(计算的前抽样误差)。计算器36计算前抽样差值(前抽样误差)的平方。

由计算器34、35和36告知加法器40后抽样差值(后抽样误差)的平方，中间抽样差值(中间抽样误差)的平方以及前抽样差值(前抽样误差)的平方。加法器40对每个抽样间隔计算后抽样差值(后抽样误差)之平方、中间抽样差值(中间抽样误差)之平方、前抽样差值(前抽样误差)之平方的和。所计算的和相当于为三个连续抽样(前、中间和后抽样)计算的相关乘方与基准相关乘方之间的综合误差。加法器40对每个抽样间隔产生和输出表示该综合误差的数据段。

根据以下公式，误差检测电路45中的延迟元件18、20和22，存储器24，减法器25、26和27，计算器34、35和36，以及加法器40协同计算该综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}\{x(t+\mathrm{nT})-y\left(n\right)\}\·\·\·\left(4\right)$ 其中，“n”表示相当于三个连续抽样之一的整数；“t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；以及“y(n)”表示三个连续抽样的基准相关乘方。

判断电路42接在误差检测电路45之后。判断电路42的输入侧连接到误差检测电路45中加法器40的输出侧。判断电路42对每个抽样间隔接收来自加法器40的输出数据段，它表示综合误差。该判断电路42包括比较器。该判断电路42中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42输出“1”信号，表示由一对接收同相信号和接收正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42输出“0”信号，表示由一对接收同相信号和接收正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42的输出信号反馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

在某些情况下，来自发射机的无线电信号通过多个分别具有不同长度的路径传播到接收机。较短的路径形成无线电信号的先行波成分，而较长的路径形成无线电信号的延迟波成分。通常，较短的路径与笔直的路径相似，故无线电信号的先行波成分是一种无线电信号的直达波成分。该无线电信号的先行波成分(直达波成分)在无线电信号的延迟波成分到达接收机之前到达该接收机。通常，在沿着较长路径传播期间，该无线电信号将被高层建筑、山或类似的障碍物所反射。

现在，假定来自发射机的无线电信号含有与存储器11中一对基准同相信号和基准正交信号所示给定符号相一致的符号。在无线电信号的先行波成分为主的情况下，由计算器16所计算的相关乘方在时域上如图2所示变化。在无线电信号的延迟波成分为主的情况下，由计算器16所计算的相关乘方在时域上如图3所示变化。在无线电信号的先行波成分和延迟波成分基本上具有相同强度和相反相位的情况下，由计算器16所计算的相关乘方在时域上如图4所示变化。在此情况下，所计算的相关乘方出现峰值的时点不同于由无线电信号的先行波成分和延迟波成分所确定的正确时点。在无线电信号的先行波成分和延迟波成分基本上具有相同强度和同一相位的情况下，由计算器16所计算的相关乘方在时域上如图5所示变化。在此情况下，在给定的时间间隔期间，所计算的相关乘方峰值有两个。选择由判断电路42用以综合误差判断的阈值，在图2和图3的情况下，该判断电路42将输出信号“1”，而在图4和图5的情况下，判断电路42将连续输出信号“0”。换句话说，判断电路42与图2和图3的情况相符，但与图4和图5的情况不相符。由于图4和图5的情况具有错误的符号定时信息，故它在维持符号时钟信号相位之控制精度方面具有优点。

注意，计算器34、35和36也可以经变换计算后抽样差值(后抽样误差)、中间抽样差值(中间抽样误差)和前抽样差值(前抽样误差)的绝对值，而不是其平方值。在此情况下，加法器40根据其绝对值的和而不是其平方的和计算综合误差。

此外，注意误差检测电路45可以变换为一种具有四级或更多级的形式。在此情况下，误差检测电路45按下列公式计算综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-y\left(n\right)\}}^2\·\·\·\left(5\right)$ 其中，“n”表示相应于“N”个连续抽样之每一个抽样的整数；“t”表示时点；“N”表示相应于级数的一个给定的自然数，它等于或大于4；“T”表示单抽样时间间隔；“x(t+nT)”表示为“N”个连续抽样所计算的相关乘方；“y(n)”表示“N”个连续抽样的基准相关乘方。第二个实施例

本发明的第二个实施例除了用判断电路42A和误差检测电路45A替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图6所示，误差检测电路45A包括延迟元件即D触发器102、104和106，乘法器108、109和110，存储器111，加法器118，计算器120和122，延迟元件即D触发器124、126和128，加法器130和计算器132。

延迟元件102的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件102的输出侧连接到延迟元件104的输入侧。延迟元件102的输出侧也连接到乘法器108的第一输入侧。此外，延迟元件102的输出侧连接到计算器122的输入侧。延迟元件104的输出侧连接到延迟元件106的输入侧。延迟元件104的输出侧还连接到乘法器109的第一输入侧。延迟元件106的输出侧连接到乘法器110的第一输入侧。乘法器108、109和110的第二输入侧连接到存储器111。乘法器108的输出侧连接到加法器118的第一输入侧。乘法器109的输出侧连接到加法器118的第二输入侧。乘法器110的输出侧连接到加法器118的第三输入侧。加法器118的输出侧连接到计算器120的输入侧。计算器120的输出侧连接到计算器132的第一输入侧。计算器132的第二输入侧连接到存储器111。

计算器122的输出侧连接到延迟元件124的输入侧。延迟元件124的输出侧连接到延迟元件26的输入侧。延迟元件124的输出侧还连接到加法器130的第一输入侧。延迟元件126的输出侧连接到延迟元件128的输入侧。延迟元件126的输出侧还连接到加法器130的第二输入侧。延迟元件128的输出侧连接到加法器130的第三输入侧。加法器130的输出侧连接到计算器132的第三输入侧。计算器132的输出侧后接判断电路42A。

延迟元件102、104和106组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件102、104和106的每一个接收一个单抽样延迟。延迟元件102输出的数据领先于来自计算器16的输出数据一个抽样时间间隔。延迟元件104输出的数据领先于延迟元件102的输出数据一个单抽样时间间隔。因此，来自延迟元件104的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件102的输出数据所表示的相关乘方有关。延迟元件106输出的数据比延迟元件102输出的数据领先两个抽样时间间隔。因此，来自延迟元件106的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件102的输出数据所表示的相关乘方有关。

存储器111存储基准信号，它们表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器108接收来自延迟元件102的输出数据。乘法器108接收来自存储器111的基准信号，该信号表示后抽样基准相关乘方。乘法器108计算所计算的由延迟元件102的输出数据所表示的相关乘方与后抽样基准相关乘方之间的乘积(倍增)。乘法器108告知加法器118该计算的后抽样乘积。

乘法器109接收延迟元件104的输出数据。乘法器109接收存储器111的基准信号，它表示中间抽样基准相关乘方。乘法器109计算所计算的由延迟元件104的输出数据所表示的相关乘方与中间抽样基准相关乘方之间的乘积(倍增)。乘法器109告知加法器118所计算的中间抽样乘积。

乘法器110接收延迟元件106的输出数据。乘法器110接收存储器111的基准信号，它表示前抽样基准相关乘方。乘法器110计算所计算的由延迟元件106的输出数据所表示的相关乘方与前抽样基准相关乘方之间的乘积(倍增)。乘法器110告知加法器118该计算的前抽样乘积。

加法器118计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器118告知计算器120该计算的乘积之和。计算器120使计算的乘积之和加倍。计算器120向计算器132告知该乘积之和的两倍。

计算器122接收延迟元件102的输出数据。计算器122计算由延迟元件102的输出数据所表示的所计算的相关乘方的平方。计算器122将数据输出到延迟元件124，它表示所计算的相关乘方的平方。

延迟元件124、126和128组成一个三级移位寄存器，来自计算器122的输出数据一个抽样一个抽样地存入其中。来自计算器122的输出数据通过三级移位寄存器传播，同时由延迟元件124、126和128的每一个接收一个单抽样延迟。延迟元件124输出的数据领先于来自计算器122的输出数据一个抽样时间间隔。延迟元件126输出的数据领先于延迟元件124的输出数据一个单抽样时间间隔。因此，来自延迟元件126的输出数据表示一个所计算的相关乘方平方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件124的输出数据所表示的相关乘方平方有关。延迟元件128输出的数据比延迟元件124输出的数据领先两个抽样时间间隔。因此，来自延迟元件128的输出数据表示一个所计算的相关乘方平方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件124的输出数据所表示的相关乘方平方有关。加法器130接收延迟元件124的输出数据、延迟元件126的输出数据和延迟元件128的输出数据，它们表示对三个连续抽样所计算的相关乘方平方。加法器130计算所计算的相关乘方平方之和。加法器130向计算器132告知所计算的相关乘方平方之和。

存储器111存储基准信号，该信号表示三个连续抽样的基准相关乘方的平方之和。如前所述，预定这些基准相关乘方平方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方平方相符。存储器111向计算器132告知基准相关乘方平方之和。

计算器132从加法器130的输出信号所表示的相关乘方平方之和中，减去由计算器120的输出信号所表示的两倍乘积之和。计算器132将存储器111的输出信号所表示的基准相关乘方平方之和，加到上述相减的结果。该相加结果相应于综合误差。计算器132为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45A中的延迟元件102、104和106，乘法器108、109和110，存储器111，加法器118，计算器120和122，延迟元件124、126和128，加法器130以及计算器132根据以下公式协同计算该综合误差“ e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-y\left(n\right)\}}^2$ $=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-2\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)+\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2\·\·\·\left(6\right)$ 其中，“n”表示相应于三个连续抽样之每一个抽样的整数；“ t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；“y(n)”表示三个连续抽样的基准相关乘方。

判断电路42A接在误差检测电路45A之后。判断电路42A的输入侧连接到误差检测电路45A中计算器132的输出侧。判断电路42A对每个抽样间隔接收来自计算器132的输出数据段，它表示综合误差。该判断电路42A包括比较器。该判断电路42A中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42A输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42A输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42A的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42A的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45A也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45A根据下列公式计算综合误差“ e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-y\left(n\right)\}}^2$ $=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-2\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)+\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\·\·\·\left(7\right)$ 其中，“n”表示相应于“N”个连续抽样之每一个抽样的整数；“t”表示时点；“N”表示相应于级数的一个给定的自然数，它等于或大于4；“T”表示单抽样时间间隔；“x(t+nT)”表示为“N”个连续抽样所计算的相关乘方；“y(n)”表示“N”个连续抽样的基准相关乘方。第三个实施例

本发明的第三个实施例除了用判断电路42B和误差检测电路45B替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图7所示，误差检测电路45B包括延迟元件即D触发器202、204和206，乘法器208、209和210，存储器211，加法器218，计算器220和223，延迟元件即D触发器225、227、229和231，计算器233，延迟元件即D触发器235，以及计算器237。

延迟元件202的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件202的输出侧连接到延迟元件204的输入侧。延迟元件202的输出侧也连接到乘法器208的第一输入侧。此外，延迟元件202的输出侧连接到计算器223的输入侧。延迟元件204的输出侧连接到延迟元件206的输入侧。延迟元件204的输出侧还连接到乘法器209的第一输入侧。延迟元件206的输出侧连接到乘法器210的第一输入侧。乘法器208、209和210的第二输入侧连接到存储器211。乘法器208的输出侧连接到加法器218的第一输入侧。乘法器209的输出侧连接到加法器218的第二输入侧。乘法器210的输出侧连接到加法器218的第三输入侧。加法器218的输出侧连接到计算器220的输入侧。计算器220的输出侧连接到计算器237的第一输入侧。计算器237的第二输入侧连接到存储器211。

计算器223的输出侧连接到延迟元件225的输入侧。延迟元件225的输出侧连接到延迟元件227的输入侧。延迟元件225的输出侧还连接到计算器233的第一输入侧。延迟元件227的输出侧连接到延迟元件229的输入侧。延迟元件229的输出侧连接到延迟元件231的输入侧。延迟元件231的输出侧连接到计算器233的第二输入侧。计算器233的输出侧连接到计算器237的第三输入侧。计算器233的输出侧还连接到延迟元件235的输入侧。延迟元件235的输出侧连接到计算器233的第三输入侧。由此，计算器233和延迟元件235组合构成一个反馈环路。计算器237的输出侧后接判断电路42B。

延迟元件202、204和206组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件202、204和206的每一个接收一个单抽样延迟。延迟元件202输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件204输出的数据领先于延迟元件202的输出数据一个单抽样时间间隔。因此，来自延迟元件204的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件202的输出数据所表示的相关乘方有关。延迟元件206输出的数据比延迟元件202输出的数据领先两个抽样时间间隔。因此，来自延迟元件206的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件202的输出数据所表示的相关乘方有关。

存储器211存储基准信号，这些信号表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器208接收来自延迟元件202的输出数据。乘法器208接收来自存储器211的基准信号，它表示后抽样基准相关乘方。乘法器208计算所计算的由延迟元件202的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器208告知加法器218该计算的后抽样乘积。

乘法器209接收延迟元件204的输出数据。乘法器209接收存储器211的基准信号，它表示中间抽样基准相关乘方。乘法器209计算所计算的由延迟元件204的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器209告知加法器218所计算的中间抽样乘积。

乘法器210接收延迟元件206的输出数据。乘法器210接收存储器211的基准信号，它表示前抽样基准相关乘方。乘法器210计算所计算的由延迟元件206的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器210告知加法器218该计算的前抽样乘积。

加法器218计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器218告知计算器220该计算的乘积之和。计算器220使计算的乘积之和加倍。计算器220向计算器237告知该两倍的乘积之和。

计算器233接收延迟元件202的输出数据。计算器223计算由延迟元件202的输出数据所表示的所计算的相关乘方的平方。计算器223将数据输出到延迟元件225，它表示所计算的相关乘方的平方。

延迟元件225、227、229和231组成一个四级移位寄存器，来自计算器223的输出数据一个抽样一个抽样地存入其中。来自计算器223的输出数据通过四级移位寄存器传播，同时由延迟元件225、227、229和231的每一个接收一个单抽样延迟。延迟元件225输出的数据领先于来自计算器223的输出数据一个抽样时间间隔。延迟元件231输出的数据领先于延迟元件225的输出数据三个抽样时间间隔。因此，来自延迟元件231的输出数据表示一个所计算的相关乘方平方，它相应于第三个直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件225的输出数据所表示的相关乘方平方有关。计算器233接收延迟元件225的输出数据、延迟元件231的输出数据以及延迟元件235的输出数据。计算器233根据延迟元件225的输出数据、延迟元件231的输出数据和延迟元件235的输出数据，为三个连续抽样计算相关乘方平方之和。计算器233输出表示计算的相关乘方平方之和的数据。计算器233的输出数据通过提供一个单抽样延迟的延迟元件235，返回到计算器233的输入侧。计算器233从延迟元件235的输出信号所表示的直接领先的相关乘方平方之和中，减去由延迟元件231之输出信号所表示的相关乘方平方。计算器233将延迟元件225的输出信号所表示的相关乘方平方，加到前述相减结果中。该相加结果相应于当前三个连续抽样的相关乘方平方之和。计算器233向计算器237告知所计算的相关乘方平方之和。

存储器211存储基准信号，该信号表示三个连续抽样的基准相关乘方的平方之和。如前所述，预定这些基准相关乘方平方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方平方相符。存储器211向计算器237告知基准相关乘方平方之和。

计算器237从计算器233的输出信号所表示的相关乘方平方之和中，减去由计算器220的输出信号所表示的两倍乘积之和。计算器237将存储器211的输出信号所表示的基准相关乘方平方之和，加到上述相减的结果中。该相加结果相应于综合误差。计算器237为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45B中的延迟元件202、204和206，乘法器208、209和210，存储器211，加法器218，计算器220和223，延迟元件225、227、229和231，计算器233、延迟元件235以及计算器237根据前述公式(6)协同计算该综合误差“e(t)”。

判断电路42B接在误差检测电路45B之后。判断电路42B的输入侧连接到误差检测电路45B中计算器237的输出侧。判断电路42B对每个抽样间隔接收来自计算器237的输出数据段，它表示综合误差。该判断电路42B包括比较器。该判断电路42B中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42B输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42B输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42B的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42B的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45B也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45B根据前述公式(7)计算综合误差“e(t)”。第四个实施例

本发明的第四个实施例除了用判断电路42C和误差检测电路45C替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图8所示，误差检测电路45C包括延迟元件即D触发器302、304和306，乘法器308、309和310，存储器311，加法器318，乘法器320、323、325和327，减法器329、331和333、计算器335、336和337以及加法器341。

延迟元件302的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件302的输出侧连接到延迟元件304的输入侧。延迟元件302的输出侧也连接到乘法器308的第一输入侧。此外，延迟元件302的输出侧连接到减法器329的第一输入侧。延迟元件304的输出侧连接到延迟元件306的输入侧。延迟元件304的输出侧还连接到乘法器309的第一输入侧。再者，延迟元件304的输出侧连接到减法器331的第一输入侧。延迟元件306的输出侧连接到乘法器310的第一输入侧。延迟元件306的输出侧还连接到减法器333的第一输入侧。乘法器308、309和310的第二输入侧连接到存储器311。乘法器308的输出侧连接到加法器318的第一输入侧。乘法器309的输出侧连接到加法器318的第二输入侧。乘法器310的输出侧连接到加法器318的第三输入侧。加法器318的输出侧连接到乘法器320的第一输入侧。乘法器320的第二输入侧连接到存储器311。

乘法器323、325和327的第一输入侧连接到乘法器320的输出侧。乘法器323、325和327的第二输入侧连接到存储器311。乘法器323的输出侧连接到减法器329的第二输入侧。乘法器325的输出侧连接到减法器331的第二输入侧。乘法器327的输出侧连接到减法器333的第二输入侧。减法器329的输出侧连接到计算器335的输入侧。计算器335的输出侧连接到加法器341的第一输入侧。减法器331的输出侧连接到计算器336的输入侧。计算器336的输出侧连接到加法器341的第二输入侧。减法器333的输出侧连接到计算器337的输入侧。计算器337的输出侧连接到加法器341的第三输入侧。加法器341的输出侧后接判断电路42C。

延迟元件302、304和306组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件302、304和306的每一个接收一个单抽样延迟。延迟元件302输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件304输出的数据领先于延迟元件302的输出数据一个单抽样时间间隔。因此，来自延迟元件304的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件302的输出数据所表示的相关乘方有关。延迟元件306输出的数据比延迟元件302输出的数据领先两个抽样时间间隔。因此，来自延迟元件306的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件302的输出数据所表示的相关乘方有关。

存储器311存储基准信号，该信号表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器308接收来自延迟元件302的输出数据。乘法器308接收来自存储器311的基准信号，该信号表示后抽样基准相关乘方。乘法器308计算所计算的由延迟元件302的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器308告知加法器318该计算的后抽样乘积。

乘法器309接收延迟元件304的输出数据。乘法器309接收存储器311的基准信号，它表示中间抽样基准相关乘方。乘法器309计算所计算的由延迟元件304的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器309告知加法器318所计算的中间抽样乘积。

乘法器310接收延迟元件306的输出数据。乘法器310接收存储器311的基准信号，它表示前抽样基准相关乘方。乘法器310计算所计算的由延迟元件306的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器310告知加法器318该计算的前抽样乘积。

加法器318计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器318告知乘法器320该计算的乘积之和。

存储器311存储基准信号，它表示三个连续抽样的基准相关乘方的平方之和的倒数。如前所述，预定这些基准相关乘方平方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方平方相符。存储器311向乘法器320告知基准相关乘方平方之和的倒数。

乘法器320计算所计算的由加法器318的输出信号所表示的乘积和与存储器311的输出信号所表示的基准相关乘方平方之和的倒数的乘积(倍增)。乘法器320所计算的乘积相应于校正因子“a”，如下所示： $a=\left[\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right]/\left[\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2\right]\·\·\·\left(8\right)$

其中，“n”表示相当于三个连续抽样之一的整数；“t”表示时点；“ T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；以及“y(n)”表示三个连续抽样的基准相关乘方。乘法器320输出一个信号表示该校正因子“a”。

乘法器320告知乘法器323该校正因子“a”。乘法器323接收来自存储器311的基准信号，它表示后抽样基准相关乘方。乘法器323根据校正因子“a”校正后抽样基准相关乘方。尤其是，乘法器323计算后抽样基准相关乘方与校正因子“a”的乘积(倍增)。乘法器323输出一个信号，它表示因校正而产生的后抽样基准相关乘方。

乘法器320告知乘法器325该校正因子“a”。乘法器325接收来自存储器311的基准信号，它表示中间抽样基准相关乘方。乘法器325根据校正因子“a”校正中间抽样基准相关乘方。尤其是，乘法器325计算中间抽样基准相关乘方与校正因子“a”的乘积(倍增)。乘法器325输出一个信号，它表示因校正而产生的中间抽样基准相关乘方。

乘法器320告知乘法器327该校正因子“a”。乘法器327接收来自存储器311的基准信号，它表示前抽样基准相关乘方。乘法器327根据校正因子“a”校正前抽样基准相关乘方。尤其是，乘法器327计算前抽样基准相关乘方与校正因子“a”的乘积(倍增)。乘法器327输出一个信号，它表示因校正而产生的前抽样基准相关乘方。

减法器329接收延迟元件302的输出数据。减法器329接收乘法器323的输出信号，它表示因校正而产生的后抽样基准相关乘方。减法器329计算所计算的由延迟元件302的输出数据所表示的相关乘方与因校正而产生的后抽样基准相关乘方之间的差值(误差)。减法器329告知计算器335所计算的后抽样差值(所计算的后抽样误差)。计算器335计算后抽样差值(后抽样误差)的平方。

减法器331接收延迟元件304的输出数据。减法器331接收乘法器325的输出信号，它表示因校正而产生的中间抽样基准相关乘方。减法器331计算所计算的由延迟元件304的输出数据所表示的相关乘方与因校正而产生的中间抽样基准相关乘方之间的差值(误差)。减法器331告知计算器336所计算的中间抽样差值(所计算的中间抽样误差)。计算器336计算中间抽样差值(中间抽样误差)的平方。

减法器333接收延迟元件306的输出数据。减法器333接收乘法器327的输出信号，它表示因校正而产生的前抽样基准相关乘方。减法器333计算所计算的由延迟元件306的输出数据所表示的相关乘方与因校正而产生的前抽样基准相关乘方之间的差值(误差)。减法器333告知计算器337所计算的前抽样差值(所计算的前抽样误差)。计算器337计算前抽样差值(前抽样误差)的平方。

计算器335、336和337告知加法器341后抽样差值(后抽样误差)的平方、中间抽样差值(中间抽样误差)的平方以及前抽样差值(前抽样误差)的平方。加法器341为每个抽样间隔计算后抽样差值(后抽样误差)的平方、中间抽样差值(中间抽样误差)的平方和前抽样差值(前抽样误差)的平方和。该计算的和相当于为三个连续抽样(前、中间和后抽样)所计算的相关乘方与因校正而产生的基准相关乘方之间的综合误差。加法器341为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45C中的延迟元件302、304和306，乘法器308、309和310，存储器311，加法器318，乘法器320、323、325和327，减法器329、331和333，计算器335、336和337，以及加法器341根据下列公式协同计算该综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-\mathrm{ay}\left(n\right)\}}^2\·\·\·\left(9\right)$ 其中，“n”表示相应于三个连续抽样之每一个的整数；“t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；“y(n)”表示三个连续抽样的基准相关乘方；“a”表示前述公式(8)所提供的校正因子。

判断电路42C接在误差检测电路45C之后。判断电路42C的输入侧连接到误差检测电路45C中加法器341的输出侧。判断电路42C对每个抽样间隔接收来自加法器341的输出数据段，它表示综合误差。该判断电路42C包括比较器。该判断电路42C中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42C输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42C输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42C的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42C的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

校正因子“a”如下确定。首先，由前述公式(9)给出的综合误差“e(t)”对该值“a”求导。然后将求导的结果置为零。因而，通过以下关系式确定校正因子“a”。 $\frac{\∂e\left(t\right)}{\∂a}=-2\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)+2a\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2$

   ＝0                      …(10)该关系式提供前述的公式(8)。

根据校正因子“a”对基准相关乘方的校正补偿了所计算的相关乘方的变化，后者例如可以因所接收的无线电信号的衰落而引起。

注意，该误差检测电路45C也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45C根据下列公式计算综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-\mathrm{ay}\left(n\right)\}}^2\·\·\·\left(11\right)$ 其中，“n”表示相应于“N”个连续抽样之每一个的整数；“t”表示时点；“N”表示相应于级数的一个给定的自然数，它等于或大于4；“T”表示单抽样时间间隔；“x(t+nT)”表示为“N”个连续抽样所计算的相关乘方；“y(n)”表示“N”个连续抽样的基准相关乘方；“a”表示如下给出的校正因子： $a=\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right]/\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\right]\·\·\·\left(12\right)$ 第五个实施例

本发明的第五个实施例除了用判断电路42D和误差检测电路45D替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图9所示，误差检测电路45D包括延迟元件即D触发器402、404和406，乘法器408、409和410，存储器411，加法器418，计算器420，乘法器422，计算器424，延迟元件即D触发器426、428和430，加法器432以及减法器434。

延迟元件402的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件402的输出侧连接到延迟元件404的输入侧。延迟元件402的输出侧还连接到乘法器408的第一输入侧。此外，延迟元件402的输出侧连接到计算器424的输入侧。延迟元件404的输出侧连接到延迟元件406的输入侧。延迟元件404的输出侧还连接到乘法器409的第一输入侧。延迟元件406的输出侧连接到乘法器410的第一输入侧。乘法器408、409和410的第二输入侧连接到存储器411。乘法器408的输出侧连接到加法器418的第一输入侧。乘法器409的输出侧连接到加法器418的第二输入侧。乘法器410的输出侧连接到加法器418的第三输入侧。加法器418的输出侧连接到计算器420的输入侧。计算器420的输出侧连接到乘法器422的第一输入侧。乘法器422的第二输入侧连接到存储器411。乘法器422的输出侧连接到减法器434的第一输入侧。

计算器424的输出侧连接到延迟元件426的输入侧。延迟元件426的输出侧连接到延迟元件428的输入侧。延迟元件426的输出侧还连接到加法器432的第一输入侧。延迟元件428的输出侧连接到延迟元件430的输入侧。延迟元件428的输出侧还连接到加法器432的第二输入侧。延迟元件430的输出侧连接到加法器432的第三输入侧。加法器432的输出侧连接到减法器434的第二输入侧。减法器434的输出侧后接判断电路42D。

延迟元件402、404和406组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件402、404和406的每一个接收一个单抽样延迟。延迟元件402输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件404输出的数据领先于延迟元件402的输出数据一个单抽样时间间隔。因此，来自延迟元件404的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件402的输出数据所表示的相关乘方有关。延迟元件406输出的数据比延迟元件402输出的数据领先两个抽样时间间隔。因此，来自延迟元件406的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件402的输出数据所表示的相关乘方有关。

存储器411存储基准信号，它们表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器408接收来自延迟元件402的输出数据。乘法器408接收来自存储器411的基准信号，它表示后抽样基准相关乘方。乘法器408计算所计算的由延迟元件402的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器408告知加法器418该计算的后抽样乘积。

乘法器409接收延迟元件404的输出数据。乘法器409接收存储器411的基准信号，它表示中间抽样基准相关乘方。乘法器409计算所计算的由延迟元件404的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器409告知加法器418所计算的中间抽样乘积。

乘法器410接收延迟元件406的输出数据。乘法器410接收存储器411的基准信号，它表示前抽样基准相关乘方。乘法器410计算所计算的由延迟元件406的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器410告知加法器418该计算的前抽样乘积。

加法器418计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器418告知乘法器420该计算的乘积之和。计算器420计算乘积之和的平方。计算器420告知乘法器422所计算的乘积之和的平方。

存储器411存储基准信号，它表示三个连续抽样的基准相关乘方的平方之和的倒数。如前所述，预定这些基准相关乘方平方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方平方相符。存储器411向乘法器422告知基准相关乘方平方之和的倒数。

乘法器422计算由计算器420的输出信号所示的乘积和平方与存储器411的输出信号所表示的基准相关乘方平方之和的倒数的乘积(倍增)。乘法器422所计算的乘积“Pt”如下所示： $\mathrm{Pt}={\left\{\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right\}}^2/\left\{\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2\right\}\·\·\·\left(13\right)$ 其中，“n”表示相当于三个连续抽样之一的整数；“t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；以及“y(n)”表示三个连续抽样的基准相关乘方。乘法器422输出一个信号表示所计算的乘积“Pt”。

计算器424接收延迟元件402的输出数据。计算器424计算所计算的由延迟元件402的输出数据所表示的相关乘方的平方。计算器424将数据输出到延迟元件426，它表示所计算的相关乘方的平方。

延迟元件426、428和430组成一个三级移位寄存器，来自计算器424的输出数据一个抽样一个抽样地存入其中。来自计算器424的输出数据通过三级移位寄存器传播，同时由延迟元件426、428和430的每一个接收一个单抽样延迟。延迟元件426输出的数据领先于来自计算器424的输出数据一个单抽样时间间隔。延迟元件428输出的数据领先于延迟元件426的输出数据一个单抽样时间间隔。因此，来自延迟元件428的输出数据表示一个所计算的相关乘方平方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件426的输出数据所表示的相关乘方平方有关。延迟元件430输出的数据比延迟元件426输出的数据领先两个抽样时间间隔。因此，来自延迟元件430的输出数据表示一个所计算的相关乘方平方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件426的输出数据所表示的相关乘方平方有关。加法器432接收延迟元件426的输出数据、延迟元件428的输出数据以及延迟元件430的输出数据，它们表示为三个连续抽样所计算的相关乘方平方。加法器432计算所计算的相关乘方平方之和。加法器432输出一个信号，它表示所计算的相关乘方平方之和。

减法器434接收乘法器422的输出信号，它表示乘积“Pt”。减法器434接收加法器432的输出信号，它表示相关乘方平方之和。减法器434从相关乘方平方之和中减去乘积“Pt”。该相减结果相应于综合误差。减法器434为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45D中的延迟元件402、404和406，乘法器408、409和410，存储器411，加法器418，计算器420，乘法器422，计算器424，延迟元件426、428和430，加法器432以及减法器434根据下列公式协同计算该综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-\mathrm{ay}\left(n\right)\}}^2$ $=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-2a\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)+a^2\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2$ $=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x{(x+\mathrm{nT})}^2-\mathrm{Pt}\·\·\·\left(14\right)$ 其中，“n”表示相应于三个连续抽样之每一个的整数；“t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；“y(n)”表示三个连续抽样的基准相关乘方；“a”表示前述公式(8)所提供的校正因子；“Pt”表示前述公式(13)所给出的值。

判断电路42D接在误差检测电路45D之后。判断电路42D的输入侧连接到误差检测电路45D中减法器434的输出侧。判断电路42D对每个抽样间隔接收来自减法器434的输出数据段，它表示综合误差。该判断电路42D包括比较器。该判断电路42D中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42D输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42D输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42D的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42D的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45D也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45D根据下列公式计算综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-\mathrm{Pt}\·\·\·\left(15\right)$ $\mathrm{Pt}={\left\{\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right\}}^2/\left\{\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\right\}\·\·\·\left(16\right)$ 其中，“n”表示相应于“N”个连续抽样之每一个的整数；“t”表示时点；“N”表示相应于级数的一个给定的自然数，它等于或大于4；“T”表示单抽样时间间隔；“x(t+nT)”表示为“N”个连续抽样所计算的相关乘方；“y(n)”表示“N”个连续抽样的基准相关乘方。第六个实施例

本发明的第六个实施例除了用判断电路42E和误差检测电路45E替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图10所示，误差检测电路45E包括延迟元件即D触发器502、504和506，乘法器508、509和510，存储器511，加法器518，计算器520和522，延迟元件即D触发器524、526和528，加法器530以及减法器532。

延迟元件502的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件502的输出侧连接到延迟元件504的输入侧。延迟元件502的输出侧还连接到乘法器508的第一输入侧。此外，延迟元件502的输出侧连接到计算器522的输入侧。延迟元件504的输出侧连接到延迟元件506的输入侧。延迟元件504的输出侧还连接到乘法器509的第一输入侧。延迟元件506的输出侧连接到乘法器510的第一输入侧。乘法器508、509和510的第二输入侧连接到存储器511。乘法器508的输出侧连接到加法器518的第一输入侧。乘法器509的输出侧连接到加法器518的第二输入侧。乘法器510的输出侧连接到加法器518的第三输入侧。加法器518的输出侧连接到计算器520的输入侧。计算器520的输出侧连接到减法器532的第一输入侧。

计算器522的输出侧连接到延迟元件524的输入侧。延迟元件524的输出侧连接到延迟元件526的输入侧。延迟元件524的输出侧还连接到加法器530的第一输入侧。延迟元件526的输出侧连接到延迟元件528的输入侧。延迟元件526的输出侧还连接到加法器530的第二输入侧。延迟元件528的输出侧连接到加法器530的第三输入侧。加法器530的输出侧连接到减法器532的第二输入侧。减法器532的输出侧后接判断电路42E。

延迟元件502、504和506组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件502、504和506的每一个接收一个单抽样延迟。延迟元件502输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件504输出的数据领先于延迟元件502的输出数据一个单抽样时间间隔。因此，来自延迟元件504的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件502的输出数据所表示的相关乘方有关。延迟元件506输出的数据比延迟元件502输出的数据领先两个抽样时间间隔。因此，来自延迟元件506的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件502的输出数据所表示的相关乘方有关。

存储器511存储基准信号，它们表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器508接收来自延迟元件502的输出数据。乘法器508接收来自存储器511的基准信号，它表示后抽样基准相关乘方。乘法器508计算所计算的由延迟元件502的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器508告知加法器518该计算的后抽样乘积。

乘法器509接收延迟元件504的输出数据。乘法器509接收存储器511的基准信号，它表示中间抽样基准相关乘方。乘法器509计算所计算的由延迟元件504的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器509告知加法器518所计算的中间抽样乘积。

乘法器510接收延迟元件506的输出数据。乘法器510接收存储器511的基准信号，它表示前抽样基准相关乘方。乘法器510计算所计算的由延迟元件506的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器510告知加法器518该计算的前抽样乘积。

加法器518计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器518告知计算器520该计算的乘积之和。计算器520计算该乘积和的平方。计算器520输出一个信号，它表示所计算的乘积和的平方。

计算器522接收延迟元件502的输出数据。计算器522计算所计算的由延迟元件502的输出数据所示的相关乘方的平方。计算器522将数据输出到延迟元件526，它表示所计算的相关乘方的平方。

延迟元件524、526和528组成一个三级移位寄存器，来自计算器522的输出数据一个抽样一个抽样地存入其中。来自计算器522的输出数据通过三级移位寄存器传播，同时由延迟元件524、526和528的每一个接收一个单抽样延迟。延迟元件524输出的数据领先于来自计算器522的输出数据一个单抽样时间间隔。延迟元件526输出的数据领先于延迟元件524的输出数据一个单抽样时间间隔。因此，来自延迟元件526的输出数据表示一个所计算的相关乘方平方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件524的输出数据所表示的相关乘方平方有关。延迟元件528输出的数据比延迟元件524输出的数据领先两个抽样时间间隔。因此，来自延迟元件528的输出数据表示一个所计算的相关乘方平方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件524的输出数据所表示的相关乘方平方有关。加法器530接收延迟元件524的输出数据、延迟元件526的输出数据以及延迟元件528的输出数据，它们表示为三个连续抽样所计算的相关乘方平方。加法器530计算所计算的相关乘方平方之和。加法器530输出一个信号，它表示所计算的相关乘方平方之和。

减法器532接收计算器520的输出信号，它表示乘积和的平方。减法器532接收加法器530的输出信号，它表示相关乘方平方之和。减法器532从相关乘方平方之和中减去乘积和的平方。该相减结果相应于综合误差。减法器532为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45E中的延迟元件502、504和506，乘法器508、509和510，存储器511，加法器518，计算器520和522，延迟元件524、526和528，加法器530和减法器532根据下列公式协同计算该综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-{\{\underset{n=0}{\overset{2}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\text{'}\left(n\right)\}}^2\·\·\·\left(17\right)$ $y\text{'}\left(t\right)=\frac{y\left(n\right)}{\sqrt{Y}}\·\·\·\left(18\right)$ $Y=\underset{n=0}{\overset{2}{\mathrm{\Σ}}}y{\left(n\right)}^2\·\·\·\left(19\right)$ 其中，“n”表示相应于三个连续抽样之每一个的整数；“t”表示时点；“T”表示单抽样时间间隔；“x(t+nT)”表示为三个连续抽样所计算的相关乘方；“y(n)”表示三个连续抽样的基准相关乘方。

判断电路42E接在误差检测电路45E之后。判断电路42E的输入侧连接到误差检测电路45E中减法器532的输出侧。判断电路42E对每个抽样间隔接收来自减法器532的输出数据段，它表示综合误差。该判断电路42E包括比较器。该判断电路42E中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42E输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42E输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信所表示的给定符号不相符。

判断电路42E的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42E的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45E也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45E根据下列公式计算综合误差“e(t)”。 $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x{(t+\mathrm{nT})}^2-{\{\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\text{'}\left(n\right)\}}^2\·\·\·\left(20\right)$ $y\text{'}=\frac{y\left(n\right)}{\sqrt{Y}}\·\·\·\left(21\right)$ $Y=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\·\·\·\left(22\right)$ 其中，“n”表示相应于“N”个连续抽样之每一个的整数；“t”表示时点；“N”表示相应于级数的一个给定的自然数，它等于或大于4；“T”表示单抽样时间间隔；“x(t+nT)”表示为“N”个连续抽样所计算的相关乘方；“y(n)”表示“N”个连续抽样的基准相关乘方。第七个实施例

本发明的第七个实施例除了用判断电路42F和误差检测电路45F替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图11所示，误差检测电路45F包括延迟元件即D触发器602、604和606，乘法器608、609和610，存储器611，加法器618，计算器620，乘法器622，计算器625，延迟元件即D触发器627、629、631和633，计算器635，延迟元件即D触发器637，以及减法器639。

延迟元件602的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件602的输出侧连接到延迟元件604的输入侧。延迟元件602的输出侧还连接到乘法器608的第一输入侧。此外，延迟元件602的输出侧连接到计算器625的输入侧。延迟元件604的输出侧连接到延迟元件606的输入侧。延迟元件604的输出侧还连接到乘法器609的第一输入侧。延迟元件606的输出侧连接到乘法器610的第一输入侧。乘法器608、609和610的第二输入侧连接到存储器611。乘法器608的输出侧连接到加法器618的第一输入侧。乘法器609的输出侧连接到加法器618的第二输入侧。乘法器610的输出侧连接到加法器618的第三输入侧。加法器618的输出侧连接到计算器620的输入侧。计算器620的输出侧连接到乘法器622的第一输入侧。乘法器622的第二输入侧连接到存储器611。乘法器622的输出侧连接到减法器639的第一输入侧。

计算器625的输出侧连接到延迟元件627的输入侧。延迟元件627的输出侧连接到延迟元件629的输入侧。延迟元件627的输出侧还连接到计算器635的第一输入侧。延迟元件629的输出侧连接到延迟元件631的输入侧。延迟元件631的输出侧连接到延迟元件633的输入侧。延迟元件633的输出侧连接到计算器635的第二输入侧。计算器635的输出侧连接到减法器639的第二输入侧。计算器635的输出侧还连接到延迟元件637的输入侧。延迟元件637的输出侧连接到计算器635的第三输入侧。这样，计算器635和延迟元件637联合提供一个反馈环路。减法器639的输出侧后接判断电路42F。

延迟元件602、604和606组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件602、604和606的每一个接收一个单抽样延迟。延迟元件602输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件604输出的数据领先于延迟元件602的输出数据一个单抽样时间间隔。因此，来自延迟元件604的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件602的输出数据所表示的相关乘方有关。延迟元件606输出的数据比延迟元件602输出的数据领先两个抽样时间间隔。因此，来自延迟元件606的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件602的输出数据所表示的相关乘方有关。

存储器611存储基准信号，它们表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器608接收来自延迟元件602的输出数据。乘法器608接收来自存储器611的基准信号，它表示后抽样基准相关乘方。乘法器608计算所计算的由延迟元件602的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器608告知加法器618该计算的后抽样乘积。

乘法器609接收延迟元件604的输出数据。乘法器609接收存储器611的基准信号，它表示中间抽样基准相关乘方。乘法器609计算所计算的由延迟元件604的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器609告知加法器618所计算的中间抽样乘积。

乘法器610接收延迟元件606的输出数据。乘法器610接收存储器611的基准信号，它表示前抽样基准相关乘方。乘法器610计算所计算的由延迟元件606的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器610告知加法器618该计算的前抽样乘积。

加法器618计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器618告知计算器620该计算的乘积之和。计算器620计算该乘积和的平方。计算器620告知乘法器622所计算的乘积和的平方。

存储器611存储一个基准信号，它表示3个连续抽样的基准相关乘方之平方和的倒数。如前所述，预定这些基准相关乘方平方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方平方相符。存储器611告知乘法器622该基准相关乘方平方和的倒数。

乘法器622计算由计算器620的输出信号所表示的乘积和平方与存储器611的输出信号所表示的基准相关乘方平方和之倒数的乘积(倍增)“Pt”。该乘法器622所计算的乘积“Pt”由前述公式(13)表示。乘法器622输出一个信号它表示所计算的乘积“Pt”。

计算器625接收延迟元件602的输出数据。计算器625计算所计算的由延迟元件602的输出数据所表示的相关乘方的平方。计算器625将数据输出到延迟元件627，它表示所计算的相关乘方的平方。

延迟元件627、629、631和633组成一个四级移位寄存器，来自计算器625的输出数据一个抽样一个抽样地存入其中。来自计算器625的输出数据通过四级移位寄存器传播，同时由延迟元件627、629、631和633的每一个接收一个单抽样延迟。延迟元件627输出的数据领先于来自计算器625的输出数据一个单抽样时间间隔。延迟元件633输出的数据领先于延迟元件627输出的数据3个抽样时间间隔。因此，来自延迟元件633的输出数据表示一个所计算的相关乘方平方，它相应于第三个直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件627的输出数据所表示的相关乘方平方有关。计算器635接收延迟元件627的输出数据、延迟元件633的输出数据和延迟元件637的输出数据。计算器635根据延迟元件627的输出数据、延迟元件633的输出数据和延迟元件637的输出数据，为3个连续抽样计算相关乘方平方和。计算器635输出一个数据，表示所计算的相关乘方的平方和。计算器635的输出数据经由延迟元件237返回到计算器635的输入侧，延迟元件237提供一个单抽样延迟。计算器635从由延迟元件637的输出信号所表示的直接领先的相关乘方平方和中，减去由延迟元件633的输出信号所表示的相关乘方平方。计算器635将延迟元件627的输出信号所表示的相关乘方平方，加到前述相减结果中。该相加结果相当于3个连续抽样的当前相关乘方平方和。计算器635输出一个信号，它表示所计算的相关乘方平方和。

减法器639接收乘法器622的输出信号，它表示乘积“Pt”。减法器639接收计算器635的输出信号，它表示相关乘方平方之和。减法器639从相关乘方平方之和中减去乘积“Pt”。该相减结果相应于综合误差。减法器639为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45F中的延迟元件602、604和606，乘法器608、609和610，存储器611，加法器618，计算器620，乘法器622，计算器625，延迟元件627、629、631和633，计算器635，延迟元件637以及减法器639根据前述公式(14)协同计算该综合误差“e(t)”。

判断电路42F接在误差检测电路45F之后。判断电路42F的输入侧连接到误差检测电路45F中减法器639的输出侧。判断电路42F对每个抽样间隔接收来自减法器639的输出数据段，它表示综合误差。该判断电路42F包括比较器。该判断电路42F中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42F输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42F输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42F的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42F的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45F也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45F根据前述公式(15)和(16)计算综合误差“e(t)”。第八个实施例

本发明的第八个实施例除了用判断电路42G和误差检测电路45G替代图1中的判断电路42和误差检测电路45以外，其它与图1所示的实施例相似。

如图12所示，误差检测电路45G包括延迟元件即D触发器702、704和706，乘法器708、709和710，存储器711，加法器718，计算器720和722，延迟元件即D触发器724、726、728和730，计算器732，延迟元件即D触发器734，以及减法器736。

延迟元件702的输入侧连接到相关电路44中计算器16的输出侧(见图1)。延迟元件702的输出侧连接到延迟元件704的输入侧。延迟元件702的输出侧还连接到乘法器708的第一输入侧。此外，延迟元件702的输出侧连接到计算器722的输入侧。延迟元件704的输出侧连接到延迟元件706的输入侧。延迟元件704的输出侧还连接到乘法器709的第一输入侧。延迟元件706的输出侧连接到乘法器710的第一输入侧。乘法器708、709和710的第二输入侧连接到存储器711。乘法器708的输出侧连接到加法器718的第一输入侧。乘法器709的输出侧连接到加法器718的第二输入侧。乘法器710的输出侧连接到加法器718的第三输入侧。加法器718的输出侧连接到计算器720的输入侧。计算器720的输出侧连接到减法器736的第一输入侧。

计算器722的输出侧连接到延迟元件724的输入侧。延迟元件724的输出侧连接到延迟元件726的输入侧。延迟元件724的输出侧还连接到计算器732的第一输入侧。延迟元件726的输出侧连接到延迟元件728的输入侧。延迟元件728的输出侧连接到延迟元件730的输入侧。延迟元件730的输出侧连接到计算器732的第二输入侧。计算器732的输出侧连接到减法器736的第二输入侧。计算器732的输出侧还连接延迟元件734的输入侧。延迟元件734的输出侧连接到计算器732的第三输入侧。这样，计算器732和延迟元件734联合提供一个反馈环路。减法器736的输出侧后接判断电路42G。

延迟元件702、704和706组成一个三级移位寄存器，来自相关电路44(见图1)中计算器16的输出数据一个抽样一个抽样地存入其中。来自计算器16的输出数据通过三级移位寄存器传播，同时由延迟元件702、704和706的每一个接收一个单抽样延迟。延迟元件702输出的数据领先于来自计算器16的输出数据一个单抽样时间间隔。延迟元件704输出的数据领先于延迟元件702的输出数据一个单抽样时间间隔。因此，来自延迟元件704的输出数据表示一个所计算的相关乘方，它相应于直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件702的输出数据所表示的相关乘方有关。延迟元件706输出的数据比延迟元件702输出的数据领先两个抽样时间间隔。因此，来自延迟元件706的输出数据表示一个所计算的相关乘方，它相应于其次直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件702的输出数据所表示的相关乘方有关。

存储器711存储基准信号，它们表示三个连续抽样(前、中间和后抽样)的基准相关乘方。预定这些基准相关乘方与在给定的优良接收条件或给定的理想接收条件下所计算的相关乘方相符。

乘法器708接收来自延迟元件702的输出数据。乘法器708接收来自存储器711的基准信号，它表示后抽样基准相关乘方。乘法器708计算所计算的由延迟元件702的输出数据所表示的相关乘方与后抽样基准相关乘方的乘积(倍增)。乘法器708告知加法器718该计算的后抽样乘积。

乘法器709接收延迟元件704的输出数据。乘法器709接收存储器711的基准信号，它表示中间抽样基准相关乘方。乘法器709计算所计算的由延迟元件704的输出数据所表示的相关乘方与中间抽样基准相关乘方的乘积(倍增)。乘法器709告知加法器718所计算的中间抽样乘积。

乘法器710接收延迟元件706的输出数据。乘法器710接收存储器711的基准信号，它表示前抽样基准相关乘方。乘法器710计算所计算的由延迟元件706的输出数据所表示的相关乘方与前抽样基准相关乘方的乘积(倍增)。乘法器710告知加法器718该计算的前抽样乘积。

加法器718计算后抽样乘积、中间抽样乘积和前抽样乘积之和。加法器718告知计算器720该计算的乘积之和。计算器720计算该乘积和的平方。计算器720输出一个信号，它表示所计算的乘积和的平方。

计算器722接收延迟元件702的输出数据。计算器722计算所计算的由延迟元件702的输出数据所表示的相关乘方的平方。计算器722将数据输出到延迟元件724，它表示所计算的相关乘方的平方。

延迟元件724、726、728和730组成一个四级移位寄存器，来自计算器722的输出数据一个抽样一个抽样地存入其中。来自计算器722的输出数据通过四级移位寄存器传播，同时由延迟元件724、726、728和730的每一个接收一个单抽样延迟。延迟元件724输出的数据领先于来自计算器722的输出数据一个单抽样时间间隔。延迟元件730输出的数据领先于延迟元件724输出的数据3个抽样时间间隔。因此，来自延迟元件730的输出数据表示一个所计算的相关乘方平方，它相应于第三个直接领先于一个抽样的抽样，该一个抽样与所计算的由延迟元件724的输出数据所表示的相关乘方平方有关。计算器732接收延迟元件724的输出数据、延迟元件730的输出数据和延迟元件734的输出数据。计算器732根据延迟元件724的输出数据、延迟元件730的输出数据和延迟元件734的输出数据，为3个连续抽样计算相关乘方平方和。计算器732输出一个数据，表示所计算的相关乘方的平方和。计算器732的输出数据经由延迟元件734返回到计算器732的输入侧，延迟元件734提供一个单抽样延迟。计算器732从由延迟元件734的输出信号所表示的直接领先的相关乘方平方和中，减去由延迟元件730的输出信号所表示的相关乘方平方。计算器732将延迟元件724的输出信号所表示的相关乘方平方，加到前述相减结果中。该相加结果相当于3个连续抽样的当前相关乘方平方和。计算器732输出一个信号，它表示所计算的相关乘方平方和。

减法器736接收计算器720的输出信号，它表示乘积和的平方。减法器736接收计算器732的输出信号，它表示相关乘方平方之和。减法器736从相关乘方平方之和中减去乘积和的平方。该相减结果相应于综合误差。减法器736为每个抽样间隔产生和输出表示该综合误差的数据段。

误差检测电路45G中的延迟元件702、704和706，乘法器708、709和710，存储器711，加法器718，计算器720和722，延迟元件724、726、728和730，计算器732，延迟元件734以及减法器736根据前述公式(17)、(18)和(19)协同计算该综合误差“e(t)”。

判断电路42G接在误差检测电路45G之后。判断电路42G的输入侧连接到误差检测电路45G中减法器736的输出侧。判断电路42G对每个抽样间隔接收来自减法器736的输出数据段，它表示综合误差。该判断电路42G包括比较器。该判断电路42G中的比较器对每个抽样间隔判断该综合误差是否大于一个预定的阈值。当该综合误差等于或小于该阈值时，判断电路42G输出“1”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号相符。另一方面，当该综合误差大于该阈值时，判断电路42G输出“0”信号，表示由一对接收的同相信号和接收的正交信号所表示的符号与由一对基准同相信号和基准正交信号所表示的给定符号不相符。

判断电路42G的输出信号馈到一个信号发生器(未图示)，产生一个符号时钟信号(符号定时信号)。该信号发生器响应于判断电路42G的输出信号控制所产生的符号时钟信号的相位，使符号时钟信号与收到的信号同步。

注意，该误差检测电路45G也可以变换为采用四级或更多级的形式。在此情况下，该误差检测电路45G根据前述公式(20)、(21)和(22)计算综合误差“e(t)”。

Claims (14)

1.一种同步装置，其特征在于包括：

产生一预定信号的第一装置；

检测所收到的信号与第一装置产生的预定信号之间相关性的第二装置；

产生一预定相关基准的第三装置；

计算由第二装置所测相关性与第三装置所产生的预定相关基准之间误差的第四装置；以及

比较第四装置所计算的误差与预定阈值以检测同步定时关系的第五装置。

2.一种同步装置，其特征在于包括：

产生一预定信号的第一装置；

检测所收到的信号与第一装置产生的预定信号之间相关性的第二装置；

为给定数量的连续抽样产生一预定相关基准的第三装置，该给定数量至少等于3；

计算由第二装置所测相关性与第三装置为给定数量的连续抽样所产生的预定相关基准之间之误差的第四装置；以及

比较第四装置所计算的误差与预定阈值以检测同步定时关系的第五装置。

3.如权利要求2所述的同步装置，其特征在于，以“e(t)”表示由第四装置所计算的误差，该第四装置按下列公式计算该误差“e(t)： $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-y\left(n\right)\}}^2$ 其中，“n”表示对应于“N”个连续抽样之每一个抽样的整数；“t”表示时点；“N”表示给定数量；“T”表示一个抽样时间间隔；“x(t+nT)”表示由第二装置检测的相关性；“y(n)”表示预定相关基准。

4.如权利要求3所述的同步装置，其特征在于，该第四装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，它表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

第一减法器，它计算第一延迟元件的输出信号与预定相关基准“y(0)”之间的第一差值；

第二减法器，它计算第二延迟元件的输出信号与预定相关基准“y(1)”之间的第二差值；

第三减法器，它计算第三延迟元件的输出信号与预定相关基准“y(2)”之间的第三差值；

第一计算器，它计算由第一减法器所计算的第一差值的平方；

第二计算器，它计算由第二减法器所计算的第二差值的平方；

第三计算器，它计算由第三减法器所计算的第三差值的平方；以及

加法器，它将第一计算器计算的平方、第二计算器计算的平方和第三计算器计算的平方与误差“e(t)”相加。

5.如权利要求3所述的同步装置，其特征在于，第四装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的第一加法器；

对该第一加法器的输出信号加倍的第一计算器；

将第一延迟元件的输出信号平方的第二计算器；

第四、第五和第六延迟元件，每个延迟元件提供一个单抽样延迟，该第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五和第六延迟元件；

将第四、第五和第六延迟元件的输出信号相加的第二加法器；以及

第三计算器，它从第二加法器的输出信号中减去第一计算器的输出信号，并将所述相减结果与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方、以及预定相关基准“y(2)”的平方之和相加，以计算误差“e(t)”。

6.如权利要求3所述的同步装置，其特征在于，第四装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的加法器；

对该加法器的输出信号加倍的第一计算器；

将第一延迟元件的输出信号平方的第二计算器；

第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，该第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；

提供一个单抽样延迟的第八延迟元件；

第三计算器，它从第四延迟元件的输出信号中减去第七延迟元件的输出信号，并将所述相减结果与第八延迟元件的输出信号相加，该第三计算器的输出信号反馈到第八延迟元件；以及

第四计算器，它从第三计算器的输出信号中减去第一计算器的输出信号，并将所述相减结果与预定相关基准“y(0)”的平方、预定相关基准。y(1)”的平方、以及预定相关基准“y(2)”的平方之和相加，以计算误差“e(t)”。

7.一种同步装置，其特征在于包括：

产生一预定信号的第一装置；

检测所收到的信号与第一装置所产生的预定信号之间相关性的第二装置；

产生预定相关基准的第三装置；

根据第二装置所检测的相关性和第三装置所产生的预定相关基准确定一个修正因子的第四装置；

根据第四装置所确定的修正因子，将第三装置产生的预定相关基准修正为第二相关基准的第五装置；

计算第二装置所测相关性与第五装置所产生的第二相关基准之间误差的第六装置；以及

比较第六装置所计算的误差与预定阈值，以检测同步定时关系的第七装置。

8.一种同步装置，其特征在于包括：

产生一预定信号的第一装置；

检测所收到的信号与第一装置所产生的预定信号之间相关性的第二装置；

为给定数量的连续抽样产生预定相关基准的第三装置，该给定数至少等于3；

根据第二装置所检测的相关性和第三装置所产生的预定相关基准确定一个修正因子的第四装置；

根据第四装置所确定的修正因子，将第三装置产生的预定相关基准修正为第二相关基准的第五装置；

为给定数量的连续抽样，计算第二装置所测相关性与第五装置所产生的第二相关基准之间误差的第六装置；以及

比较第六装置所计算的误差与预定阈值，以检测同步定时关系的第七装置。

9.如权利要求8所述的同步装置，其特征在于，以“e(t)”表示由第六装置所计算的误差，该第六装置按下列公式计算该误差“e(t)”： $e\left(t\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{\{x(t+\mathrm{nT})-\mathrm{ay}\left(n\right)\}}^2$ $a=\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x(t+\mathrm{nT})y\left(n\right)\right]/\left[\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}y{\left(n\right)}^2\right]$ 其中，“n”表示对应于“N”个连续抽样之每一个抽样的整数；“ t”表示时点；“N”表示给定数量；“T”表示一个抽样时间间隔；“ x(t+nT)”表示由第二装置检测的相关性；“y(n)”表示预定相关基准；“a”表示第四装置所确定的修正因子。

10.如权利要求9所述的同步装置，其特征在于，第四装置、第五装置和第六装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准。y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准。y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准。y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的第一加法器；

将第一加法器的输出信号与预定相关基准。y(0)”的平方、预定相关基准“y(1)”的平方、以及预定相关基准“y(2)”的平方之和的倒数相乘的第四乘法器；

将预定相关基准“y(0)”与第四乘法器的输出信号相乘的第五乘法器；

将预定相关基准“y(1)”与第四乘法器的输出信号相乘的第六乘法器；

将预定相关基准“y(2)”与第四乘法器的输出信号相乘的第七乘法器；

计算第一延迟元件输出信号与第五乘法器输出信号之间第一差值的第一减法器；

计算第二延迟元件输出信号与第六乘法器输出信号之间第二差值的第二减法器；

计算第三延迟元件输出信号与第七乘法器输出信号之间第三差值的第三减法器；

计算第一减法器所计算的第一差值之平方的第一计算器；

计算第二减法器所计算的第二差值之平方的第二计算器；

计算第三减法器所计算的第三差值之平方的第三计算器；以及

将第一计算器所计算的平方、第二计算器所计算的平方和第三计算器所计算的平方与误差“e(t)”相加的第二加法器。

11.如权利要求9所述的同步装置，其特征在于，第四装置、第五装置和第六装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准。y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准。y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准。y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的第一加法器；

对第一加法器的输出信号平方的第一计算器；

将第一计算器的输出信号与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方、以及预定相关基准“y(2)”的平方之和的倒数相乘的第四乘法器；

对第一延迟元件的输出信号平方的第二计算器；

第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；

将第四、第五和第六延迟元件的输出信号相加的第二加法器；以及

计算第四乘法器的输出信号与第二加法器的输出信号之差，以计算误差“e(t)”的减法器。

12.如权利要求9所述的同步装置，其特征在于，第四装置、第五装置和第六装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的第一加法器；

对第一加法器的输出信号平方的第一计算器；

对第一延迟元件的输出信号平方的第二计算器；

第四、第五和第六延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五和第六延迟元件；

将第四、第五和第六延迟元件的输出信号相加的第二加法器；以及

计算第一计算器的输出信号与第二加法器的输出信号之差，以计算误差“e(t)”的减法器。

13.如权利要求9所述的同步装置，其特征在于，第四装置、第五装置和第六装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准。y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准。y(1)”相乘的第二乘法器；

将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的加法器；

对加法器的输出信号平方的第一计算器；

将第一计算器的输出信号与预定相关基准“y(0)”的平方、预定相关基准“y(1)”的平方、以及预定相关基准“y(2)”的平方之和的倒数相乘的第四乘法器；

对第一延迟元件的输出信号平方的第二计算器；

第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；

提供一个单抽样延迟的第八延迟元件；

从第四延迟元件的输出信号中减去第七延迟元件之输出信号，并将所述相减结果与第八延迟元件的输出信号相加的第三计算器，第三计算器的输出信号馈到第八延迟元件；以及

计算第四乘法器的输出信号与第三计算器的输出信号之差，以计算误差“e(t)”的减法器。

14.如权利要求9所述的同步装置，其特征在于，第四装置、第五装置和第六装置包括：

第一、第二和第三延迟元件，每个延迟元件提供一个单抽样延迟，该第一延迟元件接收第二装置的输出信号，表示所检测的相关性，该第一延迟元件依次后跟第二和第三延迟元件；

将第一延迟元件的输出信号与预定相关基准“y(0)”相乘的第一乘法器；

将第二延迟元件的输出信号与预定相关基准“y(1)”相乘的第二乘法器

将第三延迟元件的输出信号与预定相关基准“y(2)”相乘的第三乘法器；

将第一、第二和第三乘法器的输出信号相加的加法器；

对加法器的输出信号平方的第一计算器；

对第一延迟元件的输出信号平方的第二计算器；

第四、第五、第六和第七延迟元件，每个延迟元件提供一个单抽样延迟，第四延迟元件接收第二计算器的输出信号，第四延迟元件依次后跟第五、第六和第七延迟元件；

提供一个单抽样延迟的第八延迟元件；

从第四延迟元件的输出信号中减去第七延迟元件之输出信号，并将所述相减结果与第八延迟元件的输出信号相加的第三计算器，第三计算器的输出信号馈到第八延迟元件；以及

计算第一计算器的输出信号与第三计算器的输出信号之差，以计算误差“e(t)”的减法器。

Images