CN1234932A - 变长帧传输方法、发射机和接收机 - Google Patents

Abstract

一种可以使得在接收机侧能正确且容易地建立同步而在码错误容易发生的环境下没有系统冗余的变长帧传输方法。在发射机中,一个变长帧分割部分1将一个变长帧f分割成长度比为1∶1的码串f₁和f₂。第一个同步标记添加部分3－1将一个同步标记S₁加到码串f₁ 的头部且第二个同步标记添加部分3－2将一个同步标记S₂加到码串f₂的头部。这两个同步标记有互不相同的内容,但它们有相同的长度。有同步标记的码串被一个转换开关复用并形成一个变长帧。从转换开关4得到的一系列变长帧被作为系列数据发送到一台接收机。在接收机中,各帧的起始和结束点基于串行数据中每个同步标记的位置而得到。

Description

变长帧传输方法、发射机和接收机

                    技术领域

本发明涉及一种变长帧传输方法、变长帧发射机、和变长帧接收机。

                    背景技术

在多媒体通信中，由诸如编码图象与声音信息或由它们所组成的多路复用信息之类的变长帧构成的信息被传输。

当从一台发射机向一台接收机发送变长帧时，各帧不可避免地会被接收机在不规则的时间间隔内接收。因此，接收机判定所接收到的信号中帧的头段和尾段并从所接收的信号中取出各帧。这种接收变长帧的控制方法叫做帧同步建立。

作为这种传统的帧同步方法，有定长帧同步法(伪定长法)和变长帧同步法。

定长帧同步法是一种通过将不定长帧映射到定长帧从而对其进行发送的方法。这种方法有一个优点是，一旦接收机能够获得同步，接收机就能够预测连续到来的定长帧的起始点位置并维持一种同步状态。不过，在这种方法中，初始的不定长帧的数据被映射到定长帧，并且定长帧被发送。因此，必须发送包含了指示定长帧中的变长帧边界的指针的定长帧。而且，为了完整地再生不定长帧，需要正常地接收指针。这样，必须包含一个错误校正码或类似物以用来保护一个定长帧中的指针不产生码错误。因此，存在一个问题就是帧变得很冗长且传输效率降低了。而且，由于这种方法将变长帧信息映射到定长帧，所以出现的问题是整个系统的灵活性降低了。

变长帧同步法是一种假设不将变长帧转变成伪定长帧而将变长帧直接发送的同步方法。

使用同步标记的同步法是变长帧同步法中典型的一种。在这一方法中，发射机将一个同步标记加到一个变长帧的头部再发送该变长帧。接收机从由发射机那里接收到的串行数据中检测出同步标记，然后判定跟随每个同步标记的变长帧的位置。根据这种变长帧同步法，变长帧被直接发送。因此，就不会出现帧变得冗长及系统灵活性降低的问题了。

作为变长帧同步法的一个例子，有适应于iTU-T建议H.233的HDLC组帧。在HDLC组帧中，接收机通过在每个被发送的帧头上加上同步标记帧数据01111110再发送此帧来建立同步。

而且，移动通信的数据传输在码错误频繁发生的条件下被完成。当在上述条件下给一个帧加上一个同步标记并发送该帧时，在传输中发生了一个突发性质的码错误并且由于这个码错误同步标记可能被破坏。在这种情况下，由于接收机不能检测到同步标记，它就不能正确接收该帧。这一问题被称作丢失同步。

此外，在一帧的传输过程中，起初不作为同步标记的数据可能被变为同步标记。在这种情况下，接收机错误地将不是同步标记的数据当作是同步标记并且将跟随在被错误识别的同步标记后的数据处理为一帧。这一问题被称作错误同步。而且，这种错误同步的发生是由于在一帧的传输过程中产生了一个码错误，并且即使在没有码错误产生的情况下，当一帧中的数据与一个同步标记相匹配时也会出现错误同步。

在这种情况下，如果在传输过程中没有突发的码错误发生而只有随机的码错误发生，就可能将上述问题阻止到一定程度。也就是，通过使用这样一种方法即接收机通过与一个实际的同步标记相比较，从而将一个只具有在允许范围内的比特错误的数据作为同步标记，就可能降低丢失同步的发生速率。不过，在实际传输中，不仅有随机的码错误而且有突发的码错误频繁发生。因此，在传输中经常会产生超过上述作为同步标记的允许范围的码错误。在这种情况下，接收机就不能建立同步。

如上所描述的，使用同步标记的传统的变长帧同步法有一个优点，就是变长帧可以直接被发送，但它有一个问题，即由于传输过程中所产生的码错误而使得在接收机中容易出现丢失同步或错误同步，并且当丢失同步或错误同步发生时难以正常再生一个帧。

而且，在变长帧传输系统中，通常且频繁地通过将与变长帧结构有关的信息包含在变长帧中而对该信息进行发送。这种信息对于再生添加在变长帧上的信息而言是非常重要的信息并且要求增强类似于同步标记情况下的保护。但是，符合上述要求的变长帧传输技术还未被提出来。

发明内容

本发明用于解决上述问题并且其第一个目的是提供一种变长帧传输方法、一种发射机和一种接收机，它们能够即使在码错误易发生的条件下在接收机中也易于建立同步而不降低系统的灵活性和传输效率。

本发明的第二个目的是提供一种变长帧传输方法、一种发射机和一种接收机，其中当通过将与变长帧结构有关的信息包含在变长帧中而发送该信息时，该信息被保护。

在本发明的变长帧传输方法中，发射机根据一个确定的分割法则将变长帧分割成多个码串以进行发送，给码串加上同步标记，并发送由多个码串及被加到码串上的同步标记所组成的串行数据。接收机接收串行数据，从串行数据中检测同步标记，基于串行数据中被检测到的至少两个同步标记的位置判定串行数据中变长帧的起始点，并从串行数据中取出变长帧。

因此，本发明使得即使在同步标记中容易产生码错误的条件下也不会引起帧冗余，从而可以正确且容易地建立同步。

在本发明的另一种模式中，发射机通过将包含与一个变长帧结构有关的信息的附加信息放置在每个同步标记的后面来发送串行数据。

因此，这种模式有一个优点，就是接收机能容易地获得附加信息，因为跟随在每个同步标记后的任何一段附加信息都必须被正常发送。

在本发明的另一种模式中，发射机对包含与一个变长帧结构有关的信息的附加信息进行编码以生成识别码串，并将识别码串放置在同步标记的后面来发送串行数据，接收机从串行数据中检测到同步标记和识别码串，将检测到的识别码串与同步标记进行比较，由此判定是否每个同步标记都被包含在相同的变长帧中。

按照上述模式，就可能判定在识别码串之前的同步标记是否被包含在相同的变长帧中。因此，就可能防止在帧的起始点产生错误的判定。

附图描述

图1是表示本发明的第一种实施方案的变长帧发射机结构的方块图。

图2是第一种实施方案的变长帧接收机的结构的方块图。

图3A到3D是表示第一种实施方案的发射机中处理变长帧F的步骤的例图。

图4A到4C是表示第一种实施方案的接收机中再生变长帧F的步骤的例图。

图5A到5D是表示建立一个变长帧F的同步的算法的例图。

图6是表示执行图5中的同步建立算法的程序的流程图。

图7是表示本发明的第二种实施方案的变长帧发射机结构的方块图。

图8是表示本发明的第二种实施方案的变长帧接收机结构的方块图。

图9是表示由第二种实施方案的发射机产生的一个变长帧的例图。

图10是表示本发明的第三种实施方案的变长帧发射机的结构的方块图。

图11是表示本发明的第三种实施方案的变长帧接收机的结构的方块图。

图12是表示由第三种实施方案的发射机产生的变长帧的例图。

图13是表示本发明的第四种实施方案的变长帧发射机的结构的方块图。

图14是表示本发明的第四种实施方案的变长帧接收机的结构的方块图。

图15是表示由第四种实施方案的发射机产生的变长帧的例图。

实现发明的最佳模式

发明的优选实施方案描述如下。

A：第一种实施方案

图1是表示本发明的第一种实施方案的变长帧发射机结构的方块图。发射机有变长帧分割装置1，添加装置3，和一个转换开关4。而且，添加装置3是由第一个同步标记添加部分3-1和第二个同步标记添加部分3-2构成的。

来自于未图示出的高层的变长帧F被连续提供给变长帧分割装置1。当变长帧分割装置1接收到一个变长帧F时，它将该变长帧F分割成长度比为1∶1的两个码串f₁和f₂。而且，变长帧分割装置1通过一条传输线2将码串f₁和f₂输出到添加装置3。

添加装置3的第一个同步标记添加部分3-1将一个同步标记S₁添加到码串f₁的头上，并通过传输线2将所得到的码串f₁′输出到转换开关4。添加装置3的第二个同步标记添加部分将一个同步标记S₂加到码串f₂的头上并通过传输线2将所得到的码串f₂′输出到转换开关4。

在这种情况下，同步标记S₁和S₂有互不相同的内容。但是，同步标记S₁和S₂有相同的长度。

转换开关4在发射机中被提供用来输出串行数据。转换开关4交替选择来自于第一个同步标记添加部分3-1的码串f₁′和来自于第二个同步标记添加部分3-2的码串f₂′并将它们输出到未图示出的传输部分。传输部分通过转换开关4连续接收分别由码串f₁′和f₂′构成的带有同步标记的变长帧，并把由一系列这些带有同步标记的变长帧构成的串行数据发送到接收机。

图2是表示这一实施方案的接收机结构的方块图。

接收机有一个缓存器5、一个同步建立系统6、和一个同步标记消除部分7。而且，同步建立系统6由第一个同步标记检测部分6-1、第二个同步标记检测部分6-2、和一个同步判定部分603组成。

由上面的发射机发送的串行数据被接收机中未图示出的接收部分所接收。然后，串行数据被通过传输线8送到缓存器5、第一个同步标记检测部分6-1、和第二个同步标记检测部分6-2。

由接收部分所接收的串行数据被连续存贮到缓存器5中。存贮在缓存器5中的串行数据被同步建立系统6读出并被输出到同步标记消除部分7。

第一个同步标记检测部分6-1是用来检测包含在串行数据中的第一个同步标记S₁的装置。此外，第二个同步标记检测部分6-2是用来检测包含在串行数据中的第二个同步标记S₂的装置。

同步判定部分6-3判定缓存器5中每个含有一个同步标记的帧的地址，并根据判定结果从缓存器5中读出各帧。该帧由分别包含一个同步标记的码串f₁′和f₂′构成。

同步标记消除部分7是用来消除从缓存器5中读出的帧的同步标记S₁和S₂并再生成初始变长帧F的装置。

(2)该实施方案的操作

<一般操作>

接下来，参考图1和图3A到3D来描述发射机的操作。图3A到3D是表示变长帧f被一台发射机处理的过程的例图。

图3A表示从一个未图示出的高层连续输出的多个变长帧中的一个。如图3B所示帧F在变长帧分割装置1中被分成长度比为1∶1的码串f₁(前半部分)和码串f₂(后半部分)。然后这些码串被输出到添加装置3。

如图3C所示，第一个同步标记添加部分3-1将同步标记S₁添加到码串f₁的头部并将所得的码串f₁′输出到转换开关4。而且，第二个同步标记添加部分3-2将同步标记S₂添加到码串f₂的头部并将所得的码串f₂′输出到转换开关4。

按照上面转换开关4的开关操作，由第一个同步标记添加装置3-1发送的码串f₁′与由第二个同步标记添加装置3-2发送的码串f₂′被交替选择。其结果是，由码串f₁′和f₂′构成的一个帧被从转换开关4输出到一个传输部分。

之后，与上面相同的处理被用于跟随在帧F后的一系列帧。其结果是，一系列分别对应于每个变长帧F的变长帧F′，比如，对应于帧F的帧F′，对应于下一帧F的帧F′，以及对应于再下一帧F的帧F′，被连续生成并作为一个串行数据串被提供给传输部分。而且，如图3D所示，串行数据被连续发送给接收机。

然后，下面参考图2和图4A到4C来描述接收机的操作。图4A到4C表示一个初始的变长帧F被接收机从串行数据中再生的过程。

从发射机发送的串行数据被接收机接收并被连续存贮到缓存器5中。串行数据也被输入到第一个同步标记检测部分6-1和第二个同步标记检测部分6-2。

图4A说明了被接收机接收的串行数据。由图中所说明的，串行数据包含一个由码串f₁′和f₂′构成的变长帧。

当第一个同步标记检测部分6-1从接收到的串行数据中检测到同步标记S₁时，它就通知同步标记判定部分6-3：同步标记S₁被检测到了。而且，当第二个同步标记检测部分6-2从接收到的串行数据中检测到同步标记S₂时，它就通知同步标记判定部分6-3：同步标记S₂被检测到了。

同步判定部分6-3根据由同步检测部分6-1和6-2发送的通知，判定对应于缓存器5中的串行数据中的同步标记S₁和S₂的部分的位置。也就是，当同步标记检测部分6-1或6-2检测到同步标记S₁或S₂时，就通知同步判定部分6-3：同步标记S₁或S₂被检测到，并且由此而通知同步判定部分6-3缓存器5中的串行数据中的同步标记S₁或S₂的位置。

同步判定装置6-3按照这样得到的被检测到的同步标记S₁和S₂的位置来执行对变长帧F建立同步的处理。也就是，装置6-3判定与对应于存贮在缓存器5中的一系列串行数据中的变长帧F的起始和结束点相对应的各段，并将判定结果(特别是，对应于起始和结束点的缓存器5中的地址)提供给缓存器5。其结果是，如图4B所示，在一系列串行数据中的起始点和结束点之间的部分中的码串被从缓存器5中读出并被输出到同步标记消除部分7。

在同步标记消除部分7中，同步标记S₁和S₂被从码串中消除，并且变长帧F如图4C所示被再生并输出。

<同步建立处理>

然后，下面参考图5A到5D来描述由同步判定部分603所执行的变长帧F的同步建立处理。

图5A到5D分别表示由一台接收机所接收的串行数据。串行数据由多个变长帧构成。但是，这些变长帧之间的边界是未知的。这样，这一实施方案的同步判定部分6-3如下所述地判定一个变长帧的起始和结束点。

<1>当同步标记S₁和S₂都被正常接收时

在图5A所示的例子的情况中，当串行数据被接收到时，同步标记S₁在串行数据中的位置P₁被检测到，然后同步标记S₂在位置P₂被检测到。

在这种情况中，码串f₁和f₂必须出现在同步标记S₁和S₂之后且这两个码串f₁和f₂的长度比为1∶1。

而且，同步标记S₁和S₂有相同的长度。

因此，一个帧起始点(同步标记S₁的头)必须出现在所接收到的串行数据中的位置P₁且下一个帧起始点(下一帧的同步标记S₁)必须出现在超前于位置P₁一个长度为2P₁P₂(即，地址P₂和P₁之差的两倍)的位置P₁′。

这样，当同步标记S₁和S₂如本例所示被连续检测到时，同步判定部分6-3判定：在所接收到的串行数据中同步标记S₁出现的位置为一个变长帧的起始点，并且判定超前于该起始点一个长度为2P₁P₂的位置为下一个变长帧的起始点。

在这种情况中，同步判定部分6-3能够立即判定下一变长帧的起始点位置而不需要等待下一变长帧的同步标记S₁被检测到。

<2>当码错误出现在同步标记S₂中时

在如图5B所示例子的情况中，在发送串行数据的过程中一个码错误出现在同步标记S₂中。这样，当串行数据被接收机接到时，同步标记S₁被在串行数据中的位置P₁处检测到，此后下一帧的同步标记S₁被在串行数据中的位置P₁′检测到，尽管同步标记S₂并未被检测到。

在这种情况下，因为两个同步标记是被连续检测到的，很清楚由于一个码错误，同步标记S₂未被检测到。但是，两个被检测到的同步标记S₁是被添加在帧头上的两个字。

这样，如本例所示，即使同步标记S₂未被检测到，当同步标记S₁被检测到时，同步判定部分6-3也可以判定：一帧的起始点出现在串行数据中同步标记S₁被检测到的每个点。

<3>当码错误出现在同步标记S₁中时

在图5C所示例子的情况中，在发送串行数据的过程中一个码错误出现在某一帧的同步标记S₁里。这样，当串行数据被接收机接收到时，在该帧之前的一帧的同步标记S₂被检测到，此后尽管该帧的同步标记S₁并未被检测到，但该帧的同步标记S₂也可以在位置P₂被检测到，下一帧的同步标记S₁的位置P₁′被在位置P₁′检测到。

在这种情况下，该当前帧的同步标记S₂被检测到的位置P₂与该当前帧的下一帧的同步标记S₁被检测到的位置P₁′之间的长度P₂P₁′必须是该帧长度的1/2。

这样，如本例所示，当同步标记S₂被检测到而尽管同步标记S₁并未被检测到，然后下一帧的同步标记S₁被检测到时，同步判定部分6-3判定：从被检测到的同步标记S₁的位置P₁′处退回一个长度为2P₂P₁而得到的位置就是一帧的起始位置(即，如果没有任何码错误发生则一定会被检测到的同步标记S₁的位置)。

<4>当由于码错误而将数据不同步标记转变为同步标记时

在图5D所示例子的情况中，由于发送串行数据过程中的一个码错误，某一帧的非同步标记的数据被转变为同步标记S₂。这样，当该串行数据被接收机接收到时，该帧的同步标记S₁被在位置P₁检测到，之后，同步标记S₂被在位置P₂′检测到，然后同步标记S₂被在位置P₂检测到，此后，下一帧的同步标记S₁被在位置P₁′检测到。

在这种情况下，只有一个同步标记S₂应该被包含在一个帧中，因此，如本例所示，当两个同步标记S₂被连续检测到时，其任何一个S₂都可以作为由于码错误而被产生的一个仿真。

而且，就本实施方案来说，从同步标记S₁的头部到同步标记S₂的头部所构成的这个部分的长度必须等于从同步标记S₂的头部到该帧的尾部所构成的这个部分的长度。

这样，就本例而言，同步判定部分6-3判定：在位置P₂′处检测到的同步标记S₂是当例如P₂P₁=P₁′P₂及P₂′P₁≠P₁′P₂′时的一个仿真。

如上所述，根据同步建立过程，如果包含在串行数据中的三个连续同步标记中的两个能被检测到，就可能判定一个变长帧的起始和结束点。

<同步建立过程程序举例>

本实施方案的同步建立过程如上所述。本领域的技术人员可以任选使用硬件或软件来作为执行同步建立过程的手段。而且，为了用例如软件来实现同步建立过程，本领域的技术人员能够很容易地编制出对应于同步建立过程的内容的软件，因此此过程的内容已经被详细阐明了。

图6是表示执行同步建立过程的一个程序的流程图。而且，除上面的程序之外还有许多种用来执行同步建立过程的程序可以被考虑。不过，本领域的技术人员可以任意选择是否使用任何一个程序。

图6所示的程序被诸如SDP之类的处理器执行，而且它相当于图2中的同步检测部分6-1和6-2以及同步判定部分6-3。

在本程序的情况下，处理器通过搜索串行数据来判定存储在缓存器5中的串行数据中一个变长帧的位置。为了完成上面的搜索，程序使用一个指针i，状态P₁,P₂,P₃,开始和结束寄存器。而且，可能使用处理器中的资源或一个外部存贮器作为指针和寄存器。

在这种情况下，用来从缓存器5中读取数据的地址被存贮在指针i中。

表示被检测到的一个同步标记的状态的信息被存贮在状态寄存器中。更精确地，在同步标记S₁或S₂还根本未被检测到的初始状态，状态被置为“0”。而且，当同步标记S₁被检测到时，状态被置为“1”。此外，当同步标记S₂在初始状态中被检测到时，状态被置为“2”。而且，当要被检测到的同步标记S₁未被检测到时，状态被置为“3”。

寄存器P₁和P₂是分别用来存储被检测到的一个同步标记的位置的寄存器。也就是，当同步标记S₁被从缓存器5中读取出来时，所读出的地址就被存贮在寄存器P₁中。当同步标记S₂被从缓存器5中读取出来时，所读出的地址就被存贮在寄存器P₂中。

寄存器P₁是当被一个帧跟随的一个顺序帧的起始点(同步标记S₁的位置)已被判定且该帧的起始点被检测或预测到时用来存贮该帧的起始点的地址的装置。

开始和结束寄存器是用来存贮一个当起始和结束点被检测到时的变长帧的起始和结束点地址的寄存器。

下面图5A到5D中的特定状态被采用来描述图6所示的程序的流程。

首先，假设如图5A所示的一种情况，其中某一变长帧的同步标记S₁和S₂被正常接收，而且，下一变长帧的同步标记S₁被正常接收。下面来描述上述情况中程序处理的流程。

首先，当处理器开始执行该程序时，它执行初始化处理(步骤S100)。在初始化处理中，指针i和状态寄存器被置为“0”，且P₁,P₂,P₁′，开始和结束寄存器被置为空信息(没有内容的空信息)。

然后，处理器从指针i所指的缓存器5中的地址中读取数据并判定该数据是否为同步标记S₁(步骤S101)。当判定结果为“否”时，处理器再判断该数据是否为同步标记S₂(步骤S102)。而且，当判断结果为“否”时，处理器将指针i加“1”(步骤S103)，然后返回步骤S101。之后，处理器重复步骤S101到S103直到同步标记S₁或S₂被检测到。

之后，当第一个变化帧的同步标记S₁(例如出现在图5A最左端的同步标记)被从缓存器5中读取出时，步骤S101中的判断结果成为“是”且开始步骤S111。

在步骤S111中，根据状态寄存器中的内容做出一个判断。当同步标记S₁在初始状态已被读取时，在此步骤中状态寄存器的内容是“0”。这样，程序进行到步骤S112。在这一步骤S112中，处理器存贮指针i的当前数据，也就是缓存器5的地址，根据该地址同步标记S₁被读取到寄存器P₁中，并且处理器将状态寄存器置“1”。接下来，处理器增量指针i(步骤S103)的同时重复对同步标记S₁和S₂的搜索(步骤S101和S102)。

此后，当同步标记S₂(例如图5A左边起第二个同步标记)被从缓存器5中读取出来时，步骤S102中的判别结果变为“是”且程序进行到步骤S121。

接下来，在步骤S121中，根据状态寄存器的内容做出一个判断。在这种情况下，状态寄存器的内容为“1”。这样，程序从步骤S121进行到步骤S123。在步骤S123中，处理器存贮指针i的当前数据，也就是，缓存器5的地址根据该地址同步标记S₂被读取到寄存器P₂中。而且，2P₂-P₁，即2(P₂-P₁)+P₁被计算且计算结果被赋给指针i。跟随在最后一个有已被检测到的同步标记S₁和S₂的帧之后的一个帧的起始点(同步标记S₁的位置)的被估计的地址，将通过这一计算而被判定，且这样判定的地址被赋给指针i。例如，在图5A中，变长帧的同步标记S₁出现在位置P₁′,P₁′是在同步标记S₁的位置P₁往前两倍于最后一帧的同步标记S₁和S₂之间的长度的位置。步骤S123中的处理是将指针i增加到位置P₁′的过程。

接着，在步骤S124中，处理器从指针i所指的缓存器5中的地址中读取数据并判定该数据是否为同步标记S₁。当判断结果为“是”时，程序进行到步骤S126。

在步骤S126中，处理器存贮指针i的内容，寄存器P₁′中的同步标记S₁就来自于指针i所指向的地址。而且，处理器存贮寄存器P₁的内容，这次读出的当前同步标记S₁(图5A所示例子中最左端的同步标记S₁)之前的在开始寄存器中的先前同步标记就来自于该内容指向的地址。而且，处理器将寄存器P₁′中的内容减1并将减法得到的地址存贮在结束寄存器中。

当步骤S126中的处理结束后，程序进行到步骤S136。在步骤S136中，处理器从缓存器5中由开始寄存器所指示的地址和结束寄存器所指示的地址之间的区域(对应于图5A中地址P₁和与地址P₁′差1的一个地址之间的区域)中读取一个变长帧并将该帧发送到图2中的同步标记消除部分7。

接着，程序进行到步骤S137，在此步骤中处理器将寄存器P₁′的内容赋给寄存器P₁，将通过给状态寄存器的内容加上一个字长的同步标记后所得的值赋给指针i，并将“1”赋给状态寄存器。当步骤S137完成后，程序经过步骤S103返回到步骤S101。在这种情况中，指针i指示了跟随在最后的同步标记S₁之后的地址。这样，步骤S101到S103被一直重复到跟随在最后的同步标记S₁之后的同步标记被读取到为止。

在上面的描述中，在初始状态中同步标记S₁被首先读取的情况被作为例子描述。不过，也有同步标记S₂被首先读取的情况。对应于这种情况的操作如下：

当同步标记S₂被在初始状态中首先读取时，步骤S102中的判断结果成为“是”。状态寄存器中的内容是“0”。这样，程序经过步骤S121进行到步骤S122。在步骤S122中，处理器存贮当同步标记S₂被读取到寄存器P₂′中时被存贮到指针i中的内容，并将“2”赋给状态寄存器。当步骤S122中的处理完成后，程序经过步骤S103返回到步骤S101。然后处理器通过增量指针i重复对同步标记S₁和S₂的搜索(步骤S101到S103)。

之后，当同步标记S₁被读取到时，步骤S101中的判断结果成为“是”。这样，程序进行到步骤S111。在步骤S111中，根据状态寄存器的内容做出一个判断。在这种情况下，“2”被存贮到状态寄存器中。这样，程序从步骤S111进行到步骤S131。

接着，在步骤S131中，处理器从指针i中读取当最后一个同步标记S₁被读出时存贮在该指针中的数据，并将这样读到的数据赋给寄存器P₁′。而且，处理器确定从最后的同步标记S₁往回2(P₁′-P₂)的一个地址2(P₂-P₁′)(=P₁′-2(P₁′-P₂))，并将这样确定的地址存贮到开始寄存器中。而且，处理器将寄存器P₁′中的内容减1以确定存贮了在最后的同步标记S₁前的数据的地址，并将这样确定的地址存贮到结束寄存器中。当步骤S131中的处理完成后，程序进行到步骤S133以做出状态寄存器中的内容是否为“3”的判断。在这种情况下，“2”被存贮到状态寄存器中。这样，步骤S133中的判断结果就是“否”。然后处理器执行上述的步骤S136和S137中的处理。接着，程序经过步骤S103返回到S101。

根据上述程序，即使是同步标记S₂在初始状态被首先读取，也可能再生一个含有同步标记S₂的变长帧。而且，在上述的流程中，有一种情况即同步标记S₂被读取且“2”被赋给状态寄存器且之后，并非同步标记S₁而是同步标记S₂被读取。在这种情况下，指示了最后的同步标记S₂的地址的指针i的内容被赋给寄存器P₂,“2”又被赋给状态寄存器，且程序经过步骤S103返回到步骤S101。然后，与上面相同的处理被执行。

接下来，假设一种情况即某一帧的同步标记S₁被接收到，在此之后，如图5B所示下一个变长帧的同步标记S₁被接收到而尽管同步标记S₂未被接收到。在这种情况下程序的处理流程如下：

正如已被描述过的，当同步标记S₁被读取时，读出的数据被存贮在寄存器P₁中且“1”被赋给状态寄存器(步骤S122或步骤S134)。然后，程序经过步骤S103返回到S101，且处理器重复步骤S101到S103。

之后，当同步标记S₁被检测到而尽管同步标记S₂未被读到时，程序经步骤S101和S111进行到步骤S132。在步骤S132中，处理器获得当最后的同步标记S₁被读取时所存贮在指针i中的内容，并将这样得到的内容赋给寄存器P₁′。而且，处理器获得寄存器P₁的内容，它指示了在最后的同步标记S₁之前的同步标记的地址，并将这样得到的地址存贮在开始寄存器中。而且，处理器将寄存器P₁′的内容减1以确定一个地址，并将这样确定的地址存贮在结束寄存器中。当步骤S132中的处理完成后，程序进行到步骤S136，在该步骤中处理器从缓存器5中由开始寄存器所指示的地址和结束寄存器所指示的地址之间的区域(对应于图5B中地址P₁和地址P₁′减1的地址之间的区域)中读取一个变长帧，并将这样读取的帧发送到图2中的同步标记消除部分7。

接着，处理器执行已被描述的步骤S137且程序经步骤S103返回到S101。

这样，根据本程序，当同步标记S₁被读到，且此后同步标记S₁被读到而尽管同步标记S₂未被读到时，前一个同步标记S₁的开头到后一个同步标记S₁的开头之间的部分被再生为一个变长帧。

接下来，假设一种情况就是如图5C所示同步标记S₂被正常接收，然后有一个码错误的某个变长帧的同步标记S₁被接收，之后同一个变长帧的同步标记S₂被正常接收，最后下一个变长帧的同步标记S₁被正常接收。在这种情况下本程序的处理流程如下：

当同步标记S₂被从缓存器5中读取出时，步骤S102中的判断结果成为“是”，然后程序进行到步骤S121，在该步骤中根据状态寄存器的内容做出一个判断。当同步标记S₁被在以上的同步标记S₂前读取时，同步标记S₁的地址被存贮在寄存器P₁中且“1”被存贮到状态寄存器中(步骤S112或S134)。这样，在这种情况下，程序从步骤S121进行到S123。

接下来，在步骤S123中，处理器将指示了用来读取同步标记S₂的地址的指针i的内容赋给寄存器P₂。而且，处理器计算2P₂-P₁，并将计算得到的地址赋给指针i。赋给指针i的地址用作，例如，如图5C所示的在最左端的同步标记S₂被读取后应被最早读取的同步标记S₁的地址。

当步骤S123中的处理结束后，程序进行到步骤S124，在该步骤中处理器从缓存器5中由指针i所指示的地址中读取数据并判断这样读到的数据是否为同步标记S₁。

如果一个码错误出现在如图5C所示的同步标记S₁中，步骤S124中的判断结果就成为“否”且程序进行到步骤S125。

接下来，在步骤S125中，处理器将寄存器P₂的内容，也就是，最后的同步标记S₂被读取所依据的地址(图5C中最左端的同步标记的地址)赋给指针i且把“3”赋给状态寄存器。接着，程序经过步骤S103返回到步骤S101。

之后，当一个新的同步标记S₁被检测到时，程序经过步骤S102进行到步骤S121。在这种情况下，“3”被存贮到状态寄存器中。此后，程序从步骤S121进行到步骤S123。

接着，在步骤S123中，处理器将指针i的内容，也就是，同步标记S2被新读取所依据的地址赋给指针i。而且，处理器计算2P₂-P₁并将计算所得到的地址赋给指针i。当步骤S123中的处理结束后，程序进行到步骤S124，在该步骤中，处理器从缓存器5中由指针i所指示的地址中读取数据并判断这样读到的数据是否为同步标记S₁。

在这种情况下，该数据与一个同步标记无关，步骤S124中的判断结果成为“否”。然后处理器将寄存器P₂中的内容赋给指针i，并将“3”赋给状态寄存器(步骤S125)，且程序经过步骤S103返回到步骤S101。

之后，当下一个变长帧的同步标记S₁(图5C中最右端的同步标记S₁)被读取时，程序经过步骤S103进行到步骤S111。在这种情况下，“3”被存贮到状态寄存器中。这样，程序从步骤S111进行到步骤S131。

在步骤S131中，处理器将指针i的内容赋给寄存器P₁′。而且，处理器计算2P₂-P₁′并将计算结果存贮到开始寄存器中。此外，处理器将寄存器P₁′的内容减“1”并将减法所得的地址赋给结束寄存器。

接下来，在步骤S133中，要判断状态寄存器中的内容是否为“3”。在这种情况下，状态寄存器的内容是“3”。这样，步骤S133中的判断结果成为“是”且程序进行到步骤S134。

接着，在步骤S134中，要判断开始寄存器中的内容是否小于寄存器P₁中的内容。在图5C所示的情况中，在最左端的同步标记S₂之前被接收到的同步标记S₁的地址被存贮到寄存器P₁中。而且，与在当前时间所续取的同步标记S₁(如图5C所示的最右端的同步标记S₁)的地址P₁′相差两倍于当前同步标记S₁的地址P₁′与在P₁′后被立即读取的同步标记S₁的地址P₂间的差的一个地址，也就是，还未被接收到的同步标记S₁的地址，被存贮到开始寄存器中。这样，在图5C所示例子的情况下，开始寄存器中的内容大于P₁，且步骤S134中的判断结果成为“否”，且程序进行到步骤S136。

接着，在步骤S136中，处理器从缓存器5中由步骤S131中的处理所得的开始地址和结束地址所指示的部分中读取一个变长帧，并将该帧发送到同步标记消除部分7。

接下来，在步骤S137中，处理器将寄存器P₁′的内容赋给寄存器P₁，并将通过给结束寄存器的内容增加同步标记的长度所得的一个地址赋给指针i，而且将“1”赋给状态寄存器。

当步骤S137中的处理结束后，程序经过步骤S103进行到步骤S101。

如上所述，根据本程序，如图5C所示即使某一帧头部的同步标记S₁未被检测到，在该帧的同步标记S₂被正常检测到且该帧的下一帧头部的同步标记S₁被正常检测到的条件下，该帧也可以被从缓冲区5中正常读取出来。

此外，当码错误频繁发生时，不仅一个变长帧头部的同步标记S₁而且同步标记S₂都可能未被检测到(图5C中从左端起第二个同步标记S₂未被检测到的情况)。在这种情况下，如上所述，当同步标记S₁被检测到时，程序经过步骤S101,S111,S131进行到步骤S134。不过，步骤S134中的判断结果与上面提到的不同。

也就是，在这种情况下，在图5C中的例子最左端的同步标记S₂的地址被存贮到寄存器P₂中。而且，在步骤S131中，与存贮在寄存器P₁′中的新同步标记S₁的地址相差两倍于寄存器P₂中的地址和寄存器P₁′中的地址的差的地址被存贮到开始寄存器中。这样，存贮在寄存器P₁中的地址就等于一个小于存贮在寄存器P₁中的同步标记S₁的地址(图5C中紧接在最左端的同步标记S₁之前的地址)的地址。这样，在步骤S134中的判断结果为“是”且程序进行到步骤S135。

接下来，在步骤S135中，寄存器P₁的内容被设置成等于开始寄存器的内容，并且对2P₂-P₁进行计算，将其运算结果设置到结束寄存器中去。

接下来，在步骤S136中，处理器从缓存器5中在由步骤S135中得到的开始地址和结束地址之间的部分读取一个变长帧，即在图5C的例子中未被检测到的同步标记S₁之前的一个变长帧，且处理器将这样读取到的帧赋给同步标记消除部分7。

接下来，在步骤S137中，寄存器P₁′的内容被赋给寄存器P₁，通过给结束寄存器的内容增加一个同步标记长度所得到的一个地址被赋给指针i，而且“1”被赋给状态寄存器。

当步骤S137中的处理结束后，程序经过步骤S103返回到步骤S101。

如上所述，当不仅某一变长帧的同步标记S₁而且同步标记S₂未被检测到时，在同步标记S₁之前的一个变长帧被从缓存器5中读出来。

接着，假设一种情况即如图5D所示，某一变长帧的同步标记S₁被接收到，之后，两个同步标记S₂被连续接收到(但蛇们的其中一个是一个仿真)，并且下一变化帧的同步标记S₁被接收到。在这种情况下本程序的处理流程如下：

正如已被描述的，当同步标记S₁被读取然后同步标记S₂被读取时，程序经过本程序的步骤S102和S121进行到步骤S123。

在步骤S123中，处理器将指针i的内容赋给寄存器P₂并计算2P₂-P₁并将计算结果赋给指针i。

在这种情况下，寄存器P₁存贮当前被读取的同步标记S₂之前的同步标记S₁的地址。这样，在步骤S123中，处理器计算与同步标记S₁的地址相差两倍于当前读取的同步标记S₁的地址和同步标记S₂的地址之差的一个地址，且处理器将这样计算出的地址存贮到指针i中。

接下来，在步骤S124中，处理器从缓存器中由指针i所指示的地址处读取数据，并判断这样读到的数据是否为同步标记S₁。

在这种情况下，当在步骤S102中读取的同步标记S₂是一个被正常发送的同步标记S₂时，步骤S102中的判断结果成为“是”。在这种情况下，已描述过的步骤S126,S136和S137中的处理被执行，然后程序经步骤S103返回到步骤S101。也就是，在这种情况下，在当前读取的同步标记S₂之后的同步标记S₂被忽略。

相反，当步骤S102中读取的同步标记S₂是由于一个码错误而被生成的一个仿真同步标记S₂时，步骤S124中的判断结果成为“否”。在这种情况下，程序进行到步骤S125将寄存器P₂的内容赋给指针i并将“3”赋给状态寄存器。然后，程序经步骤S103返回到步骤S101。

之后，当同步标记S₂被再次读取时，程序经步骤S102和S121进行到步骤S123。然后，指针i的内容，也就是，一个新同步标记S₂的地址被赋给寄存器P₂且2P₂-P₁被计算并将运算结果赋给指针i。

然后，在步骤S124中，从缓存器5中由指针i所指示的地址中读取数据，并且判断这样读取的数据是否为同步标记S₁。

在这种情况下，当步骤S₂中读取的同步标记S₂是被正常发送的一个同步标记S₂时，判断结果成为“是”。这样，处理器执行已被描述过的步骤S126,S136和S137中的处理，然后程序经步骤S103返回到步骤S101。

如上所述，根据本程序，即使同步标记S₁被接收到，且此后由于一个码错误，多个同步标记S₂被连续接收到，一个变长帧的位置也可以基于同步标记S₁和一个正常的同步标记S₂被判断，且该变长帧被从缓存器5中读取出来。

(3)本实施方案的改进

就上面所描述的实施方案而言，来自于一个高层的变长帧F被按照长度比1∶1分割。不过，本发明并不只限于这一实施方案。可以将分割比例设置为任何值。

例如，假设一种情况即某一变长帧被分割成长度比为a∶b的两个码串，且同步标记S₁和S₂被分别加到两个码串上以生成两个变长码，这样从同步标记S₁的首位到同步标记S₂的首位的长度与从同步标记S₂的首位到该变长帧的末端的长度之间的比例就是a′∶b′。

在这种情况下，就上面的<1>到<4>而言下面的判断被在同步判定部分6-3中做出。

<1>当同步标记S₁和S₂都被正常接收到时

当同步标记S₁和S₂被在位置P₁和P₂检测到时，同步判定部分6-3将串行数据中同步标记S₁出现的位置判定为一个变长帧的起始点，而且，将位置P₁往前P₁P₂(a′+b′)/a′的位置判定为下一帧的起始点。在这种情况下，对于接收机来说长度比a′∶b′是一个未知的长度比。不过，初始的变长帧F在发射机一方的分割比例对于接收机来说是已知的，而且，被加到码串f₁和f₂上的每个同步标记的长度也是已知的。这样，接收机一方的同步判定部分6-3就可以按照同步标记S₁被检测到的位置P₁和同步标记S₂被检测到的位置P₂之间的数据的长度P₁P₂得到长度比a′∶b′。

<2>当同步标记S₂中发生码错误时

当同步标记S₁被在位置P₁检测到并且此后尽管同步标记S₂未被检测到而同步标记S₁被在位置P₁′检测到时，同步判定部分6-3判定一帧的起始点出现在第一个同步标记S₁被检测到的位置且下一帧的起始点出现在同步标记S₁被下一次检测到的位置。

<3>当同步标记S₁中发生码错误时

当同步标记S₂被检测到、然后同步标记S₂被在位置P₂检测到而尽管同步标记S₁未被检测到、且此后同步标记S₁被在位置P₁′检测到时，同步判定部分6-3将被检测到的同步标记S₁的位置P₁′往回P₂P₁′(a′+b′)/b′的位置判定为一帧的起始点(也就是，如果没有码错误时应被检测到的同步标记S₁的位置)。

<4>当由于一个码错误而使非同步标记的数据被转变为同步标记时

假设一种情况即同步标记S₁被在位置P₁检测到，然后同步标记S₂被在位置P₂′和P₂连续检测到，且此后同步标记S₁被在位置P₁′检测到。在这种情况下，同步判定部分6-3将在位置P₂′被检测到的同步标记S₂判定为一个例如当P₂P₁/a′=P₁′P₂/b′且P₂′P₁/a′≠P₁′P₂′/b′时的仿真。

B：第二种实施方案

(1)这一实施方案的结构

在这一实施方案中，一个由高层提供的变长帧F被分割成n(n是一个大于等于3的整数)个码串f_k(K=1,2,3…,n)且同步标记S_K(K=1,2,3,…,n)被加到这些码串上。在这种情况下，每个同步标记S_K都不同于其它的同步标记。

图7是表示这一实施方案的发射机结构的方块图。发射机有一个变长帧分割部分10、添加装置12、和转换开关13。而且，添加装置12由n个同步标记添加部分12-1到12-n构成。

变长帧分割部分10将未图示出的高层所提供的一个变长帧分割成n个码串f_k(K=1,2,3…,n)并将它们输出。这n个码串经过传输线11从变长帧分割部分10被输入到添加装置12的同步标记添加部分12-1到12-n。

每个同步标记添加部分12-K将同步标记S_k添加到码串f_k的头部并通过传输线8将其输出到转换开关13。

转换开关13顺序选择同步标记添加部分12-1到12-n的信号输出线14-1到14-n，并生成一个由在时基上互相从信号输出线上输出的码串(同步标记被加到每个码串的头部)构成的变长帧，并将该变长帧输出到未图示出的一个传输部分。

图8是表示这一实施方案的接收机结构的方块图。接收机有一个缓存器15、一个同步建立系统17、和一个同步标记消除部分18。而且，同步建立系统17由n个同步标记检测部分17-1到17-n和同步判定装置17-(n+1)构成。

从上面的发射机发送出的串行数据被未图示出的接收机的接收部分所接收。然后，串行数据被发送到缓存器15及n个同步标记检测部分17-1到17-n。

缓存器15是用来存贮由发射机发送的串行数据的存贮装置。图9说明了存贮在缓存器15中的串行数据。如图9所示，串行数据包含一个其上加有同步标记S₁到S_n的变长帧F。而且，通过分割初始变长帧所得到的n个码串f₁到f_n跟随在这些同步标记后。存贮在缓存器15中的串行数据被同步建立系统17读取并被输出到同步标记消除部分18。

每个同步标记检测部分17-K(K=1到n)都是用来检测包含在串行数据中的每个同步标记S_K的装置。

同步判定部分17-(n+1)基于n个同步标记检测部分17-1到17-n的判断结果去判断缓存器15中包含这些同步标记的帧F′的地址，且基于这样判断出的地址从缓存器5中读取帧F′。帧F′由分割初始变长帧所得到的码串f_k(K=1到n)及加到这些码串头部的同步标记S_K(K=1到n)所构成。

同步标记消除部分7从由缓存器5中读取的帧F′中消除同步标记S_K(K=1到n)并再生出初始变长帧F。

(2)这一实施方案的操作

这一实施方案的操作如下所述。

在发射机中，由一个高层提供的变长帧F被发送到变长帧分割部分10并被分割成长度比为例如a_l∶…∶a_i∶…a_k∶…∶a_n∶(2≤i≤n,a_i≠a_K)的码串f₁到f_n。然后，同步标记S₁到S_n被同步标记添加部分12-1到12-n添加到码串f₁到f_n上且码串f₁′到f_n′被输出。这些码串f₁′到f_n′被转换开关13复用到一个变长帧F′并被发送到一个传输部分。上面的操作对于每个由一个高层提供的变长帧F都被执行且由一系列对应于变长帧F的变长帧F′构成的串行数据被通过传输部分发送。

串行数据被接收机的接收部分接收并被存贮到缓存器15中。同步标记检测部分17-1到17-n从所接收的串行数据中检测同步标记S₁到S_n。

同步判定部分17-(n+1)根据检测到的同步标记S₁到S_n的结果判断串行数据中帧的起始点。

更特别地，同步判定部分17-(n+1)如下所述基于被检测到的至少两个同步标记S_i到S_k的位置判断变长帧F′的起始点。

首先，从发射机的同步标记添加部分12-1到12-n输出的码串f₁′到f_n′的长度比a_l′∶…a_i′∶a_k′∶…a_n′(2≤i＜k≤n,a_i′≠a_k′)对于接收机来说是未知的。但是，在接收机一方分割初始变长帧F的分割比例a_l∶…a_i∶a_k∶…a_n是已知的，且加到每个被分割的码串f₁到f_n上的同步标记的长度也是已知的。而且，在接收机一方，在这些同步标记S_i到S_k之间出现的同步标记的数量也是已知的。这样，接收机一方的同步判定部分17-(n+1)就能基于被检测到的同步标记S_i的位置P_i和被检测到的同步标记S_k之间的数据的长度P_iP_k得到上面的长度比a_l′∶…a_i′∶…a_k′∶…a_n′。

然后，同步判定部分17-(n+1)利用这样得到的长度比a_l′∶…a_i′∶…∶a_k′∶…∶a_n′判断一帧的起始点出现在点P_i往回长度为P_iP_k(a_l′+…+a_i-l′)/(a_l′+…a_k-l′)的点处，以及下一帧的起始点出现在点P_k往前长度为P_iP_k(a_k′+…+a_n′)/(a_i′+…a_k-i′)的点处。

C：第三种实施方案

(1)这一实施方案的结构和操作

一个变长帧包含诸如指示一个变长帧F的地址、逻辑通道数、及表示整个变长帧F的结构的信息的重要信息段。

这些重要的信息段与其它信息相比应被严格防止发生码错误。

在这一实施方案的传输方式的变长帧中，作为附加信息的这些重要信息被放置在紧接着每个同步标记之后发送。

图10表示这一实施方案的发射机的结构。在图9所示的结构中，信息添加装置20被加到第一种实施方案中。

在图10中，变长帧分割装置1将高层提供的一个变长帧F分割成两个码串f₁到f₂。第一个同步标记添加部分3-1添加一个同步标记S₁到码串f₁的头部以将其作为码串f₁′输出。第二个同步标记添加部分3-2添加一个同步标记S₁到码串f₂的头部以将其作为码串f₂′输出。

信息添加装置20将未图示出的信息提供装置提供的附加信息加到从同步标记添加部分3-1和3-2所得到的码串f₁′到f₂′上，并将码串f₁″和f₂″输出。更特别地，信息添加装置20生成通过将附加信息M插入到码串f₁′中紧接在同步标记S₁之后的位置而构成的码串f₁″以及通过将附加信息M插入到码串f₂′中紧接在同步标记S₁之后的位置而构成的码串f₂″，并将它们输出。

然后转换开关4通过复用这样产生的码串f₁″和f₂″而生成一个变长帧F′并将它发送到一个未图示出的传输部分。

上面描述的处理对于每个由一个高层提供的变长帧F都被执行且对应于每个变长帧F的一个变长帧F′被发送到传输部分。然后，由一系列变长帧F构成的串行数据被发送到一台接收机。

图11是表示这一实施方案的接收机结构的方块图。

接收机有在一个缓存器5和一个同步标记清除部分7之间的信息读取装置21。

从发射机中被发送的串行数据被接收机的接收部分所接收并被连续存贮到缓存器5中。图12说明了存贮在缓存器5中的串行数据。如图12所示，串行数据包含由大量码串f₁″和f₂″构成的变长帧F′且码串f₁″和f₂″在它们的头部有同步标记S₁和S₂。一个同步标记判定部分6-3基于被检测到的这些同步标记S₁和S₂的位置来判断每个变长帧F′的起始点且从缓存器5中连续读取每个变长帧F′。

这样，从缓存器5中读取的每个变长帧F′有紧跟在同步标记S₁和S₂之后的附加信息M。

当信息读取装置21接收到变长帧F′时，它从变长帧F′中读取每段紧跟在同步标记S₁和S₂之后的附加信息M。

紧接在同步标记S₁之后的附加信息M和紧接在同步标记S₂之后的附加信息M有相同的内容。这样，即使有码错误发生在任何一个附加信息M中，只要剩下的一个附加信息M正常，接收机也可能使用包含在附加信息M中的重要信息比如变长帧F的地址的指示、逻辑通道数、及表示整个变长帧结构的信息。

(2)这一实施方案的改进

如下所示可能实现对这一实施方案的改进。

<1>在上面的实施方案中，信息添加装置20被提供给每个同

    步标记添加部分的下行侧输出路由。不过，可以将信息添

    加装置20提供给每个同步标记添加部分的上行侧而且在功

    能上将设备20与每个同步标记添加部分合成一体。

<2> 在上面的实施方案中，使用了将信息添加装置20和信息

    读取装置21加到第一种实施方案上的这种结构。不过，可

    以将信息添加装置20和信息读取装置21添加到第二种实

    施方案中。

<3> 信息读取装置21可以在任何位置被提供，只要该位置在

    第一个同步标记检测部分6-1或第二个同步标记检测部分

    6-2的输出端。

<4> 附加信息M包含只限于每个变长帧(诸如变长帧F)的地

    址的指示及逻辑通道数之类的信息。不过，除了这些信息

    段外可以包含用于检测这些信息段中的错误的CRC码和BCH

    码。

为了执行这一改进，用来将用以检测错误的一个CRC码和一个BCH码包含在附加信息M中的附加装置被在信息添加装置20的上行侧、下行侧或内部提供。

这样，接收机可以确认由同步检测部分6-1或6-2利用紧接在同步标记后的附加信息M的一个错误检测结果所检测到的同步标记的正确性。

也就是，当接收机从串行数据中检测到一个同步标记时，它将紧接在该同步标记之后的数据当作包含一个错误检测码的附加信息并检测数据中的错误。当一个错误被检测到时，接收机判定作为同步标记被检测到的数据不是一个同步标记。

如上所述，根据这种改进，可以在接收机一侧利用一个用于同步标记检测的附加信息M的一个错误检测结果改进同步建立操作。

D：第四种实施方案

(1)这一实施方案的结构

图13是表示这一实施方案的发射机结构的方块图。发射机是通过给第三种实施方案的发射机添加转换装置22而构成的(图13)。

转换装置22是由第一个编码部分22-1和第二个编码部分22-2所构成的。第一个编码部分22-1对由一个未图示出的信息提供装置所提供的附加信息M进行编码以生成一个识别码串E₁。第二个编码部分22-2按照不同于第一个编码部分22-1的编码方式对附加信息M进行编码以生成一个识别码串E₂。在这个例子中，比特“0”被加到附加信息M的头部以生成识别码串E₁，且比特“1”被加到附加信息M的头部以生成识别码串E₁。

而且，编码部分22-1与22-2轮流操作。例如，假设一种情况即对应于某一变长帧的码串f₁′和f₂′被从同步标记添加部分3-1和3-2输出，且由此例如编码部分22-1操作输出识别码串E₁。在这种情况下，当对应于前一个变长帧的下一个变长帧的每个码串都被输出时，编码部分22-2操作输出识别码串E₂。

被编码部分22-1或22-2生成的识别码串E₁或E₂被提供给信息添加部分20。信息添加部分20为从同步标记添加部分3-1和3-2得到的码串f₁′和f₂′添加识别码串E₁或E₂。与第三种实施方案中的附加信息M的情况类似，一个识别码串被添加的位置是在每个码串中紧接在同步标记S₁或S₂之后的位置。

图14是表示这一实施方案的接收机结构的方块图。

接收机是通过给第三种实施方案的接收机(图11)添加判定部分23而构成的。

信息读取装置21读取紧接在从缓存器5中读出来的一个变长帧F′的同步标记S₁和S₂之后出现的识别码串(第三种实施方案的附加信息M)。

判定装置23是用来判断由信息读取装置21所读取的识别码串是否为识别码串E₁或E₂的装置。

判定装置23的判断结果被用于根据不同于按照上面描述的同步标记的同步建立的方法的同步建立。由于其它结构与第三种实施方案的相同，所以对它们的描述就被省略了。

(2)这一实施方案的操作

然后，这一实施方案的操作如下所述。

当对应于某一变长帧F的码串f₁′和f₂′被从发射机的同步标记添加部分3-1和3-2输出时，例如，转换装置22的第一个编码部分22-1通过操作以便对一个附加信息M进行编码而得到一个识别码串E₁。

信息添加装置20通过在码串f₁′中紧接在同步标记S₁之后的位置添加识别码串E₁而生成一个码串f₁″。此外，信息添加装置20通过在码串f₂中紧接在同步标记S₂之后的位置添加识别码串E₁而生成一个码串f₂″。这样，包含识别码串E₁的码串f₁″和f₂″被生成并作为变长帧F′提供给传输部分。

之后，当跟随在以上的变长帧F后的一个变长帧F被发送时，转换装置22的第二个编码部分22-2通过操作对一个附加信息M进行编码以得到一个识别码串E₂。

然后信息添加装置22通过在码串f₁′中紧接在同步标记S₁之后一个位置添加识别码串E₂而生成码串f₁″，而且，通过在码串f₂中紧接在同步标记S₂之后的一个位置添加识别码串E₂而生成码串f₂″。这样，包含识别码串E₂的码串f₁″和f₂″被生成并作为变长帧F′被提供给传输部分。

由如上所述被生成的一系列变长帧F′构成的串行数据被从发送部分发送到接收机。

串行数据被接收机的接收部分接收并被存贮到缓存器5中。然后，与第一种实施方案的情况相同的同步建立操作被同步判定部分6-3执行。其结果是，变长帧F′被从缓存区5中读取出来。然后紧接在变长帧F′的同步标记S₁和S₂之后的识别码串被信息读取装置读取。

然后判定装置23识别被信息读取装置21所读取的识别码串是否为识别码串E₁或E₂且判断从一个变长帧F′中读出来的两个识别码串是否相同。判定装置23的判断结果被按照不同于根据上面的同步标记的同步建立的方式来用于同步建立。

接下来，利用判定装置23的判断结果对变长帧F′的同步建立操作参考图15描述如下。

图15说明了存贮在缓存器5中的串行数据。在图15所示例子的情况中，串行数据包含连续的变长帧f₁′,f₂′和f₃′。

象第一种实施方案中描述的，当接收机能从所接收到的串行数据中的三个连续的同步标记中检测到两个时，接收机就可以判断变长帧F′的起始点。不过，没有两个连续的同步标记被检测到时，就不可能判断变长帧F的起始点了。

就图15所示的例子而言，变长帧F′中的同步标记S₂和下一个变长帧中的同步标记S₁未被正常接收到。

不过，接收机按照一个固定的顺序连续检测到变长帧F′的同步标记S₁和变长帧F₂′的同步标记S₂。这样，同步判定部分6-3错误地将这些同步标记S₁和S₂当作被包含在相同的变长帧F₁′中的那些并基于被检测到的同步标记S₁和S₂的位置去判断变长帧F₃′的起始点。当然，对变长帧F₃′的起始点的判断结果是失败的。

这一实施方案利用判定装置23的判断结果使得可能避免对于起始点的失败的判断。

也就是，在这一实施方案中，紧接在从一个变长帧F′中读取出来的同步标记之后的识别码串被互相比较且要判断这两者的编码方式是否互相匹配。

当两个识别码串不互相匹配时，就可以推断这些识别码串和紧接在码串前的同步标记是从两个不同的变长帧中得到的。

例如，在图15中，在接收机中变长帧F′的同步标记S₁和变长帧F₂′的同步标记S₂被顺序检测到。但是，用于对跟随在同步标记S₁之后的识别码串进行编码的方式与用于对跟随在同步标记S₂之后的识别码串E₂的编码方式是不同的。这样，就清楚了同步标记S₁和同步标记S₂是被包含在互不相同的变长帧中的。

当被包含在互不相同的变长帧中的同步标记S₁和S₂被使用时，就不可能判断后面一个变长帧(图15所示例子的情况中的变长帧F₃′)的起始点。

这样，当判定装置23判断出用于对识别码进行编码的方式互不匹配时，对于后面的变长帧(图15所示例子的情况中的变长帧F₃′)的同步标记的判断就被等待着而不必基于被检测到的同步标记S₁和S₂的位置来判断后面的变长帧的起始点。

当图15中的变长帧F₃′的同步标记S₁例如被接收机正常接收到时，就可以基于被检测到的变长帧F₃′的同步标记S₁的位置及变长帧f₂′的同步标记S₂的位置判断变长帧F₂′的起始点。

如上所述，由于跟随在一个同步标记之后的一个识别码串也被作为同步建立的信息，所以这一实施方案可以提高变长帧F′的同步建立的正确性。(3)这一实施方案的改进对于这一实施方案，下面的改进可以被考虑。<1> 在上面的实施方案中，比特“0”和“1”被加到附加信

息M的头部以形成识别码串E₂和E₂。不过，只要编码被可

识别地进行，也可以使用其它方法。<2> 在上面的实施方案中，两种对信息M进行编码的方式被

使用。也可以使用三种或更多种方法对信息M进行编码。

在这种情况下，必须提供与编码方式种类同数量的编码部

分，并提供用于从每个编码部分中选择一个输出到信息添

加装置20的控制装置，且由控制装置正确选择一个码串并

将其输出到信息添加装置20以便有相同表达形式的码串不

被加到要被发送的一系列变长帧中的两个相邻变长帧上。

Claims (18)

1．一种变长帧传输方法，它包含的步骤为：

在发射机中将一个要被发送的变长帧按照一个确定的分割原则分割成多个码串；

将同步标记添加到码串上；

从发射机发送由这些码串及添加到这些码串上的同步标记构成的串行数据；

在接收机中接收这些串行数据；

在接收机中从这些串行数据中检测同步标记；

基于串行数据中被检测到的至少两个同步标记的位置判断串行数据中一个变长帧的起始点；

基于该判断结果从串行数据中取出变长帧。

2．根据权利要求1的变长帧传输方法，其特征在于其中：

发射机将变长帧分割成长度比为a∶b的两个码串，并将内容互不相同的第一个和第二个同步标记添加到这两个码串中的每一个上；并且；

接收机将第一个同步标记的位置判定为一个变长帧的起始点，而且，当从串行数据中连续检测到第一个和第二个同步标记时，基于第一个和第二个同步标记的位置判断跟随在该变长帧后的一个变长帧的起始点；

将第一个同步标记的位置判断为一个变长帧的起始点，而且，当从串行数据中检测到这两个连续的第二个同步标记并且然后检测到第一个同步标记时，基于第一个同步标记的位置和紧接在第一个同步标记位置之前的第二个同步标记的位置来判断被该变长帧跟随的一个变长帧的起始点，而且

当从串行数据中连续检测到这两个第一个同步标记时，将第一个同步标记的位置判断为两个连续的变长帧的起始点。

3．根据权利要求1的变长帧传输方法，其特征在于其中

发射机将变长帧分割成长度比为1∶1的两个码串；

将第一个同步标记添加到这两个码串中前一个的头部；而且

将与第一个同步标记内容不同但长度相同的第二个同步标记添加到这两个码串中后一个的头部；并且

接收机将第一个同步标记的位置判断为一个变长帧的起始点，而且，当从串行数据中连续检测到第一个和第二个同步标记时，将在第一个同步标记之前且与该位置的距离为第一个同步标记的位置和第二个同步标记的位置之间的距离的位置判断为跟随在前一个变长帧之后的一个变长帧的起始点；

将第一个同步标记的位置判断为一个变长帧的起始点，而且，当从串行数据中检测到这两个连续的第二个同步标记并且然后检测到第一个同步标记时，基于第一个变长帧的位置和紧接在第一个变长帧的位置之前的第二个变长帧的位置来判断被前一个变长帧跟随的一个变长帧的起始点；而且

当从串行数据中检测到这两个连续的第一个同步标记时，将两个连续的第一个同步标记的位置判断为一个变长帧的起始点。

4．根据权利要求1的变长帧传输方法，其特征在于其中

发射机将变长帧分割成三个或更多个码串并将不同的同步标记添加到这些码串上，而且

接收机基于被检测到的每个同步标记的位置来判断有同步标记的一个变长帧的起始点。

5．根据权利要求1的变长帧传输方法，其特征在于其中

发射机将包含有与该变长帧结构有关的信息的附加信息添加到同步标记之后，并发送该串行数据。

6．根据权利要求5的变长帧传输方法，其特征在于其中

发射机将同步标记的错误检测码添加到附加信息上，并且

接收机利用从串行数据中得到的错误检测码进行错误检测并使用该错误检测结果检测同步标记。

7．根据权利要求6的变长帧传输方法，其特征在于其中

发射机利用在连续的变长帧之间不同的编码方式对包含有与变长帧结构有关的信息的附加信息进行编码以产生识别码串，并将识别码串添加在同步标记之后以发送串行数据，并且

接收机从串行数据中检测同步标记和识别码串，将检测到的识别码串与同步标记进行比较以判断这些同步标记是否被包含在一个变长帧中。

8．一个变长帧发射机，它包含：

用于按照一个确定的分割原则将一个要被发送的变长帧分割成多个码串的变长帧分割装置；

用于将不同的同步标记添加到被变长帧分割装置分割的每个码串上的添加装置；以及

输出装置，用于利用由添加装置将同步标记添加到其上的多个码串而构成有同步标记的一个变长帧以及用于输出由有同步标记的多个变长帧构成的串行数据。

9．根据权利要求8的变长帧发射机，其特征在于其中变长帧分割装置是用于将一个变长帧分割成两个码串的分割装置。

10．根据权利要求9的变长帧发射机，其特征在于其中变长帧分割装置是用于将一个变长帧分割成长度比为1∶1的码串的分割装置。

11．根据权利要求8的变长帧发射机，其特征在于其中同步标记添加装置由与被分割的变长帧等数量的同步标记添加部分构成，且这些同步标记添加部分将唯一的同步标记添加到这些码串上。

12．根据权利要求8的变长帧发射机，它进一步包含用于将含有与变长帧结构有关的信息添加到同步标记之后的信息添加装置。

13．一种变长帧发射机，它包含：

用于对含有与一个变长帧结构有关的信息的附加信息进行编码以输出识别码串并利用在连续的变长帧之间不同的编码方式对附加信息进行编码的转换装置；以及

用于将识别码串添加到同步标记之后的信息添加装置。

14．一种变长帧接收机，它包含：

用于存贮接收到的串行数据的一个缓存区；

用于从串行数据中检测多个同步标记的检测装置；

用于基于由检测装置从串行数据中检测到的至少两个同步标记的位置判断包含在串行数据中的一个变长帧的起始点的同步判定装置；以及

用于从存贮在缓存器中的串行数据中取出在起始点之后的一个变长帧的再生装置。

15．根据权利要求14的变长帧接收机，其特征在于其中检测装置由与被分割的变长帧等数量的同步标记检测部分构成并且同步标记检测部分从串行数据中分别检测与它们对应的唯一的同步标记。

16．根据权利要求14的变长帧接收机，其特征在于其中接收机从串行数据中读取跟随在同步标记后的附加信息并从附加信息中得到与变长帧结构有关的信息。

17．根据权利要求14的变长帧接收机，其特征在于其中接收机从串行数据中读取跟随在同步标记后的附加信息并利用包含在附加信息中的错误检测码检测附加信息中的错误且使用错误检测结果检测同步标记。

18．根据权利要求14的变长帧接收机，其特征在于其中接收机从串行数据中读取跟随在同步标记后的识别码串，并将这些识别码串互相比较以判断被这些识别码串跟随的同步标记是否对应于相同的变长帧。

Images