CN1272978A - 插入方法与设备和去插入方法与设备 - Google Patents

插入方法与设备和去插入方法与设备 Download PDF

Info

Publication number
CN1272978A
CN1272978A CN99800942A CN99800942A CN1272978A CN 1272978 A CN1272978 A CN 1272978A CN 99800942 A CN99800942 A CN 99800942A CN 99800942 A CN99800942 A CN 99800942A CN 1272978 A CN1272978 A CN 1272978A
Authority
CN
China
Prior art keywords
data
bit sequence
group
insert
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99800942A
Other languages
English (en)
Other versions
CN1147052C (zh
Inventor
河原敏朗
三木俊雄
保谷早苗
铃木敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Mobile Communications Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Mobile Communications Networks Inc filed Critical NTT Mobile Communications Networks Inc
Publication of CN1272978A publication Critical patent/CN1272978A/zh
Application granted granted Critical
Publication of CN1147052C publication Critical patent/CN1147052C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0086—Unequal error protection
    • H04L1/0088—Unequal error protection in control part

Abstract

写地址供给部分210供给写地址,用于将组成对应于包含在要发送或存贮的帧中的头段H的位序列和对应于数据D的位序列的位写到操作存贮器220中。读地址供给部分230交替地将多个地址加给操作存贮器220,用于从操作存贮器220读对应于头段H的多个连续位,供给一个地址,用于从操作存贮器220读对应于数据D的1位,并从操作存贮器读位序列,其中组成对应于头段H的位序列的位被分散并安排在组成数据D的位序列内。依据这样的一种插入设备,有可能按照它们组成的数据单独地将帧随机化,并且可能将这些数据组成对所述的数据最合适的帧并发送其中的位。

Description

插入方法与设备和去插入方法与设备
                        技术领域
本发明涉及一种插入方法和一种插入设备，用于数字远程通信系统的发射机以及将数字数据记录在记录媒介中的数字记录设备之中，本发明也涉及一种去插入方法和去插入设备，用于数字远程通信系统的接收机以及从记录媒介复制数字数据的设备中。
                        背景技术
在发送数字数据的数字远程通信系统中，在传输过程中数字数据可能产生信号误差，所以通过对要发送的数字数据使用纠错码进行编码。
如果在一个码字中误差位的数目保持低于在建立这些纠错码时规定的值，则在接收侧纠错解码时，可能纠正所有的差错，每个码字可能被纠正的位数作为纠错码的纠错能力是已知的。
虽然在远程通信环境，例如移动远程通信中，平均的误码率本身是低的，但容易产生脉冲串差错。因此，即使应用纠错编码发送数据，脉冲串差错经常发生，而其相继的位数超过纠错能力。
由于这个原因，在移动远程通信环境中使用纠错码不如远程通信环境中有效，因为后者产生的是随机码差错。因而，采用插入来解决这个问题。
插入是一种用于扰乱要发送的位序列的次序的技术，使得它以不同于原来次序的序列发送位。
在此利用一个例子来描述插入方法，采用由n位构成的m个码字集合组成的m×n位的位序列作为一个单位。应该指出，为了便利起见，对于一个插入例子的位序列应被看作一帧。
一般来说，插入使用存贮器。在本例中，插入是通过使用在存贮器中m×n的一个连续的存贮区来实现的。
图20示出这个表示为一个两维存贮空间的插入存贮区。在此存贮空间中的存贮区由地址数据规定，带有由可以取n个组合值的低地址和可以取m个组合值的高地址组成的特定的位数。在图20中，带有相同高地址的存贮区被安排在低地址序列中从左到右，带有相同低地址的存贮区被安排在高地址序列中从顶到底。从此往后应该注意，为了方便起见，一系列有相同高地址的存贮区应称为行，一系列有相同低地址的存贮区应称为列。
首先，在实现插入时，所谈到的位序列每个顺序写入各自的m×n存贮区，一次一位。在进行写时，写地址由一个例如，图21中所示的地址产生电路产生。这种地址产生电路由一个n-进制计数器11和一个m-进制计数器12组成。在此，n-进制计数器11对与要插入的位的输入定时同步的位钟计数。对于n-进制计数器11的计数值中每第n次变化，m-进制计数器12增加计数值“1”。另外，由n-进制计数器11的计数值作为低地址和m-进制计数器12的计数值作为高地址组成的写地址被提供给图20中所示的存贮器，并且它们被写到存贮器中。
结果，如图22中所示，在位序列中初始n位的码字被写入存贮器空间的第一行，下一个码字被写入第二行，依此类推。以致最后，第m个码字被写入第m行。
接着，如此被写入存贮器的各个位以不同于它们所写入的顺序读出。
在这种读操作中，读地址由示于图23中的地址产生电路产生。在图23所示的配置中，由一个m-进制计数器22对位钟进行计数，对于n-进制计数器21的计数值中每第m个变化，此m-进制计数器22增加计数值“1”。另外，用n-进制计数器21的计数值的低地址和用m-进制计数器22的计数值的高地址组成的读地址供给存贮器用于与位钟同步地插入，并实现存贮器的读出。
因此，如图24中所示，在存贮器空间的第一列中每个存贮区中记录的m位在高地址序列中被读出，而第二列中每个存区中记录的m位在高地址序列中被读出，依此类推，以致最后，在n列的每个存贮区中记录的m位在高地址序列中被读出。
这样，组成码字的位被分布在帧内的整个区域上。这是由于组成帧的码字被写入存贮器，并且组成码字的位按与它们写入时不同的顺序读出。更详细地说，作为插入的结果，组成码字的n位被分散并以这样的状态安排在帧内，即，通过将它们插入到属于其它码字的m-1位之间的办法将它们分离。
在实施这样的插入以后，此帧被送到传输通路。
当在接收侧通过传输通路接收到此帧时，执行一种扰频操作，它是插入的逆操作，由此恢复此帧，其位序列是原来的次序。这种发生在接收侧的扰频操作称为去插入。
当采用部署这样的插入与去插入的传输方法发送帧时，在接收侧校正信号误差变得容易了，即使在传输过程期间，在帧中出现脉冲串差错也一样。
以下给出更详细的描述。
首先，假定在传输过程期间一个位长度为m×k的脉冲串差错出现在已插入的帧中。
在此，以位长度为m×k出现的脉冲串差错包含每个码字k位，所述的位组成m个码字。因此，在由去插入恢复的m个码字中受脉冲串差错影响的位每个码字只有k位。这就是说，对于去插入以后的帧来说，所述的码差错成为随机码的差错。
这样，在通过使用能纠错数大于k位的纠错编码执行码字的纠错编码的情况下，即使出现位长度为m×k的脉冲串差错，在接收侧有可能纠正所有信号差错。
在此应该指出，为了方便起见，由插入带来的效果以下称为脉冲串差错的随机化，或者简单地称为随机化。
在组成一个帧的码字数m很大时，即使脉冲串差错有很高的位长度，每个码字出错的位数可被减少。在这种意义上讲，这样的情况可能是最好的，组成帧的码字数m越大，由插入给于的随机化效果越大。
然而，为了分别在发送侧部署插入和在接收侧部署去插入，必须存贮至少一个帧的位的代价，这样延时不可避免地发生了。因此，对于插入来说帧长度必须考虑减少延时来作选择。为了这个目的，希望考虑将帧长度设置为一个插入处理的单位，即等于由CODEC等设置的帧长度。
顺便提一下，在例如话音和图象这样的数据的数字传输的情况下，存在这样的情形，即，组成一个帧作为传输单位的位序列由一个经受纠错编码的头段和一个未经受纠错编码的部分组成。当所述的插入是对组成一个单独帧的整个位序列进行时，以下的问题就发生了，因为脉冲串差错的随机化也在未经受纠错编码的部分上实施。
(1)问题1
在处理话音等数据的CODEC的情况下，当差错被预测出现在未经受纠错编码的部分中时，执行一种称为遮盖的操作，由此所述的部分被替换为一个非声音区。更加希望信号差错被集中，以便适当地执行这样一种操作。因而，由插入引起的随机化并不希望与未经受纠错编码的部分有关。
(2)问题2
为了使插入引起的随机化效果最佳，希望部署插入时，利用已经经受纠错编码的位长度为n的码字作为标准，并将组成码字的n位广泛地分散在一帧内。然而，实际上，取决于要发送的数据类型，执行着不同类型的纠错编码，并存在着许多情况，其中每个帧是由多种码字(或纠错码)组成。在这些情况下，当插入被部署在整个帧上，利用帧内所述的特定的纠错码的码长度作为标准时，对于一个特定的纠错码可以实现充分的随机化效果，但是引起这样的问题，即，对于其它的具有不同码长度的纠错码就未实现充分的随机化效果。
(3)问题3
确定是否随机化是有利的并不只取决于是否数据已经受纠错编码。这也就是说，在由已经受纠错编码的位序列和未经受纠错编码的位序列组成的帧中，存在着这样的情况，按它们的性质，未经受纠错编码的那些位序列或者随应该被随机化的数据来组成，或者随不应该被随机化的数据来组成。对于每个组成一个帧的数据来说，通过寻找一种适合于所谈到的数据的性质的方法来确定是否随机化是适宜的是有利的，但到目前为止，尚未有为此目的技术装置被提供。
                     发明内容的公开
本发明是针对以上描述的情况设想出来的，目的是提供一种插入方法、插入设备、去插入方法、和去插入设备，通过每个组成一个帧的数据分开执行随机化的办法，使得有可能以对所述的数据适当的配置发送组成数据的各个位。
为了实现此目的。本发明提供一种插入方法和一种相应的去插入方法，其特征在于将组成相应于包含在一个帧中的第二数据的位序列的位分散并安排在要发送或记录的所述的帧内所包含的第一数据对应的位序列内。
依据所公开的发明，有可能适当地发送各种数据，因为由于插入引起的随机化效果仅扩展到第二数据。
                       附图简述
图1是一个方框图，示出本发明第一实施方案的一种插入设备的配置。
图2是一个方框图，示出所述的插入设备中写地址供给部分的配置的一个例子。
图3是一个方框图，示出所述的插入设备中读地址供给部分的配置的一个例子。
图4示出在所述的实施方案中将组成一个帧的位在插入时写入操作存贮器的各存贮区的顺序，和将组成一个帧的位在去插入时从操作存贮器的各存贮区读出的顺序的示意图。
图5示出在所述的实施方案中将组成一个帧的位在插入时从操作存贮器的各存贮区读出的顺序，和将组成一个帧的位在去插入时写入操作存贮器的各存贮区的顺序的示意图。
图6是示出与所述的实施方案有关的去插入设备的配置的方框图。
图7A-7D是示出所述的实施方案工作情况的时间图。
图8是示出与本发明的第二实施方案有关的一个两级插入设备配置的方框图。
图9是示出与所述的实施方案有关的一个两级去插入设备配置的方框图。
图10A-10F是示出所述的实施方案工作情况的时间图。
图11是示出与所述的实施方案有关的一个多级插入设备总配置方框图。
图12是示出与所述的实施方案有关的一个多级去插入设备的总配置方框图。
图13是描述产生由本发明的第三实施方案使用的声频信号的压缩信号的过程的示意图。
图14A-14E是示出所述的实施方案工作情况的时间图。
图15是示出与所述的实施方案有关的一种插入设备配置的方框图。
图16是示出与所述的实施方案有关的一种去插入设备配置的方框图。
图17A-17C是描述插入方法的示意图，利用与所述的实施方案对照的一个可比较的例子1来进行，并描述所述的方法对信号差错的抵制能力。
图18A-18C是描述插入方法的示意图，利用与所述的实施方案对照的一个可比较的例子2来进行，并描述所述的方法对信号差错的抵制能力。
图19A-19B是描述所述的实施方案的插入方法对信号差错的抵制能力的示意图。
图20是用作说明在插入中所用的存贮区的一个两维的图。
图21是一个方框图，示出在插入期间产生对存贮器的写地址的一种设备配置的例子。
图22是示出在插入期间将组成一个帧的位序列写入存贮器的存贮区的示意图。
图23是一个方框图，示出在插入期间产生对存贮器的读地址的一种设备配置。
图24是示出在插入期间将组成一个帧的位从存贮器的存贮区读出的顺序图。
                  实施本发明的最佳模式
以下是参考附图对本发明实施方案的描述。
A.第一实施例
(1)插入设备
图1是示出一种插入设备1配置的方框图，该设备在一个数字远程通信系统的发送侧，此系统是本发明的第一实施方案。
如图1中所示，这种插入设备包括一个分离部分100和一个处理部分200。
要发送到接收侧设备的帧被顺序地发送到插入设备1。每个帧是由许多位组成的位序列，这些位顺序地与位时钟CLK同步地加到插入设备1。
当组成帧的数据由类型划分时，在头段H和跟随其后的数据D之间加以区分是可能的。
在以下描述的例子中，头段H由P位组成，而数据D由m×p位组成。
而且，头段H经历纠错编码。相反，数据D并未经历纠错编码。
分离部分100，是一种设备，用于将顺序地提供头段H和数据D的帧中每部分分开，并将它们输出，这种分离可依据，例如，以下所描述的方法来实现。这就是说，与位时钟CLK同步提供的位数被计数，从初始位到P位的部分被取作头段H，后继的部分被取作数据D。
处理部分200，是一种从分离部分100，接收头段H和数据D，并将组成头段H的位分散并安排在数据D内的设备。此处理部分200，作为其主要部件，有一个写地址供给部分210，操作存贮器220，和读地址供给部分230。
在此，操作存贮器220是一种存贮设备，用于记录组成要插入的帧的位。在目前的实施方案中，带有地址的多个连续存贮区从操作存贮器220中所有的存贮区选出供使用，组成一个帧的各个位被存贮在存贮区中。
插入是由顺序地将组成帧的位写入此操作存贮器220，和以不同于写入的顺序将位从此操作存贮器220读出的过程组成。
写地址供给部分210是一种设备，执行一规定的地址产生程序，以便产生与时钟CLK同步的写地址WADh，规定组成头段H的位的写目的地，和写地址WADd，规定组成数据D的位的写目的地，当组成一个帧的位被写到操作存贮器220时，将它们提供给操作存贮器220。
而且，当为将组成一帧的位写入操作存贮器220所需的全部写地址不再产生时，指明这点的END信号被供给读地址供给部分230。
读地址供给部分230是一种设备，产生读地址RAD用于将记录在操作存贮器220中的位读出，当收到END符号时，依据规定的地址产生程序与位时钟CLK同步地产生，并将读地址RAD供给操作存贮器220。
图2是一个方框图，从硬件的观点示出写地址供给部分210的地址产生算法。
写地址供给部分210的地址产生算法由一个P进制计数器210A，P进制计数器210B，m进制计数器210C，与门210D和加法器210E组成。在此，P进制计数器210A对位时钟CLK计数。用于组成头段H的位的写地址WADh是带有P进制计数器210A的计数器值的低地址，高地址被指定为“0”。
当计数值改变P次，达到计数溢出时，P进制计数器210A停止对位时钟CLK的计数。
在P进制计数器210A达到计数溢出以后与门210D将位时钟CLK加到m进制计数器210C上。
m进制计数器210C执行对通过此与门210D提供的位时钟CLK计数。当改变m次时，计数值达到计数溢出，但在此之后，只要供给位时钟CLK，计数再次从初始值“0”重复。每次m进制计数器210C计数溢出，P进制计数器210B增加计数值“1”。相加机构210E将“1”加到m进制计数器210C的计数值上。
写地址WADd规定组成数据D的位的写目的地，它是这样安排的，P进制计数器210B的计数值是低地址，相加机构210E的输出数据是高地址。
图3是一个方框图，从硬件观点示出读地址供给部分230的地址产生算法。读地址供给部分230的地址产生算法由一个P进制的计数器230A和一个(m+1)进制计数器230B组成。(m+1)进制计数器230B实现对位时钟CLK的计数。当(m+1)进制计数器230B的计数改变m+1次并被初始化到起始值“0”时，P进制计数器230A的计数被增加1。
读地址RAD是这样安排的，P进制计数器230A的计数值是低地址，(m+1)进制计数器230B的计数值是高地址。
以上是插入设备1配置的详述。
以下是参考图4和图5，对由此插入设备1实施插入的描述。
在本实施例中，插入是通过利用操作存贮器220中(m+1)×P个连续存贮区来实现的。
图4和图5示出用于插入的操作存贮器220的存贮区，作为一个两维的存贮器空间来表示。各个不同的地址与此存贮器空间的存贮区相对应。一个地址由可以取P个值的组合的低地址，和可以取(m+1)个值的组合的高地址组成。
在图4和图5中，具有相同高地址的存贮区被按低地址次序从左向右安排，具有相同低地址的存贮区被按高地址次序从顶到底安排。如上所述，带有相同高地址的一系列存贮区应称为行，带有相同低地址的一系列存贮区应称为列。
首先，在实施插入过程中，要插入的位序列被顺序写入它们各自的m×n存贮区，一次一位。在写被执行时，由以上参考图2描述的写地址供给部分210产生写地址。
当组成头段H的P位与位时钟CLK同步地加给操作存贮器220时，按照在写地址供给部分210中的P进制计数器210A实施对位时钟CLK计数。产生写地址WADh，P进制计数器210A的计数值作为低地址，“0”作为高地址，与位时钟CLK同步地加给操作存贮器220。
结果，如图4中所示，组成头段H的P位被写入操作存贮器220的存贮区内的初始行以供插入。
接着，在头段H以下，组成数据D的m×p位与位时钟CLK同步地供给操作存贮器220。
与此同时，在写地址供给部分210中的m进制计数器210C执行对位时钟CLK的计数。另外，每次m进制计数器210C达到计数溢出就执行P进制计数器210B的计数值增量。而且，产生写地址WADd，其低地址是P进制210B的计数值，高地址是由m进制计数器210C加上1得到的，此写地址与位时钟CLK同步地加给操作存贮器220。
结果，如图4中所示，从组成数据D的m×p位中的初始m位由第一列的第二行写入与第(m+1)行对应的每个存贮区，并存入操作存贮器220，然后m位从第二列的第二行写入相应于第(m+1)行的每个存贮区，等，直到最后的m位(即第P位)，从第P列的第二行写入相应于第(m+1)行的每个存贮区。
接着，这样写入操作存贮器220的位以不同于写入的顺序被读出。
在此读操作中，读地址由参考图3所描述的读地址供给部分230产生。
这就是说，(m+1)进制计数器230B执行位时钟CLK的计数，另外，每次(m+1)进制计数器230B达到计数溢出时，P进制计数器230A执行计数值的增量只是“1”的计数值。而且，一个读地址包含P进制计数器230A的计数值作为低地址，(m+1)进制计数器230B的计数值作为高地址，与位时钟CLK同步地加给操作存贮器220。
结果，如图5中所示，首先，读出在操作存贮器220中第一列的每个存贮区中记录的(m+1)位，然后，读出第二列的每个存贮区中记录的(m+1)位，依此类推，读出直到第P列的每个存贮器中记录的(m+1)位为止。
由于以上描述的插入，产生这样的帧，即，组成头段H的P位被分散并以相等间隔安排在组成数据D的位序列内。应该指出，在插入以后帧的状态被参考附图详细描述于下。
(2)去插入设备
在发送侧设备中被插入的帧被传送到接收侧的设备。图6是一个方框图，示出提供给所述的接收侧设备的一种去插入设备2的配置。
这种去插入设备2包括写地址供给部分310，操作存贮器320，和读地址供给部分330。
在此，操作存贮器320是一种与插入设备1中的操作存贮器220类似的存贮设备。通过传输通路接收到的组成帧的(m+1)×p位与位时钟CLK同步地加给操作存贮器320。
去插入由将这些位写到操作寄存器320的过程，和以与写入不同的次序将这些位从操作寄存器320中读出的过程组成。
同时，组成接收到的帧的位与位时钟CLK同步地加给操作存贮器320，写地址供给部分310与位时钟CLK同步地将写地址WAD加给操作存贮器320。
此写地址供给部分310具有与插入设备1(见图3)中的读地址供给部分230的配置相同的配置。
而且，在此写地址供给部分310的情况下，由(m+1)进制计数器执行位钟的计数，另外，只有当每次(m+1)进制计数器达到计数溢出时执行P进制计数器，计数值增量是计数值“1”。同时，写地址WAD包括的P进制计数器的计数值作为低地址，(m+1)进制计数器的计数值作为高地址，与时钟同步地供给操作存贮器320。
结果，如图5中所示，从组成接收到的帧的(m+1)×p位中的初始(m+1)位被写到操作寄存器320中第一列的每个存贮区，然后(m+1)位被写到第二列的每个存贮区，依此类推，直到最后的(m+1)位(即，第P位)被写到第P列的每个存贮区为止。
此时，在操作存贮器320中每位的位置是与从发送侧设备发送以前写到插入设备1的操作存贮器220的这些位的位置是一致的。
当将组成接收到的帧的所有位写到操作存贮器320的过程完成时，指明这点的END信号从写地址供给部分310供给读地址供给部分330。
此读地址供给部分330具有的配置与插入设备1(见图2)中写地址供给部分210的配置相同。
而且，在读地址供给部分330的情况下，由P进制计数器执行位时钟CLK的计数。同时，读地址RADh包含P进制计数器的计数值作为低地址，“0”作为高地址，并与位时钟同步地供给操作存贮器320。
结果，如图4中所示，组成头段H的P位从与操作存贮器310中初始行对应的每个存贮区读出。
接着，在读地址供给部分330的情况下，由m进制计数器执行对位时钟CLK的计数，另外，每次m进制计数器达到计数溢出时执行P进制计数器计数值的计数值增量。同时，读地址RADd包含的低地址是P进制计数器的计数值，高地址是由m进制计数器的计数值加上“1”得到的，并与位时钟CLK同步地加给操作存贮器320。
结果，如图4中所示，从组成数据D的m×p位中的初始m位由来自操作存贮器320中第一列第二行的第(m+1)行对应的每个存贮区读出。然后，下个m位由来自操作存贮器320中第二列第二行的第(m+1)行对应的每个存贮区读出。随后的m位由来自第三列第二行的第(m+1)行所对应的每个存贮区读出，依此类推，直到最后m位(即，第P位)从与来自第P列第二行的第(m+1)行相对应的每个存贮区读出。
因此，去插入设备2执行一种完全与插入设备1情况下执行的插入相反的操作，并恢复原来的未插入帧。
(3)本实施例的有利效果
以下是参考图7A-7D对本发明有利效果的描述。
首先，图7A示出在发送侧设备中被插入的一个帧的配置。如图所示，要插入的帧由通过经受纠错码纠错编码的头段H，和未经受纠错编码的数据D组成。
在本例中，头段H由K1个码字组成，每个码字的码长度是m1位。头段H是由P(＝k1×m1)位组成的位序列。
未经受纠错编码的数据D是由q(＝m×p)位组成的位序列。
当此帧由图1所示的插入设备1插入时，产生如图7B中所示安排的位的一个帧。这就是说，由于插入，组成头段H的P位被分散并等间隔地安排在组成数据D的位序列内。在此，在写地址的低地址在插入设备1中被改变以后，当数据D的每位被写时，组成头段H的P插入以后的间隔是与写地址的高地址中的变化程度相对应的位长度，同时头段H的每位写入操作存贮器220，换句话说，是m位。应该在此说明，在图7B中m＝10时，其配置是插入以后一个帧的配置。
现在让我们考虑这样的情况，在图7B中所示的插入以后发送一帧的过程中产生图7C中所示的一个脉冲串差错。在图7C中所示的例子中，组成头段H的位序列中第2位和组成数据D的位序列中第8到第15位受到脉冲串差错的损害。
当借助于图6中所示的去插入设备2在这样的脉冲串差错已经发生的一个帧上执行去插入时，该帧被恢复为如图7D中所示那样。
如图7D中所示，关于在已恢复的帧中的头段H，只有第2位受到脉冲串差错的影响。在像这样的一个实施方案中，即使所述的脉冲串差错发生在发送过程中的一个帧中，头段H并不容易受脉冲串差错的影响。即使受到影响，其结果并不超过去插入以后在头段H中一个随机差错的影响。换句话说，在本实施方案中执行的插入对于头段H带来了脉冲串差错随机化的有利效果。
在此，如果在头段H中有差错位的数目在纠错码纠错能力范围内，则信号差错可以在接收侧设备中纠正。
相反，关于在已恢复帧中的数据D，从第8到第15位的连续位受到脉冲串差错的影响。这样，在本实施方案中，当在发送过程中的一个帧中出现脉冲串差错时，在去插入后，在数据D中出现的脉冲串差错不改变。这就是说，在本实施方案中，插入对于数据D并未带来脉冲串差错随机化的效果。
在所述的遮盖或类似操作已经执行的情况下，对于数据D来说未经受纠错编码是可接受的，因为信号差错被集中在一起。
如上所述，依据本实施方案，即使在发送像话音或图象这样的数据的过程中出现一个脉冲串差错，加到已经受纠错编码的头段H上，信号差错被随机化仅对于头段H而言，未经受纠错编码的数据D并未随机化，所以有利的效果被实现在于涉及头段H的差错容易在接收侧被纠正，并在接收侧容易实施遮盖和类似操作。
(4)本实施例的变型
以下是以上描述过的本实施方案的变型。
①在插入设备和去插入设备中，关于操作存贮器的写地址和读地
  址可以通过处理器执行特定的软件来产生，并且专用软件可用
  于此目的。
②用于插入的地址产生算法并不限于上述的实施方案中的内
  容。例如，在高地址和低地址方面，或者操作存贮器中的行与
  列方面，可以与以上描述的实施方案中的内容相反。另一个例
  子是头段和数据可以临时存贮在操作存贮器内分开的区中，有
  关本发明的插入可以按照一种简单的方法来实现，包括组成头
  段H的位的单位读和组成数据的位的m位读的交替重复。
③在以上描述的本实施方案中，头段H的所有位在插入时被写到
  操作存贮器220中一行空间中的存贮区，但是也可写入多行的
  存贮空间。
④插入和去插入帧每帧可有不同长度。
⑤在以上描述的本实施方案中，组成头段的位被分散并安排在占
  据一位长度的数据内，该长度被扩大几个整数倍，但头段长度
  和数据长度之比并不需要是整数。在头段长度和数据长度之比
  不可能用整数表达时，可以采用一种方法，例如通过将哑位加
  到数据中来执行插入。使头段长度用整数表达，然后除去哑
  位。组成头段的位并不一定必须以等间隔分散和安排在数据
  内。如果在接收侧已经知道组成头段的位将被分散与安排的方
  法，则即使以非均匀间隔分散和安排，也能在接收侧实现去插
  入。
B.第二实施例
图8示出一个两级插入设备3的配置的方框图。作为涉及本实施方案的一种多级插入设备的例子。图9是示出一个两级去插入设备4的配置的方框图，作为涉及本实施例的一种多级去插入设备的例子。图10A-10F是示出本实施例工作情况的示意图。图11是一个方框图，示出一种r级插入设备5的配置，作为本实施例的一个通例。而且，图12是一个方框图，示出一种r级去插入设备的配置，作为本实施方案的一个通例。正如在第一实施方案中已经讨论过的那样，插入设备被提供在数字远程通信系统的发送设备中，而去插入设备被提供在接收侧的设备中。将顺序参考图8到图12对本实施例描述于下：
(1)两级插入设备
首先，涉及本发明的一个两级插入设备3被参考图8进行描述。
此两级插入设备3由一个分离部分1002，一个处理部分2001，和一个处理部分2002组成。
由两级插入设备3处理的帧的配置示于图10A中。
在以上描述的第一实施方案中，要插入的帧的头段H由经受过纠错编码的一个码字组成，只采用一种类型的纠错码。
在本实施方案中要插入的一个帧是由经历过与第一实施方案相同方式的纠错编码的头段H，和未经历纠错编码的数据D组成，但头段H由头段H1和头段H2组成。在此，头段H1和头段H2按不同类型的纠错码经历纠错编码。应该指明，为了在描述中方便起见，在此以后，数据D的位长度是63位，头段H1的位长度是9位，而头段H2的位长度是3位。
分离部分1002与第一实施方案的分离部分1001是类似的，这是在这样意义上说的，即，它将组成帧的位序列分为已经历纠错编码的头段H，和未经历纠错编码的数据D。然而，本实施例的分离部分1002实现进一步分离从数据D分离开的头段H的附加功能，将它分离为经历主纠错码的纠错编码的头段H1和经历副纠错码的纠错编码的头段H2。
图10B示出由分离部分1002分离得到的头段H2，头段H1和数据D。
另外，分离部分1002将数据D和头段H1供给处理部分2001，将头段H2供给处理部分2002。处理部分2001的处理结果也与头段H2一起送到处理部分2002。
处理部分2001和处理部分2002都几乎具有与第一实施方案的处理部分200相同的配置。
而且，处理部分2001执行插入，将组成头段H1的9位分散与安排在数据D的位序列中，执行插入的配置与操作已经描述在第一实施方案中，参看图1到图5。
图10C示出在插入过程中由处理部分2001输出的位序列。
如图10C中所示，组成头段H1的9位被以等间隔分散安排在组成数据D的位序列中，所述的位序列由处理部分2001输出的72(＝8×9)位组成。在此，数据D中的7个(＝63/9)连续位被插入在组成头段H1的位之间。被插入头段的位之间的数据D的位序列是7位。
接着，处理部分2002执行插入，由此将组成头段H2的3位以等间隔分散并安排在由处理部分2001输出的72位的位序列中。包含在由这处理部分2002执行的插入的处理细节与由处理部分2001执行的插入的处理细节是相同的。
图10D示出一个位序列通过由处理部分2002执行插入过程的情形。
如图10D所示，在插入以后的位序列中，由处理部分2001输出的位序列中24个(72/3)连续的位被插入组成头段H2的3位之中。
由处理部分2002产生的位序列作为一个经受过两级插入的帧通过传输通路发送到接收侧的设备。
(2)两级去插入设备
以下是提供给接收侧设备的两级去插入设备4的描述。
如图9中所示，两级去插入设备4由一个处理部分3002，一个处理部分3001，和一个综合部分4002组成。
处理部分3001和3002均具有与第一实施例(见图6)中的去插入设备2类似的配置。
处理部分3002通过一种与由处理部分2002执行的插入完全相反的操作，在从传输通路接收到的帧上执行去插入。
例如，一个具有如图10D中所示内容的帧被送到处理部分3002的情况下，通过由处理部分3002执行的去插入获得示于图10C中的位序列。
此位序列由组成头段H2的3位的位序列和组成头段H1的位的位序列组成，H1被分散并安排在数据D的位序列中。
其中，头段H2被供给合成部分4002，另一方面，被分散和安排在数据D的位序列中的组成头段H1的位的位序列被供给处理部分3001。
处理部分3001执行去插入，是与由处理部分2001执行的插入操作完全相反的。由于这种去插入，由图10B所示的7位加63位的头段H1构成的数据D被从分散和安排在数据D的位序列中的组成头段H1的位的位序列中恢复。
合成部分4002将头段H2和带有数据D的头段H1结合，输出如图10A所示的原来的帧。
以上是示于图9的两级去插入设备的详细描述。
(3)本实施例的有利效果
以下是本实施例有利效果的描述，参考图10A-10F。
首先，让我们假定在图10D中所示的已插入帧的传输过程中产生图10E中所示的脉冲串差错。在图10D中所示的例子中，组成头段H1的位序列中的1位，组成头段H2的位序列中的1位，和组成数据D的几个连续的位受到脉冲串差错的伤害。
当已受到这样一个脉冲串差错影响的帧由接收侧设备接收到时，由两级去插入设备4进行去插入，该帧被恢复成如图10F所示的状态。
在已恢复的帧中，脉冲差错的影响表现在已经历用主纠错码进行纠错编码的头段H1中，表现在已经历用副纠错码进行纠错编码的头段H2中，导致每个1位的随机信号差错，并且脉冲串差错的影响表现在未经历纠错编码的数据D中，导致几个连续位的信号差错，这就是说，在本实施方案中，由插入引起的随机化的有利效果影响到的只是头段H1和头段H2，而由插入引起的随机化的有利效果并不影响数据D。
在此，如果在头段H1和H2中差错位的数目在纠错码的纠错能力内，差错位可被纠正。因而，实现以前提到的遮盖，因为在未经历纠错编码的数据D中出现脉冲串差错。
如上所述，依据本实施方案，和以上描述过的第一实施方案，即使脉冲串差错发生在对已经受由两种不同纠错码进行纠错编码的头段H1和H2加到如话音和图象的数据D进行传输的过程中，差错被随机化只是对于头段H1和H2，而对于数据D来说，差错并未被随机化。因此，对于头段的纠错很容易在接收侧实现，也存在一种有利效果，即，对于数据D来说，在接收侧，很容易实现遮盖及类似的操作。而且，通过在本实施方案中对头段H1和H2中的位进行分散和安排执行两次插入，通过在对每个头段最佳的条件下执行插入，有可能对每个头段实现最大限度随机化的有利效果。
(4)多级插入设备和多级去插入设备的一般配置。
以上描述的情况是头段经受由两部分组成的纠错编码，即，头段H1经受由主纠错码进行的纠错编码，头段H2经受由副纠错码进行的纠错编码，但本实施例并不限于这种情况，当然，也可以应用到这样的情况，其中帧具有3个或更多的头段，它们经受由不同的纠错码进行的纠错编码。
图11示出r级插入设备5的配置，所插入的帧包含的头段数为r，经受由不同纠错码进行的纠错编码。
如图所示，r级插入设备5由分离部分100r，和数目为r的处理部分2001-200r组成。
分离部分100r将头段分为数目为r的头段H1-Hr和数据D。
处理部分2001执行插入，以等间隔将组成头段H1的位分散并安排在组成数据D的位序列中，并将合成的位序列输出。
处理部分2002执行插入，以等间隔将组成头段H2的位分散并安排在由处理部分2001输出的位序列中。
同样的操作应用于其它的处理部分，这就是说，在图11中的各个处理部分200k(其中k＝1到r)执行插入，以等间隔将组成头段Hk的位分散并安排在由处理部分200k-1输出的位中。
然后，从最后一级(第r级)处理部分200r获得的位序列作为一个已插入的帧通过传输通路发送到接收侧的设备。
通过示于图12中的一个r级去插入设备6，在接收侧设备中执行对接收到的帧的去插入。
这种r级去插入设备6具有数目为r的处理部分300k(其中k＝1到r)和综合部分400r。
处理部分300k(其中k＝1到r)执行去插入，它完全是由处理部分200k(其中k＝1到r)执行的插入的逆操作。
更详细地说，处理部分300k执行去插入，它是由处理部分200k执行的插入的相反操作，是在传输过程中接收到的帧上进行的，也输出由连续位组成的头段Hr，和带有组成分散和安排在数据D内的其它头段的位的一个位序列。另外，处理部分300k将头段Hr发送到综合部分400r，并将后者的位序列发送到处理部分300r-1。接着，处理部分300r-1在由处理部分300r输出的位序列上执行去插入，即由处理部分200k-1执行的插入的逆操作，和输出由连续位组成的头段Hr-1和带有组成分散和安排在数据D内的其它头段的位的一个位序列。而且，处理部分300r-1将头段Hr-1发送到合成部分400r，并将后者的位序列送到处理部分300r-2。跟随这个处理部分300r-2的各个处理部分300k也执行相同的操作。然后，最后一级的处理部分3001执行去插入，是由处理部分2001执行的插入的逆操作，是对由处理部分3002输出的位序列进行的，并输出头段H1和数据D到合成部分400r。
合成部分400r将由各个处理部分输出的头段H1-Hr和数据D结合，由此恢复原来的帧。
从以上的描述可以明白，本发明不仅可应用于具有两种类型头段的帧的情况，也可用于具有3个或更多类型头段的帧的场合。
C.第三实施例
在第一和第二实施例中，要发送的帧被分离为经历纠错编码的部分和未经历纠错编码的部分，插入是通过将组成前者的位分散和安排在后者的位序列的整个范围上。
本发明的插入实施方案并不限于以上的内容。
例如，有这样的情况，未经受纠错编码的数据包含数据串的类型，由于它们的性质，应经受插入的随机化效果。
本实施方案假定这种类型的情况，在本实施方案中，未经受纠错编码的数据被分为插入的随机化效果是所希望的部分和不希望的部分，通过将组成前者部分的位分散并安排在后者部分的位序列中实施插入。
声频信号的已压缩信号数据对于本实施方案的应用来说是适合的对象。在描述本实施方案中的插入过程以前，参考图13，解释一下产生这样的编码数据的方法。
首先，一种修改的离散余弦变换(MDCT)，是一种类型的时间-频率变换，对单帧声频信号采样(在本例中是1,024个采样)实施，由此将声频信号变换为频率轴上的参数，称为MDCT系数。
接着，MDCT系数被分成以前确定的频段(比例因数段)单位。因为典型情况下频率分辨率是窄于此比例因数段的带宽，所以许多MDCT系数将出现在每个比例因数段。
往下，对于每个比例因数段，比例因数SF和谱数据ML从许多MDCT系数X导出。在此，当MDCT系数被描述为一个浮点数时，比例因数SF相应于一个指针，谱数据ML相应于一个参数。
多个MDCT系数属于每个比例因数段，但是，比例因数SF对于每个比例因数段一次产生一个。另一方面，谱数据ML是对属于所述的比例因数段的各个MDCT系数X作出响应而产生的。
在以上描述的MDCT系数X，比例因数SF，和谱数据ML之间的关系由以下公式给出：
Abs(x)＝int((abs(ML)*(2Λ(1/4*(SF-OFFSET))))Λ(3/4)+MAGICNUMBER)             (1)
然而，在以上公式中，函数abs(x)表示变量X的绝对值。而且，OFFSET和MAGIC NUMBER是常数，例如，OFFSET＝100和MAGIC NUMBER＝0.4054
依据公式(1)，对于一个MDCT系数X，可以获得比例因数SF和谱数据ML的多重组合。因此，在比例因数SF的选择中有一些自由度，所以，比例因数SF这样来选择，以便将属于所讨论的比例因数段的每个MDCT系数对应的谱数据ML的数据量降至最小。这种比例因数SF是通过迭代。通过重复计算公式(1)而获得的。
接着，实施相应于每个比例因数段的每个比例因数SF的差分编码。
首先，在比例因数段是，例如，从段1到段n的情况下，段1的比例因数SF和段2的比例因数SF之间的差分，段2的比例因数SF和段3的比例因数SF之间的差分被确定，依此类推，直到段n-1的比例因数和段n的比例因数SF的差分被确定为止。
接着，所得到的差分被利用一种可逆可变长度码(RVLC)进行编码，这种RVLC是一种从前面以及从后面是可逆可变长度码。
RVLC的一个例子是包含固定数目“1”的一个可变长度码。例如，如果“1”的数目被事先确定为“3”，那末，可以产生一系列的RVLC，例如“111”，“1011”，“1101”，“11001”，和“10101”。
在另一个例子中，包含相等数目“0”和“1”的可变长度码可以构成RVLC(例如，“01”，“10”，“001111，“1100”，“001011”，“000111”，“110100”，等)也有这样的RVLC的例子，其中码是完全右/左对称的(例如，“0”，“101”，“111”，“1001”，“11011”，“10001”，等)。
考虑谱数据ML，执行Huffman编码，并执行Huffman码扰频。当Huffman码扰频被执行时，可防止在解码时因传播引起的差错。
接着，利用所得的数据，由头段H，对应于比例因数SF的数据D1，对应于谱数据ML的数据D2组成的一个帧被组装起来。
在此帧中，头段H包括一个码字，是通过对重要信息，例如有效比例因数段和段1与段n中各个比例因数SF，实施纠错编码而获得的。在此，当在接收侧设备中对每个段的比例因数SF进行顺序解码时，在段1和n的各个比例因数SF被用作初始比例增益数据。为什么这种初始比例增益数据和比例因数段数目的纠错编码被包括在头段H中的理由是在于如果在接收侧设备中不可能正确地对这些数据解码，则属于该帧的所有比例因数SF的解码是不可能的。
数据D1包含对各个段的比例因数SF之间的差分编码的RVLC。数据D2包含谱数据ML经受Huffman编码以及Huffman码扰频的数据。应该指明，数据D1和D2并未经受纠错编码。
概括以上各点，适于在本实施方案中使用的帧如下：
a.经纠错编码的头段H
初始比例增益数据(在段1和n中各个比例因数)
比例因数段的有效数目
b.未经纠错编码的数据D1
对各个段的比例因数SF之间的差分编码的RVLC。
c.未经纠错编码的数据D2
用Huffman编码并经受Huffman码扰频的谱数据ML的数据。
头段H，和数据D1和D2的位数是逐帧变化的，但在采样率为40kbps/48KHz这样的条件下，位数，例如，将在320位，80位，和1,200位的量级，如图14A所示。
以上是本发明中要发送的对象的详述。
图15是示出与本实施方案有关的一个插入设备的配置，其中插入是在这样一个对象上进行的。
如图中所示，本实施例的插入设备由一个分离部分1003，加上两个处理部分2003和2004组成。
其中，分离部分1003与第一实施例的分离部分1001类似，是在这样意义上讲的，即，一个帧被分为经历纠错编码的头段H，和未经历纠错编码的数据。然而，本实施例的分离部分1003将未经历纠错编码的数据进一步分离出对应于比例因数SF的数据D1，和对应于谱数据ML的数据D2。另外，分离部分1003将头段送到处理部分2004，而数据D1和D2送到处理部分2003。
处理部分2003和2004的配置几乎与第一实施例的处理部分200的配置完全一样。
而且，处理部分2003执行插入是通过将组成D1数据的位分散并安排在数据D2的位序列中实现的，从而将所得的位序列输出。
处理部分2004执行插入是通过以等间隔将组成头段H的位分散并安排在由处理部分2003输出的位序列的整个范围上，在这样插入以后，此帧被通过传输通路送到接收侧的设备。
以下，通过参考图14A-14E对本实施例的插入设备操作情况的一个特定的例子进行解释。
首先，要发送的帧的内容参考图14A已经见到。
如图14B所示，此帧被分离出头段H，数据D1，和数据D2。在本例中，头段有320位，数据D1有80位，数据D2有1,200位。
如图14C所示，处理部分2003执行插入是利用操作存贮器中连续的80×(15+1)位的存贮区，以等间隔将组成数据D1的80位分散并安排在组成数据D2的1,200(15×80)位的位序列中来实现的。
用于插入的存贮区以两维方式表示在图14C中。
首先，如图14C中所示，组成数据D1的80位被写到相应于操作存贮区第一行的80个单元的存贮区。
接着，数据D2中的初始15位被写入操作存贮器第一列的2-16行相对应的15个单元的存贮区中，以下的15位被写入第2列的2-16行相对应的15个单元的存贮区中，依此类推，直到最后的(即，第80)15位被写入相应于第80列的2-16行的15个单元存贮区中为止。
然后，从与操作存贮区第一列的1-16行对应的每个存贮区读出16位，从与第二列的1-16行对应的每个存贮区读出16位，依此类推，直到从与第80列的1-16行对应的每个存贮区读出最后16位为止。
因而，如图14D所示，组成数据D1的位以等间隔分散并安排在数据D2的位序列中，得到一个1,280位的位序列，被输出到处理部分2004。
处理部分2004执行插入，以等间隔将组成头段H的320位分散并安排在由处理部分2003输出的1,280(4×320)位内。
通过处理部分2004的插入得到示于图14E中的1,600位的位序列。
此位序列作为一个插入后的帧被发送到接收侧的设备。
以上是本实施例的一个插入设备的详述。
通过接收侧设备执行接收到的帧的去插入，是利用图16中所示的去插入设备实现的。
这种去插入设备由两个处理部分3004和3003，以合成部分4003组成。
处理部分3003和3004每个具有与第一实施例的去插入设备2(见图6)相同的配置。合成部分4002具有与第二实施例的合成部分4002相同的功能。
通过用这种去插入设备去执行接收到的帧的去插入，得到头段H，数据D1，和数据D2，它们的位是以它们原来的顺序排列的。
声频信号的重现也是以头段H，数据D1和数据D2为基础实施的。
特别是，首先，解码所需的数据，例如初始比例因数增益数据(段1和n的比例因数SF)和有效比例因数段的数目，是取自头段H。
接着，各个段的比例因数SF之间的差分由包含在数据D1中的各个RVLC确定，利用这些差分和初始比例因数增益数据，将1-n每段的比例因数SF解码。在这种情况下，因为从低频到高频的解码和从高频到低频的解码都是可能的，即使信号差错发生在任何一种类型的RVLC中，也可对大量段数的比例因数SF解码。
这就是说，如果，例如，确定高频段n-1的比例因数SF所需的差分由于信号差错而不可能获得，则通过将段1和2比例因数之间的差分加到段1(初始比例增益数据)的比例因数SF上确定段2的比例因数SF，此后，通过将段2和3比例因数的差分加到上面提到的和上来确定段3的比例因数SF，依此类推，由此确定所有段的比例因数SF，从低频侧到高频侧。相反，在这样的情况下，例如，确定低频段2的比例因数SF所需的差分由于信号差错而不可能获得，段n-1和n的比例因数之间的差分减去段n(初始比例增益数据)的比例因数SF，此后，通过将段n-3和n-2的比例因数之间的差分减去以上提到的减的结果确定段n-3的比例因数SF，依此类推，由此确定所有段的比例因数SF，从高频侧到低频侧。
接着，各个段的比例因数SF和包含在数据D2中的各段的各个MDCT系数的谱数据ML被代入以上的公式(1)中，由此重新产生属于这些段的各个MDCT系数X。
此外，在比例因数SF由于信号差错不可能被解码时，在对应于比例因数SF的段上实施遮盖操作，换句话说，对于所述的段，谱数据ML被设置为“0”。
接着，除了对MDCT系数X实施逆MDCT变换外，根据逆MDCT变换的结果和头段数据重新产生声频信号。
以上是接收侧设备操作情况的描述。
往下是本实施例有利效果的描述。
为了更正确地理解本实施例的有利效果，首先，将提供一个可比较的例子，描述一种插入方法而不是本实施方案的插入方法，并解释当本方法被采用时抵制信号差错的情形。
然而，与本实施例作比较，解释当本实施例被采用时，抵制信号差错的情形。
首先给出作比较的例子1，这是一种除了本实施例以外的插入方法。因为在上述的第一实施例中，情况是考虑成这样，组成经历纠错编码的头段H的位被分散在相应于未经历纠错编码的数据D1和D2的位序列中。应该指明，为了与本实施方案作比较时方便起见，头段H将具有320位的位长度，数据D1将具有80位的位长度，而数据D2将具有1,200位的位长度。
如图17A中所示，在这种情况下插入是利用操作存贮器中的一个320×(1200+1)单元的连续存贮区进行的。
图17A是用于插入的一个存贮区的两维表示。
首先，如图17A中所示，组成头段H的320位被写到对应于操作存贮器第一行的320个单元的存贮区。
接着，在数据D1中的初始4位被写到对应于操作存贮区第1列2-5行的4个单元的存贮区，然后下面的4位被写到对应于列2的行2-5的4个单元的存贮区中，依此类推，直到最后4位被写到对应于列20的行2-5的4个单元的存贮区为止。
因此，当组成数据D1的80位的写结束时，执行组成数据D2的1,200位的写操作。这就是说，在数据D2中的初始4位被写到相应于列21的行2-5的每个存贮区，下面的4位被写到对应于列22的行2-5的每个存贮区，依此类推，直到最后的4位被写到对应于列320的行2-5的每个存贮区为止。
这样，一旦将组成头段H，数据D1和D2的位写到操作存贮器的操作结束，存贮在操作寄存器中的位按不同于它们被写入时的顺序读出。这就是说，5位被从对应于操作存贮器列1的行1-5的每个存贮区读出，然后，5位被从对应于列2的行1-5的每个存贮区读出，依此类推，直到最后的5位被从对应于320的行1-5的每个存贮区读出为止。
因此，组成头段H的320位以等间隔分散并安排在组成数据D1和数据D2的1,280位的位序列中，得到一个1,600位的位序列，通过传输通路发送到接收侧的设备。
让我们假定在传输过程中发生一个脉冲串差错，如图17B所示。在图17B中所描述的例子中，组成头段H的320位中从第9到第13位的5位，加上组成数据D1的几个连续位受到一个脉冲串差错的伤害。
在此，对于头段H，通过插入实现随机化，脉冲串差错的影响以随机信号差错的形式表现出来。因此，只要差错位的数目[在图17B所示的例子中是4位]在纠错能力范围以内，信号差错可在接收侧的设备中得到纠正。
同时，在图17B所示的例子中，包括顺序地确定每段的比例因数SF所需的RVLC的数据D1受到一个脉冲串差错的伤害。
在此，根据由接收侧设备恢复的谱数据ML和比例因数SF，产生每个比例因数段的MDCT系数X。因此，当一脉冲串差错出现在数据D1或数据D2中时，即使在其它部分无差错，也不可能将对应于差错部分的比例因数段解码。
而且，在图17B所描述的例子中，一个脉冲串差错已经发生在数据D1的位序列中，这就是说，发生在确定每段的比例因数SF所需的RVLC位序列中从第19位到第38位的连续位序列中。这样，为对比例因数SF解码所需的RVLC出现信号差错，以致整个比例因数段成为不可解码的扇区段。如图17B中所示，当一个差错出现在RVLC位序列之间的大量位序列中，一个包括大量段的可解码周期出现了，如图17C中所示。
现在将描述作比较的例子2。在此作比较的例子2中，插入是通过示于图15中的类型的一种插入设备在一个帧上实施的。然而，依据此作比较的例子2实施的插入不同于依据本实施方案实施的插入。
在此作比较的例子2中，如图18A所示，处理部分2003将组成对比例因数SF解码需要的数据D1的80位写入操作存贮器的行1和行2，每行40位。接着，处理部分2003将组成数据D2的1,200位中起初的30位写到操作存贮器列1中覆盖行3到行32的每个存贮区，然后将接下来的30位写到列2中覆盖行3到行32的每个存贮区，依此类推，直到将最后30位写到列40中覆盖行3到行32的每个存贮区。然后，一旦这种写操作被完成，处理部分2003从列1中行1-32的每个存贮区读出32位，接着从列2中行1-32的每个存贮区读出32位，依此类推，直到最后32位从列40中行1-32的每个存贮区被读出为止。然后，处理部分2003将一个以所描述的方式读出的1,280位的位序列送到处理部分2004。
接着，处理部分2004执行插入，通过以等间隔将组成头段H的320位分散并安排在从处理部分2003输出的1,280位的位序列中。
图18B示出由这种插入得到的一个位序列的配置。
这种位序列作为一个已插入的帧被发送到接收侧的设备。
在发送此帧的过程中，一种脉冲串差错出现了，如图18B所示。
在图18B所描述的例子中，为对比例因数SF解码所需的数据D1的第3位，第4位，第43位，和第44位受到脉冲串差错的伤害。由于这些位的差错而不可能对比例因数SF解码的比例因数段组成一个不可解码的扇区段。
顺便提一下，一个RVLC被用于对比例因数SF编码，与最低频率的段1对应的比例因数SF和与最高频率的段n对应的比例因数SF被包括在头段H中作为初始谱增益数据。因此，当一个信号差错出现在相应于高频段的RVLC中时，解码从低频向高频进行，相反，当信号差错出现在相应于低频率段的RVLC中时，非常宽范围的段的比例因数SF通过高频向低频解码可被恢复。
然而，当插入按以上描述的方式实施，将组成数据D1的位写到相应于操作存贮器中许多行的每个存贮区时，在插入后的帧中组成对比例因数SF解码所需的每个RVLC的位作为2个连续位出现[见图18B]。因此，在对比例因数SF解码所需的位中受脉冲串差错伤害的位的数目有了增长。而且，对应于2个或多个段的各个RVLC将受到脉冲串差错的伤害是极有可能的，因为这些段在对比例因数SF解码所需的各个RVLC的组成位之间的频率轴上被分离。
另外，当一个信号差错出现在对应于在频率轴上被分离的许多段的各个RVLC的组成位中时，从最低频率段到最高频率段的扇区段成为一个不可解码的扇区段，如图18C中所示。
对照作比较的例子1和2，本实施方案能够将对比例因数SF解码所需的RVLC的组成位分散，将它们等间隔地安排在帧中，因为当插入在处理部分2003中实施时，组成对应于比例因数SF的数据的所有位被写到操作存贮器的第一行。而且，对每段的比例因数SF解码所需的RVLC的组成位具有与频率轴上每段的顺序相同的顺序，出现在插入后的位序列中。因此，即使如图19A中所示的一个脉冲串差错出现在传输期间的一个帧中，对相应于频率轴上邻近段的比例因数SF不能解码的情况将不会发生。因而，有可能缩短伴随着如图19B所示的比例因数SF损失引起的不可解码的扇区段。
依据本实施方案，在头段H已经受纠错编码，和数据D1和D2未经受纠错编码的情况下，包含在数据D1中用于对比例因数SF解码的位被分散并安排在数据D2中。并且，组成头段H的位被分散和安排在所得到的位序列中，以致即使一个脉冲串差错发生，有可能降低比例因数SF将成为不可解码的概率，由此增强了被重现的声频信号的质量。
并且，因为当为对比例因数SF解码所需的位被分散和安排时，各个位只被写入操作存贮器的第一行，对各个段的比例因数SF解码所需的位被分散并安排在该帧中，其次序与在频率轴上段的次序完全相同。
因此，即使一个脉冲串差错发生了，有可能在频率轴上将可能损失的比例因数SF集中起来，这样一来，不可解码段可被集中在非常窄的范围内。结果，被重现的声频信号的质量可被提高。
D.上述各实施方案的变型
涉及实施方案1-3的插入设备和去插入设备可用所描述的硬件配置来实现，或者可用一种软件配置通过执行一个与上述操作类似的程序来实现。
而且，在上述的实施方案中，组成经历纠错编码的头段H的位被分散，将它们安排在未经历纠错编码的数据的一个位序列中，但本发明并不局限于此，以上描述的插入和去插入，当然，也可以应用到未经历纠错编码的部件上。
在第三实施方案中，也给出一个例子，其中本发明采用3个参数来代表1个信号，但本发明并不局限于此，当然也允许1个信号用4个或更多参数来表示。在这种情况下，插入可被这样执行，通过将某些参数对应的位分散和安排到其余参数之一所对应的一个位序列中，并将这种分散执行多次重复，与参数类型的数目相对应。

Claims (15)

1.一种用于插入的方法，所述的方法的特征在于组成对应于在所述的帧中包含的第二组数据的一个位序列的位被分散并安排到对应于在要发送或存贮的一个帧中所包含的第一组数据的一个位序列中。
2.如权利要求1的用于插入的方法，其中组成对应于所述的第二组数据的位序列的位以等间隔被分散并安排在对应于所述的第一组数据的位序列内。
3.如权利要求1的用于插入的方法，其中组成对应于所述的第二组数据的位序列的位被一次一位地分散并安排在对应于所述的第一组数据的位序列内。
4.如权利要求1的用于插入的方法，其中组成对应于所述的第二组数据的位序列的位被一次几位地分散并安排在对应于所述的第一组数据的位序列内。
5.一种用于插入的方法，所述的方法的特征在于对应于所述的第二组数据的位序列是一个经历纠错编码的位序列，对应于所述的第一组的数据的位序列是一个未经历纠错编码的位序列。
6.如权利要求1的用于插入的方法，其中无论是对应于所述的第一组数据的位序列还是对应于所述的第二组数据的位序列都未经历纠错编码。
7.如权利要求1的用于插入的方法，其中将组成对应于未包含在所述的位序列中的其它数据的一个位序列的位分散与安排的过程迭代式地重复，同时将所述的其它数据加到以上提到的被分散和安排的位序列上。
8.如权利要求1的用于插入的方法，其中将组成一个码字的位分散和安排的过程被迭代式地重复，该码字在与已包含在所述的位序列中的数据不同的码长度上经历纠错编码，同时将所述的其它数据加到被分散和安排的位序列上。
9.如权利要求1的用于插入的方法，如果在传输过程中出现信号差错，所述的第一组数据是用遮盖处理处理过的信息，组成相应于所述的第一组数据的位序列的位并不被分散和安排在相应于其它数据的位序列内。
10.如权利要求1的用于插入的方法，其中所述的第一组数据是对应于差分编码的数据，是对要传输或存贮的信号实施的，所述的第二组数据是当所述的信号利用所述的差分被顺序地解码时用作初始值的数据。
11.一种用于去插入的方法，所述的方法的特征在于已被分散和安排在要去插入的位序列中的位被从所述的位序列除去，以便恢复2个对应于不同数据的位序列。
12.如权利要求11的去插入的方法，其中3个或更多的对应于不同数据的位序列被恢复，是通过连续重复的从所述的位序列移去已被分散和安排的数据而实现的。
13.一种用于插入的设备，所述的设备的特征在于它将组成对应于包含在所述的帧中的第二组数据的一个位序列的位分散并安排到对应于包含在要发送或存贮的一个帧中的第一组数据的一个位序列中。
14.一种用于插入的设备，包括：
一个操作存贮器；
一个写地址供给部分，将写地址加给所述的操作存贮器，用于将对应于包含在要发送或存贮的一个帧中的第一组数据的位序列和对应于包含在所述的帧中的第二组数据的位序列写到所述的操作存贮器中；和
一个读地址供给部分，交替地将多个地址加给所述的操作存贮器，用于从所述的操作存贮器读对应于所述的第一组数据的多个连续位，对应于所述的第二组数据1或2或更多的位，并且从所述的操作存贮器读那些位，它们被分散过，并且组成对应于所述的第二组数据的位序列的位被安排在组成所述的第一组数据的一个位序列内。
15.一种用于去插入的设备，所述的设备的特征在于它从所述的位序列除去已经被分散和安排在要去插入的位序列中的位，由此恢复2个对应于不同数据的位序列。
CNB998009423A 1998-05-27 1999-05-27 插入方法与设备和去插入方法与设备 Expired - Lifetime CN1147052C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14619198 1998-05-27
JP146191/1998 1998-05-27
JP34601698 1998-12-04
JP346016/1998 1998-12-04

Publications (2)

Publication Number Publication Date
CN1272978A true CN1272978A (zh) 2000-11-08
CN1147052C CN1147052C (zh) 2004-04-21

Family

ID=26477080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998009423A Expired - Lifetime CN1147052C (zh) 1998-05-27 1999-05-27 插入方法与设备和去插入方法与设备

Country Status (9)

Country Link
US (4) US6871302B1 (zh)
EP (3) EP1843474B1 (zh)
JP (1) JP3362051B2 (zh)
KR (2) KR100493261B1 (zh)
CN (1) CN1147052C (zh)
AU (1) AU742455C (zh)
CA (1) CA2297770C (zh)
DE (3) DE69936568T2 (zh)
WO (1) WO1999062184A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493261B1 (ko) * 1998-05-27 2005-06-02 가부시키가이샤 엔.티.티.도코모 인터리빙을 행하기 위한 방법 및 장치와, 디인터리빙을행하기 위한 방법 및 장치
DE10219700C1 (de) * 2002-05-02 2003-09-18 Astrium Gmbh Verfahren zum Interleaving von Daten
AU2002342749A1 (en) * 2002-09-24 2004-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Interleaving for mobile communications
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
JP4349183B2 (ja) * 2004-04-01 2009-10-21 富士ゼロックス株式会社 画像処理装置および画像処理方法
US8340098B2 (en) * 2005-12-07 2012-12-25 General Instrument Corporation Method and apparatus for delivering compressed video to subscriber terminals
US8214697B2 (en) * 2006-09-12 2012-07-03 Nxp B.V. Deinterleaver for a communication device
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
US7779216B2 (en) * 2007-04-11 2010-08-17 Honeywell International Inc. Method and system of randomizing memory locations
US7843980B2 (en) * 2007-05-16 2010-11-30 Rohm Co., Ltd. Semiconductor laser diode
US8700792B2 (en) 2008-01-31 2014-04-15 General Instrument Corporation Method and apparatus for expediting delivery of programming content over a broadband network
US8752092B2 (en) 2008-06-27 2014-06-10 General Instrument Corporation Method and apparatus for providing low resolution images in a broadcast system
RU2689191C2 (ru) * 2009-01-26 2019-05-24 Томсон Лайсенсинг Упаковка кадров для кодирования видео
US8189408B2 (en) * 2009-11-17 2012-05-29 Freescale Semiconductor, Inc. Memory device having shifting capability and method thereof
JP4734450B2 (ja) * 2009-12-22 2011-07-27 株式会社東芝 認証モジュール、電子機器及びインタリーブ信号の復元方法
US9357244B2 (en) 2010-03-11 2016-05-31 Arris Enterprises, Inc. Method and system for inhibiting audio-video synchronization delay
CN102939590B (zh) 2010-06-11 2016-09-14 飞思卡尔半导体公司 为在存储器元件内存储的数据提供数据保护的方法及其集成电路器件
EP2490355A1 (en) 2011-02-18 2012-08-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Digital receiver and digital transmitter having a variable interleaver functionality
EP2863566B1 (en) 2013-10-18 2020-09-02 Université de Nantes Method and apparatus for reconstructing a data block
EP3248311B1 (en) * 2015-01-20 2020-07-08 Telefonaktiebolaget LM Ericsson (publ) Transmitting device, receiving device, and methods performed therein
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
CN113688067A (zh) * 2021-08-30 2021-11-23 上海汉图科技有限公司 数据写入、数据读取方法及装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559625A (en) * 1983-07-28 1985-12-17 Cyclotomics, Inc. Interleavers for digital communications
JPS63182977A (ja) * 1987-01-23 1988-07-28 Pioneer Electronic Corp デイジタル音声信号多重方式
FR2627650B1 (fr) * 1988-02-24 1990-07-06 Crouzet Sa Procede et dispositif de transmission de donnees
EP0519669A3 (en) * 1991-06-21 1994-07-06 Ibm Encoding and rebuilding data for a dasd array
US5255343A (en) * 1992-06-26 1993-10-19 Northern Telecom Limited Method for detecting and masking bad frames in coded speech signals
JP2900719B2 (ja) 1992-08-24 1999-06-02 日本電気株式会社 音声コーデック処理方法
US5517511A (en) * 1992-11-30 1996-05-14 Digital Voice Systems, Inc. Digital transmission of acoustic signals over a noisy communication channel
EP0603932B1 (en) 1992-12-14 1998-04-08 Koninklijke Philips Electronics N.V. Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
DE69317867T2 (de) 1992-12-14 1998-10-22 Koninkl Philips Electronics Nv Verfahren und Vorrichtung zur Realisierung eines Quasiproduktkodes mit verschiedenen Fehlerschutzstufen
AU665716B2 (en) * 1993-07-05 1996-01-11 Mitsubishi Denki Kabushiki Kaisha A transmitter for encoding error correction codes and a receiver for decoding error correction codes on a transmission frame
CA2131674A1 (en) 1993-09-10 1995-03-11 Kalyan Ganesan High performance error control coding in channel encoders and decoders
FR2713845B1 (fr) * 1993-12-07 1996-01-19 Thomson Consumer Electronics Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
JP3304632B2 (ja) * 1994-09-21 2002-07-22 ソニー株式会社 インターリーブ方法およびインターリーブ回路
WO1996027962A2 (en) 1995-03-03 1996-09-12 Philips Electronics N.V. Error protected multichannel digital data transmission system and method having graceful degration quality through multi-resolution, and transmitter station and receiver station for use in such system
ES2198452T3 (es) * 1995-06-12 2004-02-01 Siemens Aktiengesellschaft Procedimiento e instalacion de codificacion para la transmision segura de datos por medio de codificacion de componentes multiples.
FR2737363B1 (fr) * 1995-07-27 1997-09-05 France Telecom Entrelacement/desentrelacement d'elements de donnees
DE69527525T2 (de) * 1995-08-21 2003-04-03 Alcatel Sa Verfahren zur Schachtelung von Datenrahmen, Übertragungsfehlerkorrekturanordnung und Modulator damit
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
JPH09130269A (ja) * 1995-11-06 1997-05-16 Oki Electric Ind Co Ltd 誤り訂正符号フレーム構成装置
JPH09153918A (ja) * 1995-11-30 1997-06-10 Nippon Telegr & Teleph Corp <Ntt> ディジタル伝送装置
JP3572769B2 (ja) * 1995-11-30 2004-10-06 ソニー株式会社 ディジタルオーディオ信号処理装置および方法
US5764649A (en) * 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
JP3854662B2 (ja) * 1996-06-12 2006-12-06 キヤノン株式会社 撮像装置
US5898698A (en) * 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus
US5751741A (en) * 1996-11-20 1998-05-12 Motorola, Inc. Rate-adapted communication system and method for efficient buffer utilization thereof
US5978833A (en) * 1996-12-31 1999-11-02 Intel Corporation Method and apparatus for accessing and downloading information from the internet
US5946357A (en) 1997-01-17 1999-08-31 Telefonaktiebolaget L M Ericsson Apparatus, and associated method, for transmitting and receiving a multi-stage, encoded and interleaved digital communication signal
EP0856949B1 (en) * 1997-01-31 2005-03-30 Alcatel Interleaving and de-interleaving method for digital data, interleaving and de-interleaving devices, and communication system
US6826181B1 (en) * 1997-05-13 2004-11-30 Matsushita Electric Industrial Co., Ltd. Packet transmitter
US6154661A (en) * 1997-12-10 2000-11-28 Arraycomm, Inc. Transmitting on the downlink using one or more weight vectors determined to achieve a desired radiation pattern
KR100493261B1 (ko) 1998-05-27 2005-06-02 가부시키가이샤 엔.티.티.도코모 인터리빙을 행하기 위한 방법 및 장치와, 디인터리빙을행하기 위한 방법 및 장치
DE69910965T2 (de) 1998-05-27 2004-07-22 Ntt Mobile Communications Network Inc. Verfahren und gerät zum schutz gegen fehler
JP2000124816A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd 符号化インタリーブ装置

Also Published As

Publication number Publication date
US20070038902A1 (en) 2007-02-15
EP1017175A4 (en) 2005-11-16
KR20040097276A (ko) 2004-11-17
EP1843474B1 (en) 2008-12-17
KR100493263B1 (ko) 2005-06-02
EP1017175B1 (en) 2007-07-18
US7469365B2 (en) 2008-12-23
CA2297770A1 (en) 1999-12-02
JP3362051B2 (ja) 2003-01-07
WO1999062184A1 (fr) 1999-12-02
DE69940134D1 (de) 2009-01-29
US20070038903A1 (en) 2007-02-15
US20050005223A1 (en) 2005-01-06
US7428667B2 (en) 2008-09-23
CA2297770C (en) 2007-10-30
DE69942595D1 (de) 2010-08-26
EP1843474A1 (en) 2007-10-10
DE69936568T2 (de) 2008-04-30
AU3954499A (en) 1999-12-13
EP1017175A1 (en) 2000-07-05
US7191369B2 (en) 2007-03-13
CN1147052C (zh) 2004-04-21
US6871302B1 (en) 2005-03-22
AU742455B2 (en) 2002-01-03
DE69936568D1 (de) 2007-08-30
AU742455C (en) 2003-01-09
KR20010022350A (ko) 2001-03-15
EP1841077A1 (en) 2007-10-03
KR100493261B1 (ko) 2005-06-02
EP1841077B1 (en) 2010-07-14

Similar Documents

Publication Publication Date Title
CN1147052C (zh) 插入方法与设备和去插入方法与设备
CN1112807C (zh) 数字电视系统及其操作方法、数字电视系统信号的编解码方法
CN100338949C (zh) 接收系统和lsi电路
CN1266937C (zh) 数据信号取样装置
CN101040522A (zh) 使用1/4速率编码的健壮数据的数字电视传送和接收设备、以及方法
CN1271815C (zh) 编码装置和译码装置
CN1320769C (zh) 编码器、解码器以及数据传送系统
CN1822538A (zh) 加密方法,加密装置,解密方法和解密装置
CN1926872A (zh) 信息处理设备、信息处理方法、程序和数据结构
CN1898723A (zh) 信号解码装置以及信号解码方法
CN1960234A (zh) 解交织器及多重载波通信系统
CN1201494C (zh) 最大后验概率译码方法和装置
CN1262072C (zh) 码分多址移动通信系统中的编码/解码设备和方法
CN1278549C (zh) 声像再现装置和声像再现方法
CN1204692C (zh) 编码若干信息信号的编码装置
CN1669071A (zh) 用于在音频代码的编码/解码处理之间转换代码的方法和装置以及使用该方法和装置的存储介质
CN1023353C (zh) 录音和重放的方法和设备
CN1574944A (zh) 动态图像解码装置
CN1925597A (zh) 图像处理设备、图像处理方法及程序
CN1926768A (zh) 信号处理装置和方法及信号处理程序和记录该程序的记录介质
CN1249983C (zh) 电子水印嵌入设备及其方法
CN1839550A (zh) 解码可变长度前缀码的方法
CN1722619A (zh) 解码设备，解码方法，程序记录介质和记录/再现设备
CN1256854C (zh) 具有直联通过功能的变速数据线路复用装置
CN1574886A (zh) 产生系数的装置和方法、产生类结构的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040421