JPH09130269A - 誤り訂正符号フレーム構成装置 - Google Patents

Abstract

(57)【要約】 【課題】 構成を簡略化してコストを低減できる誤り訂
正符号フレーム構成装置を提供する。 【解決手段】 画像データ符号化部１は供給された画像
データをデータ圧縮し、システムクロック発生部５から
のクロックに応じてＦＩＦＯメモリ２に供給する。ＦＩ
ＦＯメモリ２は蓄積した画像データが５１２ビット以下
であるときはハーフフルフラグＨＦを”１”とし、５１
３ビット以上となると”０”とする。出力判定部７はハ
ーフフルフラグＨＦが”１”であるときはフィルビット
を発生してセレクタ３を介して誤り訂正符号化部４に供
給し、ハーフフルフラグＨＦが”０”となると、クロッ
ク生成部６に読み出しクロックを発生させて画像データ
を読み出させる。誤り訂正符号化部４はフィルビットあ
るいは読み出された画像データにパリティを付加して誤
り訂正符号フレームを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビ電話、テレ
ビ会議システム等において、動画像を符号化した画像デ
ータを誤り訂正符号化する際の誤り訂正符号フレームを
構成する誤り訂正符号フレーム構成装置に関する。

【０００２】

【従来の技術】テレビ電話、テレビ会議システム等で
は、人物等を撮像した動画像の画像データを伝送するこ
とによって画像通信が可能となっているが、動画像の画
像データはデータ量が非常に大きいために圧縮せずにそ
のまま伝送しようとすると、単位時間当たりのフレーム
数を少なくするか高速な伝送路を用いる必要がある。こ
のため、伝送する画像データをあらかじめ圧縮して伝送
する画像データのデータ量を低減させて伝送することが
行われている。

【０００３】例えばＩＴＵ−Ｔ勧告によるＨ．２６１の
符号化を行う符号化装置では、動き予測等を行って動画
像の各フレームの画像データ間の差分データを求め、求
めた差分データに離散コサイン変換（ＤＣＴ）を施し、
特定の周波数成分を圧縮し、さらにハフマン符号化等の
可変長符号化を施してデータ圧縮処理を施すようになっ
ている。そして、図３に示すように、データ圧縮した画
像データの４９２ビット毎にエラー訂正用の１８ビット
のパリティを付加し、さらに１ビットの同期ビット、１
ビットのフィラーを付加して５１２ビットの誤り訂正符
号フレームを構成して伝送するようになっている。

【０００４】受信側では受信した誤り訂正符号フレーム
毎に誤り訂正を施し、誤り訂正した画像データに上述の
送信時の手順とは逆の処理を施して画像データを再生す
るようになっている。

【０００５】このような画像データを伝送する伝送路の
速度は一定であるため、符号化装置が所定時間内に誤り
訂正符号フレームを構成する４９２ビットの画像データ
を生成できない場合には、全てが”１”である４９２ビ
ットのフィルビットを用いて誤り訂正符号フレームを構
成するようになっている。

【０００６】図２は上記Ｈ．２６１の符号化装置で用い
られている誤り訂正符号フレーム構成系２０を示してお
り、同図中において、１１は図示しない入力制御系から
供給される画像データを符号化する画像データ符号化部
であり、１２は画像データ符号化部１１からの画像デー
タを記憶するメモリ（ＲＡＭ）であり、１３はＲＡＭ１
２から読み出された画像データが供給されるセレクタで
あり、１４はセレクタ１３から供給された画像データを
誤り訂正符号化して図示しない出力制御系に供給する誤
り訂正符号化部である。

【０００７】また、この誤り訂正符号フレーム構成系２
０は、書き込み及び読み出しアドレスを生成するアドレ
ス生成部１６と、システムクロック生成部１５からのシ
ステムクロックに同期して書き込み及び読み出しクロッ
クを生成するクロック生成部１７と、誤り訂正符号化部
１４にＲＡＭ１２から読み出した画像データを供給する
か否かを判定してセレクタ１３を制御する出力判定部１
８とを備えている。

【０００８】画像データ符号化部１１は入力制御系から
供給される画像データにデータ圧縮処理を施してＲＡＭ
１２に供給する。同時に、アドレス生成部１６は画像デ
ータを記憶する領域を指示する書き込みアドレスを生成
してＲＡＭ１２に供給し、クロック生成部１７は書き込
みクロックを生成してＲＡＭ１２に供給する。これによ
り、入力制御系から供給された画像データがＲＡＭ１２
の書き込みアドレスで指示された領域に記憶される。

【０００９】また、アドレス生成部１６は生成する書き
込みアドレスと読み出しアドレスの差分情報を出力判定
部１８に供給しており、出力判定部１８は供給された差
分情報に基づいて、ＲＡＭ１２に記憶されている画像デ
ータが４９２ビット以上となったことが分かると、クロ
ック生成部１７を制御して４９２ビット分の画像データ
を読み出すための読み出しクロックを生成させる。この
読み出しクロックによりＲＡＭ１２から読み出された４
９２ビットの画像データは、セレクタ１３を介して誤り
訂正符号化部１４に供給される。誤り訂正符号化部１４
は、供給された画像データに１８ビットのパリティを付
加し、さらに各々１ビットの同期ビット及びフィラーを
付加して５１２ビットの誤り訂正符号フレームを形成す
る。

【００１０】一方、出力判定部１８はアドレス生成部１
６から供給された差分情報に基づいて、ＲＡＭ１２に記
憶される画像データが４９２ビット未満であるときは、
全て値が”１”である４９２ビットのフィルビットを発
生してセレクタ１３を介して誤り訂正符号化部１４に供
給する。そして、誤り訂正符号化部１４は、上述の画像
データが供給された場合と同様に、供給された４９２ビ
ットのフィルビットに各々１ビットの同期ビット及びフ
ィラーと１８ビットのパリティを付加して５１２ビット
の誤り訂正符号フレームを形成する。

【００１１】そして、誤り訂正符号化部１４は上述のよ
うに画像データあるいはフィルビットから形成した誤り
訂正符号フレームを出力制御系に供給する。

【００１２】

【発明が解決しようとする課題】上述の誤り訂正符号フ
レーム構成系では、画像データ符号化部１１から供給さ
れる画像データを一時ＲＡＭ１２に記憶した後、４９２
ビット毎に読み出して出力するようになっているため、
画像データの書き込み及び読み出しを行う領域を指定す
るアドレスを生成する必要があり、また、ＲＡＭ１２に
記憶されている画像データのデータ長を検出するために
読み出しアドレスと書き込みアドレスの差を求める必要
がある。

【００１３】このため、アドレス生成部１６の構成が複
雑となり、回路規模が大きくなってしまい、特に集積回
路化する際には、チップ面積が増加してコストが上昇す
る等の問題を生じる。

【００１４】本発明は、上述のような問題点に鑑みてな
されたものであり、構成を簡略化することができ、回路
規模を増大させず、コストを低減することができる誤り
訂正符号フレーム構成装置を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】本発明に係る誤り訂正符
号フレーム構成装置は、供給されたデータを所定長に分
割して誤り訂正符号フレームを構成する誤り訂正符号フ
レーム構成装置であって、先入れ先出しメモリからな
り、供給されたデータを記憶する記憶手段と、記憶手段
に所定長以上のデータが記憶されているか否かを検出す
るデータ検出手段と、データ検出手段によって記憶手段
に所定長以上のデータが記憶されていることが検出され
たときに、記憶手段から所定長分のデータを読み出して
誤り訂正符号化手段に供給する読み出し制御手段とを備
える。

【００１６】また、記憶手段は、所定長のデータの２倍
以上の容量を有し、全容量の半分以上の領域にデータが
記憶されているときに、ハーフフルフラグを発生してデ
ータ検出手段に供給するハーフフルフラグ発生手段を備
える構成としてもよい。この場合、 データ検出手段は
ハーフフルフラグに基づいて記憶手段に所定長以上のデ
ータが記憶されていることを検出する。

【００１７】また、誤り訂正符号フレームを伝送する伝
送系のクロックを検出して読み出し手段に供給するクロ
ック検出手段を備える構成としてもよい。この場合、読
み出し制御手段は、クロック検出手段によって検出した
伝送系のクロックに基づいて記憶手段からのデータの読
み出しを行わせる。

【００１８】

【発明の実施の形態】本発明に係る誤り訂正符号フレー
ム構成装置は、例えばＩＴＵ−Ｔ勧告によるＨ．２６１
の動画像の符号化を行う符号化装置において画像データ
から誤り訂正符号フレームを構成する誤り訂正符号フレ
ーム構成系に適用することができる。

【００１９】図１は本発明を適用した第１の実施形態に
係る誤り訂正符号フレーム構成系１０を示す。同図中、
１は図示しない入力制御系から供給された画像データを
符号化する画像データ符号化部であり、２は画像データ
符号化部１からの画像データを記憶するＦＩＦＯ（Firs
t In First Out：先入れ先出し）メモリであり、３はＦ
ＩＦＯメモリ２から読み出された画像データ等が供給さ
れるセレクタであり、４はセレクタ３から供給された画
像データを誤り訂正符号化して図示しない出力制御系に
供給する誤り訂正符号化部である。また、この誤り訂正
符号フレーム構成系１０は、装置全体の動作の基準とな
るシステムクロックを生成するシステムクロック生成部
５と、システムクロック生成部５からのシステムクロッ
クに基づいてＦＩＦＯメモリ２に書き込み及び読み出し
クロックを供給するクロック生成部６と、ＦＩＦＯメモ
リ２からのハーフフルフラグＨＦに基づいてセレクタ３
の制御を行う出力判定部７とを備えている。

【００２０】画像データ符号化部１は、動き予測等を行
って入力制御系から供給される画像データの各フレーム
毎の差分データを求め、この差分データに離散コサイン
変換（ＤＣＴ）を施し、特定の周波数成分を圧縮し、さ
らにハフマン符号化等の可変長符号化を施してデータ圧
縮処理を施す。

【００２１】この誤り訂正符号フレーム構成系１０で
は、図３に示すように、上述のようにデータ圧縮処理を
施した画像データの４９２ビット毎に（５１１、４９
３）ＢＣＨ誤り訂正符号化による１８ビットのパリティ
を付加し、さらに１ビットの同期ビット、１ビットのフ
ィラーを付加して５１２ビットの誤り訂正符号フレーム
を構成して伝送するようになっている。

【００２２】このような誤り訂正符号フレームを構成す
る際には、画像データ符号化部１により符号化した画像
データを一旦、ＦＩＦＯメモリ２に記憶し、４９２ビッ
ト揃った時点で、画像データを読み出して誤り訂正符号
化部４に供給する。

【００２３】ここで、伝送路の速度が一定であるため
に、画像データの形成が間に合わないとき等は、画像デ
ータの代わりに、全て値が”１”である４９２ビットの
フィルビットを誤り訂正符号化部４に供給し、画像デー
タの場合と同様に、このフィルビットに１８ビットの誤
り訂正パリティ、各々１ビットの同期ビット及びフィラ
ーを付加して誤り訂正符号フレームを構成するようにな
っている。

【００２４】フィラーは誤り訂正符号フレームが画像デ
ータから構成されたものであるかフィルビットから構成
されたものであるかを識別するためのものであり、画像
データから構成された誤り訂正符号フレームでは”１”
となり、フィルビットから構成された誤り訂正符号フレ
ームでは”０”となる。

【００２５】上記ＦＩＦＯメモリ２は１０２４ビット分
の記憶素子と、書き込みアドレスと読み出しアドレスを
保持する書き込み及び読み出しアドレスカウンタと、書
き込み／読み出し制御部等を備えている。このため、こ
のＦＩＦＯメモリ２は、外部から書き込み、読み出しア
ドレスを供給しなくても、順次、書き込みアドレスを増
加させて供給されたデータを蓄積すると共に、読み出し
クロックが供給される度に読み出しアドレスを増加させ
て先に蓄積されたデータから順次、出力する先入れ先出
し動作をするようになっている。

【００２６】また、このＦＩＦＯメモリ２は、常に書き
込みアドレスと読み出しアドレスの差を監視しており、
この差から記憶している画像データのデータ長を検出
し、データ長が５１２ビット以下のときはハーフフルフ
ラグＨＦを”１”とし、データ長が５１３ビット以上の
ときはハーフフルフラグＨＦを”０”とするようになっ
ている。

【００２７】このハーフフルフラグが”０”である状態
では、ＦＩＦＯメモリ２に少なくとも５１３ビットの画
像データが記憶されているため、ハーフフルフラグを監
視することによってＦＩＦＯメモリ２に誤り訂正符号フ
レームを形成するために必要となる４９２ビット分の画
像データが記憶されていることを検出することができ
る。

【００２８】このハーフフルフラグＨＦは出力判定部７
に供給されており、出力判定部７は、このハーフフルフ
ラグＨＦを監視して、ＦＩＦＯメモリ２に記憶されてい
る画像データを読み出して誤り訂正符号化部４に供給す
るか、あるいはフィルビットを発生して誤り訂正符号化
部４に供給するかを判定する。

【００２９】以下、この誤り訂正符号フレーム構成系１
０の動作を説明する。

【００３０】画像データ符号化部１は入力制御系から画
像データが供給されると、上述したように画像データに
データ圧縮処理を施し、システムクロック発生部５から
のシステムクロックに応じてデータ圧縮した画像データ
を１ビットずつＦＩＦＯメモリ２のデータ入力端子Ｄｉ
に供給する。

【００３１】一方、クロック生成部６は、システムクロ
ックに応じて、画像データ符号化部１が１ビット分の画
像データをＦＩＦＯメモリ２に供給するのと同じタイミ
ングで書き込みクロックを生成し、ＦＩＦＯメモリ２の
書き込みクロック入力端子Ｗに供給する。

【００３２】ＦＩＦＯメモリ２はクロック発生部６から
の書き込みクロックが供給されると、入力端子Ｄｉｎに
供給されている画像データを、書き込みアドレスカウン
タに保持されている書き込みアドレスに対応する領域に
記憶し、書き込みアドレスを増加させる。従って、上述
のようにシステムクロックの周期毎にＦＩＦＯメモリ２
に画像データと書き込みクロックが供給されると、ＦＩ
ＦＯメモリ２は書き込みアドレスを順次、増加させて供
給された画像データを蓄積する。

【００３３】ここで、ＦＩＦＯメモリ２は、蓄積した画
像データが５１２ビット以下であるときは、ハーフフル
フラグＨＦを”１”とし、蓄積した画像データが５１３
ビット以上であるときは、ハーフフルフラグＨＦを”
０”とする。

【００３４】出力判定部７はＦＩＦＯメモリ２からのハ
ーフフルフラグＨＦが”１”であるときはＦＩＦＯメモ
リ２に誤り訂正符号フレームを構成するのに十分な画像
データが蓄積されていないと判定し、システムクロック
に応じて４９２ビットの”１”からなるフィルビットを
発生してシステムクロック発生部５からのシステムクロ
ックに応じてセレクタ３に供給すると共に、このフィル
ビットが誤り訂正符号化部４に供給されるようにセレク
タ３を制御する。そして、ハーフフルフラグＨＦが”
０”となると、出力判定部７はＦＩＦＯメモリ２に誤り
訂正符号フレームを構成するのに十分な画像データが蓄
積されていると判定し、クロック生成部６を制御して４
９２ビット分の読み出しクロックを発生させると共に、
ＦＩＦＯメモリ２から読み出された画像データが誤り訂
正符号化部４に供給されるようにセレクタ３を制御す
る。

【００３５】誤り訂正符号化部４はセレクタ３を介して
供給されるフィルビットあるいは画像データに１８ビッ
トの誤り訂正パリティ（誤り訂正符号）を付加して誤り
訂正符号フレームを構成し、さらに各々１ビットの同期
ビット及びフィラーを付加して出力制御系に供給する。
出力制御系は誤り訂正符号化部４から供給された誤り訂
正符号フレームを伝送路に送出あるいは記憶媒体に記憶
する。

【００３６】これにより、この誤り訂正符号フレーム構
成系１０は、ＦＩＦＯメモリ２に記憶されている画像デ
ータが５１２ビット以下のときは、上述のフィルビット
から誤り訂正符号フレームを構成し、ＦＩＦＯメモリ２
に５１３ビット以上の画像データが記憶されているとき
は、ＦＩＦＯメモリ２から読み出した画像データから誤
り訂正符号フレームを構成する。

【００３７】なお、上述のＦＩＦＯメモリ２のハーフフ
ルフラグが”１”であっても、ＦＩＦＯメモリ２に記憶
されている画像データが４９２〜５１２ビットであると
きは、実際には誤り訂正符号フレームを構成することが
できるが、このような状態を検出するためには、書き込
みアドレスと読み出しアドレスの差を求める必要がある
ため、例えば５１２ビット、１ｋビット（１０２４ビッ
ト）、２ｋビットといった記憶容量が２の累乗である汎
用のＦＩＦＯメモリを用いることができない。このた
め、記憶容量が特殊なＦＩＦＯメモリを用いるか、ある
いはＲＡＭを用いる必要がある。ＦＩＦＯメモリ２の代
わりに通常のＲＡＭ等を用いた場合には、画像データを
記憶する領域を制御する書き込みアドレス制御部と、画
像データを読み出すアドレスを制御する読み出しアドレ
ス制御部と、書き込みアドレスと読み出しアドレスの差
を求めて、ＲＡＭに記憶している画像データのデータ長
を検出するための構成を必要とするため装置のコストの
増加が不可避である。

【００３８】上述のようにＦＩＦＯメモリ２のハーフフ
ルフラグＨＦを用いて、蓄積された画像データが５１３
ビット以上の場合に１フレーム分の画像データが蓄積さ
れたと判定して４９２ビット分の画像データを読み出す
構成としても、ＦＩＦＯメモリ２中に残った画像データ
が順次、次のフレームに繰り越されるだけであり、現実
的な障害は発生しない。さらに、この場合は上述のよう
な汎用のＦＩＦＯメモリを用いることができるためにメ
モリ単価の上昇を抑えることができる。また、ＦＩＦＯ
メモリ２を用いているため、上述のＲＡＭを用いた場合
のように書き込みアドレス、読み出しアドレスを制御す
るための制御部を設ける必要がないため回路規模を小さ
くすることができ、構成を簡略化することができる。

【００３９】ところで、誤り訂正符号フレームを通信回
線を介して伝送する場合等では、システムクロックと回
線側のクロックが大きく異なるため、上述のようにクロ
ック生成部６によりシステムクロックに応じて発生した
読み出しクロックによりＦＩＦＯメモリ２から画像デー
タを読み出す構成とすると、出力制御系に画像データの
伝送レートを変換するためのバッファを必要とするが、
上述のＦＩＦＯメモリ２からの画像データの読み出しを
回線側のクロックに応じて制御することによりＦＩＦＯ
メモリ２を伝送レートを変換するためのバッファとして
も用いることができる。

【００４０】図４は上述のＦＩＦＯメモリ２を、画像デ
ータの伝送レートを変換するためのバッファとしても用
いる構成とした本発明の第２の実施形態に係る誤り訂正
符号フレーム構成系３０である。同図中において、上記
図１に示す第１の実施形態と同一の構成要素には同じ符
号を付し、説明を省略する。

【００４１】上述の第１の実施形態に係る誤り訂正符号
フレーム構成系１０では、クロック生成部６がシステム
クロックに応じてＦＩＦＯメモリ２に供給する書き込み
及び読み出しクロックを生成する構成としていたが、こ
の第２の実施形態に係る誤り訂正符号フレーム構成系３
０では、書き込みクロック生成部２６がシステムクロッ
クに応じてＦＩＦＯメモリ２の書き込みクロックを生成
し、読み出しクロック生成部２８が回線側クロック再生
部２９により再生した回線側のクロックに応じてＦＩＦ
Ｏメモリ２の読み出しクロックを生成する構成としてい
る。

【００４２】この誤り訂正符号フレーム構成系３０で
は、画像データ符号化部１からの画像データは上述の第
１の実施形態と同様に、書き込みクロック生成部２６が
システムクロックに応じて発生する書き込みクロックに
応じてＦＩＦＯメモリ２に順次、記憶される。

【００４３】ＦＩＦＯメモリ２のハーフフルフラグＨＦ
が”１”であるときは、出力判定部７は回線側のクロッ
クに応じて４９２ビットのフィルビットを発生し、セレ
クタ３を介して誤り訂正符号化部４に供給する。

【００４４】そして、ＦＩＦＯメモリ２のハーフフルフ
ラグが”０”となると、出力判定部７は読み出しクロッ
ク生成部２８を制御して回線側のクロックに応じた読み
出しクロックを発生させると共に、ＦＩＦＯメモリ２か
らの画像データが誤り訂正符号化部４に供給されるよう
にセレクタ３を制御する。

【００４５】これにより、ＦＩＦＯメモリ２からの画像
データあるいは出力判定部７からのフィルビットが回線
側のクロックに応じて誤り訂正符号化部４に供給され
る。このため、誤り訂正符号フレーム構成系では、誤り
訂正符号化部４からの誤り訂正符号フレームを回線側の
クロックに応じた伝送レートに従って出力することがで
きる。従って、この第２の実施形態に係る誤り訂正符号
フレーム構成装置では、従来は出力制御系に必要として
いた伝送レート変換用のバッファを設ける必要がなく構
成を簡略化してコストを低減することが容易となる。

【００４６】なお、上述の各実施形態では、本発明に係
る誤り訂正符号フレーム構成装置を動画像の画像データ
の符号化方法の１つであるＨ．２６１の符号化装置にお
ける誤り訂正符号フレーム構成系に適用した場合につい
て説明したが、所定長のデータ毎にフレームを構成する
ものであれば、例えばＭＰＥＧ１、ＭＰＥＧ２の符号化
装置等にも適用することができる。

【００４７】この場合、ＦＩＦＯメモリの記憶容量を適
用する符号化装置で用いられている誤り訂正符号フレー
ムの長さに適応させて適宜変更する。例えばＭＰＥＧ２
の符号化装置で符号化したデータからトランスポートス
トリーム（伝送ビット列）を構成する場合では、トラン
スポートストリームの長さが１８８バイト（１５０４ビ
ット）であるために、４０９６ビット（４ｋビット）の
ＦＩＦＯメモリを用いる。このようなＦＩＦＯメモリの
ハーフフルフラグＨＦは、ＦＩＦＯメモリに記憶されて
いるデータのデータ長が２０４８ビット以下のときは”
１”であり、記憶されているデータのデータ長が２０４
９ビット以上のときは”０”である。

【００４８】そして、このようなＦＩＦＯメモリに符号
化したデータを記憶し、ハーフフルフラグＨＦが”０”
となったときに、ＦＩＦＯメモリから１５０４ビット分
のデータを読み出してトランスポートストリームを構成
するようにすればよい。この場合も上述の第１及び第２
の実施形態と同様にＦＩＦＯメモリを用いてハーフフル
フラグＨＦによりデータの蓄積状態を検出しているた
め、書き込み及び読み出しアドレスを制御するための制
御部等を必要とせず機器の構成を簡略化することができ
る。

【００４９】

【発明の効果】本発明に係る誤り訂正符号フレーム構成
装置は、先入れ先出しメモリからなり、供給されたデー
タを記憶する記憶手段と、記憶手段に所定長以上のデー
タが記憶されているか否かを検出するデータ検出手段
と、データ検出手段によって記憶手段に所定長以上のデ
ータが記憶されていることが検出されたときに、記憶手
段から所定長分のデータを読み出して誤り訂正符号化手
段に供給する読み出し制御手段とを備えるため、記憶手
段に記憶したデータの記憶位置を管理しなくても、デー
タを記憶した順番にデータを読み出して誤り訂正符号フ
レームを構成することができる。このため、回路構成を
簡略化して装置のコストを低減することが容易となる。

【００５０】また、記憶手段を所定長のデータの２倍以
上の容量を有し、全容量の半分以上の領域にデータが記
憶されているときに、ハーフフルフラグを発生してデー
タ検出手段に供給するハーフフルフラグ発生手段を備え
る構成とし、データ検出手段がハーフフルフラグに基づ
いて記憶手段に所定長以上のデータが記憶されているこ
とを検出する構成とすれば、データ検出手段の回路構成
を簡略化することができる。

【００５１】また、誤り訂正符号フレームを伝送する伝
送系のクロックを検出して読み出し手段に供給するクロ
ック検出手段を備え、クロック検出手段によって検出し
た伝送系のクロックに基づいて記憶手段からのデータを
読み出す構成とすれば、構成した誤り訂正符号フレーム
を伝送系の伝送レートで出力することができる。このた
め、従来、必要としていた伝送レートを変換するための
バッファを不要として装置のコストを低減することがで
きる。

【図面の簡単な説明】

【図１】本発明を適用した第１の実施形態に係る誤り訂
正符号フレーム構成系の構成を示すブロック図である。

【図２】従来の符号化装置に用いられている誤り訂正符
号フレーム構成系の構成を示すブロック図である。

【図３】上記第１の実施形態に係る誤り訂正符号フレー
ム構成系により形成する誤り訂正符号フレームの１フレ
ーム分のフォーマットを示す図である。

【図４】本発明を適用した第２の実施形態に係る誤り訂
正符号フレーム構成系の構成を示すブロック図である。

【符号の説明】

１ 画像データ符号化部 ２ ＦＩＦＯメモリ（記憶手段、ハーフフルフラグ発生
手段） ３ セレクタ ４ 誤り訂正符号化部 ５ システムクロック発生部 ６ クロック生成部 ７ 出力判定部（データ検出手段、読み出し制御手段） ２６ 書き込みクロック生成部 ２８ 読み出しクロック生成部 ２９ 回線側クロック再生部（クロック検出手段）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 供給されたデータを所定長に分割して誤
   り訂正符号化を行うための誤り訂正符号フレームを構成
   し、この誤り訂正符号フレームを誤り訂正符号化手段に
   供給する誤り訂正符号フレーム構成装置であって、 先入れ先出しメモリからなり、供給されたデータを記憶
   する記憶手段と、 該記憶手段に上記所定長以上のデータが記憶されている
   か否かを検出するデータ検出手段と、 該データ検出手段によって上記記憶手段に所定長以上の
   データが記憶されていることが検出されたときに、記憶
   手段から所定長分のデータを読み出して誤り訂正符号化
   手段に供給する読み出し制御手段とを備えることを特徴
   とする誤り訂正符号フレーム構成装置。
2. 【請求項２】 上記記憶手段は、上記所定長のデータの
   ２倍以上の容量を有し、全容量の半分以上の領域にデー
   タが記憶されているときに、ハーフフルフラグを発生し
   て上記データ検出手段に供給するハーフフルフラグ発生
   手段を備え、 上記データ検出手段は上記ハーフフルフラグに基づいて
   記憶手段に所定長以上のデータが記憶されていることを
   検出することを特徴とする請求項１に記載の誤り訂正符
   号フレーム構成装置。
3. 【請求項３】 さらに、誤り訂正符号フレームを伝送す
   る伝送系のクロックを検出して読み出し手段に供給する
   クロック検出手段を備え、 上記読み出し制御手段は、上記クロック検出手段によっ
   て検出した伝送系のクロックに基づいて上記記憶手段か
   らのデータの読み出しを行わせることを特徴とする請求
   項１に記載の誤り訂正符号フレーム構成装置。