JP3088906B2 - 同期装置 - Google Patents

同期装置

Info

Publication number
JP3088906B2
JP3088906B2 JP06134862A JP13486294A JP3088906B2 JP 3088906 B2 JP3088906 B2 JP 3088906B2 JP 06134862 A JP06134862 A JP 06134862A JP 13486294 A JP13486294 A JP 13486294A JP 3088906 B2 JP3088906 B2 JP 3088906B2
Authority
JP
Japan
Prior art keywords
frame pulse
synchronization
circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06134862A
Other languages
English (en)
Other versions
JPH07321769A (ja
Inventor
勝彦 平松
和則 猪飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP06134862A priority Critical patent/JP3088906B2/ja
Publication of JPH07321769A publication Critical patent/JPH07321769A/ja
Application granted granted Critical
Publication of JP3088906B2 publication Critical patent/JP3088906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル通信の同期
装置に関し、特に、周波数オフセットの影響を受けずに
同期引き込みができるように構成したものである。
【0002】
【従来の技術】近年、通信のディジタル化が目ざましい
勢いで進んでいる。ディジタル通信では、データがフレ
ームの形で伝送されるため、受信側では、高速且つ高精
度のフレーム同期引込み技術が必要となる。
【0003】このフレーム同期は、図7に示すように、
送信側がフレーム中に同期ワードを挿入して送信し、受
信側がこれを受信信号から検出することにより確立され
る。そのため、受信側は、図8に示すように、受信信号
と同期ワードとの相関を取り相関が高い時点でフレーム
パルスを発生するフレームパルス発生回路1と、フレー
ムパルスが周期的に検出された場合に同期引き込みと判
定する同期判定回路2とを備えた同期装置を有してい
る。
【0004】入力信号が同相成分(以下、I信号と記
す)と直交成分(以下、Q成分と記す)とから成り、こ
の入力信号のフレーム中に同期ワードが3シンボル含ま
れているものとすると、これらの同期ワードは次式
(1)で表わすことができる。 R0=I0+Q01=I1+Q1 (1) R2=I2+Q2
【0005】なお、同期ワードのI信号とQ信号とは、
それぞれの2乗の和が1になるように選んでいる。
【0006】同期装置のフレームパルス発生回路1は、
受信信号とこの同期ワードとの相関値を算出する相関処
理と、得られた相関値と閾値との大小を比べる比較処理
とを行ない、この比較において相関値が閾値を超えてい
る場合にフレームパルスを発生する。
【0007】相関処理は、受信信号を3シンボル分取り
出し、式(2)によって相関値を計算する処理である。 RSW=1/3{(I0+jQ0)×(I(n)−jQ(n)) +(I1+jQ1)×(I(n−1)−jQ(n−1)) +(I2+jQ2)×(I(n−2)−jQ(n−2))} (2)
【0008】受信信号が、丁度、同期ワードであるとき
は、相関値は式(3)のように計算できる。 RSW=1/3{(I0+jQ0)×(I0−jQ0) +(I1+jQ1)×(I1−jQ1) +(I2+jQ2)×(I2−jQ2)} =1/3(I0 2+Q0 2+I1 2+Q1 2+I2 2+Q2 2) =1 (3)
【0009】しかし、受信信号が、丁度、同期ワードの
位置にある場合でも、送信周波数と受信周波数との間の
誤差(周波数オフセット)が存在すると、相関値は式
(4)のようになる。ここで、θは1シンボル時間当た
りの周波数変動であり、φは初期位相である。
【0010】 RSW=1/3{(I0+jQ0)×(I0−jQ0)×expj(θ+φ) +(I1+jQ1)×(I1−jQ1)×expj(2θ+φ) +(I2+jQ2)×(I2−jQ2)×expj(3θ+φ)} =1/3{expj(θ+φ)+expj(2θ+φ) +expj(3θ+φ)} (4)
【0011】この相関値の絶対値は式(5)のようにな
り、周波数オフセットの影響でその値が1以下に低下す
る。この絶対値は、周波数オフセットφが大きくなれば
なる程、値が1よりも小さくなる。 RSW=1/3√(3+4cosθ+2cos2θ) (5)
【0012】フレームパルス発生回路1では、この絶対
値を予め定められた閾値と比較し、絶対値が閾値を超え
ている場合にフレームパルスを出力する。
【0013】実際のフレームパルス発生回路は、こうし
た演算を順次実行し得るように回路構成されており、図
5に示すように、受信I信号及びQ信号の受信時刻の異
なる3シンボルを記憶するシフトレジスタ11、12と、そ
の3シンボルのそれぞれについて同期ワードとの相関を
求める相関器13〜15と、3シンボルの相関後のI信号を
加算する加算器16と、3シンボルの相関後のQ信号を加
算する加算器17と、相関後の信号の絶対値を求める絶対
値回路18と、絶対値回路18の出力を閾値20と比較する比
較回路19とを備えている。
【0014】また、相関器13〜15は、図6に示すよう
に、入力した受信信号と同期シンボルとを乗算する乗算
器21〜24と、乗算器21の出力と乗算器22の出力とを加算
する加算器25と、乗算器24の出力から乗算器23の出力を
減算する減算器26とを備えている。
【0015】このフレームパルス発生回路のシフトレジ
スタ11には、時刻n、n−1、n−2における受信I信
号が格納され、シフトレジスタ12には、時刻n、n−
1、n−2における受信Q信号が格納される。時刻nに
入力した受信信号と同期ワードR0 との相関処理が相関
器13で行なわれ、また、時刻n−1に入力した受信信号
と同期ワードR1 との相関処理が相関器14で、時刻n−
2に入力した受信信号と同期ワードR2 との相関処理が
相関器15で行なわれる。
【0016】いま、相関器13で行なわれる、時刻nに入
力した受信信号と同期ワードR0 との相関処理について
見ると、時刻nの受信I信号と同期ワードR0 のI信号
との乗算が乗算器21で、時刻nの受信I信号と同期ワー
ドR0 のQ信号との乗算が乗算器23で、時刻nの受信Q
信号と同期ワードR0 のI信号との乗算が乗算器24で、
さらに時刻nの受信Q信号と同期ワードR0 のQ信号と
の乗算が乗算器22で行なわれる。
【0017】また、加算器25は、乗算器21の出力と乗算
器22の出力とを加算して、I0 ×I(n)+Q0 ×Q
(n)に対応する相関後I信号を出力し、加算器26は、
乗算器23の出力から乗算器22の出力を減算した−I0 ×
Q(n)+Q0 ×I(n)に対応する相関後Q信号を出
力する。これら加算器25、26の出力は、式(2)におけ
る(I0 +jQ0 )×(I(n)−jQ(n))に対応
している。
【0018】同じように、相関器14は、相関後I信号と
してI1 ×I(n−1)+Q1 ×Q(n−1)、相関後
Q信号として−I1 ×Q(n−1)+Q1 ×I(n−
1)を出力し、相関器15は、相関後I信号としてI2 ×
I(n−2)+Q2 ×Q(n−2)、相関後Q信号とし
て−I2 ×Q(n−2)+Q2 ×I(n−2)を出力す
る。
【0019】各相関器13〜15から出力された相関後I信
号は加算器16で加算され、また、相関後Q信号は加算器
17で加算され、それぞれ絶対値回路18に入力する。絶対
値回路18は、相関結果として、これらの相関後I信号の
2乗と相関後Q信号の2乗との和の平方根を求める。比
較回路19は、この相関結果を閾値20と比較し、閾値より
も大きい場合にフレームパルス(即ち、同期ワードの受
信時刻で“1"それ以外の受信時刻で“0"のパルス)を
出力する。
【0020】同期回路の同期判定回路2は、このフレー
ムパルスが一定のフレーム周期で繰り返して出力される
とき、同期獲得を判定する。
【0021】図4には、我々が先に提案した同期判定回
路を示している。この回路は、フレーム周期における同
一時刻のフレームパルスを加算する加算回路31と、加算
結果を格納するメモリ32と、メモリ32の格納・読出しア
ドレスを制御するアドレス制御回路34と、加算回路31の
出力した加算値と閾値36とを比較して同期獲得を判定す
る比較器35とを備えている。
【0022】この回路に入力するフレームパルスは、受
信状態の劣化等がない理想的条件の下では、フレーム周
期(Nシンボル)毎に同一の時刻にフレームパルス発生
回路1から出力される。このフレームパルスが加算回路
31に入力するとき、アドレス制御回路34の制御の下に、
メモリ32に格納されている同一時刻における前回までの
加算結果33が加算回路31に読出され、加算回路31は、入
力したそれらの値を加算する。加算された値は、アドレ
ス制御回路34の指定するメモリ32のアドレスに格納され
る。
【0023】アドレス制御回路34は、受信機の基準クロ
ック信号に同期してビット周期での動作を行ない、時刻
nT(nはシンボル番号で0≦n≦N−1、Tはシンボ
ル間隔、但し、Nは1フレーム中の総シンボル数)にお
いてメモリ32のn番目の位置(アドレス)のデータを読
出して加算回路31に出力し、また、時刻nTの加算結果
をメモリ32のn番目のアドレスに格納する。アドレス制
御回路34は、1シンボルが入力するごとにアドレスの指
定値を1ずつ加算し、アドレス値がN−1に達すると、
次に0に戻る。
【0024】また、加算回路31の加算結果は比較器35に
も入力し、比較器35は、これを予め設定してある閾値36
と比較し、加算結果が閾値36よりも大きい場合には、同
期獲得と判定する。また、アドレス制御回路34は、同期
獲得したときのメモリ32のアドレスのアドレス初期値に
対する相対アドレスを固定位相差として出力する。
【0025】一方、受信状態の劣化等がある場合には、
同期ワードの受信時刻に正しくフレームパルスが出力さ
れなかったり、同期ワードの受信時刻以外に誤ってフレ
ームパルスが出力されたりする。
【0026】しかし、このような状況下でも、同期ワー
ドの受信時刻にフレームパルスが出力される確率は高
く、同期ワードの受信時刻以外にフレームパルスが誤っ
て出力される確率は低い。しかも、この誤ったフレーム
パルスは、ランダムに出力されるために、同期ワードの
受信時刻をフレーム周期(Nシンボル周期)で同期的に
加算していくことにより同期ワードを検出することが可
能となる。
【0027】なお、ここでは、同期判定回路をハードウ
ェアのイメージで説明しているが、この動作をマイコン
やDSPなどのソフトウェアによって実現する方が適し
ている。
【0028】
【発明が解決しようとする課題】しかし、送信機のクロ
ックと受信機のクロックとの間に無視できない程の差が
あって、送信周波数と受信周波数とが異なる場合には、
先に述べたように、周波数オフセットの影響で、フレー
ムパルス発生回路1の絶対値回路18から出力される相関
結果が1よりも小さくなる。そのため比較回路20で相関
結果を的確に検出することができず、同期ワードの受信
時期に合わせてフレームパルスを発生することができな
くなる。その結果、同期判定回路での同期獲得の時期が
遅れ、同期装置の同期引込み性能が大きく劣化する。
【0029】本発明は、こうした従来の問題点を解決す
るものであり、周波数オフセットの影響を除き、的確に
同期引き込みを実行することができる同期装置を提供す
ることを目的としている。
【0030】
【課題を解決するための手段】そこで、本発明では、送
信フレームに含まれる同期シンボルを相関検出してフレ
ームパルスを発生するフレームパルス発生手段と、この
フレームパルスを同期加算して同期引込みを判定する同
期判定手段とを備える同期装置において、複数のフレー
ムパルス発生手段と、これらのフレームパルス発生手段
の各々に入力する受信信号の周波数をずらせるための位
相制御手段とを設け、複数のフレームパルス発生手段か
ら出力されたフレームパルスの同期加算を同期判定手段
に行なわせている。
【0031】また、同期引込み時の同期判定手段にフレ
ームパルスを出力したフレームパルス発生手段に設定さ
れている周波数ずれの大きさから周波数オフセットを推
定する周波数オフセット推定手段を設けている。
【0032】
【作用】そのため、周波数オフセットが存在する場合で
も、同期ワードを受信したときには、複数のフレームパ
ルス発生手段のいずれかで同期ワードを相関検出してフ
レームパルスを発生することができる。従って、同期判
定手段では、そのフレームパルスを同期加算することに
よって、短時間で同期獲得を判定することができる。
【0033】また、同期獲得の判定があったときに同期
判定手段にフレームパルスを供給していたフレームパル
ス発生手段を知ることによって、そのフレームパルス発
生手段に設定されている周波数ずれの符号反転した値を
周波数オフセットとして推定することができる。
【0034】
【実施例】
(第1実施例)第1実施例の同期装置は、図1に示すよ
うに、発振器Aを使って受信信号の周波数を△fだけず
らす位相制御回路A41と、発振器Bを使って受信信号の
周波数を−△fだけずらす位相制御回路B42と、周波数
を△fだけずらした受信信号と同期ワードとの相関結果
に基づいてフレームパルスを発生するフレームパルス発
生回路A43と、周波数をずらしていない受信信号と同期
ワードとの相関結果に基づいてフレームパルスを発生す
るフレームパルス発生回路B44と、周波数を−△fだけ
ずらした受信信号と同期ワードとの相関結果に基づいて
フレームパルスを発生するフレームパルス発生回路C45
と、1シンボルを受信する毎に三つのフレームパルス発
生回路43〜45の各出力を順次切換えて出力する切換器46
と、入力するフレームパルスを用いて同期獲得を行なう
同期判定回路47とを備えている。
【0035】また、位相制御回路41、42は、図2に示す
ように、受信I信号と発振器の出力とを乗算する乗算器
51と、発振器の出力の位相をπ/2変更するπ/2位相
器55と、受信Q信号とπ/2位相器55の出力とを乗算す
る乗算器52と、乗算器51の出力から乗算器52の出力を減
算して位相制御後I信号を出力する加算器56と、受信I
信号とπ/2位相器55の出力とを乗算する乗算器53と、
受信Q信号と発振器の出力とを乗算する乗算器54と、乗
算器53の出力と乗算器54の出力とを加算して位相制御後
Q信号を出力する加算器57とを備えている。
【0036】この位相制御回路41、42の動作を、まず数
式を用いて説明する。入力信号は、同相成分であるI信
号と直交成分であるQ信号とを含み、式(6)のように
表わせる。 R=I+jQ (6)
【0037】この信号の周波数を位相制御回路AでΔf
だけずらすと、信号が式(7)のように変化する。 R+ =(I+jQ)exp(j2πΔf) =Icos(2πΔf)−Qsin(2πΔf) +j{Isin(2πΔf)+Qcos(2πΔf)} ≡I++jQ+ (7)
【0038】位相制御回路A41には、発振器Aからco
s(2πΔf)が入力する。これを受けて乗算器51はI
cos(2πΔf)を出力し、乗算器52はQsin(2
πΔf)を、乗算器53はIsin(2πΔf)を、ま
た、乗算器54はQcos(2πΔf)を出力する。従っ
て、加算器56からは、Icos(2πΔf)−Qsin
(2πΔf)が出力され、加算器57からは、Isin
(2πΔf)+Qcos(2πΔf)が出力される。こ
の加算器56の出力はI+ に相当し、また、加算器57の出
力はQ+ に相当するから、位相制御回路A41が受信信号
Rの周波数をΔfだけずらした信号R+ を出力している
ことが解る。
【0039】同様に、位相制御回路B42からは、受信信
号Rの周波数を−Δfだけずらした次式(8)で表され
る信号R- が出力される。 R- =(I+jQ)exp(−j2πΔf) =Icos(−2πΔf)−Qsin(−2πΔf) +j{Isin(−2πΔf)+Qcos(−2πΔf)} ≡I-+jQ-
【0040】フレームパルス発生回路43〜45は、先に説
明した図5の構成を備え、また、その中の相関器は図6
の構成を備えている。フレームパルス発生回路A43は、
位相制御回路A41から出力された信号R+ を基にフレー
ムパルスを発生し、フレームパルス発生回路B44は、受
信信号Rを基にフレームパルスを発生し、また、フレー
ムパルス発生回路C45は、位相制御回路B42から出力さ
れた信号R- を基にフレームパルスを発生する。
【0041】切換器46は、1シンボルを受信するごと
に、各フレームパルス発生回路43〜45の出力を順番に同
期判定回路47に送り、同期判定回路47は、1シンボルを
受信するごとに3回の同期判定処理を行なう。この同期
判定回路47には、先に説明した図4の回路を使用する。
【0042】時刻nT(nはシンボル番号で0≦n≦N
−1、Tはシンボル間隔、但し、Nは1フレーム中の総
シンボル数)において1シンボルを受信したとき、各フ
レームパルス発生回路43〜45は、同期ワードとの相関を
検出していれば“1”、それ以外では“0”のフレーム
パルスを出力する。切換器46は、まずフレームパルス発
生回路A43から出力されたフレームパルスを同期判定回
路47の加算回路31に送り、このときメモリ32のn番目の
アドレスのデータが加算回路31に読出される。加算回路
31は、これらの値を加算し、加算値はメモリ32のn番目
のアドレスに格納され、同時に比較回路35に出力され
る。
【0043】次に、切換器46は、フレームパルス発生回
路B44から出力されたフレームパルスを同期判定回路47
の加算回路31に送る。このときにも加算回路31にはメモ
リ32のn番目のアドレスのデータが読出され、加算回路
31はそれらの値を加算し、加算値はメモリ32のn番目の
アドレスに格納され、また、同時に比較回路35に出力さ
れる。
【0044】続いて、切換器46は、フレームパルス発生
回路C45から出力されたフレームパルスを同期判定回路
47の加算回路31に送り、加算回路31は、同じ様に、これ
をメモリ32のn番目のアドレスのデータに加算し、この
加算値がメモリ32のn番目のアドレスに格納され、ま
た、同時に比較回路35に出力される。
【0045】比較回路35は、この過程で、入力する加算
値が閾値36を超えると、同期獲得したものと判定する。
このとき、アドレス制御回路34は、同期獲得時のメモリ
32の相対アドレスを固定位相差として出力する。
【0046】このように第1実施例の同期装置では、1
シンボルを受信したとき、複数のフレームパルス発生回
路43〜45により、その受信信号とその受信信号の周波数
を△f及び−△fだけずらした信号との3種類の信号に
基づくフレームパルスが発生され、それらのフレームパ
ルスのいずれもがフレーム周期(Nシンボル)の同一の
時刻の加算値として同期加算される。
【0047】従って、同期ワードの受信時には、周波数
オフセットが存在する場合であっても、いずれかのフレ
ームパルス発生回路43〜45からは“1”のフレームパル
スが発生されるので、フレーム周期の同一時刻における
同期加算値はフレームごとに着実に増加し、同期判定回
路47の比較回路35において、短時間で同期獲得を判定す
ることができる。
【0048】なお、周波数オフセットの補正のために
は、フレームパルス発生回路内に周波数オフセット補正
回路を持たせる構成も考えられるが、同期ワード等を用
いた周波数オフセット補正では、補正し得るオフセット
の周波数範囲(周波数オフセットの引込み幅)が一般的
に狭いという欠点がある。これに対して、実施例の同期
装置では、入力信号の中心周波数からのずれを適宜設定
することにより周波数オフセットの引込み幅を大きく広
げることが可能であり、広い範囲の周波数オフセットが
存在する場合でも、的確に同期を獲得することができ
る。
【0049】また、フレームパルス発生回路43〜45の発
生したフレームパルスを使って、PLL(Phase
Locked Loop)により同期引込みを行なうこ
とも考えられるが、そうした場合、各フレームパルス発
生回路に対応して設けた3つのPLL回路の内、どれが
正しい同期であるかを判定することが非常に困難にな
る。そのため、同期判定回路は、実施例の同期装置のよ
うに、フレームパルスの同期加算によって同期引き込み
の判定を行なうことが必要である。
【0050】この実施例では、位相制御回路を2個用い
ているが、この個数は処理量とハードウェア規模の増大
とが許容できるならばいくつにしてもよい。
【0051】(第2実施例)第2実施例の同期装置は、
周波数オフセットの推定値を出力できるように構成して
いる。
【0052】この装置は、図3に示すように、同期引込
み時の切換器46の状態から周波数オフセットを推定する
周波数オフセット推定回路48を備えている。その他の構
成は、第1実施例の装置(図1)と変わりがない。
【0053】この装置では、同期判定回路47が同期引込
みと判定したとき、同期判定回路47から周波数オフセッ
ト推定回路48に入力する信号が“1”に変わる。このと
き周波数オフセット推定回路48は、その時刻に切換器46
が選択しているフレームパルス発生回路43〜45の種類か
ら周波数オフセットの推定値を求め、周波数オフセット
粗推定結果として出力する。この推定値は、切換器46が
フレームパルス発生回路A43を選択している場合には、
発振器Aの周波数の符号を反転した値(−ΔfHz)で
あり、フレームパルス発生回路B44を選択している場合
には、(0Hz)であり、また、フレームパルス発生回
路C45を選択している場合には、発振器Bの周波数の符
号を反転した値(ΔfHz)である。
【0054】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の同期装置は、周波数オフセットの影響を受
けずに同期を獲得することができる。
【0055】また、この周波数オフセットの引込み幅を
大きく広げることが可能である。
【0056】また、それと共に周波数オフセットの大凡
の値を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例における同期装置の構成を
示すブロック図、
【図2】第1実施例の同期装置の位相制御回路の構成を
示すブロック図、
【図3】本発明の第2実施例における同期装置の構成を
示すブロック図、
【図4】同期装置における同期判定回路の構成を示すブ
ロック図、
【図5】同期装置におけるフレームパルス発生回路の構
成を示すブロック図、
【図6】フレームパルス発生回路における相関回路の構
成を示すブロック図、
【図7】送信信号のフレームフォーマット、
【図8】従来の同期装置の構成を示すブロック図であ
る。
【符号の説明】
1 フレームパルス発生回路 2 同期判定回路 11、12 シフトレジスタ 13、14、15 相関器 16、17、25、26、31 加算回路 18 絶対値回路 19、35 比較回路 20、36 閾値 21〜24、51〜54 乗算器 32 メモリ 34 アドレス制御回路 41、42 位相制御回路 43、44、45 フレームパルス発生回路 46 切換器 47 同期判定回路 48 周波数オフセット推定回路 55 π/2位相器 56、57 加算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−248651(JP,A) 特開 平5−37511(JP,A) 特開 平6−69974(JP,A) 特開 平6−120992(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 7/00 H04L 27/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 送信フレームに含まれる同期シンボルを
    相関検出してフレームパルスを発生するフレームパルス
    発生手段と、前記フレームパルスを同期加算して同期引
    込みを判定する同期判定手段とを備える同期装置におい
    て、 複数の前記フレームパルス発生手段と、 該フレームパルス発生手段の各々に入力する受信信号の
    周波数をずらせるための位相制御手段とを設け、前記複
    数のフレームパルス発生手段から出力されたフレームパ
    ルスの同期加算を前記同期判定手段に行なわせることを
    特徴とする同期装置。
  2. 【請求項2】 同期引込み時の前記同期判定手段にフレ
    ームパルスを出力した前記フレームパルス発生手段に設
    定されている周波数ずれの大きさから周波数オフセット
    を推定する周波数オフセット推定手段を設けたことを特
    徴とする請求項1に記載の同期装置。
JP06134862A 1994-05-26 1994-05-26 同期装置 Expired - Fee Related JP3088906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06134862A JP3088906B2 (ja) 1994-05-26 1994-05-26 同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06134862A JP3088906B2 (ja) 1994-05-26 1994-05-26 同期装置

Publications (2)

Publication Number Publication Date
JPH07321769A JPH07321769A (ja) 1995-12-08
JP3088906B2 true JP3088906B2 (ja) 2000-09-18

Family

ID=15138215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06134862A Expired - Fee Related JP3088906B2 (ja) 1994-05-26 1994-05-26 同期装置

Country Status (1)

Country Link
JP (1) JP3088906B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618458B1 (en) 1999-01-29 2003-09-09 Nec Corporation Method and apparatus for signal receiving synchronization
JP4820957B2 (ja) * 2000-12-04 2011-11-24 モトローラ モビリティ インコーポレイテッド 周波数誤差を補償する受信機および方法
WO2010021041A1 (ja) * 2008-08-21 2010-02-25 富士通株式会社 受信機および受信方法

Also Published As

Publication number Publication date
JPH07321769A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
US5838737A (en) Method and apparatus for estimating PSK modulated signals
US5276710A (en) Carrier frequency error detector capable of accurately detecting a carrier frequency error
US8064552B2 (en) Adaptive correlation
US6081549A (en) Phase correction method and apparatus for spectrum spread wireless communication receiver
JP3633497B2 (ja) 周波数誤差推定を行う受信機および周波数誤差の推定方法
US8503594B2 (en) Phase tracking in communications systems
JP3088906B2 (ja) 同期装置
EP0814586B1 (en) Frame, clock, frequency and phase synchronisation, using a unique word
JP4064981B2 (ja) デジタル放送受信システムの搬送波周波数のオフセット検出装置及びその周波数オフセット検出方法
JP3073919B2 (ja) 同期装置
KR100591634B1 (ko) 동기 신호를 이용한 동기 설정 방법 및 장치
JP2000354077A (ja) 周波数誤差推定装置およびその方法
JP4433032B2 (ja) 擬似エコーキャンセル処理装置、擬似エコーキャンセル方法及びデジタル放送受信装置
JP2001053730A (ja) ビットタイミング同期装置およびその方法
US5150382A (en) Frequency error detecting apparatus
KR20040031902A (ko) 고 선명 텔레비전의 반송파 복구 장치 및 방법.
JPH05507604A (ja) 位相偏移による変調に対するコヒーレント復調の方法と、この方法を実行するための装置
WO2005125071A1 (ja) 受信装置及び受信方法
JP2003264525A (ja) Ofdm受信装置
JP2004135268A (ja) 位相偏移および周波数偏移の同時推定方法およびその装置
JP3142205B2 (ja) フレーム同期装置
JP3355147B2 (ja) 自動周波数制御方式
JPH11112591A (ja) 自動周波数制御方式
JP3789276B2 (ja) Ofdm受信機
JP3587201B2 (ja) クロック再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees