JP3587201B2 - クロック再生装置 - Google Patents
クロック再生装置 Download PDFInfo
- Publication number
- JP3587201B2 JP3587201B2 JP2002171506A JP2002171506A JP3587201B2 JP 3587201 B2 JP3587201 B2 JP 3587201B2 JP 2002171506 A JP2002171506 A JP 2002171506A JP 2002171506 A JP2002171506 A JP 2002171506A JP 3587201 B2 JP3587201 B2 JP 3587201B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- feedback amount
- phase error
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ受信装置において、受信データからデータ受信用のクロックを再生するクロック再生装置に関する。
【０００２】
【従来の技術】
この種のクロック再生装置は、例えば、特許公報第２９５４４５２号に開示されているように、通常、発振器等で生成した基準クロックを、生成すべき再生クロックの周期に応じた基準値でカウント（所謂分周）することで、データ受信用のクロック（再生クロック）を生成するようにされている。
【０００３】
また、従来のクロック再生装置では、再生クロックを受信データに位相同期させるために、受信データと再生クロックとの位相を比較し、再生クロックの位相が受信データよりも進んでいれば（進み位相）、再生クロックの周期が長くなる（換言すれば位相が遅れる）ように、再生クロックを生成するのに用いる基準値（換言すれば基準クロックの分周値）を「＋１」し、再生クロックの位相が受信データよりも遅れていれば（遅れ位相）、再生クロックの周期が短くなる（換言すれば位相が進む）ように、再生クロックを生成するのに用いる基準値（分周値）を「−１」することで、基準値を補正するようにしている。
【０００４】
また、こうした基準値（分周値）の補正では、送信側の送信クロックや受信側の基準クロックの精度が悪い場合に、受信側（つまりクロック再生装置側）で生成した再生クロックの周波数が送信クロックの周波数からのずれを補正できないことから、上記公報に開示された装置では、位相の進み量，遅れ量を長時間（例えば１秒間）観測し、その観測結果に基づき、基準値（分周値）を更に「＋１」又は「−１」することにより、基準値（分周値）を「ｋ−２」、「ｋ−１」、「ｋ」、「ｋ＋１」、「ｋ＋２」と変化させ、送信側の送信クロックと受信側の再生クロックとの整合の悪さを補正するようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術のように、再生クロック生成用の基準値（分周値）を固定値「１」又は「２」で補正する方法では、基準値（分周値）を最適値に収束させるのに時間がかかり、受信装置起動後、データ受信が可能になるまでの時間がかかるという問題があった。
【０００６】
また、上記従来技術では、受信データと再生クロックとの位相誤差を検出すると、その検出結果を保持して、再生クロック生成用の基準値（分周値）を補正することから、例えば、受信データが一時的に途絶えたような場合には、その補正が継続されて、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなってしまうという問題もある。
【０００７】
また更に、上記従来技術では、送信側と受信側のクロックの精度が悪い場合に、再生クロックの周波数を補正する際の許容周波数範囲が狭いという問題もある。つまり、上記公報の実施例に開示されているように、基準値（分周値）の中心値ｋが値「１０００」であるとすると、この値を、例えば、毎回「＋１」するようにしても、再生クロックの周波数は０．１％しか変更できない。このため、上記従来技術では、送信側と受信側のクロックの精度が悪い場合に、再生クロックの周波数を送信クロックの周波数に一致させることができず、再生クロックの周期を最適値に収束させることができない（換言すれば、再生クロックの周期を頻繁に補正しなければならない）という問題が生じるのである。
【０００８】
本発明は、こうした問題に鑑みなされたものであり、受信データからデータ受信用のクロックを再生するクロック再生装置において、受信データと再生クロックとの位相誤差を速やかに補正でき、更には、再生クロックの周波数をデータ送信側のクロック周波数に対応して補正できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
係る目的を達成するためになされた請求項１記載のクロック再生装置においては、位相誤差検出手段が、受信データと再生クロックとの位相誤差を数値化し、帰還量算出手段が、その数値化された位相誤差に比例した帰還量を算出し、中心周波数設定手段が、再生クロックの中心周波数を決定する加算データを発生する。そして、クロック発生手段は、その加算データを、帰還量算出手段にて算出された帰還量にて補正し、その補正後の加算データを、一定周波数の基準クロックに同期して累積加算し、その累積加算データの最上位ビットを再生クロックとして出力する。
【００１０】
つまり、本発明のクロック再生装置では、上述した従来装置のように、再生クロックが受信データに対して同期しているのか、進み位相になっているのか、遅れ位相になっているのかを判断して、再生クロック生成用の基準値（つまり加算データ）を固定値「１」或いは「２」で補正するのではなく、受信データと再生クロックとの位相誤差を数値化して、その数値化した位相誤差に比例した帰還量を算出し、この帰還量にて、再生クロック生成用の加算データを補正する。
【００１１】
このため、クロック発生手段において、この加算データを累積加算することにより生成される再生クロックは、従来装置に比べて、受信データと再生クロックとの位相誤差が一致するように、その位相誤差に応じて大きく補正されることになり、再生クロックと受信データとの位相を速やかに一致させることができる。
【００１２】
次に、請求項２に記載のクロック再生装置においては、位相誤差検出手段が、受信データの変化点であるエッジに同期してクロック発生手段から累積加算データを取り込み、その累積加算データに基づき受信データと再生クロックとの位相誤差を算出し、帰還量算出手段は、位相誤差検出手段にて位相誤差が算出された直後に、基準クロックに同期して帰還量を発生し、その後は、帰還量を零とする。
【００１３】
つまり、このクロック再生装置では、上述した従来装置のように、位相誤差の検出結果（進み位相、遅れ位相）を保持するのではなく、位相誤差検出手段が受信データのエッジに同期して位相誤差を検出した時にだけ、加算データを補正する。このため、本発明によれば、受信データが途絶えた場合に、従来装置のように、加算データの補正が継続されてしまい、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなるのを防止できる。
【００１４】
また次に、請求項３に記載のクロック再生装置においては、帰還量算出手段が、受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、受信装置にてデータ受信が正常に行われている場合には、帰還量が小さくなり、受信装置にてデータ受信が正常に行われていない場合には、帰還量が大きくなるように、位相誤差から帰還量を算出する際のパラメータを変化させる。
【００１５】
これは、受信装置でデータ受信が正常に行われている場合には、再生クロックを略良好に生成できているので、帰還量を位相誤差に比例した比較的小さい値に設定することで、ノイズ等の影響を受けて再生クロックを誤補正することのないようにし（安定性向上）、受信装置でデータ受信が正常に行われていない場合には、帰還量を位相誤差に比例した比較的大きい値に設定することで、再生クロックを受信データに速やかに同期させる（応答性向上）ためである。
【００１６】
一方、請求項４に記載のクロック再生装置においては、中心周波数設定手段が、再生クロック複数個分よりも長い所定時間の間、クロック発生手段にて帰還量にて補正された加算データを基準クロックに同期して累積加算し、その累積加算によって得られた値を加算回数で除算することにより、加算データの平均値を求め、その平均値を、再生クロックの中心周波数を決定する加算データとして設定する。
【００１７】
つまり、受信データと再生クロックとの位相誤差は、これらの位相がずれている場合だけでなく、送信側と受信側のクロックの精度が悪い場合も発生し、クロックの精度が悪いと、中心周波数設定手段が発生した加算データが頻繁に補正されて、再生クロックを安定して生成することができなくなることから、本発明では、クロック発生手段にて帰還量によって補正された加算データを、再生クロック複数個分よりも長い時間サンプリングして平均化し、その平均化した加算データを、再生クロックの中心周波数を決定する加算データとすることにより、再生クロックの周波数を、送信側の送信クロックの周波数に補正するようにしているのである。
【００１８】
従って、本発明によれば、再生クロックの周波数を送信クロックの周波数に一致させて、その周波数のずれによって頻繁に生じる位相誤差を抑制し、位相誤差の少ない最適な再生クロックを安定して生成することが可能となる。
また次に、請求項５に記載のクロック再生装置においては、上述した請求項４に記載の中心周波数設定手段が、受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、受信装置にてデータ受信が正常に行われている場合には、累積加算の時間が長くなり、受信装置にてデータ受信が正常に行われていない場合には、累積加算の時間が短くなるように、累積加算の時間を変化させるようにしたものである。
【００１９】
これは、請求項３に記載の帰還量算出手段と同様、受信装置でデータ受信が正常に行われている場合には、再生クロックを略良好に生成できているので、累積加算の時間（換言すれば平均化の時間）を長くして、再生クロックの中心周波数を変化させる頻度を抑制することで、ノイズ等の影響を受けて再生クロックを誤補正することのないようにし（安定性向上）、逆に、受信装置でデータ受信が正常に行われていない場合には、累積加算の時間（換言すれば平均化の時間）を短くして、再生クロックの中心周波数を変化させる頻度を高めることで、再生クロックを受信データに速やかに同期させる（応答性向上）ためである。
【００２０】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
図１は、本発明が適用された実施例のクロック再生装置全体の構成を表す回路図である。
【００２１】
本実施例のクロック再生装置は、例えば、自動車に搭載されてＦＭ多重放送で提供される交通情報を受信するＦＭ多重放送受信装置等において、受信データからデータ受信用のクロックを再生するのに使用されるものであり、図１に示すように、クロック発生手段としてのクロック発生部２と、位相誤差検出手段としての位相誤差検出部４と、帰還量算出手段としての帰還量計算部６と、中心周波数設定手段としての中心周波数計算部８とから構成される。
【００２２】
ここでまず、クロック発生部２は、中心周波数計算部８から出力される１６ビットの加算データ（Ｔ）と、帰還量計算部６から出力される１５ビットの帰還量とに基づき、再生クロックを生成するためのものである。
即ち、本実施例では、後述するように、中心周波数計算部８が、再生クロックの中心周波数を決定する加算データを生成し、帰還量計算部６が、位相誤差検出部４にて検出された受信データと再生クロックとの位相誤差に基づき、その加算データに対する補正値である符号ビット付きの帰還量を生成するように構成されていることから、クロック発生部２では、１６ビットの加算器１２を用いて、中心周波数計算部８で生成された加算データと、帰還量計算部６で生成された帰還量とを加算し、その加算値（１６ビット）を、２２ビットの加算器１４に入力する。
【００２３】
尚、加算器１２においては、帰還量計算部６から出力される帰還量が、符号ビット付きの１５ビットデータであることから、その最上位ビットである符号ビットを更に上位のビットデータとして取り込むことで、１６ビットデータの加算を行う。また、加算器１４は、加算器１２から出力される加算値が１６ビットデータであるため、更に上位６ビットを値「０」とすることにより、その加算値を２２ビットデータとして取り込む。
【００２４】
また、加算器１４から出力される２２ビットの加算値（Ｋ）は、ラッチ回路１６にて、一定周波数（本実施例では１．８ＭＨｚ）の基準クロックＣＬＫでラッチされ、そのラッチ回路１６の出力（Ａ：２２ビット）は、そのまま、加算器１４に入力される。尚、図示しないが、加算器１２及び加算器１４も基準クロックＣＬＫで動作する。
【００２５】
この結果、加算器１４では、加算器１２からの出力が基準クロックＣＬＫに同期して累積加算され、その加算値（累積加算データ）がラッチ回路１６でラッチされることになる（図２参照）。そして、ラッチ回路１６でラッチされた加算値（累積加算データ）の内、最上位ビット（ＭＳＢ）は、そのまま再生クロック（Ｂ）として出力され（図２参照）、上位１５ビットは、位相誤差検出部４に出力される。
【００２６】
つまり、ラッチ回路１６の出力（Ａ）は、図２に示すように、基準クロックＣＬＫに同期して加算器１２の加算値（中心周波数を表す加算データ＋帰還量）分だけ順次増加し、加算器１４がオーバーフローすると、最上位ビット（ＭＳＢ）が「１」から「０」に変化して、オーバーフローしたビットを除く加算値に変化するため、再生クロック（Ｂ）は、加算器１４の加算値が０〜「２２２−１」の中間値を超えるとＨｉｇｈレベル、それ以外ではＬｏｗ レベルとなり、デューティ比が略１／２のクロックパルスとなる。
【００２７】
そして、ＦＭ多重放送では、データの転送レートが、１６ｋＨｚであるため、本実施例では、中心周波数計算部８から出力される加算データの初期値が、１６進数で「９１Ａ３」となるように設定されている。つまり、本実施例では、基準クロックＣＬＫが１．８ＭＨｚであり、生成すべき再生クロックの基準周波数は１６ｋＨｚであるため、加算器１４での累積加算の回数が１１２．５（＝１．８ＭＨｚ／１６ｋＨｚ）となるように、加算データの初期値が「２２２／１１２．５＝９１Ａ３として設定されているのである。
【００２８】
次に、位相誤差検出部４は、基準クロックＣＬＫで入力データ（受信データ）をラッチするからなるラッチ回路２２と、同じくこのラッチ回路２２からの出力（Ｃ）をラッチするからなるラッチ回路２４と、ラッチ回路２２の出力（Ｃ）とラッチ回路２４の出力（Ｄ）の反転値との論理積をとることにより入力データの立上がりエッジを検出するＡＮＤ回路２６と、ラッチ回路２２の出力（Ｃ）の反転値とラッチ回路２４の出力（Ｄ）との論理積をとることにより、入力データの立下がりエッジを検出するＡＮＤ回路２８とを備える。そして、これら各ＡＮＤ回路２６、２８から出力されるエッジ検出パルスは、夫々、ラッチ回路３０、３２にタイミング信号として出力される。
【００２９】
ラッチ回路３０、３２は、クロック発生部２からの出力（Ａ）を、入力データの立上がりエッジ又は立下がりエッジでラッチするものであり、本実施例では、図３に示すように、そのラッチしたデータ（加算値：Ａ）を符号付きデータ（加算値）に変換して、後段のリミッタ回路３４、３６を介して、加算器３８に出力する。尚、符号付きデータは、補数計算を利用することにより求められるが、こうした変換方法は、上述した公報にも記載されているように従来より周知であるので詳細な説明は省略する。
【００３０】
次に、加算器３８は、図２に示すように、ラッチ回路３０からの出力（Ｆ）と、ラッチ回路３２からの出力（Ｇ）とを加算することにより、再生クロックと入力データとの位相誤差を算出するものである。
即ち、図３にように、入力データがｄ１で、ラッチ回路３０で得られた立上がりエッジでの符号付き加算値が「−３０」、ラッチ回路３０で得られた立下がりエッジでの符号付き加算値が「−３０」、であれば位相誤差は「−６０」となり、入力データがｄ２で、ラッチ回路３０で得られた立上がりエッジでの符号付き加算値が「−３０」、ラッチ回路３０で得られた立下がりエッジでの符号付き加算値が「＋３０」、であれば位相誤差は「０」となる。
【００３１】
尚、このように位相誤差を計算するのは、入力データ１ビット分のデータのＨｉｇｈ幅とＬｏｗ 幅が異なっている場合（換言すればデューティ比が５０％からずれている場合）に、位相誤差があるとして、再生クロックを誤って補正することのないようにするためである。
【００３２】
但し、こうした位相誤差の計算では、図３に示す入力データｄ３、ｄ４のように、立上りエッジ及び立下がりエッジの位相誤差が共に大きい場合に、これらの和が打ち消しちって、最終的な位相誤差が小さく見えることがある。図の例では、加算すると位相誤差が「０」となってしまう。
【００３３】
そこで、本実施例では、ラッチ回路３０、３２から加算器３８へのデータの入力経路にリミッタ回路３４、３６を設け、ラッチ回路３０の出力が「−２１２」より小さく、リミッタ回路３４でリミットがかかった状態で、且つ、ラッチ回路３２の出力が「２１２−１」より大きく、リミッタ回路３６でリミットがかかった状態であるとき、或いは、ラッチ回路３２の出力が「−２１２」より小さく、リミッタ回路３６でリミットがかかった状態で、且つ、ラッチ回路３０の出力が「２１２−１」より大きく、リミッタ回路３４でリミットがかかった状態であるときには、リミッタ回路３４又は３６の出力を強制的に「０」とすることにより、加算器３８で位相誤差を発生させるようにしている。
【００３４】
そして、加算器３８は、リミッタ回路３４、３６から夫々出力される１３ビットのデータを最上位の符号ビットを用いて１４ビットに拡張して取り込み、これら各データを加算することにより、符号付きの１４ビットデータとして生成し、そのデータの各ビットを反転して、位相誤差を表すデータ（Ｈ）を出力する。
【００３５】
また、位相誤差検出部４には、上記各ＡＮＤ回路２６、２８からの出力の論理和をとることにより、入力データの立上がり時及び立下がり時に各ＡＮＤ回路２６、２８から出力されるエッジ検出パルスを合成して出力するＯＲ回路４０が設けられている。そして、このＯＲ回路４０から出力されるエッジ検出パルス（Ｅ）は、基準クロックＣＬＫに同期してラッチ回路４２でラッチされる。
【００３６】
次に、帰還量計算部６は、加算器３８から出力される位相誤差を表すデータ（Ｈ）と、ラッチ回路４２でラッチされたエッジ検出パルス（Ｅ）との論理積をとることにより、入力データの立上がりエッジ又は立上がりエッジの検出直後に１回だけ、位相誤差を表すデータ（Ｇ）をそのまま出力し、その後は、全ビット「０」のデータを出力するを出力するＡＮＤ回路５０と、このＡＮＤ回路５０の出力（Ｊ）を３ビットデータＭで除算することにより、位相誤差に比例した帰還量を算出する除算器５２と、この除算器５２が除算に用いる３ビットデータＭを、受信装置本体から出力される同期／非同期信号に応じて、予め設定されたＭ（１） 及びＭ（２） に設定するセレクタ５４とから構成されている。
【００３７】
このため、帰還量計算部６からは、図２に示すように、入力データの立上がりエッジ或いは立下がりエッジが検出された直後（時点ｔ１、ｔ２、ｔ３直後）に、１回だけ、基準クロックＣＬＫに同期して、加算器３８で得られた位相誤差に比例した帰還量が出力され、それ以外の状態では、帰還量が「０」に保持される。
【００３８】
従って、クロック発生部２において、加算器１４は、通常、中心周波数計算部８から出力される加算データ（Ｔ）を基準クロックＣＬＫに同期して累積加算し、帰還量計算部６から位相誤差に比例した帰還量が出力されたときにだけ、一時的に、加算データ（Ｔ）に帰還量を加算した値を累積加算することになる。
【００３９】
尚、セレクタ５４は、受信装置本体からの同期／非同期信号に応じて、受信装置本体側でデータ受信が正常に行われているとき（換言すれば同期がとれているとき）には、帰還量が小さくなるように、Ｍ（２） よりも大きな値であるＭ（１） を選択し、受信装置本体側でデータ受信が正常に行われていないとき（換言すれば同期がとれていないとき）には、帰還量が大きくなるように、Ｍ（１） よりも小さな値であるＭ（２） を選択する。
【００４０】
次に、中心周波数計算部８は、３８ビットの加算器６２と、この加算器６２の出力の内、最上位ビットを除く３７ビットデータを基準クロックＣＬＫに同期してラッチするラッチ回路６４とを備える。そして、加算器６２には、クロック発生部２の加算器１２から出力される加算値とラッチ回路６４によりラッチされた前回の加算結果とが入力される。つまり、加算器６２は、クロック発生部２の加算器１２から出力される加算値を累積加算するようにされている。
【００４１】
尚、加算器６２においては、クロック発生部２の加算器１２から出力される加算値が１６ビットデータであることから、更に上位２２ビットを値「０」とすることにより、その加算値を３８ビットデータとして取り込み、ラッチ回路６４の出力（３７ビット）は、上位１ビットを加えて取り込む。
【００４２】
また、中心周波数計算部８は、受信装置本体から出力される同期／非同期信号に応じて、予め設定された値「２Ｎ（１）−１」又は「２Ｎ（２）−１」を選択するセレクタ７０と、このセレクタ７０にて選択された値「２Ｎ（１）−１」又は「２Ｎ（２）−１」を基準クロックＣＬＫに同期してダウンカウントする２１ビットのダウンカウンタ７２と、このダウンカウンタ７２の各ビットデータ（Ｑ）を反転して取り込み、その論理積をとるＡＮＤ回路７４と、を備え、このＡＮＤ回路７４からの出力（Ｒ）がＨｉｇｈレベルとなった時に、ラッチ回路６４をリセットして、ラッチ回路６４にラッチされたデータをクリアすると共に、ダウンカウンタ７２にセレクタ７０からの出力をセットして、カウント動作を再度実行させるようにされている。
【００４３】
つまり、中心周波数計算部８では、ダウンカウンタ７２にセットされるセレクタ７０からの出力値と基準クロックＣＬＫの周期との乗算値で決定される時間を一周期として、クロック発生部２の加算器１２からの出力を加算器６２にて繰り返し累積加算するのである。
【００４４】
尚、セレクタ７０にて選択される値「２Ｎ（１）−１」、「２Ｎ（２）−１」は、いずれも、クロック発生部２で生成される再生クロックの周期の数倍〜数十倍となるように設定される。具体的には、クロック発生部２では、加算器１２による加算値を１１２．５回を基準として累積加算することにより、再生クロックを生成することから、中心周波数計算部８では、加算器１２による加算値を、クロック発生部２側での累積加算回数よりも充分大きな回数、例えば、「２１０＝１０２４」で累積加算することにより、加算器６２で、過去複数回再生クロックの生成に用いた加算値を累積加算するのである。
【００４５】
また、この加算器６２での加算回数を決定するセレクタ７０は、受信装置本体からの同期／非同期信号に応じて、受信装置本体側でデータ受信が正常に行われているとき（換言すれば同期がとれているとき）には、累積加算回数が大きくなるように、上記「２Ｎ（１）−１」、「２Ｎ（２）−１」の内の大きな値を選択し、受信装置本体側でデータ受信が正常に行われていないとき（換言すれば同期がとれていないとき）には、累積加算回数が小さくなるように、上記「２Ｎ（１）−１」、「２Ｎ（２）−１」の内の小さな値を選択する。
【００４６】
また次に、中心周波数計算部８には、受信装置本体から出力される同期／非同期信号に応じて、予め設定された値「２Ｎ（１）」又は「２Ｎ（２）」を選択するセレクタ６６と、このセレクタ６６にて選択された値「２Ｎ（１）」又は「２Ｎ（２）」を用いて加算器６２からの出力（Ｓ）を除算することで、加算器６２による累積加算値の平均値を演算する除算器６８と、除算器６８からの出力（１６ビット）をＡＮＤ回路７４からの出力（Ｒ）でラッチするラッチ回路７６と、このラッチ回路７６からの出力が、上述の「９１Ａ３」から大きく外れることのないように制限をかけるリミッタ回路７８とが備えられている。
【００４７】
尚、セレクタ６６は、セレクタ７０と同様の手順で、受信装置本体からの同期／非同期信号に応じて、セレクタ７０が選択する値「２Ｎ（１）−１」又は「２Ｎ（２）−１」に対応した値「２Ｎ（１）」又は「２Ｎ（２）」を、除算器６８による除算値として選択するためのものである。
【００４８】
この結果、中心周波数計算部８からは、図４に示すように、加算器６２による累積加算値（Ｓ）を、その累積加算回数（図では１０２４）で除算することにより、過去に再生クロックを生成するのに用いた加算値を平均化したデータが、再生クロックの周波数を表す加算データ（Ｔ）として出力されることになる。
【００４９】
以上説明したように、本実施例のクロック再生装置においては、位相誤差検出部４にて、受信データである入力データと再生クロックとの位相誤差を演算し、帰還量計算部６にて、その位相誤差に比例した帰還量を求め、クロック発生部２にて、その帰還量を用いて、中心周波数計算部８が出力してくる加算データを補正し、その補正後の加算値を累積加算することで、再生クロックを生成する。
【００５０】
このため、クロック発生部２で生成される再生クロックは、再生クロックの分周比を固定値「１」又は「２」で補正する従来装置に比べて、再生クロックと受信データとの位相を速やかに一致させることができる。
また、帰還量計算部６では、受信データである入力データのエッジ変化があった時に一回だけ、入力データと再生クロックとの位相誤差に比例した帰還量を発生し、それ以外の時には、帰還量を「０」に保持することから、入力データが途絶えた場合に、従来装置のように、加算データの補正が継続されてしまい、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなってしまうのを防止できる。
【００５１】
一方、中心周波数計算部８では、クロック発生部２の加算器１２による加算値を平均化することにより、再生クロックの中心周波数を表す加算データを更新することから、送信側の送信クロックの精度が悪い場合、若しくは、当該装置で用いる基準クロックの精度が悪い場合であっても、再生クロックの周波数を、送信側の送信クロックの周波数に収束させて、入力データに対して位相誤差の少ない最適な再生クロックを安定して生成することができるようになる。
【００５２】
また、更に、帰還量計算部６は、受信装置本体側でデータ受信が正常に行われている時には、帰還量が小さくなるように、除算器５２が位相誤差を除算するのに用いる値Ｍを大きな値に設定し、受信装置本体にてデータ受信が正常に行われていない場合には、帰還量が大きくなるように値Ｍを小さな値に設定するように構成され、中心周波数計算部８は、クロック発生部２の加算器１２による加算値を平均化する際の加算値の累積加算回数（換言すれば時間）を、受信装置本体側での受信状態に応じて、受信装置にてデータ受信が正常に行われている場合には累積加算回数が多くなり、データ受信が正常に行われていない場合には累積加算回数が少なくなるように変化させるように構成されている。
【００５３】
このため、本実施例によれば、データの正常受信時には、ノイズの影響を受けることのないよう、再生クロックを安定して生成でき、データを正常に受信できていない時には、再生クロックをより速やかに受信データに位相同期させることができる。
【００５４】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
【図面の簡単な説明】
【図１】実施例のクロック再生装置全体の構成を表す回路図である。
【図２】実施例のクロック発生部、位相誤差検出部、帰還量計算部の動作を表すタイムチャートである。
【図３】実施例の移動誤差検出部における位相誤差の計算手順を説明する説明図である。
【図４】実施例の中心周波数計算部８の動作を表すタイムチャートである。
【符号の説明】
２…クロック発生部、４…位相誤差検出部、６…帰還量計算部、８…中心周波数計算部、１２，１４，３８，６２…加算器、１６，２２，２４，３０，３２，４２，６４，７６…ラッチ回路、２６，２８，７４…ＡＮＤ回路、３４，３６，７８…リミッタ回路、４０…ＯＲ回路、５０…ＡＮＤ回路、５２，６８…除算器、５４，６６，７０…セレクタ、７２…ダウンカウンタ。
【発明の属する技術分野】
本発明は、データ受信装置において、受信データからデータ受信用のクロックを再生するクロック再生装置に関する。
【０００２】
【従来の技術】
この種のクロック再生装置は、例えば、特許公報第２９５４４５２号に開示されているように、通常、発振器等で生成した基準クロックを、生成すべき再生クロックの周期に応じた基準値でカウント（所謂分周）することで、データ受信用のクロック（再生クロック）を生成するようにされている。
【０００３】
また、従来のクロック再生装置では、再生クロックを受信データに位相同期させるために、受信データと再生クロックとの位相を比較し、再生クロックの位相が受信データよりも進んでいれば（進み位相）、再生クロックの周期が長くなる（換言すれば位相が遅れる）ように、再生クロックを生成するのに用いる基準値（換言すれば基準クロックの分周値）を「＋１」し、再生クロックの位相が受信データよりも遅れていれば（遅れ位相）、再生クロックの周期が短くなる（換言すれば位相が進む）ように、再生クロックを生成するのに用いる基準値（分周値）を「−１」することで、基準値を補正するようにしている。
【０００４】
また、こうした基準値（分周値）の補正では、送信側の送信クロックや受信側の基準クロックの精度が悪い場合に、受信側（つまりクロック再生装置側）で生成した再生クロックの周波数が送信クロックの周波数からのずれを補正できないことから、上記公報に開示された装置では、位相の進み量，遅れ量を長時間（例えば１秒間）観測し、その観測結果に基づき、基準値（分周値）を更に「＋１」又は「−１」することにより、基準値（分周値）を「ｋ−２」、「ｋ−１」、「ｋ」、「ｋ＋１」、「ｋ＋２」と変化させ、送信側の送信クロックと受信側の再生クロックとの整合の悪さを補正するようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術のように、再生クロック生成用の基準値（分周値）を固定値「１」又は「２」で補正する方法では、基準値（分周値）を最適値に収束させるのに時間がかかり、受信装置起動後、データ受信が可能になるまでの時間がかかるという問題があった。
【０００６】
また、上記従来技術では、受信データと再生クロックとの位相誤差を検出すると、その検出結果を保持して、再生クロック生成用の基準値（分周値）を補正することから、例えば、受信データが一時的に途絶えたような場合には、その補正が継続されて、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなってしまうという問題もある。
【０００７】
また更に、上記従来技術では、送信側と受信側のクロックの精度が悪い場合に、再生クロックの周波数を補正する際の許容周波数範囲が狭いという問題もある。つまり、上記公報の実施例に開示されているように、基準値（分周値）の中心値ｋが値「１０００」であるとすると、この値を、例えば、毎回「＋１」するようにしても、再生クロックの周波数は０．１％しか変更できない。このため、上記従来技術では、送信側と受信側のクロックの精度が悪い場合に、再生クロックの周波数を送信クロックの周波数に一致させることができず、再生クロックの周期を最適値に収束させることができない（換言すれば、再生クロックの周期を頻繁に補正しなければならない）という問題が生じるのである。
【０００８】
本発明は、こうした問題に鑑みなされたものであり、受信データからデータ受信用のクロックを再生するクロック再生装置において、受信データと再生クロックとの位相誤差を速やかに補正でき、更には、再生クロックの周波数をデータ送信側のクロック周波数に対応して補正できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
係る目的を達成するためになされた請求項１記載のクロック再生装置においては、位相誤差検出手段が、受信データと再生クロックとの位相誤差を数値化し、帰還量算出手段が、その数値化された位相誤差に比例した帰還量を算出し、中心周波数設定手段が、再生クロックの中心周波数を決定する加算データを発生する。そして、クロック発生手段は、その加算データを、帰還量算出手段にて算出された帰還量にて補正し、その補正後の加算データを、一定周波数の基準クロックに同期して累積加算し、その累積加算データの最上位ビットを再生クロックとして出力する。
【００１０】
つまり、本発明のクロック再生装置では、上述した従来装置のように、再生クロックが受信データに対して同期しているのか、進み位相になっているのか、遅れ位相になっているのかを判断して、再生クロック生成用の基準値（つまり加算データ）を固定値「１」或いは「２」で補正するのではなく、受信データと再生クロックとの位相誤差を数値化して、その数値化した位相誤差に比例した帰還量を算出し、この帰還量にて、再生クロック生成用の加算データを補正する。
【００１１】
このため、クロック発生手段において、この加算データを累積加算することにより生成される再生クロックは、従来装置に比べて、受信データと再生クロックとの位相誤差が一致するように、その位相誤差に応じて大きく補正されることになり、再生クロックと受信データとの位相を速やかに一致させることができる。
【００１２】
次に、請求項２に記載のクロック再生装置においては、位相誤差検出手段が、受信データの変化点であるエッジに同期してクロック発生手段から累積加算データを取り込み、その累積加算データに基づき受信データと再生クロックとの位相誤差を算出し、帰還量算出手段は、位相誤差検出手段にて位相誤差が算出された直後に、基準クロックに同期して帰還量を発生し、その後は、帰還量を零とする。
【００１３】
つまり、このクロック再生装置では、上述した従来装置のように、位相誤差の検出結果（進み位相、遅れ位相）を保持するのではなく、位相誤差検出手段が受信データのエッジに同期して位相誤差を検出した時にだけ、加算データを補正する。このため、本発明によれば、受信データが途絶えた場合に、従来装置のように、加算データの補正が継続されてしまい、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなるのを防止できる。
【００１４】
また次に、請求項３に記載のクロック再生装置においては、帰還量算出手段が、受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、受信装置にてデータ受信が正常に行われている場合には、帰還量が小さくなり、受信装置にてデータ受信が正常に行われていない場合には、帰還量が大きくなるように、位相誤差から帰還量を算出する際のパラメータを変化させる。
【００１５】
これは、受信装置でデータ受信が正常に行われている場合には、再生クロックを略良好に生成できているので、帰還量を位相誤差に比例した比較的小さい値に設定することで、ノイズ等の影響を受けて再生クロックを誤補正することのないようにし（安定性向上）、受信装置でデータ受信が正常に行われていない場合には、帰還量を位相誤差に比例した比較的大きい値に設定することで、再生クロックを受信データに速やかに同期させる（応答性向上）ためである。
【００１６】
一方、請求項４に記載のクロック再生装置においては、中心周波数設定手段が、再生クロック複数個分よりも長い所定時間の間、クロック発生手段にて帰還量にて補正された加算データを基準クロックに同期して累積加算し、その累積加算によって得られた値を加算回数で除算することにより、加算データの平均値を求め、その平均値を、再生クロックの中心周波数を決定する加算データとして設定する。
【００１７】
つまり、受信データと再生クロックとの位相誤差は、これらの位相がずれている場合だけでなく、送信側と受信側のクロックの精度が悪い場合も発生し、クロックの精度が悪いと、中心周波数設定手段が発生した加算データが頻繁に補正されて、再生クロックを安定して生成することができなくなることから、本発明では、クロック発生手段にて帰還量によって補正された加算データを、再生クロック複数個分よりも長い時間サンプリングして平均化し、その平均化した加算データを、再生クロックの中心周波数を決定する加算データとすることにより、再生クロックの周波数を、送信側の送信クロックの周波数に補正するようにしているのである。
【００１８】
従って、本発明によれば、再生クロックの周波数を送信クロックの周波数に一致させて、その周波数のずれによって頻繁に生じる位相誤差を抑制し、位相誤差の少ない最適な再生クロックを安定して生成することが可能となる。
また次に、請求項５に記載のクロック再生装置においては、上述した請求項４に記載の中心周波数設定手段が、受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、受信装置にてデータ受信が正常に行われている場合には、累積加算の時間が長くなり、受信装置にてデータ受信が正常に行われていない場合には、累積加算の時間が短くなるように、累積加算の時間を変化させるようにしたものである。
【００１９】
これは、請求項３に記載の帰還量算出手段と同様、受信装置でデータ受信が正常に行われている場合には、再生クロックを略良好に生成できているので、累積加算の時間（換言すれば平均化の時間）を長くして、再生クロックの中心周波数を変化させる頻度を抑制することで、ノイズ等の影響を受けて再生クロックを誤補正することのないようにし（安定性向上）、逆に、受信装置でデータ受信が正常に行われていない場合には、累積加算の時間（換言すれば平均化の時間）を短くして、再生クロックの中心周波数を変化させる頻度を高めることで、再生クロックを受信データに速やかに同期させる（応答性向上）ためである。
【００２０】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
図１は、本発明が適用された実施例のクロック再生装置全体の構成を表す回路図である。
【００２１】
本実施例のクロック再生装置は、例えば、自動車に搭載されてＦＭ多重放送で提供される交通情報を受信するＦＭ多重放送受信装置等において、受信データからデータ受信用のクロックを再生するのに使用されるものであり、図１に示すように、クロック発生手段としてのクロック発生部２と、位相誤差検出手段としての位相誤差検出部４と、帰還量算出手段としての帰還量計算部６と、中心周波数設定手段としての中心周波数計算部８とから構成される。
【００２２】
ここでまず、クロック発生部２は、中心周波数計算部８から出力される１６ビットの加算データ（Ｔ）と、帰還量計算部６から出力される１５ビットの帰還量とに基づき、再生クロックを生成するためのものである。
即ち、本実施例では、後述するように、中心周波数計算部８が、再生クロックの中心周波数を決定する加算データを生成し、帰還量計算部６が、位相誤差検出部４にて検出された受信データと再生クロックとの位相誤差に基づき、その加算データに対する補正値である符号ビット付きの帰還量を生成するように構成されていることから、クロック発生部２では、１６ビットの加算器１２を用いて、中心周波数計算部８で生成された加算データと、帰還量計算部６で生成された帰還量とを加算し、その加算値（１６ビット）を、２２ビットの加算器１４に入力する。
【００２３】
尚、加算器１２においては、帰還量計算部６から出力される帰還量が、符号ビット付きの１５ビットデータであることから、その最上位ビットである符号ビットを更に上位のビットデータとして取り込むことで、１６ビットデータの加算を行う。また、加算器１４は、加算器１２から出力される加算値が１６ビットデータであるため、更に上位６ビットを値「０」とすることにより、その加算値を２２ビットデータとして取り込む。
【００２４】
また、加算器１４から出力される２２ビットの加算値（Ｋ）は、ラッチ回路１６にて、一定周波数（本実施例では１．８ＭＨｚ）の基準クロックＣＬＫでラッチされ、そのラッチ回路１６の出力（Ａ：２２ビット）は、そのまま、加算器１４に入力される。尚、図示しないが、加算器１２及び加算器１４も基準クロックＣＬＫで動作する。
【００２５】
この結果、加算器１４では、加算器１２からの出力が基準クロックＣＬＫに同期して累積加算され、その加算値（累積加算データ）がラッチ回路１６でラッチされることになる（図２参照）。そして、ラッチ回路１６でラッチされた加算値（累積加算データ）の内、最上位ビット（ＭＳＢ）は、そのまま再生クロック（Ｂ）として出力され（図２参照）、上位１５ビットは、位相誤差検出部４に出力される。
【００２６】
つまり、ラッチ回路１６の出力（Ａ）は、図２に示すように、基準クロックＣＬＫに同期して加算器１２の加算値（中心周波数を表す加算データ＋帰還量）分だけ順次増加し、加算器１４がオーバーフローすると、最上位ビット（ＭＳＢ）が「１」から「０」に変化して、オーバーフローしたビットを除く加算値に変化するため、再生クロック（Ｂ）は、加算器１４の加算値が０〜「２２２−１」の中間値を超えるとＨｉｇｈレベル、それ以外ではＬｏｗ レベルとなり、デューティ比が略１／２のクロックパルスとなる。
【００２７】
そして、ＦＭ多重放送では、データの転送レートが、１６ｋＨｚであるため、本実施例では、中心周波数計算部８から出力される加算データの初期値が、１６進数で「９１Ａ３」となるように設定されている。つまり、本実施例では、基準クロックＣＬＫが１．８ＭＨｚであり、生成すべき再生クロックの基準周波数は１６ｋＨｚであるため、加算器１４での累積加算の回数が１１２．５（＝１．８ＭＨｚ／１６ｋＨｚ）となるように、加算データの初期値が「２２２／１１２．５＝９１Ａ３として設定されているのである。
【００２８】
次に、位相誤差検出部４は、基準クロックＣＬＫで入力データ（受信データ）をラッチするからなるラッチ回路２２と、同じくこのラッチ回路２２からの出力（Ｃ）をラッチするからなるラッチ回路２４と、ラッチ回路２２の出力（Ｃ）とラッチ回路２４の出力（Ｄ）の反転値との論理積をとることにより入力データの立上がりエッジを検出するＡＮＤ回路２６と、ラッチ回路２２の出力（Ｃ）の反転値とラッチ回路２４の出力（Ｄ）との論理積をとることにより、入力データの立下がりエッジを検出するＡＮＤ回路２８とを備える。そして、これら各ＡＮＤ回路２６、２８から出力されるエッジ検出パルスは、夫々、ラッチ回路３０、３２にタイミング信号として出力される。
【００２９】
ラッチ回路３０、３２は、クロック発生部２からの出力（Ａ）を、入力データの立上がりエッジ又は立下がりエッジでラッチするものであり、本実施例では、図３に示すように、そのラッチしたデータ（加算値：Ａ）を符号付きデータ（加算値）に変換して、後段のリミッタ回路３４、３６を介して、加算器３８に出力する。尚、符号付きデータは、補数計算を利用することにより求められるが、こうした変換方法は、上述した公報にも記載されているように従来より周知であるので詳細な説明は省略する。
【００３０】
次に、加算器３８は、図２に示すように、ラッチ回路３０からの出力（Ｆ）と、ラッチ回路３２からの出力（Ｇ）とを加算することにより、再生クロックと入力データとの位相誤差を算出するものである。
即ち、図３にように、入力データがｄ１で、ラッチ回路３０で得られた立上がりエッジでの符号付き加算値が「−３０」、ラッチ回路３０で得られた立下がりエッジでの符号付き加算値が「−３０」、であれば位相誤差は「−６０」となり、入力データがｄ２で、ラッチ回路３０で得られた立上がりエッジでの符号付き加算値が「−３０」、ラッチ回路３０で得られた立下がりエッジでの符号付き加算値が「＋３０」、であれば位相誤差は「０」となる。
【００３１】
尚、このように位相誤差を計算するのは、入力データ１ビット分のデータのＨｉｇｈ幅とＬｏｗ 幅が異なっている場合（換言すればデューティ比が５０％からずれている場合）に、位相誤差があるとして、再生クロックを誤って補正することのないようにするためである。
【００３２】
但し、こうした位相誤差の計算では、図３に示す入力データｄ３、ｄ４のように、立上りエッジ及び立下がりエッジの位相誤差が共に大きい場合に、これらの和が打ち消しちって、最終的な位相誤差が小さく見えることがある。図の例では、加算すると位相誤差が「０」となってしまう。
【００３３】
そこで、本実施例では、ラッチ回路３０、３２から加算器３８へのデータの入力経路にリミッタ回路３４、３６を設け、ラッチ回路３０の出力が「−２１２」より小さく、リミッタ回路３４でリミットがかかった状態で、且つ、ラッチ回路３２の出力が「２１２−１」より大きく、リミッタ回路３６でリミットがかかった状態であるとき、或いは、ラッチ回路３２の出力が「−２１２」より小さく、リミッタ回路３６でリミットがかかった状態で、且つ、ラッチ回路３０の出力が「２１２−１」より大きく、リミッタ回路３４でリミットがかかった状態であるときには、リミッタ回路３４又は３６の出力を強制的に「０」とすることにより、加算器３８で位相誤差を発生させるようにしている。
【００３４】
そして、加算器３８は、リミッタ回路３４、３６から夫々出力される１３ビットのデータを最上位の符号ビットを用いて１４ビットに拡張して取り込み、これら各データを加算することにより、符号付きの１４ビットデータとして生成し、そのデータの各ビットを反転して、位相誤差を表すデータ（Ｈ）を出力する。
【００３５】
また、位相誤差検出部４には、上記各ＡＮＤ回路２６、２８からの出力の論理和をとることにより、入力データの立上がり時及び立下がり時に各ＡＮＤ回路２６、２８から出力されるエッジ検出パルスを合成して出力するＯＲ回路４０が設けられている。そして、このＯＲ回路４０から出力されるエッジ検出パルス（Ｅ）は、基準クロックＣＬＫに同期してラッチ回路４２でラッチされる。
【００３６】
次に、帰還量計算部６は、加算器３８から出力される位相誤差を表すデータ（Ｈ）と、ラッチ回路４２でラッチされたエッジ検出パルス（Ｅ）との論理積をとることにより、入力データの立上がりエッジ又は立上がりエッジの検出直後に１回だけ、位相誤差を表すデータ（Ｇ）をそのまま出力し、その後は、全ビット「０」のデータを出力するを出力するＡＮＤ回路５０と、このＡＮＤ回路５０の出力（Ｊ）を３ビットデータＭで除算することにより、位相誤差に比例した帰還量を算出する除算器５２と、この除算器５２が除算に用いる３ビットデータＭを、受信装置本体から出力される同期／非同期信号に応じて、予め設定されたＭ（１） 及びＭ（２） に設定するセレクタ５４とから構成されている。
【００３７】
このため、帰還量計算部６からは、図２に示すように、入力データの立上がりエッジ或いは立下がりエッジが検出された直後（時点ｔ１、ｔ２、ｔ３直後）に、１回だけ、基準クロックＣＬＫに同期して、加算器３８で得られた位相誤差に比例した帰還量が出力され、それ以外の状態では、帰還量が「０」に保持される。
【００３８】
従って、クロック発生部２において、加算器１４は、通常、中心周波数計算部８から出力される加算データ（Ｔ）を基準クロックＣＬＫに同期して累積加算し、帰還量計算部６から位相誤差に比例した帰還量が出力されたときにだけ、一時的に、加算データ（Ｔ）に帰還量を加算した値を累積加算することになる。
【００３９】
尚、セレクタ５４は、受信装置本体からの同期／非同期信号に応じて、受信装置本体側でデータ受信が正常に行われているとき（換言すれば同期がとれているとき）には、帰還量が小さくなるように、Ｍ（２） よりも大きな値であるＭ（１） を選択し、受信装置本体側でデータ受信が正常に行われていないとき（換言すれば同期がとれていないとき）には、帰還量が大きくなるように、Ｍ（１） よりも小さな値であるＭ（２） を選択する。
【００４０】
次に、中心周波数計算部８は、３８ビットの加算器６２と、この加算器６２の出力の内、最上位ビットを除く３７ビットデータを基準クロックＣＬＫに同期してラッチするラッチ回路６４とを備える。そして、加算器６２には、クロック発生部２の加算器１２から出力される加算値とラッチ回路６４によりラッチされた前回の加算結果とが入力される。つまり、加算器６２は、クロック発生部２の加算器１２から出力される加算値を累積加算するようにされている。
【００４１】
尚、加算器６２においては、クロック発生部２の加算器１２から出力される加算値が１６ビットデータであることから、更に上位２２ビットを値「０」とすることにより、その加算値を３８ビットデータとして取り込み、ラッチ回路６４の出力（３７ビット）は、上位１ビットを加えて取り込む。
【００４２】
また、中心周波数計算部８は、受信装置本体から出力される同期／非同期信号に応じて、予め設定された値「２Ｎ（１）−１」又は「２Ｎ（２）−１」を選択するセレクタ７０と、このセレクタ７０にて選択された値「２Ｎ（１）−１」又は「２Ｎ（２）−１」を基準クロックＣＬＫに同期してダウンカウントする２１ビットのダウンカウンタ７２と、このダウンカウンタ７２の各ビットデータ（Ｑ）を反転して取り込み、その論理積をとるＡＮＤ回路７４と、を備え、このＡＮＤ回路７４からの出力（Ｒ）がＨｉｇｈレベルとなった時に、ラッチ回路６４をリセットして、ラッチ回路６４にラッチされたデータをクリアすると共に、ダウンカウンタ７２にセレクタ７０からの出力をセットして、カウント動作を再度実行させるようにされている。
【００４３】
つまり、中心周波数計算部８では、ダウンカウンタ７２にセットされるセレクタ７０からの出力値と基準クロックＣＬＫの周期との乗算値で決定される時間を一周期として、クロック発生部２の加算器１２からの出力を加算器６２にて繰り返し累積加算するのである。
【００４４】
尚、セレクタ７０にて選択される値「２Ｎ（１）−１」、「２Ｎ（２）−１」は、いずれも、クロック発生部２で生成される再生クロックの周期の数倍〜数十倍となるように設定される。具体的には、クロック発生部２では、加算器１２による加算値を１１２．５回を基準として累積加算することにより、再生クロックを生成することから、中心周波数計算部８では、加算器１２による加算値を、クロック発生部２側での累積加算回数よりも充分大きな回数、例えば、「２１０＝１０２４」で累積加算することにより、加算器６２で、過去複数回再生クロックの生成に用いた加算値を累積加算するのである。
【００４５】
また、この加算器６２での加算回数を決定するセレクタ７０は、受信装置本体からの同期／非同期信号に応じて、受信装置本体側でデータ受信が正常に行われているとき（換言すれば同期がとれているとき）には、累積加算回数が大きくなるように、上記「２Ｎ（１）−１」、「２Ｎ（２）−１」の内の大きな値を選択し、受信装置本体側でデータ受信が正常に行われていないとき（換言すれば同期がとれていないとき）には、累積加算回数が小さくなるように、上記「２Ｎ（１）−１」、「２Ｎ（２）−１」の内の小さな値を選択する。
【００４６】
また次に、中心周波数計算部８には、受信装置本体から出力される同期／非同期信号に応じて、予め設定された値「２Ｎ（１）」又は「２Ｎ（２）」を選択するセレクタ６６と、このセレクタ６６にて選択された値「２Ｎ（１）」又は「２Ｎ（２）」を用いて加算器６２からの出力（Ｓ）を除算することで、加算器６２による累積加算値の平均値を演算する除算器６８と、除算器６８からの出力（１６ビット）をＡＮＤ回路７４からの出力（Ｒ）でラッチするラッチ回路７６と、このラッチ回路７６からの出力が、上述の「９１Ａ３」から大きく外れることのないように制限をかけるリミッタ回路７８とが備えられている。
【００４７】
尚、セレクタ６６は、セレクタ７０と同様の手順で、受信装置本体からの同期／非同期信号に応じて、セレクタ７０が選択する値「２Ｎ（１）−１」又は「２Ｎ（２）−１」に対応した値「２Ｎ（１）」又は「２Ｎ（２）」を、除算器６８による除算値として選択するためのものである。
【００４８】
この結果、中心周波数計算部８からは、図４に示すように、加算器６２による累積加算値（Ｓ）を、その累積加算回数（図では１０２４）で除算することにより、過去に再生クロックを生成するのに用いた加算値を平均化したデータが、再生クロックの周波数を表す加算データ（Ｔ）として出力されることになる。
【００４９】
以上説明したように、本実施例のクロック再生装置においては、位相誤差検出部４にて、受信データである入力データと再生クロックとの位相誤差を演算し、帰還量計算部６にて、その位相誤差に比例した帰還量を求め、クロック発生部２にて、その帰還量を用いて、中心周波数計算部８が出力してくる加算データを補正し、その補正後の加算値を累積加算することで、再生クロックを生成する。
【００５０】
このため、クロック発生部２で生成される再生クロックは、再生クロックの分周比を固定値「１」又は「２」で補正する従来装置に比べて、再生クロックと受信データとの位相を速やかに一致させることができる。
また、帰還量計算部６では、受信データである入力データのエッジ変化があった時に一回だけ、入力データと再生クロックとの位相誤差に比例した帰還量を発生し、それ以外の時には、帰還量を「０」に保持することから、入力データが途絶えた場合に、従来装置のように、加算データの補正が継続されてしまい、受信を再開した際に、受信データと再生クロックとの位相誤差が大きくなってしまうのを防止できる。
【００５１】
一方、中心周波数計算部８では、クロック発生部２の加算器１２による加算値を平均化することにより、再生クロックの中心周波数を表す加算データを更新することから、送信側の送信クロックの精度が悪い場合、若しくは、当該装置で用いる基準クロックの精度が悪い場合であっても、再生クロックの周波数を、送信側の送信クロックの周波数に収束させて、入力データに対して位相誤差の少ない最適な再生クロックを安定して生成することができるようになる。
【００５２】
また、更に、帰還量計算部６は、受信装置本体側でデータ受信が正常に行われている時には、帰還量が小さくなるように、除算器５２が位相誤差を除算するのに用いる値Ｍを大きな値に設定し、受信装置本体にてデータ受信が正常に行われていない場合には、帰還量が大きくなるように値Ｍを小さな値に設定するように構成され、中心周波数計算部８は、クロック発生部２の加算器１２による加算値を平均化する際の加算値の累積加算回数（換言すれば時間）を、受信装置本体側での受信状態に応じて、受信装置にてデータ受信が正常に行われている場合には累積加算回数が多くなり、データ受信が正常に行われていない場合には累積加算回数が少なくなるように変化させるように構成されている。
【００５３】
このため、本実施例によれば、データの正常受信時には、ノイズの影響を受けることのないよう、再生クロックを安定して生成でき、データを正常に受信できていない時には、再生クロックをより速やかに受信データに位相同期させることができる。
【００５４】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
【図面の簡単な説明】
【図１】実施例のクロック再生装置全体の構成を表す回路図である。
【図２】実施例のクロック発生部、位相誤差検出部、帰還量計算部の動作を表すタイムチャートである。
【図３】実施例の移動誤差検出部における位相誤差の計算手順を説明する説明図である。
【図４】実施例の中心周波数計算部８の動作を表すタイムチャートである。
【符号の説明】
２…クロック発生部、４…位相誤差検出部、６…帰還量計算部、８…中心周波数計算部、１２，１４，３８，６２…加算器、１６，２２，２４，３０，３２，４２，６４，７６…ラッチ回路、２６，２８，７４…ＡＮＤ回路、３４，３６，７８…リミッタ回路、４０…ＯＲ回路、５０…ＡＮＤ回路、５２，６８…除算器、５４，６６，７０…セレクタ、７２…ダウンカウンタ。
Claims (5)
- データ受信装置に設けられ、受信データに位相同期した再生クロックを発生するクロック再生装置であって、
前記受信データと再生クロックとの位相誤差を数値化する位相誤差検出手段と、
該位相誤差検出手段にて数値化された位相誤差に比例した帰還量を算出する帰還量算出手段と、
前記再生クロックの中心周波数を決定する加算データを発生する中心周波数設定手段と、
前記加算データを前記帰還量にて補正すると共に、該補正後の加算データを一定周波数の基準クロックに同期して累積加算し、該累積加算データの最上位ビットを前記再生クロックとして出力するクロック発生手段と、
を備えたことを特徴とするクロック再生装置。 - 前記位相誤差検出手段は、前記受信データの変化点であるエッジに同期して前記クロック発生手段から前記累積加算データを取り込み、該累積加算データに基づき前記位相誤差を算出し、
前記帰還量算出手段は、前記位相誤差検出手段にて前記位相誤差が算出された直後に前記基準クロックに同期して前記帰還量を発生し、その後は、前記帰還量を零とすることを特徴とする請求項１記載のクロック再生装置。 - 前記帰還量算出手段は、前記受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、前記受信装置にてデータ受信が正常に行われている場合には、前記帰還量が小さくなり、前記受信装置にてデータ受信が正常に行われていない場合には、前記帰還量が大きくなるように、前記位相誤差から前記帰還量を算出する際のパラメータを変化させることを特徴とする請求項１又は請求項２に記載のクロック再生装置。
- 前記中心周波数設定手段は、前記再生クロック複数個分よりも長い所定時間、前記クロック発生手段にて前記帰還量にて補正された加算データを前記基準クロックに同期して累積加算し、該累積加算によって得られた値を加算回数で除算することにより、前記再生クロックの中心周波数を決定する加算データを生成することを特徴とする請求項１〜請求項３いずれか記載のクロック再生装置。
- 前記中心周波数設定手段は、前記受信装置からデータ受信が正常に行われているか否かを表す情報を取得し、前記受信装置にてデータ受信が正常に行われている場合には、前記累積加算の時間が長くなり、前記受信装置にてデータ受信が正常に行われていない場合には、前記累積加算の時間が短くなるように、前記累積加算の時間を変化させることを特徴とする請求項４に記載のクロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171506A JP3587201B2 (ja) | 2002-06-12 | 2002-06-12 | クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002171506A JP3587201B2 (ja) | 2002-06-12 | 2002-06-12 | クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023150A JP2004023150A (ja) | 2004-01-22 |
| JP3587201B2 true JP3587201B2 (ja) | 2004-11-10 |
Family
ID=31171351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002171506A Expired - Fee Related JP3587201B2 (ja) | 2002-06-12 | 2002-06-12 | クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587201B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462110A (en) * | 1981-04-07 | 1984-07-24 | Honeywell Information Systems Inc. | Digital phase-locked loop |
| JP2661040B2 (ja) * | 1987-05-28 | 1997-10-08 | ソニー株式会社 | デジタルｐｌｌ回路 |
| JPH02196538A (ja) * | 1989-01-25 | 1990-08-03 | Toshiba Corp | ディジタルｐｌｌ回路 |
| JP2613507B2 (ja) * | 1991-08-05 | 1997-05-28 | 松下電器産業株式会社 | クロック再生回路 |
| JPH0555909A (ja) * | 1991-08-28 | 1993-03-05 | Matsushita Electric Ind Co Ltd | デイジタルフエイズドロツクトループ回路 |
| JP3180928B2 (ja) * | 1992-04-28 | 2001-07-03 | 株式会社日立国際電気 | 時分割多重信号受信回路 |
| JP2954452B2 (ja) * | 1993-05-18 | 1999-09-27 | 日本放送協会 | クロックパルス再生回路 |
| JPH0884137A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Electric Corp | クロック再生回路 |
| JP3141760B2 (ja) * | 1995-12-06 | 2001-03-05 | ヤマハ株式会社 | デジタルｐｌｌ回路 |
| JP3586407B2 (ja) * | 2000-02-28 | 2004-11-10 | 松下電器産業株式会社 | Ｐｌｌ回路 |
-
2002
- 2002-06-12 JP JP2002171506A patent/JP3587201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004023150A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940458A (en) | Method and compensating for time error of time/frequency generator using global positioning system | |
| JP3467888B2 (ja) | 受信装置及び送受信装置 | |
| JP2006217203A (ja) | デジタルｐｌｌ回路 | |
| EP0820061A2 (en) | Playback apparatus and playback method | |
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| JP3587201B2 (ja) | クロック再生装置 | |
| JP3869431B2 (ja) | 時分割多重化された映像信号の使用者クロックコードを用いたクロック復元方法及びその方法に使用される送／受信装置 | |
| JPS5923983A (ja) | サンプリングパルス発生回路 | |
| JP5270524B2 (ja) | クロック位相同期回路 | |
| JP2018042032A (ja) | 受信装置 | |
| JP2021197630A (ja) | データ転送回路及び通信装置 | |
| EP3657728A1 (en) | Method, clock recovery module as well as computer program for recovering a clock signal from a data signal | |
| JP3142205B2 (ja) | フレーム同期装置 | |
| JP2004023136A (ja) | デジタル放送受信機 | |
| JP3088906B2 (ja) | 同期装置 | |
| JP3886392B2 (ja) | クロック再生回路 | |
| TWI809564B (zh) | 同步校正方法、主控裝置及僕裝置 | |
| JP3862617B2 (ja) | クロック制御量演算方法及びクロック再生装置 | |
| US6914945B2 (en) | Clock recovery circuit | |
| TWI779921B (zh) | 修正1秒脈衝信號的方法及授時接收器 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JP3444397B2 (ja) | ディジタル信号受信装置、方法、および該方法に係るプログラムを記憶した記憶媒体 | |
| JP2000004152A (ja) | 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |