JP2021197630A - データ転送回路及び通信装置 - Google Patents
データ転送回路及び通信装置 Download PDFInfo
- Publication number
- JP2021197630A JP2021197630A JP2020102857A JP2020102857A JP2021197630A JP 2021197630 A JP2021197630 A JP 2021197630A JP 2020102857 A JP2020102857 A JP 2020102857A JP 2020102857 A JP2020102857 A JP 2020102857A JP 2021197630 A JP2021197630 A JP 2021197630A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency error
- pointer
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 38
- 238000004891 communication Methods 0.000 title claims description 13
- 238000005259 measurement Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、ライン側クロックに同期したラインデータを、クライアント側クロックで抽出しクライアント側回路へ転送するデータ転送回路に関する。
図1は、本発明の実施の形態に係るデータ転送回路を含む通信装置の構成図である。図1は、光通信システムの光受信装置100の構成例である。
図2は、本発明の実施の形態に係るデータ転送回路の構成図である。図3は、周波数誤差推定回路の構成図である。
ポインタ差から周波数誤差を求める計算式について説明する。所定期間Δt(=時刻t2−時刻t1)におけるポインタ差の変化量をΔP(t2)−ΔP(t1)と定義する。この所定期間Δtにおけるポインタ差の変化量は、ライン側クロックとクライアント側クロックとの周波数誤差に比例する。従って、所定期間のポインタ差を検出することで、時間に対するポインタ差のグラフの傾きから、ライン側クロックとクライアント側クロックとの周波数誤差を算出することができる。
Δf=(ΔP(t2)−ΔP(t1))/Δt ・・・(1)
分周数調整回路43は、推定された周波数誤差Δfに相当する分周数を計算し、PLL44の分周数を調整する。PLL44の有理数分周回路45は、周波数誤差に相当する分周数を現状の分周数に加算した分周数を用いて分周を行うことで、周波数誤差Δfを最小にするようにクライアント側クロックを制御する。
f2=fr×N1 ・・・(2)
ΔN=Δf/fr ・・・(3)
以下、具体的な周波数を仮定してデータ転送回路のクロック同期動作について説明する。ここでは、ライン側クロックの周波数が、f1=10.0001GHz、クライアント側クロックの周波数が、f2=10.0GHzの場合を考える。一般的には、複数ビットを並列処理するため、並列処理用クロックは低くなるが、ここでは動作原理を明確化するため、並列処理しない場合を例として説明する。
Δf=(ΔP(t2)−ΔP(t1))/(t2−t1)
=(6000−5000)/10ms=0.1MHz ・・・(4)
ΔN=Δf/fr=0.1MHz/10.0MHz=0.01 ・・・(5)
N1+ΔN=1000.00+0.01=1000.01 ・・・(6)
f2=fr×(N1+ΔN)
=10.0MHz×1000.01=10.0001GHz ・・・(7)
Claims (8)
- 第1のクロックに同期してデータを書き込みポインタに応じて書き込み、第2のクロックに同期して前記データを読み出しポインタに応じて読み出すメモリと、
参照クロックを有理数N倍して、前記第2のクロックを生成するクロック生成回路と、
前記書き込みポインタと前記読み出しポインタのポインタ差の変化量に基づいて、前記第1のクロックと前記第2のクロックの周波数誤差を推定する周波数誤差推定回路と
推定した前記周波数誤差を前記参照クロックの周波数で除した値を調整倍数ΔNとして出力する調整回路と
を備え、
前記クロック生成回路は、
前記調整回路が出力した前記調整倍数ΔNを用いて、前記参照クロックを有理数(N+ΔN)倍して、前記第2のクロックを生成する
データ転送回路。 - 前記周波数誤差推定回路は、
所定期間における前記ポインタ差の単位時間あたりの変化量に基づいて、前記周波数誤差を推定する
請求項1記載のデータ転送回路。 - 前記メモリは、FIFOを備え、前記クロック生成回路は、PLLを備え、
前記PLLは、前記第2のクロックを、前記有理数(N+ΔN)を用いて分周する有理数分周回路を備える
請求項1または2記載のデータ転送回路。 - 前記周波数誤差推定回路は、
前記書き込みポインタと前記読み出しポインタのポインタ差を検出するポインタ差検出回路と、
前記ポインタ差の検出開始時において、前記ポインタ差を所定の測定範囲の中心にリセットするリセット回路と
を備える請求項1から3の何れか1項に記載のデータ転送回路。 - 前記リセット回路は、
前記ポインタ差が所定の測定範囲の上限値または下限値に達した場合に、前記ポインタ差を所定の測定範囲の中心にリセットする
請求項4に記載のデータ転送回路。 - 前記周波数誤差推定回路は、
前記ポインタ差が、所定の測定範囲の上限値または下限値を超える特定のポインタ差を検出する第1の検出回路を備え、
前記特定のポインタ差を除いた前記ポインタ差を用いて、前記周波数誤差を推定する
請求項1から5の何れか1項に記載のデータ転送回路。 - 前記周波数誤差推定回路は、
単位時間ごとに検出した前記周波数誤差の変化量が、所定の許容値を超える特定の周波数誤差を検出する第2の検出回路を備え、
前記特定の周波数誤差を除いて、前記周波数誤差を推定する
請求項1から6の何れか1項に記載のデータ転送回路。 - 請求項1から7の何れか1項に記載のデータ転送回路を備えた通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020102857A JP6929995B1 (ja) | 2020-06-15 | 2020-06-15 | データ転送回路及び通信装置 |
CN202180042244.4A CN115918027A (zh) | 2020-06-15 | 2021-05-27 | 数据传送电路和通信装置 |
PCT/JP2021/020173 WO2021256206A1 (ja) | 2020-06-15 | 2021-05-27 | データ転送回路及び通信装置 |
US18/000,621 US20230216653A1 (en) | 2020-06-15 | 2021-05-27 | Data transfer circuit and communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020102857A JP6929995B1 (ja) | 2020-06-15 | 2020-06-15 | データ転送回路及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6929995B1 JP6929995B1 (ja) | 2021-09-01 |
JP2021197630A true JP2021197630A (ja) | 2021-12-27 |
Family
ID=77456367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020102857A Active JP6929995B1 (ja) | 2020-06-15 | 2020-06-15 | データ転送回路及び通信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230216653A1 (ja) |
JP (1) | JP6929995B1 (ja) |
CN (1) | CN115918027A (ja) |
WO (1) | WO2021256206A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115426066B (zh) * | 2022-08-29 | 2024-03-29 | 苏州联芸科技有限公司 | 数据同步电路、多端口以太网收发器及数据同步方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003134076A (ja) * | 2001-10-19 | 2003-05-09 | Fujitsu Ltd | スタッフ同期方式における受信装置 |
JP2006261812A (ja) * | 2005-03-15 | 2006-09-28 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
JP2016130921A (ja) * | 2015-01-13 | 2016-07-21 | 富士通オプティカルコンポーネンツ株式会社 | 伝送装置およびfifo回路の制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2102938B1 (es) * | 1994-03-28 | 1998-04-16 | Alcatel Standard Electrica | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. |
US6519722B1 (en) * | 2000-03-22 | 2003-02-11 | Nortel Networks Limited | Method and apparatus for controlling the read clock signal rate of a first-in first-out (FIFO) data memory |
US7519788B2 (en) * | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
TWI525999B (zh) * | 2013-11-12 | 2016-03-11 | 智原科技股份有限公司 | 頻率鎖定裝置及方法 |
US10990120B2 (en) * | 2019-06-26 | 2021-04-27 | Advanced Micro Devices, Inc. | Low latency FIFO with auto sync |
-
2020
- 2020-06-15 JP JP2020102857A patent/JP6929995B1/ja active Active
-
2021
- 2021-05-27 WO PCT/JP2021/020173 patent/WO2021256206A1/ja active Application Filing
- 2021-05-27 US US18/000,621 patent/US20230216653A1/en active Pending
- 2021-05-27 CN CN202180042244.4A patent/CN115918027A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003134076A (ja) * | 2001-10-19 | 2003-05-09 | Fujitsu Ltd | スタッフ同期方式における受信装置 |
JP2006261812A (ja) * | 2005-03-15 | 2006-09-28 | Yamaha Corp | 伝送制御装置およびサンプリング周波数変換装置 |
JP2016130921A (ja) * | 2015-01-13 | 2016-07-21 | 富士通オプティカルコンポーネンツ株式会社 | 伝送装置およびfifo回路の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115918027A (zh) | 2023-04-04 |
US20230216653A1 (en) | 2023-07-06 |
JP6929995B1 (ja) | 2021-09-01 |
WO2021256206A1 (ja) | 2021-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321923B2 (ja) | クロック同期システム、ノード、クロック同期方法及びプログラム | |
US8428045B2 (en) | Media clock recovery | |
KR102391323B1 (ko) | 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법 | |
JP4468196B2 (ja) | デジタルpll回路 | |
JP6092727B2 (ja) | 受信装置 | |
US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
US20100150288A1 (en) | Synchronization of Low Noise Local Oscillator using Network Connection | |
US20090116603A1 (en) | USB frequency synchronizing apparatus and method of synchronizing frequencies | |
US20090147903A1 (en) | Communication system, receiving apparatus, and receiving method | |
JP5298382B2 (ja) | 回路、制御システム、制御方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
US20130215910A1 (en) | Transmission apparatus, transmission method, program, and communication system | |
WO2021256206A1 (ja) | データ転送回路及び通信装置 | |
US9356767B1 (en) | Hybrid analog/digital clock recovery system | |
CN108292991B (zh) | 数据相位追随装置、数据相位追随方法和通信装置 | |
JP6198075B2 (ja) | 時刻同期装置、時刻同期方法及び時刻同期プログラム | |
JP5270524B2 (ja) | クロック位相同期回路 | |
CN112436914B (zh) | 一种5g超高精度时钟主备保护方法及系统 | |
JP2006254041A (ja) | クロック再生情報生成回路及びクロック再生回路 | |
TWI779921B (zh) | 修正1秒脈衝信號的方法及授時接收器 | |
JP2000241524A (ja) | デジタルプロセッシングpll | |
US20230077120A1 (en) | Time synchronization device, time synchronization system, and time synchronizationmethod | |
JP2009200872A (ja) | 冗長構成システムにおける基準信号同期制御方法 | |
JP3587201B2 (ja) | クロック再生装置 | |
KR100662417B1 (ko) | 디지털 멀티미디어 수신장치의 오디오 클럭 생성기 및오디오 클럭 생성방법 | |
JP2018023008A (ja) | 伝送装置及びクロック制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6929995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |