JPH09181303A - Mosパターン用ゲート電極の製造方法 - Google Patents

Mosパターン用ゲート電極の製造方法

Info

Publication number
JPH09181303A
JPH09181303A JP8352554A JP35255496A JPH09181303A JP H09181303 A JPH09181303 A JP H09181303A JP 8352554 A JP8352554 A JP 8352554A JP 35255496 A JP35255496 A JP 35255496A JP H09181303 A JPH09181303 A JP H09181303A
Authority
JP
Japan
Prior art keywords
layer
electrode
gate electrode
auxiliary layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8352554A
Other languages
English (en)
Other versions
JP3899152B2 (ja
Inventor
Bernhard Lustig
ルステイツヒ ベルンハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH09181303A publication Critical patent/JPH09181303A/ja
Application granted granted Critical
Publication of JP3899152B2 publication Critical patent/JP3899152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/947Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 MOSパターン用、特に短チャネルMOSト
ランジスタ用ゲート電極の製造のため、使用されるリソ
グラフィの解像限度よりも寸法の小さいパターンを形成
することのできる方法を提供する。 【解決手段】 エッチングマスクとしてゲート電極の材
料からなるスペーサ7の使用下にゲート電極のパターン
化に使用されるハードマスク8を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はMOSパターン用ゲ
ート電極の製造方法に関する。
【0002】
【従来の技術】短かいチャネル長を有するMOSパター
ン、特に短チャネルMOSFETは迅速なスイッチング
にとって必要である。短チャネルMOSFETはゲート
の長さが短い。低い動作電圧の場合短チャネルMOSト
ランジスタで短いゲート遅延時間が得られる。
【0003】ゲート電極は通常フォトリソグラフィによ
り形成されるマスクの補助で導電層のパターン化により
形成される。短チャネルMOSトランジスタに必要とさ
れるような100nm以下の寸法を有するゲート電極は
光学リソグラフィの使用ではもはやパターン化すること
はできない。現在のところこれらのパターンの大きさに
は例えば電子線リソグラフィを使用する必要がある。
【0004】米国特許第4358340号明細書にはM
OSパターン用のゲート電極の製造にシリコン基板上に
まずSiO2 からなる段のあるパターンを形成すること
が提案されている。シリコン基板の表面はSiO2 で完
全に覆われている。段パターンの側面にポリシリコン層
の同形析出及びポリシリコン層の異方性エッチングによ
りスペーサが形成される。スペーサは最終的に段パター
ンをスペーサの外側で除去するためにエッチングマスク
として使用される。このスペーサはドープされ、ゲート
電極として使用される。ゲート電極の寸法は段の底部の
スペーサの幅に依存し、使用されるリソグラフィの最小
に形成可能のパターンの大きさには左右されない。この
方法では、特にサブ100nmの短チャネルトランジス
タには不可欠であるようなゲート酸化物の厚さが数ナノ
メータに過ぎない場合に、ゲート酸化物を貫通エッチン
グする危険性が生じる。
【0005】使用されるリソグラフィの解像限度以下の
パターンの大きさを有するゲート電極のもう1つの製造
方法はジョンソン(C.Johnson)その他による
「IBM技術論文集(Technical Discl
osure Bulletin)」第26巻、第9号、
1984年、第4587〜4589頁から公知である。
その際ゲート酸化物、ポリシリコン層及び二酸化ケイ素
層を備えられている基板上にフォトレジストからほぼ垂
直な側面を有するパターンが形成される。この側面に同
形析出及びそれに引続いてのSi3 4 又はSiO2
らなる層の異方性エッチングによりスペーサが形成され
る。このスペーサはポリシリコン層をパターン化するこ
とによりゲート電極を形成するためのエッチングマスク
として使用される。スペーサを形成する際のフォトレジ
ストパターンの不鮮明化を回避するためフォトレジスト
はUV照射により硬化される。ゲート電極のパターン化
の後スペーサは除去される。
【0006】
【発明が解決しようとする課題】本発明の課題は、MO
Sパターン用ゲート電極中に使用されるリソグラフィの
解像限度よりも寸法の小さいパターンを形成することの
できる別のMOSパターン用ゲート電極の製造方法を提
供することにある。
【0007】
【課題を解決するための手段】この課題は本発明の請求
項1に記載の方法により解決される。
【0008】本発明方法においてはゲート電極は電極層
のパターン化により形成される。ゲート電極の横方向の
寸法はゲート電極と同じ材料から形成されるスペーサに
より決められる。エッチングマスクとしてスペーサを使
用してハードマスクを形成し、このマスクをゲート電極
をパターン化するために使用する。ゲート電極のパター
ン化の際同じ材料からなるスペーサは同時に除去され
る。従ってスペーサを除くための別個の工程は行われな
い。それにも拘らずほぼ垂直な側面を有するゲート電極
が形成される。
【0009】本発明方法ではレジストマスクは必要では
ないので、ゲートのパターン化の際に極めて薄いゲート
誘電体が貫通エッチングされることは回避される。
【0010】スペーサは段の側面に同形のエッジ被覆を
有する層の析出及びこれに引続いての層の異方性エッチ
ングにより形成される。段は電極層の表面を覆う補助層
内に形成される。
【0011】この補助層は一貫して同じ材料から形成さ
れる。段の高さは段を形成する際のエッチング時間によ
り調整される。このことはハードマスクの形成の際にエ
ッチング処理のみを必要とするため有利である。TEO
S−SiO2 からなる補助層及びポリシリコンからなる
電極層及びスペーサを形成すると有利である。これらの
材料は良好な選択度を有する標準プロセスで互いにエッ
チング可能である。
【0012】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【0013】基板1、例えば単結晶シリコンウェハ又は
SOI基板の上にゲート誘電体2を施す。ゲート誘電体
2を例えばSiO2 からの熱酸化により例えば3〜4n
mの層厚に形成する(図1参照)。
【0014】ゲート誘電体2の上に電極層3を施す。電
極層3は例えばドープされたポリシリコンからなり、例
えば100nmの厚さを有する。電極層3は例えば10
21cm-3の範囲のドーパント濃度でドープされている。
【0015】電極層3の上に補助層4を例えば200n
mの層厚に施す。補助層4は例えばTEOS(テトラエ
チルオルトシリケート)法でSiO2 から形成される。
【0016】補助層4の表面上に後に形成すべきゲート
電極の側面の位置を決定するフォトレジストマスク5を
形成する。
【0017】次に例えばCHF3−RIE(反応性イオ
ンエッチング)での異方性エッチングにより補助層4内
にほぼ垂直な側面を有する段を形成する(図2参照)。
この段は例えば150nmの高さを有する。従って電極
層3の表面は段状にパターン化された補助層4により覆
われている。
【0018】段の高さはエッチング時間により制御され
る。引続きフォトレジストマスク5を除去する。
【0019】ほぼ同形なエッジ被覆を有する層6を全面
的に析出する(図3参照)。この層6は例えばポリシリ
コンから例えば100nmの層厚に析出される。
【0020】例えばHBr−RIEでの異方性エッチン
グにより層6の水平な部分を除去し、段状にパターン化
された補助層4の側面にスペーサ7が残留する(図4参
照)。スペーサ7は平面図では閉じた曲線をなしてい
る。この形がゲート電極にとって望ましいものでない場
合、スペーサ7はレジストマスクにより湿式化学的にパ
ターン化可能である(図示せず)。スペーサ7の湾曲は
段状にパターン化された補助層の側面が高くなるように
その上方部分に制限することができる。
【0021】引続きスペーサ7をエッチングマスクとし
て使用して補助層4をパターン化する。その際補助層4
からハードマスク8が形成される(図5参照)。補助層
4が一貫して例えば析出されたSiO2 (TEOS)か
らなる場合、そのパターン化は例えば異方性のCHF3
及びCF4 エッチング処理により行われる。この処理は
ポリシリコンに関して良好な選択度を有するので、補助
層4のエッチングの際にスペーサ7の一方の側面上でさ
しあたり電極層3の露出表面が僅かにエッチングされる
だけである。
【0022】最後に電極層3を例えばHBrでの異方性
エッチングによりパターン化する。その際ゲート電極9
が形成される。同時にこのエッチング処理でゲート電極
9と同じ材料からなるスペーサ7が除去される(図6参
照)。
【図面の簡単な説明】
【図1】ゲート誘電体、電極層、補助層及びフォトレジ
ストマスクを有する半導体基板の断面図。
【図2】補助層内に段を形成した後の半導体基板の断面
図。
【図3】同形のエッジ被覆を有する層の析出後の半導体
基板の断面図。
【図4】スペーサを形成後の半導体基板の断面図。
【図5】ハードマスクを形成後の半導体基板の断面図。
【図6】電極層のパターン化によりゲート電極を形成後
の半導体基板の断面図。
【符号の説明】
1 基板 2 ゲート誘電体 3 電極層 4 補助層 5 フォトレジストマスク 6 均一な縁被覆を有する層 7 スペーサ 8 ハードマスク 9 ゲート電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ゲート誘電体(2)を備えられている半
    導体基板(1)上に電極層(3)を施し、 この電極層(3)上に補助層(4)を施し、 この補助層(4)に段を形成し、その際電極層(3)の
    表面は段状にパターン化された補助層(4)により覆わ
    れたままとし、 この段に電極層(3)の材料からなるスペーサ(7)を
    形成し、 段状にパターン化された補助層(4)から異方性エッチ
    ングによりエッチングマスクとしてスペーサ(7)の使
    用下にハードマスク(8)を形成し、 ゲート電極(9)をエッチングマスク(8)としてハー
    ドマスクの使用下に電極層(3)の異方性エッチングに
    より形成し、 補助層(4)、スペーサ(7)、ゲート誘電体(2)及
    び電極層(3)を2つの層材料だけを使用して形成する
    ことを特徴ととするMOSパターン用ゲート電極の製造
    方法。
  2. 【請求項2】 スペーサ(7)を同形のエッジ被覆を有
    する層(6)の析出及びそれに次ぐ異方性エッチングに
    より形成することを特徴とする請求項1記載の方法。
  3. 【請求項3】 補助層(4)及びゲート誘電体(2)を
    SiO2 から、また電極層(3)及びスペーサ(7)を
    ポリシリコンから形成することを特徴とする請求項1又
    は2記載の方法。
JP35255496A 1995-12-21 1996-12-16 Mosパターン用ゲート電極の製造方法 Expired - Lifetime JP3899152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19548056A DE19548056C1 (de) 1995-12-21 1995-12-21 Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
DE19548056.2 1995-12-21

Publications (2)

Publication Number Publication Date
JPH09181303A true JPH09181303A (ja) 1997-07-11
JP3899152B2 JP3899152B2 (ja) 2007-03-28

Family

ID=7780964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35255496A Expired - Lifetime JP3899152B2 (ja) 1995-12-21 1996-12-16 Mosパターン用ゲート電極の製造方法

Country Status (7)

Country Link
US (1) US5705414A (ja)
EP (1) EP0780888B1 (ja)
JP (1) JP3899152B2 (ja)
KR (1) KR100395667B1 (ja)
AT (1) ATE213094T1 (ja)
DE (2) DE19548056C1 (ja)
TW (2) TW383412B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714039A (en) * 1995-10-04 1998-02-03 International Business Machines Corporation Method for making sub-lithographic images by etching the intersection of two spacers
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
US5893735A (en) * 1996-02-22 1999-04-13 Siemens Aktiengesellschaft Three-dimensional device layout with sub-groundrule features
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US6159861A (en) * 1997-08-28 2000-12-12 Nec Corporation Method of manufacturing semiconductor device
US6225201B1 (en) * 1998-03-09 2001-05-01 Advanced Micro Devices, Inc. Ultra short transistor channel length dictated by the width of a sidewall spacer
US6069044A (en) * 1998-03-30 2000-05-30 Texas Instruments-Acer Incorporated Process to fabricate ultra-short channel nMOSFETS with self-aligned silicide contact
US6261912B1 (en) * 1999-08-10 2001-07-17 United Microelectronics Corp. Method of fabricating a transistor
US6362057B1 (en) 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6630405B1 (en) 1999-12-20 2003-10-07 Chartered Semiconductor Manufacturing Ltd. Method of gate patterning for sub-0.1 μm technology
US6184116B1 (en) 2000-01-11 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to fabricate the MOS gate
DE10030391C2 (de) * 2000-06-21 2003-10-02 Infineon Technologies Ag Verfahren zur Herstellung einer Anschlussfläche für vertikale sublithographische Halbleiterstrukturen
US6960806B2 (en) * 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
US6720231B2 (en) * 2002-01-28 2004-04-13 International Business Machines Corporation Fin-type resistors
US6709982B1 (en) 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6762448B1 (en) 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
US6716686B1 (en) 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device
US7498225B1 (en) 2003-12-04 2009-03-03 Advanced Micro Devices, Inc. Systems and methods for forming multiple fin structures using metal-induced-crystallization
US7521371B2 (en) * 2006-08-21 2009-04-21 Micron Technology, Inc. Methods of forming semiconductor constructions having lines
US7670914B2 (en) * 2006-09-28 2010-03-02 Globalfoundries Inc. Methods for fabricating multiple finger transistors
WO2008056289A1 (en) * 2006-11-06 2008-05-15 Nxp B.V. Method of manufacturing a fet gate
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US11942133B2 (en) * 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US12108607B1 (en) 2021-10-01 2024-10-01 Kepler Computing Inc. Devices with continuous electrode plate and methods of fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
JP2699179B2 (ja) * 1988-09-20 1998-01-19 株式会社サクラクレパス 筆記用水性インキ組成物
USH986H (en) * 1989-06-09 1991-11-05 International Business Machines Corporation Field effect-transistor with asymmetrical structure
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate

Also Published As

Publication number Publication date
EP0780888A2 (de) 1997-06-25
ATE213094T1 (de) 2002-02-15
KR100395667B1 (ko) 2003-11-17
EP0780888A3 (de) 1997-07-16
KR970052527A (ko) 1997-07-29
JP3899152B2 (ja) 2007-03-28
EP0780888B1 (de) 2002-02-06
TW383412B (en) 2000-03-01
US5705414A (en) 1998-01-06
DE19548056C1 (de) 1997-03-06
DE59608704D1 (de) 2002-03-21
TW334567B (en) 1998-06-21

Similar Documents

Publication Publication Date Title
JP3899152B2 (ja) Mosパターン用ゲート電極の製造方法
US6570220B2 (en) Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP2726219B2 (ja) 電界効果トランジスタの製造方法
KR930009128A (ko) 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조 방법
JP2002270835A (ja) ゲート誘電体の製造方法及び半導体ゲート
US6989308B2 (en) Method of forming FinFET gates without long etches
JP2007510308A (ja) 二重ゲートトランジスタ半導体製造プロセス用の限定スペーサ
US5942787A (en) Small gate electrode MOSFET
KR100970217B1 (ko) 전자 디바이스를 제조하는 방법
JP2935083B2 (ja) 薄膜トランジスタの製造方法
TW200417039A (en) Thin film transistor
JPH04360581A (ja) 電界効果型トランジスタの製造方法
RU2237947C1 (ru) Способ изготовления полупроводникового прибора с управляющим электродом нанометровой длины
JP2807122B2 (ja) 薄膜トランジスタの製造方法
JP2705187B2 (ja) 半導体素子製造方法
KR100280527B1 (ko) 모스 트랜지스터 제조방법
JP2516428B2 (ja) 半導体装置の製造方法
US20030096465A1 (en) Hard mask trimming with thin hard mask layer and top protection layer
JP3312541B2 (ja) 薄膜半導体装置の製造方法
KR20020068844A (ko) 측벽과 선택적 산화를 이용한 극미세 패턴의 형성방법
KR20060010921A (ko) 반도체 소자의 제조 방법
JPH05190854A (ja) 半導体装置の製造方法
JP2803641B2 (ja) 半導体装置の製造方法
JPH06196691A (ja) ゲート電極の形成方法及びゲート電極
KR100319877B1 (ko) 폴리사이드구조를갖는반도체장치의제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term