JPH09130742A - ビットシフト検出回路及び同期信号検出回路 - Google Patents
ビットシフト検出回路及び同期信号検出回路Info
- Publication number
- JPH09130742A JPH09130742A JP7282236A JP28223695A JPH09130742A JP H09130742 A JPH09130742 A JP H09130742A JP 7282236 A JP7282236 A JP 7282236A JP 28223695 A JP28223695 A JP 28223695A JP H09130742 A JPH09130742 A JP H09130742A
- Authority
- JP
- Japan
- Prior art keywords
- sync
- bit
- hamming distance
- block
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 シンクのビットシフト値の検出を確実に行う
ことができることができるビットシフト検出回路及びこ
のビットシフト検出回路を用いた同期信号検出回路を提
供する。 【解決手段】 ハミング距離算出器１〜７で算出され
た、シンクの先頭から１０ビットのデータと１０ビット
のＰＨＡＳＥ ０〜６の各プレ検出ワードとの各ハミン
グ距離が、比較器１１〜１７で‘２’とそれぞれ比較さ
れた後、この比較結果はエンコーダ１８でエンコードさ
れて３ビットのビットシフト値として出力される。
ことができることができるビットシフト検出回路及びこ
のビットシフト検出回路を用いた同期信号検出回路を提
供する。 【解決手段】 ハミング距離算出器１〜７で算出され
た、シンクの先頭から１０ビットのデータと１０ビット
のＰＨＡＳＥ ０〜６の各プレ検出ワードとの各ハミン
グ距離が、比較器１１〜１７で‘２’とそれぞれ比較さ
れた後、この比較結果はエンコーダ１８でエンコードさ
れて３ビットのビットシフト値として出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、同期ブロックに含
まれる同期信号のビットシフト量を検出するビットシフ
ト検出回路、及びこのビットシフト検出回路を用いる同
期信号検出回路に関する。
まれる同期信号のビットシフト量を検出するビットシフ
ト検出回路、及びこのビットシフト検出回路を用いる同
期信号検出回路に関する。
【０００２】
【従来の技術】現在、ビデオテープレコーダいわゆるＶ
ＴＲにおいては、ディジタル記録方式の発達により、低
搬送波ＦＭ記録方式を用いた、アナログＶＴＲよりも高
画質な画像を記録、再生することができるディジタルＶ
ＴＲが実用化されつつある。
ＴＲにおいては、ディジタル記録方式の発達により、低
搬送波ＦＭ記録方式を用いた、アナログＶＴＲよりも高
画質な画像を記録、再生することができるディジタルＶ
ＴＲが実用化されつつある。
【０００３】このディジタルＶＴＲの概略的な構成を図
９に示す。
９に示す。
【０００４】このディジタルＶＴＲの記録系において
は、入力されるアナログのビデオ信号は、Ａ／Ｄ（アナ
ログ／ディジタル）コンバータ５１でディジタル信号に
変換されて量子化され、ディジタル信号処理回路５２に
送られる。
は、入力されるアナログのビデオ信号は、Ａ／Ｄ（アナ
ログ／ディジタル）コンバータ５１でディジタル信号に
変換されて量子化され、ディジタル信号処理回路５２に
送られる。
【０００５】このディジタル信号処理回路５２では、デ
ィジタルビデオ信号が適当な大きさのブロック毎に分割
された後、直交変換されて可変長符号化される。そし
て、シャフル及びスクランブル処理が施されて、誤り訂
正用のパリティがデータに付加される。このとき、２次
元配列されたデータの内の垂直方向のデータに対するパ
リティは外符号と呼ばれ、また、水平方向のデータに対
するパリティは内符号と呼ばれる。この処理されたデー
タは、シンク・ＩＤ付加器５３に送られる。
ィジタルビデオ信号が適当な大きさのブロック毎に分割
された後、直交変換されて可変長符号化される。そし
て、シャフル及びスクランブル処理が施されて、誤り訂
正用のパリティがデータに付加される。このとき、２次
元配列されたデータの内の垂直方向のデータに対するパ
リティは外符号と呼ばれ、また、水平方向のデータに対
するパリティは内符号と呼ばれる。この処理されたデー
タは、シンク・ＩＤ付加器５３に送られる。
【０００６】このシンク・ＩＤ付加器５３では、送られ
た信号に２バイトの同期検出用の同期信号いわゆるシン
ク及び３バイトの識別符号いわゆるＩＤが付加されて、
符号化器５４に送られる。
た信号に２バイトの同期検出用の同期信号いわゆるシン
ク及び３バイトの識別符号いわゆるＩＤが付加されて、
符号化器５４に送られる。
【０００７】この符号化器５４では、送られた信号に対
して、フレーム毎に誤り訂正及び修整のための符号化が
施され、高密度記録に適した信号に変換するチャネルコ
ーディングされて記録信号が出力される。この記録信号
は、記録ヘッド５５を介して磁気テープ上に記録され
る。
して、フレーム毎に誤り訂正及び修整のための符号化が
施され、高密度記録に適した信号に変換するチャネルコ
ーディングされて記録信号が出力される。この記録信号
は、記録ヘッド５５を介して磁気テープ上に記録され
る。
【０００８】また、再生系においては、磁気テープ上の
記録信号が再生ヘッド５６によって読み出され、復号器
５７に送られる。この復号器５７では、再生信号がフレ
ーム毎に分離されて復号され、シンク検出器５８に送ら
れる。
記録信号が再生ヘッド５６によって読み出され、復号器
５７に送られる。この復号器５７では、再生信号がフレ
ーム毎に分離されて復号され、シンク検出器５８に送ら
れる。
【０００９】このシンク検出器５８では、送られた信号
からシンクが検出され、このシンクに基づいてデータ信
号が復調される。この復調データはディジタル信号処理
回路５９に送られる。
からシンクが検出され、このシンクに基づいてデータ信
号が復調される。この復調データはディジタル信号処理
回路５９に送られる。
【００１０】このディジタル信号処理回路５９では、復
調データに対して、誤り訂正、デスクランブル及びデシ
ャフル処理が施された後、逆直交変換され、データの伸
張等の処理が行われる。
調データに対して、誤り訂正、デスクランブル及びデシ
ャフル処理が施された後、逆直交変換され、データの伸
張等の処理が行われる。
【００１１】この伸張されたデータは、Ｄ／Ａ（ディジ
タル／アナログ）コンバータ６０でアナログ信号に変換
されて、外部のモニタ等に送られる。
タル／アナログ）コンバータ６０でアナログ信号に変換
されて、外部のモニタ等に送られる。
【００１２】また、上記シンク検出器５８において、内
符号ブロック毎のシンクを検出する同期信号検出回路い
わゆるシンク検出回路の一例の概略的な構成を図１０に
示す。
符号ブロック毎のシンクを検出する同期信号検出回路い
わゆるシンク検出回路の一例の概略的な構成を図１０に
示す。
【００１３】このシンク検出回路には、上記復号器５７
から出力される、データに２バイトのシンク及び３バイ
トの識別符号ＩＤ等が付加された所定のサイズの同期ブ
ロックのデータが、８ビットのパラレルデータとして入
力される。先に入力される同期ブロックのシンク及び識
別符号ＩＤは、遅延メモリ３１で１同期ブロック分遅延
されて、バリアブルシフトレジスタ３３に送られる。ま
た、上記同期ブロックに続いて入力される同期ブロック
のシンク及び識別符号ＩＤは、バリアブルシフトレジス
タ３４に送られると共に、ビットシフト検出器３２に送
られる。
から出力される、データに２バイトのシンク及び３バイ
トの識別符号ＩＤ等が付加された所定のサイズの同期ブ
ロックのデータが、８ビットのパラレルデータとして入
力される。先に入力される同期ブロックのシンク及び識
別符号ＩＤは、遅延メモリ３１で１同期ブロック分遅延
されて、バリアブルシフトレジスタ３３に送られる。ま
た、上記同期ブロックに続いて入力される同期ブロック
のシンク及び識別符号ＩＤは、バリアブルシフトレジス
タ３４に送られると共に、ビットシフト検出器３２に送
られる。
【００１４】上記入力される８ビットのパラレルデータ
は、同期ブロックの先頭のシンクＳＹの最初のビット位
置で区切られているとは限らず、同期ブロックの区切
り、即ち位相は不確定である。よって、ビットシフト検
出器３２では、後に入力された同期ブロックのシンクＳ
Ｙの最初のビット位置のシフト量を検出し、３ビットの
ビットシフト位相情報としてバリアブルシフトレジスタ
３３及びバリアブルシフトレジスタ３４にそれぞれ出力
される。
は、同期ブロックの先頭のシンクＳＹの最初のビット位
置で区切られているとは限らず、同期ブロックの区切
り、即ち位相は不確定である。よって、ビットシフト検
出器３２では、後に入力された同期ブロックのシンクＳ
Ｙの最初のビット位置のシフト量を検出し、３ビットの
ビットシフト位相情報としてバリアブルシフトレジスタ
３３及びバリアブルシフトレジスタ３４にそれぞれ出力
される。
【００１５】ここで、ビットシフト検出器３２に送られ
る、正確なシンクＳＹ0、ＳＹ1のパターンが、例えば図
１１Ａに示すように、１６進数表示で‘２Ｅ・Ｄ３’で
あるときには、２進数データとしてＬＳＢ（Least Sign
ificant Bit） ｆｉｒｓｔ、即ち２進数データの最下
位ビットから、‘０１１１０１００１１００１０１１’
となる。この‘２Ｅ・Ｄ３’の値は、一致検出器７１、
７２に送られるシンクワードでもある。図１１Ｂに示す
ように、このシンクワードに対して０ビットのシフト量
を持つＰＨＡＳＥ ０から７ビットのシフト量を持つＰ
ＨＡＳＥ ７までの、各４ビットずつの８種類の異なる
パターンをプレ検出ワードとして用意する。
る、正確なシンクＳＹ0、ＳＹ1のパターンが、例えば図
１１Ａに示すように、１６進数表示で‘２Ｅ・Ｄ３’で
あるときには、２進数データとしてＬＳＢ（Least Sign
ificant Bit） ｆｉｒｓｔ、即ち２進数データの最下
位ビットから、‘０１１１０１００１１００１０１１’
となる。この‘２Ｅ・Ｄ３’の値は、一致検出器７１、
７２に送られるシンクワードでもある。図１１Ｂに示す
ように、このシンクワードに対して０ビットのシフト量
を持つＰＨＡＳＥ ０から７ビットのシフト量を持つＰ
ＨＡＳＥ ７までの、各４ビットずつの８種類の異なる
パターンをプレ検出ワードとして用意する。
【００１６】ビットシフト検出器３２に入力されるシン
クＳＹ0の８ビットの区切り、即ち位相が不確定であっ
ても、上記複数のプレ検出ワード（PRE-DETECT-WORD）
を用い、これらのパターンの内のどのパターンと一致す
るのかを検出することにより、シンクＳＹ0の正しいビ
ット位置からのビットシフト値を検出することができ
る。
クＳＹ0の８ビットの区切り、即ち位相が不確定であっ
ても、上記複数のプレ検出ワード（PRE-DETECT-WORD）
を用い、これらのパターンの内のどのパターンと一致す
るのかを検出することにより、シンクＳＹ0の正しいビ
ット位置からのビットシフト値を検出することができ
る。
【００１７】これにより、バリアブルシフトレジスタ３
３及びバリアブルシフトレジスタ３４では、送られたシ
フトＳＹ及び識別符号ＩＤが正しいビット位置に区切り
直される。上記バリアブルシフトレジスタ３３及びバリ
アブルシフトレジスタ３４からの正しいビット位置のシ
ンクＳＹ及び識別符号ＩＤは、シンク・ＩＤ比較器７０
にそれぞれ出力される。
３及びバリアブルシフトレジスタ３４では、送られたシ
フトＳＹ及び識別符号ＩＤが正しいビット位置に区切り
直される。上記バリアブルシフトレジスタ３３及びバリ
アブルシフトレジスタ３４からの正しいビット位置のシ
ンクＳＹ及び識別符号ＩＤは、シンク・ＩＤ比較器７０
にそれぞれ出力される。
【００１８】具体的には、上記バリアブルシフトレジス
タ３３からの、０〜１５ビットまでのシンクＳＹは、一
致検出器７１に送られる。また、１６〜３９ビットまで
の識別符号ＩＤは、一致検出器７３に送られる。一方、
シフトレジスタ３４からは、０〜１５ビットまでのシン
クＳＹは、一致検出器７２に送られる。また、１６〜３
９ビットまでの識別符号ＩＤは、一致検出器７３に送ら
れる。
タ３３からの、０〜１５ビットまでのシンクＳＹは、一
致検出器７１に送られる。また、１６〜３９ビットまで
の識別符号ＩＤは、一致検出器７３に送られる。一方、
シフトレジスタ３４からは、０〜１５ビットまでのシン
クＳＹは、一致検出器７２に送られる。また、１６〜３
９ビットまでの識別符号ＩＤは、一致検出器７３に送ら
れる。
【００１９】一致検出器７１では、１同期ブロック分遅
延後の１６ビットのシンクＳＹのデータと、予め設定さ
れた１６ビットのシンクワードとが一致するか否かが検
出され、一致検出器７２では、１同期ブロック分遅延前
の１６ビットのシンクＳＹのデータと上記１６ビットの
シンクワードとが一致するか否かが検出される。
延後の１６ビットのシンクＳＹのデータと、予め設定さ
れた１６ビットのシンクワードとが一致するか否かが検
出され、一致検出器７２では、１同期ブロック分遅延前
の１６ビットのシンクＳＹのデータと上記１６ビットの
シンクワードとが一致するか否かが検出される。
【００２０】また、一致検出器７３では、１同期ブロッ
ク分遅延前の２４ビットの識別符号ＩＤのデータと１同
期ブロック分遅延後の２４ビットの識別符号ＩＤのデー
タとが一致するか否かが検出される。
ク分遅延前の２４ビットの識別符号ＩＤのデータと１同
期ブロック分遅延後の２４ビットの識別符号ＩＤのデー
タとが一致するか否かが検出される。
【００２１】３つの一致検出器７１、７２、７３からの
出力はＡＮＤ回路７４に入力される。このＡＮＤ回路７
４からは、上記３つの一致検出器７１、７２、７３から
の信号が全て一致するときにシンクパルスが出力され
る。
出力はＡＮＤ回路７４に入力される。このＡＮＤ回路７
４からは、上記３つの一致検出器７１、７２、７３から
の信号が全て一致するときにシンクパルスが出力され
る。
【００２２】このようにして、シンク検出器５８では、
２つの同期ブロックのシンク及び識別符号ＩＤを用いて
シンクを検出している。
２つの同期ブロックのシンク及び識別符号ＩＤを用いて
シンクを検出している。
【００２３】
【発明が解決しようとする課題】ところで、ビットシフ
ト検出器３２で用いる８種類のプレ検出ワードは、各４
ビットであるので、互いのハミング距離は１〜４であ
る。よって、プレ検出ワードの基であるシンクデータ
に、わずか１ビットでも復号エラーが生じると、このシ
ンクデータのパターンは、正しいプレ検出ワードのパタ
ーンとは異なり、別のプレ検出ワードのパターンと一致
するパターンとなる場合が生じる。例えば、ＰＨＡＳＥ
０の‘０１１１’において、最後の‘１’が‘０’に
誤ることにより、ＰＨＡＳＥ ７の‘０１１０’と同じ
値となる。
ト検出器３２で用いる８種類のプレ検出ワードは、各４
ビットであるので、互いのハミング距離は１〜４であ
る。よって、プレ検出ワードの基であるシンクデータ
に、わずか１ビットでも復号エラーが生じると、このシ
ンクデータのパターンは、正しいプレ検出ワードのパタ
ーンとは異なり、別のプレ検出ワードのパターンと一致
するパターンとなる場合が生じる。例えば、ＰＨＡＳＥ
０の‘０１１１’において、最後の‘１’が‘０’に
誤ることにより、ＰＨＡＳＥ ７の‘０１１０’と同じ
値となる。
【００２４】これにより、従来のビットシフト検出器に
おいては、シンクデータに１ビット以上の復号エラーが
生じたときには、確実にビットシフト値を検出すること
ができない。
おいては、シンクデータに１ビット以上の復号エラーが
生じたときには、確実にビットシフト値を検出すること
ができない。
【００２５】そこで、本発明は上述の実情に鑑み、シン
クのビットシフト値の検出を確実に行うことができるビ
ットシフト検出回路を提供するものである。
クのビットシフト値の検出を確実に行うことができるビ
ットシフト検出回路を提供するものである。
【００２６】
【課題を解決するための手段】本発明に係るビットシフ
ト検出回路は、同期信号のパターンを１ビットずつシフ
トして成る、互いのハミング距離が所定値以上の複数ビ
ットの複数の検出パターンと、上記同期信号パターンと
のハミング距離をそれぞれ算出するハミング距離算出手
段と、上記ハミング距離算出手段からの複数のハミング
距離を所定値でそれぞれ比較した結果に応じて、上記同
期信号のビットシフト量を出力するビットシフト量出力
手段とを備えて成る。
ト検出回路は、同期信号のパターンを１ビットずつシフ
トして成る、互いのハミング距離が所定値以上の複数ビ
ットの複数の検出パターンと、上記同期信号パターンと
のハミング距離をそれぞれ算出するハミング距離算出手
段と、上記ハミング距離算出手段からの複数のハミング
距離を所定値でそれぞれ比較した結果に応じて、上記同
期信号のビットシフト量を出力するビットシフト量出力
手段とを備えて成る。
【００２７】また、本発明に係る同期信号検出回路は、
同期信号のパターンを１ビットずつシフトして成る、互
いのハミング距離が所定値以上の複数ビットの複数の検
出パターンと、上記同期信号のパターンとのハミング距
離をそれぞれ算出し、上記複数のハミング距離を所定値
でそれぞれ比較した結果に応じて、上記同期信号のビッ
トシフト量を出力するビットシフト量検出手段と、上記
ビットシフト量検出手段からのビットシフト量に応じ
て、上記同期ブロック及び上記同期ブロックに連続する
次の同期ブロックの同期信号のビット位置をそれぞれシ
フトさせるシフト手段と、上記シフト手段からの上記同
期ブロックの同期信号と上記次の同期ブロックの同期信
号との比較に応じて同期信号を出力する同期信号出力手
段とを備えて成る。
同期信号のパターンを１ビットずつシフトして成る、互
いのハミング距離が所定値以上の複数ビットの複数の検
出パターンと、上記同期信号のパターンとのハミング距
離をそれぞれ算出し、上記複数のハミング距離を所定値
でそれぞれ比較した結果に応じて、上記同期信号のビッ
トシフト量を出力するビットシフト量検出手段と、上記
ビットシフト量検出手段からのビットシフト量に応じ
て、上記同期ブロック及び上記同期ブロックに連続する
次の同期ブロックの同期信号のビット位置をそれぞれシ
フトさせるシフト手段と、上記シフト手段からの上記同
期ブロックの同期信号と上記次の同期ブロックの同期信
号との比較に応じて同期信号を出力する同期信号出力手
段とを備えて成る。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２９】図１には、本発明に係るビットシフト検出
回路の実施の形態の概略的な構成を示す。
回路の実施の形態の概略的な構成を示す。
【００３０】このビットシフト検出回路は、同期信号の
パターンを１ビットずつシフトして成る、互いのハミン
グ距離が所定値以上の複数ビットの複数の検出パターン
と、上記同期信号パターンとのハミング距離をそれぞれ
算出するハミング距離算出手段であるハミング距離算出
器１〜７と、上記ハミング距離算出器１〜７からの複数
のハミング距離を所定値でそれぞれ比較した結果に応じ
て、上記同期信号のビットシフト量を出力するビットシ
フト量出力手段である比較器１１〜１７及びエンコーダ
１８とを備えて成る。
パターンを１ビットずつシフトして成る、互いのハミン
グ距離が所定値以上の複数ビットの複数の検出パターン
と、上記同期信号パターンとのハミング距離をそれぞれ
算出するハミング距離算出手段であるハミング距離算出
器１〜７と、上記ハミング距離算出器１〜７からの複数
のハミング距離を所定値でそれぞれ比較した結果に応じ
て、上記同期信号のビットシフト量を出力するビットシ
フト量出力手段である比較器１１〜１７及びエンコーダ
１８とを備えて成る。
【００３１】また、図２には、図１のビットシフト検出
回路を用いる同期信号検出回路であって、ハミング距離
を用いてシンク及び識別符号ＩＤの比較を行うことによ
り同期信号、即ちシンクを検出する同期信号検出回路い
わゆるシンク検出回路の実施の形態の概略的な構成を示
す。
回路を用いる同期信号検出回路であって、ハミング距離
を用いてシンク及び識別符号ＩＤの比較を行うことによ
り同期信号、即ちシンクを検出する同期信号検出回路い
わゆるシンク検出回路の実施の形態の概略的な構成を示
す。
【００３２】このシンク検出回路は、同期信号のパター
ンを１ビットずつシフトして成る、互いのハミング距離
が所定値以上の複数ビットの複数の検出パターンと、上
記同期信号のパターンとのハミング距離をそれぞれ算出
し、上記複数のハミング距離を所定値でそれぞれ比較し
た結果に応じて、上記同期信号のビットシフト量を出力
するビットシフト量検出手段であるビットシフト検出器
３２と、上記ビットシフト検出器３２からのビットシフ
ト量に応じて、上記同期ブロック及び上記同期ブロック
に連続する次の同期ブロックの同期信号のビット位置を
それぞれシフトさせるシフト手段であるバリアブルシフ
トレジスタ３３、３４と、上記バリアブルシフトレジス
タ３３、３４からの上記同期ブロックの同期信号と上記
次の同期ブロックの同期信号との比較に応じて同期信号
を出力する同期信号出力手段であるシンク・ＩＤ比較器
４０とを備えて成る。
ンを１ビットずつシフトして成る、互いのハミング距離
が所定値以上の複数ビットの複数の検出パターンと、上
記同期信号のパターンとのハミング距離をそれぞれ算出
し、上記複数のハミング距離を所定値でそれぞれ比較し
た結果に応じて、上記同期信号のビットシフト量を出力
するビットシフト量検出手段であるビットシフト検出器
３２と、上記ビットシフト検出器３２からのビットシフ
ト量に応じて、上記同期ブロック及び上記同期ブロック
に連続する次の同期ブロックの同期信号のビット位置を
それぞれシフトさせるシフト手段であるバリアブルシフ
トレジスタ３３、３４と、上記バリアブルシフトレジス
タ３３、３４からの上記同期ブロックの同期信号と上記
次の同期ブロックの同期信号との比較に応じて同期信号
を出力する同期信号出力手段であるシンク・ＩＤ比較器
４０とを備えて成る。
【００３３】先ず、図１のビットシフト検出回路につい
て具体的に説明する。
て具体的に説明する。
【００３４】図１のビットシフト検出回路には、シンク
ＳＹの先頭から１０ビットのデータがハミング距離算出
器１〜７にそれぞれ入力される。また、ハミング距離算
出器１〜７には、１０ビットのＰＨＡＳＥ ０〜６まで
の各プレ検出ワードがそれぞれ入力される。これによ
り、ハミング距離算出器１〜７では、シンクＳＹの１０
ビットのデータと各プレ検出ワードとのハミング距離が
算出される。
ＳＹの先頭から１０ビットのデータがハミング距離算出
器１〜７にそれぞれ入力される。また、ハミング距離算
出器１〜７には、１０ビットのＰＨＡＳＥ ０〜６まで
の各プレ検出ワードがそれぞれ入力される。これによ
り、ハミング距離算出器１〜７では、シンクＳＹの１０
ビットのデータと各プレ検出ワードとのハミング距離が
算出される。
【００３５】ここで、ビットシフト検出器３２に送られ
る正確なシンクＳＹ0、ＳＹ1の値が、例えば図３Ａに示
すように、１６進数表示で‘７６・Ｂ４’であるときに
は、２進数データとして、ＬＳＢ ｆｉｒｓｔで、‘０
１１０１１１０００１０１１０１’となる。この‘７６
・Ｂ４’の値は、後述するハミング距離算出器４１、４
２に送られるシンクワードの値でもある。このシンクワ
ードの値を用いて、図３Ｂに示すように、各１０ビット
ずつ、シンクワードに対して０ビットのシフト量となる
ＰＨＡＳＥ ０から６ビットのシフト量となるＰＨＡＳ
Ｅ ６までの７種類の異なるパターンをプレ検出ワード
として用意する。
る正確なシンクＳＹ0、ＳＹ1の値が、例えば図３Ａに示
すように、１６進数表示で‘７６・Ｂ４’であるときに
は、２進数データとして、ＬＳＢ ｆｉｒｓｔで、‘０
１１０１１１０００１０１１０１’となる。この‘７６
・Ｂ４’の値は、後述するハミング距離算出器４１、４
２に送られるシンクワードの値でもある。このシンクワ
ードの値を用いて、図３Ｂに示すように、各１０ビット
ずつ、シンクワードに対して０ビットのシフト量となる
ＰＨＡＳＥ ０から６ビットのシフト量となるＰＨＡＳ
Ｅ ６までの７種類の異なるパターンをプレ検出ワード
として用意する。
【００３６】これらのＰＨＡＳＥ ０〜６のプレ検出ワ
ードのパターンの互いのハミング距離は５以上である。
これにより、シンクデータに対して２ビット以内の復号
エラーが生じた場合にも、ビットシフト値の検出時に、
どのプレ検出ワードであったのかを判別することができ
る。即ち、シンクの復号エラーが２ビット以内であるな
らば、ビットシフト値を検出することが可能である。
ードのパターンの互いのハミング距離は５以上である。
これにより、シンクデータに対して２ビット以内の復号
エラーが生じた場合にも、ビットシフト値の検出時に、
どのプレ検出ワードであったのかを判別することができ
る。即ち、シンクの復号エラーが２ビット以内であるな
らば、ビットシフト値を検出することが可能である。
【００３７】具体的には、図４Ａに示すように、正確な
先頭のビットはＳで示す位置であるシンクＳＹ0のビッ
ト列が、図１のハミング距離算出器１〜７に入力された
場合に、各ハミング距離算出器１〜７では、図４ＢのＰ
ＨＡＳＥ ０〜６までのプレ検出ワードが、範囲Ｗの１
０ビットのデータと比較されて、それぞれのハミング距
離が求められる。
先頭のビットはＳで示す位置であるシンクＳＹ0のビッ
ト列が、図１のハミング距離算出器１〜７に入力された
場合に、各ハミング距離算出器１〜７では、図４ＢのＰ
ＨＡＳＥ ０〜６までのプレ検出ワードが、範囲Ｗの１
０ビットのデータと比較されて、それぞれのハミング距
離が求められる。
【００３８】上記ハミング距離算出器１〜７で算出され
たハミング距離は、比較器１１〜１７にそれぞれ送られ
る。
たハミング距離は、比較器１１〜１７にそれぞれ送られ
る。
【００３９】上記比較器１１〜１７には、値‘２’がそ
れぞれ送られており、比較器１１〜１７では、送られた
各ハミング距離が２以下であるか否かが検出される。こ
れらの比較器１１〜１７からの出力結果は、データＩＮ
1〜ＩＮ7としてそれぞれエンコーダ１８に送られる。
れぞれ送られており、比較器１１〜１７では、送られた
各ハミング距離が２以下であるか否かが検出される。こ
れらの比較器１１〜１７からの出力結果は、データＩＮ
1〜ＩＮ7としてそれぞれエンコーダ１８に送られる。
【００４０】エンコーダ１８では、図５に示す真理表に
基づいて、送られた７ビットのデータＩＮ1〜ＩＮ7が３
ビットのデータとして出力される。
基づいて、送られた７ビットのデータＩＮ1〜ＩＮ7が３
ビットのデータとして出力される。
【００４１】尚、０〜６ビットシフトのどのプレ検出ワ
ードに対しても、シンクＳＹのパターンはハミング距離
２以内でないときには、７ビットシフトであると考え
る。
ードに対しても、シンクＳＹのパターンはハミング距離
２以内でないときには、７ビットシフトであると考え
る。
【００４２】上述の構成により、０〜７までのビットシ
フトに対する、８種類の範囲Ｗの１０ビットのパターン
のハミング距離がそれぞれ５以上となるようなシンクパ
ターンを選択し、上記複数のプレ検出ワードの内で、実
際に入力されるシンクＳＹのパターンと比較してハミン
グ距離２以内となるパターンを検出することにより、ビ
ットシフト値を検出する。
フトに対する、８種類の範囲Ｗの１０ビットのパターン
のハミング距離がそれぞれ５以上となるようなシンクパ
ターンを選択し、上記複数のプレ検出ワードの内で、実
際に入力されるシンクＳＹのパターンと比較してハミン
グ距離２以内となるパターンを検出することにより、ビ
ットシフト値を検出する。
【００４３】尚、シンクＳＹの値、即ちシンクワードの
値としては、‘７６・Ｂ４’以外にも、以下に示す値等
が考えられる。
値としては、‘７６・Ｂ４’以外にも、以下に示す値等
が考えられる。
【００４４】 ‘８９・４Ｂ’（‘１００１０００１１１０１００１
０’） ‘２Ｄ・６Ｅ’（‘１０１１０１０００１１１０１１
０’） ‘Ｄ２・９１’（‘０１００１０１１１０００１００
１’） これにより、シンクＳＹに２ビットの復号エラーが生じ
ていても、このシンクＳＹに対して確実に正しいビット
シフト値を検出することができる。
０’） ‘２Ｄ・６Ｅ’（‘１０１１０１０００１１１０１１
０’） ‘Ｄ２・９１’（‘０１００１０１１１０００１００
１’） これにより、シンクＳＹに２ビットの復号エラーが生じ
ていても、このシンクＳＹに対して確実に正しいビット
シフト値を検出することができる。
【００４５】次に、図２のシンク検出回路について具体
的に説明する。
的に説明する。
【００４６】図２のシンク検出回路のシンク・ＩＤ比較
器４０は、同期ブロックの同期信号と基準の同期信号パ
ターンとのハミング距離を算出する第１のハミング距離
算出手段であるハミング距離算出器４１と、上記次の同
期ブロックの同期信号と基準の同期信号パターンとのハ
ミング距離を算出する第２のハミング距離算出手段であ
るハミング距離算出器４２と、上記同期ブロックに含ま
れる識別符号と、上記次の同期ブロックに含まれる識別
符号とのハミング距離を算出する第３のハミング距離算
出手段であるハミング距離算出器４３とを備え、上記ハ
ミング距離算出器４１、４２、４３からの各出力の総和
値が、予め設定されたハミング距離の値以下である際に
は、同期信号を出力する。
器４０は、同期ブロックの同期信号と基準の同期信号パ
ターンとのハミング距離を算出する第１のハミング距離
算出手段であるハミング距離算出器４１と、上記次の同
期ブロックの同期信号と基準の同期信号パターンとのハ
ミング距離を算出する第２のハミング距離算出手段であ
るハミング距離算出器４２と、上記同期ブロックに含ま
れる識別符号と、上記次の同期ブロックに含まれる識別
符号とのハミング距離を算出する第３のハミング距離算
出手段であるハミング距離算出器４３とを備え、上記ハ
ミング距離算出器４１、４２、４３からの各出力の総和
値が、予め設定されたハミング距離の値以下である際に
は、同期信号を出力する。
【００４７】具体的には、図２のシンク検出回路には、
データに２バイトのシンク及び３バイトの識別符号ＩＤ
等が付加された所定のサイズの同期ブロックのシンク及
び識別符号ＩＤが、８ビットのパラレルデータとして入
力される。先に入力される同期ブロックのシンク及び識
別符号ＩＤは、遅延メモリ６１で１同期ブロック分遅延
されて、バリアブルシフトレジスタ６３に送られる。ま
た、上記同期ブロックに続いて入力される同期ブロック
のシンク及び識別符号ＩＤは、バリアブルシフトレジス
タ６４に送られると共に、ビットシフト検出器６２に送
られる。
データに２バイトのシンク及び３バイトの識別符号ＩＤ
等が付加された所定のサイズの同期ブロックのシンク及
び識別符号ＩＤが、８ビットのパラレルデータとして入
力される。先に入力される同期ブロックのシンク及び識
別符号ＩＤは、遅延メモリ６１で１同期ブロック分遅延
されて、バリアブルシフトレジスタ６３に送られる。ま
た、上記同期ブロックに続いて入力される同期ブロック
のシンク及び識別符号ＩＤは、バリアブルシフトレジス
タ６４に送られると共に、ビットシフト検出器６２に送
られる。
【００４８】ビットシフト検出器６２は、図１のビット
シフト検出回路と同様の処理動作を行うものであり、後
に入力された同期ブロックのシンクＳＹの最初のビット
位置のシフト量が検出される。このシフト量は、３ビッ
トのビットシフト位相情報としてバリアブルシフトレジ
スタ６３及びバリアブルシフトレジスタ６４にそれぞれ
出力される。これにより、バリアブルシフトレジスタ６
３及びバリアブルシフトレジスタ６４では、送られたシ
フトが正しいビット位置に区切り直される。
シフト検出回路と同様の処理動作を行うものであり、後
に入力された同期ブロックのシンクＳＹの最初のビット
位置のシフト量が検出される。このシフト量は、３ビッ
トのビットシフト位相情報としてバリアブルシフトレジ
スタ６３及びバリアブルシフトレジスタ６４にそれぞれ
出力される。これにより、バリアブルシフトレジスタ６
３及びバリアブルシフトレジスタ６４では、送られたシ
フトが正しいビット位置に区切り直される。
【００４９】上記バリアブルシフトレジスタ６３及びバ
リアブルシフトレジスタ６４からは、正しいビット位置
のシンクＳＹ及び識別符号ＩＤがシンク・ＩＤ比較器４
０にそれぞれ出力される。
リアブルシフトレジスタ６４からは、正しいビット位置
のシンクＳＹ及び識別符号ＩＤがシンク・ＩＤ比較器４
０にそれぞれ出力される。
【００５０】シンク・ＩＤ比較器４０では、具体的に
は、バリアブルシフトレジスタ６３からの出力データの
内の先頭の０ビット〜１５ビットまでの１６ビットのシ
ンクＳＹのデータは、ハミング距離算出器４１に送られ
る。また、１６ビット〜３９ビットまでの２４ビットの
識別符号ＩＤのデータは、ハミング距離算出器４３に送
られる。
は、バリアブルシフトレジスタ６３からの出力データの
内の先頭の０ビット〜１５ビットまでの１６ビットのシ
ンクＳＹのデータは、ハミング距離算出器４１に送られ
る。また、１６ビット〜３９ビットまでの２４ビットの
識別符号ＩＤのデータは、ハミング距離算出器４３に送
られる。
【００５１】一方、バリアブルシフトレジスタ６４から
の出力データの内の先頭の０ビット〜１５ビットまでの
１６ビットのシンクＳＹのデータは、ハミング距離算出
器４２に送られる。また、１６ビット〜３９ビットまで
の２４ビットの識別符号ＩＤのデータは、ハミング距離
算出器４３に送られる。
の出力データの内の先頭の０ビット〜１５ビットまでの
１６ビットのシンクＳＹのデータは、ハミング距離算出
器４２に送られる。また、１６ビット〜３９ビットまで
の２４ビットの識別符号ＩＤのデータは、ハミング距離
算出器４３に送られる。
【００５２】ハミング距離算出器４１では、１同期ブロ
ック分遅延後の先の同期ブロックの１６ビットのシンク
ＳＹのデータと、予め設定された１６ビットのシンクワ
ードとのハミング距離が算出され、ハミング距離算出器
４２では、１同期ブロック分遅延前の後の同期ブロック
の１６ビットのシンクＳＹのデータと上記１６ビットの
シンクワードとのハミング距離が算出される。また、ハ
ミング距離算出器４３では、１同期ブロック分遅延前の
２４ビットの識別符号ＩＤのデータと１同期ブロック分
遅延後の２４ビットの識別符号ＩＤのデータとのハミン
グ距離が算出される。
ック分遅延後の先の同期ブロックの１６ビットのシンク
ＳＹのデータと、予め設定された１６ビットのシンクワ
ードとのハミング距離が算出され、ハミング距離算出器
４２では、１同期ブロック分遅延前の後の同期ブロック
の１６ビットのシンクＳＹのデータと上記１６ビットの
シンクワードとのハミング距離が算出される。また、ハ
ミング距離算出器４３では、１同期ブロック分遅延前の
２４ビットの識別符号ＩＤのデータと１同期ブロック分
遅延後の２４ビットの識別符号ＩＤのデータとのハミン
グ距離が算出される。
【００５３】上記３つのハミング距離算出器４１、４
２、４３からの出力は、加算器４４に入力されて加算さ
れ、３つのハミング距離の総和値が出力される。この加
算器４４からの出力は比較器４５に送られる。
２、４３からの出力は、加算器４４に入力されて加算さ
れ、３つのハミング距離の総和値が出力される。この加
算器４４からの出力は比較器４５に送られる。
【００５４】この比較器４５では、上記加算器４４から
の出力と、予め設定されて入力される許容ハミング距離
とが比較される。この比較により、上記加算器４４から
の総和値が許容ハミング距離の値、具体的には２以下で
あるならば、シンクを検出したと判別され、シンクパル
スが出力される。
の出力と、予め設定されて入力される許容ハミング距離
とが比較される。この比較により、上記加算器４４から
の総和値が許容ハミング距離の値、具体的には２以下で
あるならば、シンクを検出したと判別され、シンクパル
スが出力される。
【００５５】このように、図１のビットシフト検出回路
を、ハミング距離２以内のシンク・ＩＤ比較器４０と組
み合わせることにより、正しいビットシフト値を検出す
ることができるシフト検出回路を実現することができ
る。
を、ハミング距離２以内のシンク・ＩＤ比較器４０と組
み合わせることにより、正しいビットシフト値を検出す
ることができるシフト検出回路を実現することができ
る。
【００５６】次に、図１のビットシフト検出回路を用い
たシンク検出回路の他の実施の形態の概略的な構成を図
６に示す。
たシンク検出回路の他の実施の形態の概略的な構成を図
６に示す。
【００５７】このシンク検出回路は、前戻り型シンク検
出回路であり、同期信号出力手段であるシンク・ＩＤ比
較器４０からの同期信号を、シフト手段であるバリアブ
ルシフトレジスタ６４からの上記次の同期ブロックの識
別符号の値に基づいて、同期ブロック単位で遅延させて
出力する制御手段である制御回路２１を備える。
出回路であり、同期信号出力手段であるシンク・ＩＤ比
較器４０からの同期信号を、シフト手段であるバリアブ
ルシフトレジスタ６４からの上記次の同期ブロックの識
別符号の値に基づいて、同期ブロック単位で遅延させて
出力する制御手段である制御回路２１を備える。
【００５８】尚、図６のシンク検出回路において、図２
のシンク検出回路に示す符号と同じ符号で示される各部
は、図２のシンク検出回路で説明した動作と同様の動作
を行うものである。
のシンク検出回路に示す符号と同じ符号で示される各部
は、図２のシンク検出回路で説明した動作と同様の動作
を行うものである。
【００５９】具体的には、この前戻り型シンク検出回路
に、先に入力される同期ブロックのパラレルデータは、
遅延メモリ６１で１同期ブロック分遅延されて、この同
期ブロックのシンク及び識別符号ＩＤはバリアブルシフ
トレジスタ６３に送られる。
に、先に入力される同期ブロックのパラレルデータは、
遅延メモリ６１で１同期ブロック分遅延されて、この同
期ブロックのシンク及び識別符号ＩＤはバリアブルシフ
トレジスタ６３に送られる。
【００６０】また、上記同期ブロックに続いて入力され
る同期ブロックのシンク及び識別符号ＩＤは、バリアブ
ルシフトレジスタ６４に送られると共に、ビットシフト
検出器６２に送られる。
る同期ブロックのシンク及び識別符号ＩＤは、バリアブ
ルシフトレジスタ６４に送られると共に、ビットシフト
検出器６２に送られる。
【００６１】ビットシフト検出器６２では、入力された
同期ブロックのシンクＳＹのビット位置のシフト量が検
出され、３ビットのビットシフト位相情報としてバリア
ブルシフトレジスタ６３、６４及び制御回路２１にそれ
ぞれ出力される。
同期ブロックのシンクＳＹのビット位置のシフト量が検
出され、３ビットのビットシフト位相情報としてバリア
ブルシフトレジスタ６３、６４及び制御回路２１にそれ
ぞれ出力される。
【００６２】バリアブルシフトレジスタ６３及びバリア
ブルシフトレジスタ６４では、送られたシフトが正しい
ビット位置に区切り直され、正しいビット位置のシンク
及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ
出力される。シンク・ＩＤ比較器４０では、入力される
シンク及び識別符号ＩＤのハミング距離が算出されて、
これらのハミング距離と、入力される許容ハミング距
離、具体的には２以内の許容ハミング距離との比較によ
り、シンクパルスが制御回路２１に出力される。
ブルシフトレジスタ６４では、送られたシフトが正しい
ビット位置に区切り直され、正しいビット位置のシンク
及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ
出力される。シンク・ＩＤ比較器４０では、入力される
シンク及び識別符号ＩＤのハミング距離が算出されて、
これらのハミング距離と、入力される許容ハミング距
離、具体的には２以内の許容ハミング距離との比較によ
り、シンクパルスが制御回路２１に出力される。
【００６３】また、上記バリアブルシフトレジスタ６４
からは、識別符号ＩＤ0の８ビットのデータが制御回路
２１に出力される。この制御回路２１では、識別符号Ｉ
Ｄ０の値に基づいて、送られたビットシフト値及びシン
クパルスに対して同期ブロック単位で遅延量を可変する
前戻り処理が行われる。
からは、識別符号ＩＤ0の８ビットのデータが制御回路
２１に出力される。この制御回路２１では、識別符号Ｉ
Ｄ０の値に基づいて、送られたビットシフト値及びシン
クパルスに対して同期ブロック単位で遅延量を可変する
前戻り処理が行われる。
【００６４】例えば、図７Ａに示す、トラックあるいは
セクタの先頭の同期ブロックからのシンク及び識別符号
ＩＤが入力されるときに、この入力された同期ブロック
毎のデータは遅延メモリ６１で１同期ブロック分遅延さ
れて、図７Ｂに示すデータがバリアブルシフトレジスタ
６３に入力される。このバリアブルシフトレジスタ６３
で、シンクのビット位置が正しく区切られた後、シンク
・ＩＤ比較器４０で、正常にシンク検出することができ
た場合には、図７Ｂの各同期ブロックに対応する、図７
Ｃに示すシンクパルスが出力されることになる。この
後、制御回路２１では、シンク・ＩＤ比較器４０からの
シンクパルス、バリアブルシフトレジスタ６４からの識
別符号ＩＤ０、及びビットシフト検出器６２からのビッ
トシフト値を５同期ブロック分遅延させて、図７Ｄの同
期ブロックのシンク及び識別符号ＩＤをバリアブルシフ
トレジスタ２３に出力し、この図７Ｄの同期ブロックに
対応する、図７Ｅのシンクパルスを出力する。
セクタの先頭の同期ブロックからのシンク及び識別符号
ＩＤが入力されるときに、この入力された同期ブロック
毎のデータは遅延メモリ６１で１同期ブロック分遅延さ
れて、図７Ｂに示すデータがバリアブルシフトレジスタ
６３に入力される。このバリアブルシフトレジスタ６３
で、シンクのビット位置が正しく区切られた後、シンク
・ＩＤ比較器４０で、正常にシンク検出することができ
た場合には、図７Ｂの各同期ブロックに対応する、図７
Ｃに示すシンクパルスが出力されることになる。この
後、制御回路２１では、シンク・ＩＤ比較器４０からの
シンクパルス、バリアブルシフトレジスタ６４からの識
別符号ＩＤ０、及びビットシフト検出器６２からのビッ
トシフト値を５同期ブロック分遅延させて、図７Ｄの同
期ブロックのシンク及び識別符号ＩＤをバリアブルシフ
トレジスタ２３に出力し、この図７Ｄの同期ブロックに
対応する、図７Ｅのシンクパルスを出力する。
【００６５】ここで、図７Ａと同様の、図８Ａに示す、
トラックあるいはセクタの先頭の同期ブロックからのシ
ンク及び識別符号ＩＤが、遅延メモリ６１で１同期ブロ
ック分遅延された、同期ブロック毎のデータは図７Ｂに
示すものである。この同期ブロック毎のデータをシンク
・ＩＤ比較器４０に入力したときに、先頭の４つの同期
ブロックにシンク検出エラーが生じてシンクパルスが出
力されない場合を考える。
トラックあるいはセクタの先頭の同期ブロックからのシ
ンク及び識別符号ＩＤが、遅延メモリ６１で１同期ブロ
ック分遅延された、同期ブロック毎のデータは図７Ｂに
示すものである。この同期ブロック毎のデータをシンク
・ＩＤ比較器４０に入力したときに、先頭の４つの同期
ブロックにシンク検出エラーが生じてシンクパルスが出
力されない場合を考える。
【００６６】この場合、制御回路２１においては、シン
クを検出することができた同期ブロックの識別符号ＩＤ
0を調べる。このシンクを検出することができた同期ブ
ロックが、例えば先頭から５番目の、識別符号ＩＤ0の
値が１６進数表示で‘ＦＢ’の同期ブロックであるとす
るならば、図８Ｃのシンクパルスを１同期ブロック分遅
延して、先頭の４つの同期ブロック分の識別符号ＩＤ0
を、周期性を利用して補間することにより、図８Ｂの同
期ブロックのデータよりも５同期ブロック分遅延した時
間から、図８Ｄの識別符号ＩＤ0が‘ＦＦ’の先頭の同
期ブロックの、図８Ｅに示すシンクパルスを出力するこ
とができる。
クを検出することができた同期ブロックの識別符号ＩＤ
0を調べる。このシンクを検出することができた同期ブ
ロックが、例えば先頭から５番目の、識別符号ＩＤ0の
値が１６進数表示で‘ＦＢ’の同期ブロックであるとす
るならば、図８Ｃのシンクパルスを１同期ブロック分遅
延して、先頭の４つの同期ブロック分の識別符号ＩＤ0
を、周期性を利用して補間することにより、図８Ｂの同
期ブロックのデータよりも５同期ブロック分遅延した時
間から、図８Ｄの識別符号ＩＤ0が‘ＦＦ’の先頭の同
期ブロックの、図８Ｅに示すシンクパルスを出力するこ
とができる。
【００６７】このような前戻り処理により検出されたシ
ンクパルスは外部に出力され、ビットシフト値はバリア
ブルシフトレジスタ２３に送られる。
ンクパルスは外部に出力され、ビットシフト値はバリア
ブルシフトレジスタ２３に送られる。
【００６８】ここで、上記遅延メモリ６１で１同期ブロ
ック分された先の同期ブロックのデータは、遅延メモリ
２２に送られる。この遅延メモリ２２では、上記前戻り
処理により遅延される同期ブロック分、例えば図８にお
いては５同期ブロック分、上記送られた同期ブロックの
データが遅延される。この遅延された同期ブロックのデ
ータは、バリアブルシフトレジスタ２３に送られる。
ック分された先の同期ブロックのデータは、遅延メモリ
２２に送られる。この遅延メモリ２２では、上記前戻り
処理により遅延される同期ブロック分、例えば図８にお
いては５同期ブロック分、上記送られた同期ブロックの
データが遅延される。この遅延された同期ブロックのデ
ータは、バリアブルシフトレジスタ２３に送られる。
【００６９】このバリアブルシフトレジスタ２３では、
制御回路２１からの前戻り処理後のビットシフト値に基
づいて、同期ブロックのシンクＳＹ0のビット位置が正
しく区切り直されて、出力される。
制御回路２１からの前戻り処理後のビットシフト値に基
づいて、同期ブロックのシンクＳＹ0のビット位置が正
しく区切り直されて、出力される。
【００７０】上述のシンク検出回路では、図１のビット
シフト検出回路を用いることにより、シンクＳＹの２ビ
ット以内の復号エラーが生じていても、このシンクＳＹ
に対して確実に正しいビットシフト値を検出することが
できるので、シンク検出エラーが生じても、前戻り処理
により、先頭の同期ブロックからシンクパルスを出力す
ることができる。
シフト検出回路を用いることにより、シンクＳＹの２ビ
ット以内の復号エラーが生じていても、このシンクＳＹ
に対して確実に正しいビットシフト値を検出することが
できるので、シンク検出エラーが生じても、前戻り処理
により、先頭の同期ブロックからシンクパルスを出力す
ることができる。
【００７１】
【発明の効果】以上の説明からも明かなように、本発明
に係るビットシフト検出回路は、同期信号のパターンを
１ビットずつシフトして成る、互いのハミング距離が所
定値以上の複数ビットの複数の検出パターンと、上記同
期信号パターンとのハミング距離を所定値でそれぞれ比
較した結果に応じて、上記同期信号のビットシフト量を
出力することにより、同期ブロックのシンクパターンに
復号エラーが存在する場合にも、シンクパターンに対し
て確実に正しいビットシフト値を検出することができ
る。
に係るビットシフト検出回路は、同期信号のパターンを
１ビットずつシフトして成る、互いのハミング距離が所
定値以上の複数ビットの複数の検出パターンと、上記同
期信号パターンとのハミング距離を所定値でそれぞれ比
較した結果に応じて、上記同期信号のビットシフト量を
出力することにより、同期ブロックのシンクパターンに
復号エラーが存在する場合にも、シンクパターンに対し
て確実に正しいビットシフト値を検出することができ
る。
【００７２】また、本発明に係る同期信号検出回路は、
同期信号のパターンを１ビットずつシフトして成る、互
いのハミング距離が所定値以上の複数ビットの複数の検
出パターンと、上記同期信号のパターンとのハミング距
離を所定値でそれぞれ比較した結果に応じて、上記同期
信号のビットシフト量を出力し、このビットシフト量に
応じて、上記同期ブロック及び上記同期ブロックに連続
する次の同期ブロックの同期信号のビット位置をそれぞ
れシフトさせ、上記同期ブロックの同期信号と上記次の
同期ブロックの同期信号との比較に応じて同期信号を出
力することにより、パラレル処理で、シンクパターンに
対して確実に正しいビットシフト値を検出した後に、シ
ンク検出を確実に行うことができるので、シンク検出処
理に使用するクロック周波数として、バイト単位の低い
クロック周波数を使用して、消費電力を低くすることが
できる。また、シンク検出エラーレートを低く抑え、高
性能なシンク検出を行うことができる。
同期信号のパターンを１ビットずつシフトして成る、互
いのハミング距離が所定値以上の複数ビットの複数の検
出パターンと、上記同期信号のパターンとのハミング距
離を所定値でそれぞれ比較した結果に応じて、上記同期
信号のビットシフト量を出力し、このビットシフト量に
応じて、上記同期ブロック及び上記同期ブロックに連続
する次の同期ブロックの同期信号のビット位置をそれぞ
れシフトさせ、上記同期ブロックの同期信号と上記次の
同期ブロックの同期信号との比較に応じて同期信号を出
力することにより、パラレル処理で、シンクパターンに
対して確実に正しいビットシフト値を検出した後に、シ
ンク検出を確実に行うことができるので、シンク検出処
理に使用するクロック周波数として、バイト単位の低い
クロック周波数を使用して、消費電力を低くすることが
できる。また、シンク検出エラーレートを低く抑え、高
性能なシンク検出を行うことができる。
【図１】本発明に係るビットシフト検出回路の実施の形
態の概略的な構成図である。
態の概略的な構成図である。
【図２】本発明に係る同期信号検出回路の実施の形態の
概略的な構成図である。
概略的な構成図である。
【図３】ビットシフト値の検出を説明するための図であ
る。
る。
【図４】ビットシフト値の検出を具体的に説明するため
の図である。
の図である。
【図５】エンコーダの真理表を示す図である。
【図６】本発明に係る同期信号検出回路の他の実施の形
態の概略的な構成図である。
態の概略的な構成図である。
【図７】図６の同期信号検出回路の処理における信号の
タイミングを示す図である。
タイミングを示す図である。
【図８】図６の同期信号検出回路の処理における他の信
号のタイミングを示す図である。
号のタイミングを示す図である。
【図９】ディジタルＶＴＲの概略的な構成図である。
【図１０】従来のシンク検出回路の概略的な構成図であ
る。
る。
【図１１】従来のシンク検出回路のビットシフト検出動
作を説明するための図である。
作を説明するための図である。
１、２、３、４、５、６、７ ハミング距離算出器 １１、１２、１３、１４、１５、１６、１７ 比較器 １８ エンコーダ ３１ 遅延メモリ ３２ ビットシフト検出器 ３３、３４ バリアブルシフトレジスタ ４０ シンク・ＩＤ比較器
Claims (4)
- 【請求項１】 同期ブロックに含まれる同期信号のビッ
トシフト量を検出するビットシフト検出回路において、 上記同期信号のパターンを１ビットずつシフトして成
る、互いのハミング距離が所定値以上の複数ビットの複
数の検出パターンと、上記同期信号パターンとのハミン
グ距離をそれぞれ算出するハミング距離算出手段と、 上記ハミング距離算出手段からの複数のハミング距離を
所定値でそれぞれ比較した結果に応じて、上記同期信号
のビットシフト量を出力するビットシフト量出力手段と
を備えて成ることを特徴とするビットシフト検出回路。 - 【請求項２】 同期ブロックに含まれる同期信号を検出
する同期信号検出回路において、 上記同期信号のパターンを１ビットずつシフトして成
る、互いのハミング距離が所定値以上の複数ビットの複
数の検出パターンと、上記同期信号のパターンとのハミ
ング距離をそれぞれ算出し、上記複数のハミング距離を
所定値でそれぞれ比較した結果に応じて、上記同期信号
のビットシフト量を出力するビットシフト量検出手段
と、 上記ビットシフト量検出手段からのビットシフト量に応
じて、上記同期ブロック及び上記同期ブロックに連続す
る次の同期ブロックの同期信号のビット位置をそれぞれ
シフトさせるシフト手段と、 上記シフト手段からの上記同期ブロックの同期信号と上
記次の同期ブロックの同期信号との比較に応じて同期信
号を出力する同期信号出力手段とを備えて成ることを特
徴とする同期信号検出回路。 - 【請求項３】 上記同期信号出力手段は、 上記同期ブロックの同期信号と基準の同期信号パターン
とのハミング距離を算出する第１のハミング距離算出手
段と、 上記次の同期ブロックの同期信号と基準の同期信号パタ
ーンとのハミング距離を算出する第２のハミング距離算
出手段と、 上記同期ブロックに含まれる識別符号と、上記次の同期
ブロックに含まれる識別符号とのハミング距離を算出す
る第３のハミング距離算出手段とを備え、 上記第１のハミング距離算出手段、上記第２のハミング
距離算出手段及び上記第３のハミング距離算出手段から
の各出力の総和値が、予め設定されたハミング距離の値
以下である際には、同期信号を出力することを特徴とす
る請求項２記載の同期信号検出回路。 - 【請求項４】 上記同期信号出力手段からの同期信号
を、上記シフト手段からの上記次の同期ブロックの識別
符号の値に基づいて、同期ブロック単位で遅延させて出
力する制御手段を備えることを特徴とする請求項２記載
の同期信号検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28223695A JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
| US08/736,731 US6128358A (en) | 1995-10-30 | 1996-10-25 | Bit shift detecting circuit and synchronizing signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28223695A JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130742A true JPH09130742A (ja) | 1997-05-16 |
| JP3766993B2 JP3766993B2 (ja) | 2006-04-19 |
Family
ID=17649836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28223695A Expired - Fee Related JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6128358A (ja) |
| JP (1) | JP3766993B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998056137A1 (en) * | 1997-06-02 | 1998-12-10 | Nokia Networks Oy | A circuit and method for receiving data |
| US6215876B1 (en) * | 1997-12-31 | 2001-04-10 | Transcrypt International, Inc. | Apparatus for and method of detecting initialization vector errors and maintaining cryptographic synchronization without substantial increase in overhead |
| US6738945B2 (en) * | 2001-03-14 | 2004-05-18 | Silicon Integrated System Corp. | Signal transmission device and method for avoiding transmission error |
| US7032140B2 (en) * | 2001-05-07 | 2006-04-18 | Hitachi Global Storage Technologies Netherlands B.V. | Method and system for synchronization in the presence of thermal asperity |
| US7012965B2 (en) * | 2001-12-26 | 2006-03-14 | Hewlett-Packard Development Company, L.P. | High speed leading or trailing bit value detection |
| US20050111556A1 (en) * | 2003-11-26 | 2005-05-26 | Endress William B. | System and method for real-time decompression and display of Huffman compressed video data |
| US7974034B1 (en) * | 2006-06-07 | 2011-07-05 | Marvell International Ltd. | Systems and methods for sync mark detection using correlation |
| US8614858B2 (en) * | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| JP6210187B2 (ja) * | 2012-10-23 | 2017-10-11 | セイコーエプソン株式会社 | 集積回路装置、物理量測定装置、電子機器および移動体 |
| US10515713B2 (en) * | 2016-11-28 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer and method for analyzing hamming-distance |
| US10515710B2 (en) * | 2016-11-28 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer |
| TWI757583B (zh) * | 2018-06-18 | 2022-03-11 | 台灣積體電路製造股份有限公司 | 用以測試記憶體的測試裝置及方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3656109A (en) * | 1970-03-13 | 1972-04-11 | Sperry Rand Corp | Hamming distance and magnitude detector and comparator |
| US3710026A (en) * | 1971-03-01 | 1973-01-09 | Bell Telephone Labor Inc | Interconnected loop digital transmission system |
| US3818442A (en) * | 1972-11-08 | 1974-06-18 | Trw Inc | Error-correcting decoder for group codes |
| FR2480049B1 (fr) * | 1980-04-03 | 1987-08-14 | Bousquet Jean Claude | Systeme de transmission de donnees numeriques par paquets de synchronisation |
| US4389636A (en) * | 1980-11-03 | 1983-06-21 | Riddle H S Jun | Encoding/decoding syncronization technique |
| NL8200560A (nl) * | 1982-02-15 | 1983-09-01 | Philips Nv | Stelsel voor kommunikatie middels herhaald uitgezonden berichten alsmede stations voor gebruik in zo een stelsel. |
| US4649543A (en) * | 1985-08-30 | 1987-03-10 | Motorola, Inc. | Synchronization sequence decoder for a digital radiotelephone system |
| US4914535A (en) * | 1988-01-06 | 1990-04-03 | Digital Equipment Corporation | Synchronization for stored data |
| US5148453A (en) * | 1991-05-02 | 1992-09-15 | The Institute For Space And Terrestrial Science | Parallel sync detection |
| US5406569A (en) * | 1991-10-31 | 1995-04-11 | Sony Corporation | Error correcting apparatus for digital data and digital synchronizing detecting apparatus |
-
1995
- 1995-10-30 JP JP28223695A patent/JP3766993B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-25 US US08/736,731 patent/US6128358A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6128358A (en) | 2000-10-03 |
| JP3766993B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3766993B2 (ja) | 同期信号検出回路 | |
| US5805469A (en) | Digital audio signal processing apparatus and method for error concealment | |
| US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
| CA1260145A (en) | Synchronizing signal decoding | |
| EP0405885A1 (en) | Recording device and reproducing device | |
| US6507695B2 (en) | Digital information signal recording apparatus for recording a digital information signal to a record medium and digital information signal reproducing apparatus for reproducing a digital information signal from a record medium | |
| JPH09130741A (ja) | 同期信号検出回路 | |
| JP2785822B2 (ja) | テレビジョン信号の高能率符号化装置及び復号装置 | |
| JP3060742B2 (ja) | 符号化信号復号化装置 | |
| JP2817803B2 (ja) | シンク発生方法 | |
| JP3353317B2 (ja) | ディジタル画像信号の記録装置 | |
| JPH0998371A (ja) | 同期信号検出回路 | |
| JP3259359B2 (ja) | データ再生装置及び方法 | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JPH1055627A (ja) | 同期回路 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JP2000057692A (ja) | ビットスリップのキャンセル装置及び方法 | |
| JP2523554B2 (ja) | デイジタル信号記録装置 | |
| JPH0729360A (ja) | ディジタルデータ記録再生装置 | |
| JPH07202875A (ja) | フレーム同期検出方法 | |
| US20010040901A1 (en) | Information processing apparatus, information processing method, and recording medium | |
| JPH05325431A (ja) | 磁気ディスク装置 | |
| JPH0416979B2 (ja) | ||
| JPS62239487A (ja) | デイジタルオ−デイオ信号の記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |