JPH09130741A

JPH09130741A - 同期信号検出回路

Info

Publication number: JPH09130741A
Application number: JP7282231A
Authority: JP
Inventors: Kaoru Nochida; 薫後田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-10-30
Filing date: 1995-10-30
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】疑似シンク発生確率を増加させることなく、
シンク検出を正確に行うことができる同期信号検出回路
を提供する。【解決手段】シンク・ＩＤ比較器１０で、遅延メモリ
１で１同期ブロック分遅延された、シフトレジスタ２か
らの０〜１５ビットのシンクＳＹ及び１７〜３９ビット
の識別符号ＩＤ、及び上記同期ブロックに連続する同期
ブロックの０〜１５ビットのシンクＳＹ及び１６〜２
２、２４〜３９ビットの識別符号ＩＤを用いて算出した
各ハミング距離の総和値を許容ハミング距離と比較した
結果に応じてシンクパルスを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、識別符号を含む同
期ブロック内の同期信号を検出する同期信号検出回路に
関する。

【０００２】

【従来の技術】現在、ビデオテープレコーダいわゆるＶ
ＴＲにおいては、ディジタル記録方式の発達により、低
搬送波ＦＭ記録方式を用いた、アナログＶＴＲよりも高
画質な画像を記録、再生することができるディジタルＶ
ＴＲが実用化されつつある。

【０００３】このディジタルＶＴＲの概略的な構成を図
９に示す。

【０００４】このディジタルＶＴＲの記録系において
は、入力されるアナログのビデオ信号は、Ａ／Ｄ（アナ
ログ／ディジタル）コンバータ５１でディジタル信号に
変換されて量子化され、ディジタル信号処理回路５２に
送られる。

【０００５】このディジタル信号処理回路５２では、デ
ィジタルビデオ信号が適当な大きさのブロック毎に分割
された後、直交変換されて可変長符号化される。そし
て、シャフル及びスクランブル処理が施されて、誤り訂
正用のパリティがデータに付加される。このとき、２次
元配列されたデータの内の垂直方向のデータに対するパ
リティは外符号と呼ばれ、また、水平方向のデータに対
するパリティは内符号と呼ばれる。この処理されたデー
タは、シンク・ＩＤ付加器５３に送られる。

【０００６】このシンク・ＩＤ付加器５３では、送られ
た信号に２バイトの同期検出用の同期信号いわゆるシン
ク及び３バイトの識別符号いわゆるＩＤが付加されて、
符号化器５４に送られる。

【０００７】この符号化器５４では、送られた信号に対
して、フレーム毎に誤り訂正及び修整のための符号化が
施され、高密度記録に適した信号に変換するチャネルコ
ーディングされて記録信号が出力される。この記録信号
は、記録ヘッド５５を介して磁気テープ上に記録され
る。

【０００８】また、再生系においては、磁気テープ上の
記録信号が再生ヘッド５６によって読み出され、復号器
５７に送られる。この復号器５７では、再生信号がフレ
ーム毎に分離されて復号され、シンク検出器５８に送ら
れる。

【０００９】このシンク検出器５８では、送られた信号
からシンクが検出され、このシンクに基づいてデータ信
号が復調される。この復調データはディジタル信号処理
回路５９に送られる。

【００１０】このディジタル信号処理回路５９では、復
調データに対して、誤り訂正、デスクランブル及びデシ
ャフル処理が施された後、逆直交変換され、データの伸
張等の処理が行われる。

【００１１】この伸張されたデータは、Ｄ／Ａ（ディジ
タル／アナログ）コンバータ６０でアナログ信号に変換
されて、外部のモニタ等に送られる。

【００１２】次に、上記シンク・ＩＤ付加器５３内の、
識別符号ＩＤ₀を付加するためのＩＤ₀付加回路の概略的
な構成を図１０に示す。

【００１３】このＩＤ₀付加回路のダウンカウンタ８１
は、端子ＲＥＳＥＴにトラックスタートパルスが入力さ
れることによりリセットがかかり、端子ＣＫに入力され
るシンクパルスで端子ＯＵＴの値がカウントダウンされ
る。この端子ＯＵＴから出力されるカウンタ値は、切換
スイッチ８２の端子ａに送られる。また、切換スイッチ
８２の端子ｂには画像等のデータが送られている。

【００１４】ここで、例えば、識別符号ＩＤは、各８ビ
ットずつで３バイトの識別符号ＩＤ₀、ＩＤ₁、ＩＤ₂か
ら成るとすると、識別符号ＩＤの内の先頭の識別符号Ｉ
Ｄ₀のためのタイミングパルスがこの切換スイッチ８２
に入力されたときには、切換スイッチ８２は端子ａに切
換接続され、端子ａからのカウンタ値が識別符号ＩＤ₀
として出力される。そして、識別符号ＩＤ₀が出力され
た後には、切換スイッチ８２は端子ｂに切換接続され
て、端子ｂからのデータが出力される。このようにし
て、データに識別符号ＩＤ₀が付加される。

【００１５】また、上記シンク検出器５８において、内
符号ブロック毎のシンクを検出する同期信号検出回路い
わゆるシンク検出回路の一例の概略的な構成を図１１に
示す。

【００１６】このシンク検出回路には、上記復号器５７
から出力される、データに２バイトのシンク及び３バイ
トの識別符号ＩＤ等が付加された所定のサイズの同期ブ
ロックのデータが、シリアルデータとして入力される。
このシリアルデータのシンク及び識別符号ＩＤは、遅延
メモリ６１で１同期ブロック分遅延されてシフトレジス
タ６２に送られる。また、上記同期ブロックに続く同期
ブロックのシンク及び識別符号ＩＤはシフトレジスタ６
３に送られる。

【００１７】上記シフトレジスタ６２及びシフトレジス
タ６３からは、入力されたシリアルデータが４０ビット
のパラレルデータとして、シンク・ＩＤ比較器８０にそ
れぞれ出力される。

【００１８】但し、シフトレジスタ６２からの１６ビッ
ト〜３９ビットまでの２４ビットの識別符号ＩＤのデー
タは、先ず、ＩＤ₀デクリメント器６４に送られる。識
別符号ＩＤ₀以外の識別符号ＩＤ₁、ＩＤ₂は、同一のト
ラックの同一のセクタ内では同じ値であるが、識別符号
ＩＤ₀は同一のセクタ内において同期ブロックの番号を
示すものである。従って、ＩＤ₀デクリメント器６４で
は、一致検出器８３で、連続する２つの同期ブロックの
識別符号ＩＤを一致検出するために、識別符号ＩＤ₀の
値がデクリメント、即ち１だけ減算される。

【００１９】シンク・ＩＤ比較器８０では、具体的に
は、シフトレジスタ６２からの出力データの内の先頭の
０ビット〜１５ビットまでの１６ビットのシンクＳＹの
データは、一致検出器８１に送られる。また、ＩＤ₀デ
クリメント器６４で、同期ブロック毎に識別符号ＩＤ₀
の値がデクリメントされた、シフトレジスタ６２からの
出力データの内の１６ビット〜３９ビットまでの２４ビ
ットの識別符号ＩＤのデータは、一致検出器８３に送ら
れる。

【００２０】一方、シフトレジスタ６３からの出力デー
タの内の先頭の０ビット〜１５ビットまでの１６ビット
のシンクＳＹのデータは、一致検出器８２に送られる。
また、シフトレジスタ６３からの出力データの内の１６
ビット〜３９ビットまでの２４ビットの識別符号ＩＤの
データは、一致検出器８３に送られる。

【００２１】一致検出器８１では、１同期ブロック分遅
延後の１６ビットのシンクＳＹのデータと、予め設定さ
れた１６ビットのシンクワードとが一致するか否かが検
出され、一致検出器８２では、１同期ブロック分遅延前
の１６ビットのシンクＳＹのデータと上記１６ビットの
シンクワードとが一致するか否かが検出される。

【００２２】また、一致検出器８３では、１同期ブロッ
ク分遅延前の２４ビットの識別符号ＩＤのデータと１同
期ブロック分遅延後の２４ビットの識別符号ＩＤのデー
タとが一致するか否かが検出される。

【００２３】３つの一致検出器８１、８２、８３からの
出力はＡＮＤ回路８４に入力される。このＡＮＤ回路８
４からは、上記３つの一致検出器８１、８２、８３から
の信号が全て一致するときにシンクパルスが出力され
る。

【００２４】このようにして、シンク検出器５８では、
２つの同期ブロックのシンク及び識別符号ＩＤを用いて
シンクを検出している。

【００２５】

【発明が解決しようとする課題】ところで、図９の復号
器５７における復号処理後に、識別符号ＩＤ₀内に復号
エラーが生じていない場合には、２つの連続する同期ブ
ロックの識別符号ＩＤは一致する。具体的には、図１１
のシフトレジスタ６２から出力される識別符号ＩＤ
₀が、図１２Ａに示すように‘０１００００００’であ
るときに、ＩＤ₀デクリメント器６４から出力される識
別符号ＩＤ₀は‘００１１１１１１’となり、シフトレ
ジスタ６３から出力される識別符号ＩＤ₀も‘００１１
１１１１’であるので、一致検出器８３では、送られる
２つの識別符号ＩＤは一致することが判別される。

【００２６】これに対して、図９の復号器５７における
復号処理後に、識別符号ＩＤ₀内に復号エラーが１ビッ
ト生じた場合には、２つの連続する同期ブロックの各識
別符号ＩＤにおいては６ビットが不一致であると判別さ
れる。具体的には、図１１のシフトレジスタ６２から出
力される識別符号ＩＤ₀が、図１２Ｂに示すように‘０
１００００１０’であるときに、ＩＤ₀デクリメント器
６４から出力される識別符号ＩＤ₀は‘０１０００００
１’となる。一方、シフトレジスタ６３から出力される
識別符号ＩＤ₀は、‘００１１１１１１’であるので、
一致検出器８３では、６ビットが不一致となる。

【００２７】このように、図９の復号器５７から出力さ
れたときには、識別符号ＩＤのエラーは１ビットであっ
たが、シンク検出器５８では６ビットのエラーとなり、
エラーが増幅されるので、シンク検出を正確に行うこと
ができない。

【００２８】一方、上記問題を回避するために、識別符
号ＩＤ₀の一致検出を行わないことが考えられる。しか
し、この場合には、疑似シンク発生確率が約２⁸（＝２
５６）倍に増加し、誤り訂正能力において十分な性能を
得ることができないという問題がある。

【００２９】そこで、本発明は上述の実情に鑑み、疑似
シンク発生確率を増加させることなく、シンク検出を正
確に行うことができる同期信号検出回路を提供するもの
である。

【００３０】

【課題を解決するための手段】本発明に係る同期信号検
出回路は、ｎビットから成る、同期ブロックの識別符号
の内の連続するｍビットのデータ、及び上記同期ブロッ
クに連続する次の同期ブロックの識別符号の内の、上記
ｍビットのデータ列とは異なる、連続するｍビットのデ
ータを出力する識別符号出力手段と、上記識別符号出力
手段から各出力に応じて同期信号を出力する同期信号出
力手段とを備えて成る。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００３２】図１には、本発明に係る同期信号検出回路
の実施の形態の概略的な構成を示す。

【００３３】この同期信号検出回路いわゆるシンク検出
回路は、同期ブロックの識別符号の内の連続するｍビッ
トのデータ、及び上記同期ブロックに連続する次の同期
ブロックの識別符号の内の、上記ｍビットのデータ列と
は異なる、連続するｍビットのデータを出力する識別符
号出力手段であるシフトレジスタ２、３と、上記シフト
レジスタ２、３から各出力に応じて同期信号を出力する
同期信号出力手段であるシンク・ＩＤ比較器１０とを備
えて成る。

【００３４】例えば、識別符号のビット数であるｎの値
を８とし、ｍの値を７とするときには、上記同期ブロッ
クの識別符号の内の連続する７ビットのデータは、上記
８ビットのデータの内の上位７ビットであり、上記次の
同期ブロックの識別符号の内の連続する７ビットのデー
タは、上記８ビットのデータの内の下位７ビットであ
る。

【００３５】このとき、上記識別符号は、Ｍ系列を（８
−７）ビットずつシフトさせて成る。

【００３６】ここで、図１のシンク検出器を説明する前
に、従来のシンク検出回路のシンク・ＩＤ比較器におい
て、ハミング距離を用いてシンク及び識別符号ＩＤの比
較を行う場合について、図２を用いて説明する。

【００３７】尚、図２のシンク検出器の遅延メモリ６
１、シフトレジスタ６２、６３、及びＩＤ₀デクリメン
ト器６４は、図１１のシンク検出器の対応する遅延メモ
リ６１、シフトレジスタ６２、６３、及びＩＤ₀デクリ
メント器６４と同様の動作を行う。

【００３８】データに２バイトのシンク及び３バイトの
識別符号ＩＤ等が付加された所定のサイズの同期ブロッ
クのデータが、シリアルデータとして入力される。この
シリアルデータのシンク及び識別符号ＩＤは、遅延メモ
リ６１で１同期ブロック分遅延されてシフトレジスタ６
２に送られる。また、上記同期ブロックに続く同期ブロ
ックのシンク及び識別符号ＩＤはシフトレジスタ６３に
送られる。

【００３９】上記シフトレジスタ６２及びシフトレジス
タ６３からは、入力されたシリアルデータが４０ビット
のパラレルデータとして、シンク・ＩＤ比較器７０にそ
れぞれ出力される。

【００４０】但し、シフトレジスタ６２からの１６ビッ
ト〜３９ビットまでの２４ビットの識別符号ＩＤのデー
タは、先ず、ＩＤ₀デクリメント器６４に送られる。識
別符号ＩＤ₀以外の識別符号ＩＤ₁、ＩＤ₂は、同一のト
ラックの同一のセクタ内では同じ値であるが、識別符号
ＩＤ₀は同一のセクタ内において同期ブロックの番号を
示すものである。従って、ＩＤ₀デクリメント器６４で
は、ハミング距離算出器７３で、連続する２つの同期ブ
ロックの識別符号ＩＤを一致検出するために、識別符号
ＩＤ₀の値がデクリメント、即ち１だけ減算される。

【００４１】シンク・ＩＤ比較器７０では、具体的に
は、シフトレジスタ６２からの出力データの内の先頭の
０ビット〜１５ビットまでの１６ビットのシンクＳＹの
データは、ハミング距離算出器７１に送られる。また、
ＩＤ₀デクリメント器６４で、同期ブロック毎に先頭の
識別符号ＩＤ₀がデクリメントされた、シフトレジスタ
６２からの出力データの内の１６ビット〜３９ビットま
での２４ビットの識別符号ＩＤのデータは、ハミング距
離算出器７３に送られる。

【００４２】一方、シフトレジスタ６３からの出力デー
タの内の先頭の０ビット〜１５ビットまでの１６ビット
のシンクＳＹのデータは、ハミング距離算出器７２に送
られる。また、シフトレジスタ６３からの出力データの
内の１６ビット〜３９ビットまでの２４ビットの識別符
号ＩＤのデータは、ハミング距離算出器７３に送られ
る。

【００４３】ハミング距離算出器７１では、１同期ブロ
ック分遅延後の、先の同期ブロックの１６ビットのシン
クＳＹのデータと、予め設定された１６ビットのシンク
ワードとのハミング距離が算出され、ハミング距離算出
器７２では、１同期ブロック分遅延前の後の同期ブロッ
クの１６ビットのシンクＳＹのデータと上記１６ビット
のシンクワードとのハミング距離が算出される。

【００４４】また、ハミング距離算出器７３では、１同
期ブロック分遅延前の２４ビットの識別符号ＩＤのデー
タと１同期ブロック分遅延後の２４ビットの識別符号Ｉ
Ｄのデータとのハミング距離が算出される。

【００４５】上記３つのハミング距離算出器７１、７
２、７３からの出力は、加算器７４に入力されて加算さ
れる。そして、加算器７４からは、３つのハミング距離
の総和値が出力される。この加算器７４からの出力は比
較器７５に送られる。

【００４６】この比較器７５では、上記加算器７４から
の出力と、予め設定されて入力される許容ハミング距離
とが比較される。この比較により、上記加算器７４から
の総和値が許容ハミング距離の値以下であるならば、シ
ンクを検出したと判別され、シンクパルスが出力され
る。

【００４７】上述のハミング距離を用いたシンク検出器
においても、従来の一致検出器を用いたシンク検出回路
と同様に、デクリメントした識別符号ＩＤ₀を用いて２
つの識別符号ＩＤ₀の比較動作を行うので、識別符号Ｉ
Ｄ₀内に復号エラーが生じている場合には、２つの識別
符号ＩＤ₀の比較動作によるエラーは増幅する。従っ
て、設けた許容ハミング距離を有効に利用することがで
きない。

【００４８】上記問題を解決するため、図１には、ハミ
ング距離を用いたシンク検出回路の実施の形態の概略的
な構成を示している。

【００４９】具体的には、上記同期信号出力手段である
シンク・ＩＤ比較器１０は、上記同期ブロックに含まれ
る同期信号と基準の同期信号パターンとのハミング距離
を算出する第１のハミング距離算出手段であるハミング
距離算出器１１と、上記次の同期ブロックに含まれる同
期信号と基準の同期信号パターンとのハミング距離を算
出する第２のハミング距離算出手段であるハミング距離
算出器１２と、上記同期ブロックの識別符号の内の連続
する７ビットを含む２３ビットの識別符号ＩＤデータ
と、上記次の同期ブロックの識別符号の内の連続する７
ビットを含む２３ビットの識別符号ＩＤデータとのハミ
ング距離を算出する第３のハミング距離算出手段である
ハミング距離算出器１３とを備え、上記ハミング距離算
出器１１、１２、１３からの各出力の総和値が、予め設
定されたハミング距離の値以下である際には、同期信号
を出力するものである。

【００５０】先ず、図１のシンク検出回路には、データ
に２バイトのシンク及び３バイトの識別符号ＩＤ等が付
加された所定のサイズの同期ブロックのデータが、シリ
アルデータとして入力される。このシリアルデータのシ
ンク及び識別符号ＩＤは、遅延メモリ１で１同期ブロッ
ク分遅延されてシフトレジスタ２に送られる。また、上
記同期ブロックに続く同期ブロックのシンク及び識別符
号ＩＤはシフトレジスタ３に送られる。

【００５１】上記シフトレジスタ２及びシフトレジスタ
３からは、入力されたシリアルデータがパラレルデータ
としてシンク・ＩＤ比較器１０にそれぞれ出力される。

【００５２】具体的には、シフトレジスタ２からの出力
データは、図３Ｂに示すように、シンクＳＹ₀を構成す
る０〜７ビットまでの８ビットのデータ、及びシンクＳ
Ｙ₁を構成する８〜１５ビットまでの８ビットのデータ
は、ハミング距離算出器１１に送られる。また、識別符
号ＩＤ₀の一部を構成する１７〜２３ビットまでの上位
７ビットのデータ、識別符号ＩＤ₁を構成する２４〜３
１ビットまでの８ビットのデータ、及び識別符号ＩＤ₂
を構成する３２〜３９ビットまでの８ビットのデータ
は、ハミング距離算出器１３に送られる。

【００５３】一方、シフトレジスタ３からの出力データ
は、図３Ａに示すように、シンクＳＹ₀を構成する０〜
７ビットまでの８ビットのデータ、及びシンクＳＹ₁を
構成する８〜１５ビットまでの８ビットのデータは、ハ
ミング距離算出器１２に送られる。また、識別符号ＩＤ
₀の一部を構成する１６〜２２ビットまでの下位７ビッ
トのデータ、識別符号ＩＤ₁を構成する２４〜３１ビッ
トまでの８ビットのデータ、及び識別符号ＩＤ₂を構成
する３２〜３９ビットまでの８ビットのデータは、ハミ
ング距離算出器１３に送られる。

【００５４】尚、上記１６ビットのシンクＳＹ₀、ＳＹ₁
及び２４ビットの識別符号ＩＤ₀、ＩＤ₁、ＩＤ₂は、Ｌ
ＳＢ（Least Significant Bit）ｆｉｒｓｔ、即ち２
進数データの最下位ビットから出力されるものである。

【００５５】ハミング距離算出器１１では、１同期ブロ
ック分遅延された先の同期ブロックの１６ビットのシン
クＳＹ₀、ＳＹ₁のデータと、予め設定される１６ビット
のシンクワードとのハミング距離が算出され、ハミング
距離算出器１２では、上記先の同期ブロックに続いて送
られた後の同期ブロックの１６ビットのシンクＳＹ₀、
ＳＹ₁のデータと、上記予め設定される１６ビットのシ
ンクワードとのハミング距離が算出される。

【００５６】また、ハミング距離算出器１３では、上記
先の同期ブロックの２３ビットの識別符号ＩＤ₀、Ｉ
Ｄ₁、ＩＤ₂のデータと、上記後の同期ブロックの２３ビ
ットの識別符号ＩＤ₀、ＩＤ₁、ＩＤ₂のデータとのハミ
ング距離が算出される。

【００５７】具体的には、例えば、ハミング距離算出器
１１には、図４ＡのシンクＳＹ₀、ＳＹ₁が入力されて、
予め設定されている、１６進数表示で‘７６Ｂ４’のシ
ンクワードと比較され、ハミング距離Ｌ₁が出力され
る。また、ハミング距離算出器１２には、図４Ｂのシン
クＳＹ₀、ＳＹ₁が入力されて、上記‘７６Ｂ４’のシン
クワードと比較され、ハミング距離Ｌ₂が出力される。
また、ハミング距離算出器１３では、図４Ａの識別符号
ＩＤ₀、ＩＤ₁、ＩＤ₂と図４Ｂの識別符号ＩＤ₀、Ｉ
Ｄ₁、ＩＤ₂とがそれぞれ比較されて、ハミング距離Ｌ₃
が出力される。

【００５８】ここで、識別符号ＩＤ₀のハミング距離の
算出について、具体的に説明する。

【００５９】例えば、図５Ａに示すように、このシンク
検出回路に入力される、先の同期ブロックの識別符号Ｉ
Ｄ₀のデータが‘０１００００００’であるときに、シ
フトレジスタ２から出力される識別符号ＩＤ₀の７ビッ
トのデータは、‘１００００００’である。ここで、上
記先の同期ブロックの識別符号ＩＤ₀のデータに復号エ
ラーが含まれない場合には、シフトレジスタ３の識別符
号ＩＤ₀のデータは、上記先の同期ブロックの識別符号
ＩＤ₀のデータ‘０１００００００’をシフトした‘１
０００００００’である。よって、シフトレジスタ３か
ら出力される、同期ブロックの識別符号ＩＤ₀内の７ビ
ットのデータは、‘１００００００’となり、ハミング
距離算出器１３では、２つの連続する同期ブロックの識
別符号ＩＤ₀は一致するとみなされる。

【００６０】これに対して、図５Ｂに示すように、先の
同期ブロックの識別符号ＩＤ₀のデータに１ビットの復
号エラーが含まれ、識別符号ＩＤ₀のデータが‘０１０
０００１０’である場合には、シフトレジスタ３の識別
符号ＩＤ₀のデータは、上記先の同期ブロックの識別符
号ＩＤ₀の正しいデータ‘０１００００００’をシフト
した‘１０００００００’である。よって、シフトレ
ジスタ３から出力される識別符号ＩＤ₀の７ビットのデ
ータは、‘１００００００’となり、シフトレジスタ２
から出力される、同期ブロックの識別符号ＩＤ₀内の７
ビットのデータは、‘１００００１０’であるので、生
じるエラーは１ビットのみとなる。

【００６１】上記３つのハミング距離算出器１１、１
２、１３からの出力は、加算器１４に入力されて加算さ
れる。そして、加算器１４からは、３つのハミング距離
の総和値が出力される。この加算器１４からの出力は比
較器１５に送られる。

【００６２】この比較器１５では、上記加算器１４から
の出力と、予め設定されて入力される許容ハミング距離
とが比較される。この比較により、上記加算器１４から
の総和値が許容ハミング距離の値以下であるならば、シ
ンクを検出したと判別され、シンクパルスが出力され
る。

【００６３】このように、本発明に係るシンク検出回路
の実施の形態において、連続する２つの同期ブロックの
識別符号ＩＤの一致検出を行う際に、先頭の識別符号Ｉ
Ｄ₀については、先の同期ブロックの識別符号ＩＤ₀の上
位７ビットのデータと、後の同期ブロックの識別符号Ｉ
Ｄ₀の下位７ビットのデータとを比較するので、識別符
号ＩＤ₁、ＩＤ₂と同様に、ビットエラーを増加させるこ
とがない。これにより、識別符号ＩＤ₀のビットエラー
に対しても許容ハミング距離を確保することができる。
また、このときの疑似シンク発生確率の増加は２倍であ
り、従来のシンク検出回路における疑似シンク発生確率
と比較して、低く抑えることができる。

【００６４】ここで、識別符号ＩＤ₀を、例えば検査多
項式が原始多項式となっているＭ系列とする場合の、識
別符号ＩＤ₀をデータに付加するＩＤ₀付加器の概略的な
構成を図６に示す。

【００６５】このＭ系列発生器では、トラック又はセク
タの先頭で、識別符号ＩＤ₀の初期値がセットされる。
具体的には、図６のＩＤ₀付加器のＭ系列発生器２０内
の各遅延素子２１₁〜２１₈にトラックスタートパルスが
送られて、各遅延素子２１₁〜２１₈にリセットがかけら
れる。この後、識別符号ＩＤ₀の初期値の８ビットデー
タ、例えば‘１０００００００’が、ＬＳＢｆｉｒｓ
ｔで各遅延素子２１₁〜２１₈にそれぞれ入力される。

【００６６】遅延素子２１₁〜２１₈からの所定時間遅延
された各出力は、次の遅延素子に送られると共に、信号
切換器２５の端子ａに送られる。尚、遅延素子２１₈か
らの出力は、信号切換器２５の端子ａに送られると共
に、加算器２２に送られる。この加算器２２では、遅延
素子２１₈からの出力に遅延素子２１₄からの出力が加算
されて、加算器２３に送られる。この加算器２３では、
加算器２２からの出力に遅延素子２１₃からの出力が加
算されて加算器２４に送られる。さらに、加算器２４で
は、加算器２３からの出力に遅延素子２１₂からの出力
が加算されて、この加算出力は遅延素子２１₁に送られ
る。このようにして、Ｍ系列発生器２０ではＭ系列が順
次生成される。

【００６７】また、遅延素子２１₁〜２１₈にはシンクパ
ルスが入力されることにより、同期ブロック毎に、各遅
延素子２１₁〜２１₈からの８ビットのデータが１ビット
ずつシフトされて、信号切換器２５の端子ａに送られ
る。

【００６８】この信号切換器２５は、識別符号ＩＤ₀の
タイミングパルスにより、データに識別符号ＩＤ₀を付
加する際には、信号切換器２５は端子ａ側に切換接続さ
れて、Ｍ系列の識別符号ＩＤ₀のデータが出力される。
一方、上記信号切換器２５の端子ｂには、データが入力
される。識別符号ＩＤ₀が８ビット分出力されたなら
ば、信号切換器２５は端子ｂ側に切換接続されて、デー
タが出力される。

【００６９】ｎ次の原始多項式から成るＭ系列は、２
^n-1の周期を有し、連続するｎビットのデータワードは
全て異なる値となる。従って、例えば８次の原始多項式
から成るＭ系列を１ビットずつシフトさせると、２５５
種類の異なる８ビットデータが現れる。このデータを、
図７に示すように、Ｍ系列の先頭から８ビットを同期ブ
ロックＳＢ₀の識別符号ＩＤ₀とし、１ビットずらした、
次の８ビットを同期ブロックＳＢ₁の識別符号ＩＤ₀とし
て、同じトラック又はセクタ内では、同期ブロックに対
して、Ｍ系列を順次１ビットずつずらした識別符号ＩＤ
₀がそれぞれ付加する。

【００７０】これにより、ＬＳＢｆｉｒｓｔで入力さ
れるＭ系列を識別符号ＩＤ₀に用いた隣合う２つの同期
ブロックにおいては、先の同期ブロックの識別符号ＩＤ
₀の上位７ビットと、後の同期ブロックの識別符号ＩＤ₀
の下位７ビットとは同じデータとなり、図１のシンク検
出回路のハミング距離算出器１０において、識別符号Ｉ
Ｄ₀のハミング距離を簡易に算出することができる。

【００７１】尚、識別符号ＩＤ₀のデータは、Ｍ系列に
限られるものではなく、隣合う２つの同期ブロックにお
いて、先の同期ブロックの識別符号ＩＤ₀の上位７ビッ
トと、後の同期ブロックの識別符号ＩＤ₀の下位７ビッ
トとが同じパターンとなるデータであればよい。

【００７２】上記シンク検出回路の実施の形態は、シリ
アルに入力されるデータに対応した回路構成であるが、
このシンク検出回路をパラレルに入力されるデータに対
応した回路構成とすることもできる。

【００７３】このパラレルの入力データに対応する、シ
ンク検出回路の他の実施の形態の概略的な構成を図８に
示す。

【００７４】このシンク検出回路には、データに２バイ
トのシンク及び３バイトの識別符号ＩＤ等が付加された
所定のサイズの同期ブロックのデータが、８ビットのパ
ラレルデータとして入力される。先に入力される同期ブ
ロックのシンク及び識別符号ＩＤは、遅延メモリ３１で
１同期ブロック分遅延されて、バリアブルシフトレジス
タ３３に送られる。また、上記同期ブロックに続いて入
力される同期ブロックのシンク及び識別符号ＩＤは、バ
リアブルシフトレジスタ３４に送られると共に、ビット
シフト検出器３２に送られる。

【００７５】上記入力される８ビットのパラレルデータ
は、同期ブロックの先頭のシンクＳＹ₀の最初のビット
位置で区切られているとは限らず、同期ブロックの区切
り、即ちビットシフト位相は不確定である。よって、ビ
ットシフト検出器３２では、１同期ブロック遅延された
後の同期ブロックの先頭のシフトＳＹ₀の最初のビット
の正しい区切りに対する、実際に入力された、後の同期
ブロックのシフトＳＹ₀の最初のビット位置のシフト量
を検出して、３ビットのビットシフト位相情報としてバ
リアブルシフトレジスタ３３及びバリアブルシフトレジ
スタ３４にそれぞれ出力する。これにより、バリアブル
シフトレジスタ３３及びバリアブルシフトレジスタ３４
では、送られたシフト及び識別符号ＩＤが正しいビット
位置に区切り直される。この正しいビット位置のシフト
及び識別符号ＩＤは、シンク・ＩＤ比較器４０に出力さ
れる。

【００７６】具体的には、上記バリアブルシフトレジス
タ３３からの、０〜１５ビットまでのシンクＳＹ₀、Ｓ
Ｙ₁は、ハミング距離算出器４１に送られる。また、１
７〜２３ビットまでの識別符号ＩＤ₀の上位７ビットの
データ、及び２４〜３９ビットまでの識別符号ＩＤ₁、
ＩＤ₂は、ハミング距離算出器４３に送られる。

【００７７】一方、バリアブルシフトレジスタ３４から
の、０〜１５ビットまでのシンクＳＹ₀、ＳＹ₁は、ハミ
ング距離算出器４２に送られる。また、１６〜２２ビッ
トまでの識別符号ＩＤ₀の下位７ビットのデータ、及び
２３〜３９ビットまでの識別符号ＩＤ₁、ＩＤ₂は、ハミ
ング距離算出器４３に送られる。

【００７８】ハミング距離算出器４１では、先の同期ブ
ロックの１６ビットのシンクＳＹ₀、ＳＹ₁のデータと、
予め設定される１６ビットのシンクワードとのハミング
距離が算出され、ハミング距離算出器４２では、上記先
の同期ブロックに続く後の同期ブロックの１６ビットの
シンクＳＹ₀、ＳＹ₁のデータと、上記予め設定される１
６ビットのシンクワードとのハミング距離が算出され
る。

【００７９】また、ハミング距離算出器４３では、先の
同期ブロックの２３ビットの識別符号ＩＤ₀、ＩＤ₁、Ｉ
Ｄ₂のデータと、後の同期ブロックの２３ビットの識別
符号ＩＤ₀、ＩＤ₁、ＩＤ₂のデータとのハミング距離が
算出される。

【００８０】上記３つのハミング距離算出器４１、４
２、４３からの出力は、加算器４４に入力されて加算さ
れる。そして、加算器４４からは、３つのハミング距離
の総和値が出力される。この加算器４４からの出力は比
較器４５に送られ、上記加算器４４からの出力と、予め
設定されて入力される許容ハミング距離とが比較され
る。この比較により、上記加算器１４からの総和値が許
容ハミング距離の値以下であるならば、シンクを検出し
たと判別され、シンクパルスが出力される。

【００８１】このように、パラレル入力されるシンク及
び識別符号を用いた場合にも、連続する２つの同期ブロ
ックの各識別符号ＩＤの比較の際のビットエラーを増加
させないので、シンク検出を正確に行うことができる。

【００８２】尚、上記シンク検出回路では、８ビットの
識別符号ＩＤ₀の内の７ビットを用いる場合について説
明したが、識別符号ＩＤのビット数は８ビットに限る必
要がない。例えば、Ｍ系列を用いる場合には、識別符号
ＩＤ₀のビット数に応じた次数の原始多項式によりＭ系
列を発生させた識別符号ＩＤ₀を用いることにより、上
述したシンク検出回路による効果と同様の効果を得るこ
とができる。

【００８３】

【発明の効果】以上の説明からも明かなように、本発明
に係る同期信号検出回路は、ｎビットから成る、同期ブ
ロックの識別符号の内の連続するｍビットのデータ、及
び上記同期ブロックに連続する次の同期ブロックの識別
符号の内の、上記ｍビットのデータ列とは異なる、連続
するｍビットのデータに応じて、同期信号を出力するこ
とにより、識別符号のビットエラーを増幅させることが
なくなるので、シンク検出エラー及び疑似シンク発生の
確率を十分に低く抑え、高性能なシンク検出を行うこと
ができる。

【図面の簡単な説明】

【図１】本発明に係る同期信号検出回路の実施の形態の
概略的な構成図である。

【図２】ハミング距離算出を用いたシンク検出回路の概
略的な構成図である。

【図３】ハミング距離を算出する際のシンク及び識別符
号の対応関係を説明するための図である。

【図４】シンク及び識別符号ＩＤのハミング距離を算出
を説明するための図である。

【図５】２つの識別符号ＩＤ₀のハミング距離の算出に
ついて説明するための図である。

【図６】ＩＤ₀付加器の概略的な構成図である。

【図７】識別符号ＩＤ₀に用いるＭ系列について説明す
るための図である。

【図８】本発明に係る同期信号検出回路の他の実施の形
態の概略的な構成図である。

【図９】ディジタルＶＴＲの概略的な構成図である。

【図１０】従来のＩＤ₀付加器の概略的な構成図であ
る。

【図１１】従来のシンク検出回路の概略的な構成図であ
る。

【図１２】従来の識別符号ＩＤ₀の一致検出を説明する
ための図である。

【符号の説明】

１遅延メモリ２、３シフトレジスタ１０シンク・ＩＤ比較器１１、１２、１３ハミング距離算出器１４加算器１５比較器

Claims

【特許請求の範囲】

【請求項１】ｎビットから成る識別符号を含む同期ブ
ロック内の同期信号を検出する同期信号検出回路におい
て、上記同期ブロックの識別符号の内の連続するｍ（ｍ＜
ｎ）ビットのデータ、及び上記同期ブロックに連続する
次の同期ブロックの識別符号の内の、上記ｍビットのデ
ータ列とは異なる、連続するｍ（ｍ＜ｎ）ビットのデー
タを出力する識別符号出力手段と、上記識別符号出力手段から各出力に応じて同期信号を出
力する同期信号出力手段とを備えて成ることを特徴とす
る同期信号検出回路。
【請求項２】上記同期ブロックの識別符号の内の連続
するｍビットのデータは、上記ｎビットのデータの内の
上位ｍビットであり、上記次の同期ブロックの識別符号
の内の連続するｍビットのデータは、上記ｎビットのデ
ータの内の下位ｍビットであることを特徴とする請求項
１記載の同期信号検出回路。
【請求項３】上記識別符号は、Ｍ系列を（ｎ−ｍ）ビ
ットずつシフトさせて成ることを特徴とする請求項１記
載の同期信号検出回路。
【請求項４】上記同期信号出力手段は、上記同期ブロックに含まれる同期信号と基準の同期信号
パターンとのハミング距離を算出する第１のハミング距
離算出手段と、上記次の同期ブロックに含まれる同期信号と基準の同期
信号パターンとのハミング距離を算出する第２のハミン
グ距離算出手段と、上記同期ブロックの識別符号の内の連続するｍビットの
データと、上記次の同期ブロックの識別符号の内の連続
するｍビットのデータとのハミング距離を算出する第３
のハミング距離算出手段とを備え、上記第１のハミング距離算出手段、上記第２のハミング
距離算出手段及び上記第３のハミング距離算出手段から
の各出力の総和値が、予め設定されたハミング距離の値
以下である際には、同期信号を出力することを特徴とす
る請求項１記載の同期信号検出回路。