JP3766993B2 - 同期信号検出回路 - Google Patents
同期信号検出回路 Download PDFInfo
- Publication number
- JP3766993B2 JP3766993B2 JP28223695A JP28223695A JP3766993B2 JP 3766993 B2 JP3766993 B2 JP 3766993B2 JP 28223695 A JP28223695 A JP 28223695A JP 28223695 A JP28223695 A JP 28223695A JP 3766993 B2 JP3766993 B2 JP 3766993B2
- Authority
- JP
- Japan
- Prior art keywords
- sync
- bit
- hamming distance
- synchronization signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同期ブロックに含まれる同期信号のビットシフト量を検出するビットシフト検出回路を用いる同期信号検出回路に関する。
【０００２】
【従来の技術】
現在、ビデオテープレコーダいわゆるＶＴＲにおいては、ディジタル記録方式の発達により、低搬送波ＦＭ記録方式を用いた、アナログＶＴＲよりも高画質な画像を記録、再生することができるディジタルＶＴＲが実用化されつつある。
【０００３】
このディジタルＶＴＲの概略的な構成を図９に示す。
【０００４】
このディジタルＶＴＲの記録系においては、入力されるアナログのビデオ信号は、Ａ／Ｄ（アナログ／ディジタル）コンバータ５１でディジタル信号に変換されて量子化され、ディジタル信号処理回路５２に送られる。
【０００５】
このディジタル信号処理回路５２では、ディジタルビデオ信号が適当な大きさのブロック毎に分割された後、直交変換されて可変長符号化される。そして、シャフル及びスクランブル処理が施されて、誤り訂正用のパリティがデータに付加される。このとき、２次元配列されたデータの内の垂直方向のデータに対するパリティは外符号と呼ばれ、また、水平方向のデータに対するパリティは内符号と呼ばれる。この処理されたデータは、シンク・ＩＤ付加器５３に送られる。
【０００６】
このシンク・ＩＤ付加器５３では、送られた信号に２バイトの同期検出用の同期信号いわゆるシンク及び３バイトの識別符号いわゆるＩＤが付加されて、符号化器５４に送られる。
【０００７】
この符号化器５４では、送られた信号に対して、フレーム毎に誤り訂正及び修整のための符号化が施され、高密度記録に適した信号に変換するチャネルコーディングされて記録信号が出力される。この記録信号は、記録ヘッド５５を介して磁気テープ上に記録される。
【０００８】
また、再生系においては、磁気テープ上の記録信号が再生ヘッド５６によって読み出され、復号器５７に送られる。この復号器５７では、再生信号がフレーム毎に分離されて復号され、シンク検出器５８に送られる。
【０００９】
このシンク検出器５８では、送られた信号からシンクが検出され、このシンクに基づいてデータ信号が復調される。この復調データはディジタル信号処理回路５９に送られる。
【００１０】
このディジタル信号処理回路５９では、復調データに対して、誤り訂正、デスクランブル及びデシャフル処理が施された後、逆直交変換され、データの伸張等の処理が行われる。
【００１１】
この伸張されたデータは、Ｄ／Ａ（ディジタル／アナログ）コンバータ６０でアナログ信号に変換されて、外部のモニタ等に送られる。
【００１２】
また、上記シンク検出器５８において、内符号ブロック毎のシンクを検出する同期信号検出回路いわゆるシンク検出回路の一例の概略的な構成を図１０に示す。
【００１３】
このシンク検出回路には、上記復号器５７から出力される、データに２バイトのシンク及び３バイトの識別符号ＩＤ等が付加された所定のサイズの同期ブロックのデータが、８ビットのパラレルデータとして入力される。先に入力される同期ブロックのシンク及び識別符号ＩＤは、遅延メモリ３１で１同期ブロック分遅延されて、バリアブルシフトレジスタ３３に送られる。また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ３４に送られると共に、ビットシフト検出器３２に送られる。
【００１４】
上記入力される８ビットのパラレルデータは、同期ブロックの先頭のシンクＳＹの最初のビット位置で区切られているとは限らず、同期ブロックの区切り、即ち位相は不確定である。よって、ビットシフト検出器３２では、後に入力された同期ブロックのシンクＳＹの最初のビット位置のシフト量を検出し、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４にそれぞれ出力される。
【００１５】
ここで、ビットシフト検出器３２に送られる、正確なシンクＳＹ0、ＳＹ1のパターンが、例えば図１１Ａに示すように、１６進数表示で‘２Ｅ・Ｄ３’であるときには、２進数データとしてＬＳＢ（Least Significant Bit） ｆｉｒｓｔ、即ち２進数データの最下位ビットから、‘０１１１０１００１１００１０１１’となる。この‘２Ｅ・Ｄ３’の値は、一致検出器７１、７２に送られるシンクワードでもある。図１１Ｂに示すように、このシンクワードに対して０ビットのシフト量を持つＰＨＡＳＥ ０から７ビットのシフト量を持つＰＨＡＳＥ ７までの、各４ビットずつの８種類の異なるパターンをプレ検出ワードとして用意する。
【００１６】
ビットシフト検出器３２に入力されるシンクＳＹ0の８ビットの区切り、即ち位相が不確定であっても、上記複数のプレ検出ワード（PRE-DETECT-WORD）を用い、これらのパターンの内のどのパターンと一致するのかを検出することにより、シンクＳＹ0の正しいビット位置からのビットシフト値を検出することができる。
【００１７】
これにより、バリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４では、送られたシフトＳＹ及び識別符号ＩＤが正しいビット位置に区切り直される。上記バリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４からの正しいビット位置のシンクＳＹ及び識別符号ＩＤは、シンク・ＩＤ比較器７０にそれぞれ出力される。
【００１８】
具体的には、上記バリアブルシフトレジスタ３３からの、０〜１５ビットまでのシンクＳＹは、一致検出器７１に送られる。また、１６〜３９ビットまでの識別符号ＩＤは、一致検出器７３に送られる。一方、シフトレジスタ３４からは、０〜１５ビットまでのシンクＳＹは、一致検出器７２に送られる。また、１６〜３９ビットまでの識別符号ＩＤは、一致検出器７３に送られる。
【００１９】
一致検出器７１では、１同期ブロック分遅延後の１６ビットのシンクＳＹのデータと、予め設定された１６ビットのシンクワードとが一致するか否かが検出され、一致検出器７２では、１同期ブロック分遅延前の１６ビットのシンクＳＹのデータと上記１６ビットのシンクワードとが一致するか否かが検出される。
【００２０】
また、一致検出器７３では、１同期ブロック分遅延前の２４ビットの識別符号ＩＤのデータと１同期ブロック分遅延後の２４ビットの識別符号ＩＤのデータとが一致するか否かが検出される。
【００２１】
３つの一致検出器７１、７２、７３からの出力はＡＮＤ回路７４に入力される。このＡＮＤ回路７４からは、上記３つの一致検出器７１、７２、７３からの信号が全て一致するときにシンクパルスが出力される。
【００２２】
このようにして、シンク検出器５８では、２つの同期ブロックのシンク及び識別符号ＩＤを用いてシンクを検出している。
【００２３】
【発明が解決しようとする課題】
ところで、ビットシフト検出器３２で用いる８種類のプレ検出ワードは、各４ビットであるので、互いのハミング距離は１〜４である。よって、プレ検出ワードの基であるシンクデータに、わずか１ビットでも復号エラーが生じると、このシンクデータのパターンは、正しいプレ検出ワードのパターンとは異なり、別のプレ検出ワードのパターンと一致するパターンとなる場合が生じる。例えば、ＰＨＡＳＥ ０の‘０１１１’において、最後の‘１’が‘０’に誤ることにより、ＰＨＡＳＥ ７の‘０１１０’と同じ値となる。
【００２４】
これにより、従来のビットシフト検出器においては、シンクデータに１ビット以上の復号エラーが生じたときには、確実にビットシフト値を検出することができない。
【００２５】
そこで、本発明は上述の実情に鑑み、シンクのビットシフト値の検出を確実に行うことができるビットシフト検出回路を用いる同期信号検出回路を提供するものである。
【００２６】
【課題を解決するための手段】
本発明に係る同期信号検出回路は、同期ブロックに含まれる同期信号を検出する同期信号検出回路において、上記同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離をそれぞれ算出し、上記複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量検出手段と、上記ビットシフト量検出手段からのビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせるシフト手段と、上記シフト手段からの上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力する同期信号出力手段とを備え、上記同期信号出力手段は、上記同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第１のハミング距離算出手段と、上記次の同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第２のハミング距離算出手段と、上記同期ブロックに含まれる識別符号と、上記次の同期ブロックに含まれる識別符号とのハミング距離を算出する第３のハミング距離算出手段とを備え、上記第１のハミング距離算出手段、上記第２のハミング距離算出手段及び上記第３のハミング距離算出手段からの各出力の総和値が、予め設定されたハミング距離の値以下である際には、同期信号を出力することを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２９】
図１には、本発明に係る同期信号検出回路の実施の形態に用いられるビットシフト検出回路の概略的な構成を示す。
【００３０】
このビットシフト検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号パターンとのハミング距離をそれぞれ算出するハミング距離算出手段であるハミング距離算出器１〜７と、上記ハミング距離算出器１〜７からの複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量出力手段である比較器１１〜１７及びエンコーダ１８とを備えて成る。
【００３１】
また、図２には、図１のビットシフト検出回路を用いる同期信号検出回路であって、ハミング距離を用いてシンク及び識別符号ＩＤの比較を行うことにより同期信号、即ちシンクを検出する同期信号検出回路いわゆるシンク検出回路の実施の形態の概略的な構成を示す。
【００３２】
このシンク検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離をそれぞれ算出し、上記複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量検出手段であるビットシフト検出器３２と、上記ビットシフト検出器３２からのビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせるシフト手段であるバリアブルシフトレジスタ３３、３４と、上記バリアブルシフトレジスタ３３、３４からの上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力する同期信号出力手段であるシンク・ＩＤ比較器４０とを備えて成る。
【００３３】
先ず、図１のビットシフト検出回路について具体的に説明する。
【００３４】
図１のビットシフト検出回路には、シンクＳＹの先頭から１０ビットのデータがハミング距離算出器１〜７にそれぞれ入力される。また、ハミング距離算出器１〜７には、１０ビットのＰＨＡＳＥ ０〜６までの各プレ検出ワードがそれぞれ入力される。これにより、ハミング距離算出器１〜７では、シンクＳＹの１０ビットのデータと各プレ検出ワードとのハミング距離が算出される。
【００３５】
ここで、ビットシフト検出器３２に送られる正確なシンクＳＹ0、ＳＹ1の値が、例えば図３Ａに示すように、１６進数表示で‘７６・Ｂ４’であるときには、２進数データとして、ＬＳＢ ｆｉｒｓｔで、‘０１１０１１１０００１０１１０１’となる。この‘７６・Ｂ４’の値は、後述するハミング距離算出器４１、４２に送られるシンクワードの値でもある。このシンクワードの値を用いて、図３Ｂに示すように、各１０ビットずつ、シンクワードに対して０ビットのシフト量となるＰＨＡＳＥ ０から６ビットのシフト量となるＰＨＡＳＥ ６までの７種類の異なるパターンをプレ検出ワードとして用意する。
【００３６】
これらのＰＨＡＳＥ ０〜６のプレ検出ワードのパターンの互いのハミング距離は５以上である。これにより、シンクデータに対して２ビット以内の復号エラーが生じた場合にも、ビットシフト値の検出時に、どのプレ検出ワードであったのかを判別することができる。即ち、シンクの復号エラーが２ビット以内であるならば、ビットシフト値を検出することが可能である。
【００３７】
具体的には、図４Ａに示すように、正確な先頭のビットはＳで示す位置であるシンクＳＹ0のビット列が、図１のハミング距離算出器１〜７に入力された場合に、各ハミング距離算出器１〜７では、図４ＢのＰＨＡＳＥ ０〜６までのプレ検出ワードが、範囲Ｗの１０ビットのデータと比較されて、それぞれのハミング距離が求められる。
【００３８】
上記ハミング距離算出器１〜７で算出されたハミング距離は、比較器１１〜１７にそれぞれ送られる。
【００３９】
上記比較器１１〜１７には、値‘２’がそれぞれ送られており、比較器１１〜１７では、送られた各ハミング距離が２以下であるか否かが検出される。これらの比較器１１〜１７からの出力結果は、データＩＮ1〜ＩＮ7としてそれぞれエンコーダ１８に送られる。
【００４０】
エンコーダ１８では、図５に示す真理表に基づいて、送られた７ビットのデータＩＮ1〜ＩＮ7が３ビットのデータとして出力される。
【００４１】
尚、０〜６ビットシフトのどのプレ検出ワードに対しても、シンクＳＹのパターンはハミング距離２以内でないときには、７ビットシフトであると考える。
【００４２】
上述の構成により、０〜７までのビットシフトに対する、８種類の範囲Ｗの１０ビットのパターンのハミング距離がそれぞれ５以上となるようなシンクパターンを選択し、上記複数のプレ検出ワードの内で、実際に入力されるシンクＳＹのパターンと比較してハミング距離２以内となるパターンを検出することにより、ビットシフト値を検出する。
【００４３】
尚、シンクＳＹの値、即ちシンクワードの値としては、‘７６・Ｂ４’以外にも、以下に示す値等が考えられる。
【００４４】
‘８９・４Ｂ’（‘１００１０００１１１０１００１０’）
‘２Ｄ・６Ｅ’（‘１０１１０１０００１１１０１１０’）
‘Ｄ２・９１’（‘０１００１０１１１０００１００１’）
これにより、シンクＳＹに２ビットの復号エラーが生じていても、このシンクＳＹに対して確実に正しいビットシフト値を検出することができる。
【００４５】
次に、図２のシンク検出回路について具体的に説明する。
【００４６】
図２のシンク検出回路のシンク・ＩＤ比較器４０は、同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第１のハミング距離算出手段であるハミング距離算出器４１と、上記次の同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第２のハミング距離算出手段であるハミング距離算出器４２と、上記同期ブロックに含まれる識別符号と、上記次の同期ブロックに含まれる識別符号とのハミング距離を算出する第３のハミング距離算出手段であるハミング距離算出器４３とを備え、上記ハミング距離算出器４１、４２、４３からの各出力の総和値が、予め設定されたハミング距離の値以下である際には、同期信号を出力する。
【００４７】
具体的には、図２のシンク検出回路には、データに２バイトのシンク及び３バイトの識別符号ＩＤ等が付加された所定のサイズの同期ブロックのシンク及び識別符号ＩＤが、８ビットのパラレルデータとして入力される。先に入力される同期ブロックのシンク及び識別符号ＩＤは、遅延メモリ６１で１同期ブロック分遅延されて、バリアブルシフトレジスタ６３に送られる。また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ６４に送られると共に、ビットシフト検出器６２に送られる。
【００４８】
ビットシフト検出器６２は、図１のビットシフト検出回路と同様の処理動作を行うものであり、後に入力された同期ブロックのシンクＳＹの最初のビット位置のシフト量が検出される。このシフト量は、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４にそれぞれ出力される。これにより、バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４では、送られたシフトが正しいビット位置に区切り直される。
【００４９】
上記バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４からは、正しいビット位置のシンクＳＹ及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ出力される。
【００５０】
シンク・ＩＤ比較器４０では、具体的には、バリアブルシフトレジスタ６３からの出力データの内の先頭の０ビット〜１５ビットまでの１６ビットのシンクＳＹのデータは、ハミング距離算出器４１に送られる。また、１６ビット〜３９ビットまでの２４ビットの識別符号ＩＤのデータは、ハミング距離算出器４３に送られる。
【００５１】
一方、バリアブルシフトレジスタ６４からの出力データの内の先頭の０ビット〜１５ビットまでの１６ビットのシンクＳＹのデータは、ハミング距離算出器４２に送られる。また、１６ビット〜３９ビットまでの２４ビットの識別符号ＩＤのデータは、ハミング距離算出器４３に送られる。
【００５２】
ハミング距離算出器４１では、１同期ブロック分遅延後の先の同期ブロックの１６ビットのシンクＳＹのデータと、予め設定された１６ビットのシンクワードとのハミング距離が算出され、ハミング距離算出器４２では、１同期ブロック分遅延前の後の同期ブロックの１６ビットのシンクＳＹのデータと上記１６ビットのシンクワードとのハミング距離が算出される。また、ハミング距離算出器４３では、１同期ブロック分遅延前の２４ビットの識別符号ＩＤのデータと１同期ブロック分遅延後の２４ビットの識別符号ＩＤのデータとのハミング距離が算出される。
【００５３】
上記３つのハミング距離算出器４１、４２、４３からの出力は、加算器４４に入力されて加算され、３つのハミング距離の総和値が出力される。この加算器４４からの出力は比較器４５に送られる。
【００５４】
この比較器４５では、上記加算器４４からの出力と、予め設定されて入力される許容ハミング距離とが比較される。この比較により、上記加算器４４からの総和値が許容ハミング距離の値、具体的には２以下であるならば、シンクを検出したと判別され、シンクパルスが出力される。
【００５５】
このように、図１のビットシフト検出回路を、ハミング距離２以内のシンク・ＩＤ比較器４０と組み合わせることにより、正しいビットシフト値を検出することができるシフト検出回路を実現することができる。
【００５６】
次に、図１のビットシフト検出回路を用いたシンク検出回路の他の実施の形態の概略的な構成を図６に示す。
【００５７】
このシンク検出回路は、前戻り型シンク検出回路であり、同期信号出力手段であるシンク・ＩＤ比較器４０からの同期信号を、シフト手段であるバリアブルシフトレジスタ６４からの上記次の同期ブロックの識別符号の値に基づいて、同期ブロック単位で遅延させて出力する制御手段である制御回路２１を備える。
【００５８】
尚、図６のシンク検出回路において、図２のシンク検出回路に示す符号と同じ符号で示される各部は、図２のシンク検出回路で説明した動作と同様の動作を行うものである。
【００５９】
具体的には、この前戻り型シンク検出回路に、先に入力される同期ブロックのパラレルデータは、遅延メモリ６１で１同期ブロック分遅延されて、この同期ブロックのシンク及び識別符号ＩＤはバリアブルシフトレジスタ６３に送られる。
【００６０】
また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ６４に送られると共に、ビットシフト検出器６２に送られる。
【００６１】
ビットシフト検出器６２では、入力された同期ブロックのシンクＳＹのビット位置のシフト量が検出され、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ６３、６４及び制御回路２１にそれぞれ出力される。
【００６２】
バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４では、送られたシフトが正しいビット位置に区切り直され、正しいビット位置のシンク及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ出力される。シンク・ＩＤ比較器４０では、入力されるシンク及び識別符号ＩＤのハミング距離が算出されて、これらのハミング距離と、入力される許容ハミング距離、具体的には２以内の許容ハミング距離との比較により、シンクパルスが制御回路２１に出力される。
【００６３】
また、上記バリアブルシフトレジスタ６４からは、識別符号ＩＤ0の８ビットのデータが制御回路２１に出力される。この制御回路２１では、識別符号ＩＤ0の値に基づいて、送られたビットシフト値及びシンクパルスに対して同期ブロック単位で遅延量を可変する前戻り処理が行われる。
【００６４】
例えば、図７Ａに示す、トラックあるいはセクタの先頭の同期ブロックからのシンク及び識別符号ＩＤが入力されるときに、この入力された同期ブロック毎のデータは遅延メモリ６１で１同期ブロック分遅延されて、図７Ｂに示すデータがバリアブルシフトレジスタ６３に入力される。このバリアブルシフトレジスタ６３で、シンクのビット位置が正しく区切られた後、シンク・ＩＤ比較器４０で、正常にシンク検出することができた場合には、図７Ｂの各同期ブロックに対応する、図７Ｃに示すシンクパルスが出力されることになる。この後、制御回路２１では、シンク・ＩＤ比較器４０からのシンクパルス、バリアブルシフトレジスタ６４からの識別符号ＩＤ0、及びビットシフト検出器６２からのビットシフト値を５同期ブロック分遅延させて、図７Ｄの同期ブロックのシンク及び識別符号ＩＤをバリアブルシフトレジスタ２３に出力し、この図７Ｄの同期ブロックに対応する、図７Ｅのシンクパルスを出力する。
【００６５】
ここで、図７Ａと同様の、図８Ａに示す、トラックあるいはセクタの先頭の同期ブロックからのシンク及び識別符号ＩＤが、遅延メモリ６１で１同期ブロック分遅延された、同期ブロック毎のデータは図７Ｂに示すものである。この同期ブロック毎のデータをシンク・ＩＤ比較器４０に入力したときに、先頭の４つの同期ブロックにシンク検出エラーが生じてシンクパルスが出力されない場合を考える。
【００６６】
この場合、制御回路２１においては、シンクを検出することができた同期ブロックの識別符号ＩＤ0を調べる。このシンクを検出することができた同期ブロックが、例えば先頭から５番目の、識別符号ＩＤ0の値が１６進数表示で‘ＦＢ’の同期ブロックであるとするならば、図８Ｃのシンクパルスを１同期ブロック分遅延して、先頭の４つの同期ブロック分の識別符号ＩＤ0を、周期性を利用して補間することにより、図８Ｂの同期ブロックのデータよりも５同期ブロック分遅延した時間から、図８Ｄの識別符号ＩＤ0が‘ＦＦ’の先頭の同期ブロックの、図８Ｅに示すシンクパルスを出力することができる。
【００６７】
このような前戻り処理により検出されたシンクパルスは外部に出力され、ビットシフト値はバリアブルシフトレジスタ２３に送られる。
【００６８】
ここで、上記遅延メモリ６１で１同期ブロック分された先の同期ブロックのデータは、遅延メモリ２２に送られる。この遅延メモリ２２では、上記前戻り処理により遅延される同期ブロック分、例えば図８においては５同期ブロック分、上記送られた同期ブロックのデータが遅延される。この遅延された同期ブロックのデータは、バリアブルシフトレジスタ２３に送られる。
【００６９】
このバリアブルシフトレジスタ２３では、制御回路２１からの前戻り処理後のビットシフト値に基づいて、同期ブロックのシンクＳＹ0のビット位置が正しく区切り直されて、出力される。
【００７０】
上述のシンク検出回路では、図１のビットシフト検出回路を用いることにより、シンクＳＹの２ビット以内の復号エラーが生じていても、このシンクＳＹに対して確実に正しいビットシフト値を検出することができるので、シンク検出エラーが生じても、前戻り処理により、先頭の同期ブロックからシンクパルスを出力することができる。
【００７１】
【発明の効果】
以上の説明からも明かなように、本発明に係るビットシフト検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号パターンとのハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力することにより、同期ブロックのシンクパターンに復号エラーが存在する場合にも、シンクパターンに対して確実に正しいビットシフト値を検出することができる。
【００７２】
また、本発明に係る同期信号検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力し、このビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせ、上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力することにより、パラレル処理で、シンクパターンに対して確実に正しいビットシフト値を検出した後に、シンク検出を確実に行うことができるので、シンク検出処理に使用するクロック周波数として、バイト単位の低いクロック周波数を使用して、消費電力を低くすることができる。また、シンク検出エラーレートを低く抑え、高性能なシンク検出を行うことができる。
【図面の簡単な説明】
【図１】本発明に係るビットシフト検出回路の実施の形態の概略的な構成図である。
【図２】本発明に係る同期信号検出回路の実施の形態の概略的な構成図である。
【図３】ビットシフト値の検出を説明するための図である。
【図４】ビットシフト値の検出を具体的に説明するための図である。
【図５】エンコーダの真理表を示す図である。
【図６】本発明に係る同期信号検出回路の他の実施の形態の概略的な構成図である。
【図７】図６の同期信号検出回路の処理における信号のタイミングを示す図である。
【図８】図６の同期信号検出回路の処理における他の信号のタイミングを示す図である。
【図９】ディジタルＶＴＲの概略的な構成図である。
【図１０】従来のシンク検出回路の概略的な構成図である。
【図１１】従来のシンク検出回路のビットシフト検出動作を説明するための図である。
【符号の説明】
１、２、３、４、５、６、７ ハミング距離算出器
１１、１２、１３、１４、１５、１６、１７ 比較器
１８ エンコーダ
３１ 遅延メモリ
３２ ビットシフト検出器
３３、３４ バリアブルシフトレジスタ
４０ シンク・ＩＤ比較器
【発明の属する技術分野】
本発明は、同期ブロックに含まれる同期信号のビットシフト量を検出するビットシフト検出回路を用いる同期信号検出回路に関する。
【０００２】
【従来の技術】
現在、ビデオテープレコーダいわゆるＶＴＲにおいては、ディジタル記録方式の発達により、低搬送波ＦＭ記録方式を用いた、アナログＶＴＲよりも高画質な画像を記録、再生することができるディジタルＶＴＲが実用化されつつある。
【０００３】
このディジタルＶＴＲの概略的な構成を図９に示す。
【０００４】
このディジタルＶＴＲの記録系においては、入力されるアナログのビデオ信号は、Ａ／Ｄ（アナログ／ディジタル）コンバータ５１でディジタル信号に変換されて量子化され、ディジタル信号処理回路５２に送られる。
【０００５】
このディジタル信号処理回路５２では、ディジタルビデオ信号が適当な大きさのブロック毎に分割された後、直交変換されて可変長符号化される。そして、シャフル及びスクランブル処理が施されて、誤り訂正用のパリティがデータに付加される。このとき、２次元配列されたデータの内の垂直方向のデータに対するパリティは外符号と呼ばれ、また、水平方向のデータに対するパリティは内符号と呼ばれる。この処理されたデータは、シンク・ＩＤ付加器５３に送られる。
【０００６】
このシンク・ＩＤ付加器５３では、送られた信号に２バイトの同期検出用の同期信号いわゆるシンク及び３バイトの識別符号いわゆるＩＤが付加されて、符号化器５４に送られる。
【０００７】
この符号化器５４では、送られた信号に対して、フレーム毎に誤り訂正及び修整のための符号化が施され、高密度記録に適した信号に変換するチャネルコーディングされて記録信号が出力される。この記録信号は、記録ヘッド５５を介して磁気テープ上に記録される。
【０００８】
また、再生系においては、磁気テープ上の記録信号が再生ヘッド５６によって読み出され、復号器５７に送られる。この復号器５７では、再生信号がフレーム毎に分離されて復号され、シンク検出器５８に送られる。
【０００９】
このシンク検出器５８では、送られた信号からシンクが検出され、このシンクに基づいてデータ信号が復調される。この復調データはディジタル信号処理回路５９に送られる。
【００１０】
このディジタル信号処理回路５９では、復調データに対して、誤り訂正、デスクランブル及びデシャフル処理が施された後、逆直交変換され、データの伸張等の処理が行われる。
【００１１】
この伸張されたデータは、Ｄ／Ａ（ディジタル／アナログ）コンバータ６０でアナログ信号に変換されて、外部のモニタ等に送られる。
【００１２】
また、上記シンク検出器５８において、内符号ブロック毎のシンクを検出する同期信号検出回路いわゆるシンク検出回路の一例の概略的な構成を図１０に示す。
【００１３】
このシンク検出回路には、上記復号器５７から出力される、データに２バイトのシンク及び３バイトの識別符号ＩＤ等が付加された所定のサイズの同期ブロックのデータが、８ビットのパラレルデータとして入力される。先に入力される同期ブロックのシンク及び識別符号ＩＤは、遅延メモリ３１で１同期ブロック分遅延されて、バリアブルシフトレジスタ３３に送られる。また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ３４に送られると共に、ビットシフト検出器３２に送られる。
【００１４】
上記入力される８ビットのパラレルデータは、同期ブロックの先頭のシンクＳＹの最初のビット位置で区切られているとは限らず、同期ブロックの区切り、即ち位相は不確定である。よって、ビットシフト検出器３２では、後に入力された同期ブロックのシンクＳＹの最初のビット位置のシフト量を検出し、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４にそれぞれ出力される。
【００１５】
ここで、ビットシフト検出器３２に送られる、正確なシンクＳＹ0、ＳＹ1のパターンが、例えば図１１Ａに示すように、１６進数表示で‘２Ｅ・Ｄ３’であるときには、２進数データとしてＬＳＢ（Least Significant Bit） ｆｉｒｓｔ、即ち２進数データの最下位ビットから、‘０１１１０１００１１００１０１１’となる。この‘２Ｅ・Ｄ３’の値は、一致検出器７１、７２に送られるシンクワードでもある。図１１Ｂに示すように、このシンクワードに対して０ビットのシフト量を持つＰＨＡＳＥ ０から７ビットのシフト量を持つＰＨＡＳＥ ７までの、各４ビットずつの８種類の異なるパターンをプレ検出ワードとして用意する。
【００１６】
ビットシフト検出器３２に入力されるシンクＳＹ0の８ビットの区切り、即ち位相が不確定であっても、上記複数のプレ検出ワード（PRE-DETECT-WORD）を用い、これらのパターンの内のどのパターンと一致するのかを検出することにより、シンクＳＹ0の正しいビット位置からのビットシフト値を検出することができる。
【００１７】
これにより、バリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４では、送られたシフトＳＹ及び識別符号ＩＤが正しいビット位置に区切り直される。上記バリアブルシフトレジスタ３３及びバリアブルシフトレジスタ３４からの正しいビット位置のシンクＳＹ及び識別符号ＩＤは、シンク・ＩＤ比較器７０にそれぞれ出力される。
【００１８】
具体的には、上記バリアブルシフトレジスタ３３からの、０〜１５ビットまでのシンクＳＹは、一致検出器７１に送られる。また、１６〜３９ビットまでの識別符号ＩＤは、一致検出器７３に送られる。一方、シフトレジスタ３４からは、０〜１５ビットまでのシンクＳＹは、一致検出器７２に送られる。また、１６〜３９ビットまでの識別符号ＩＤは、一致検出器７３に送られる。
【００１９】
一致検出器７１では、１同期ブロック分遅延後の１６ビットのシンクＳＹのデータと、予め設定された１６ビットのシンクワードとが一致するか否かが検出され、一致検出器７２では、１同期ブロック分遅延前の１６ビットのシンクＳＹのデータと上記１６ビットのシンクワードとが一致するか否かが検出される。
【００２０】
また、一致検出器７３では、１同期ブロック分遅延前の２４ビットの識別符号ＩＤのデータと１同期ブロック分遅延後の２４ビットの識別符号ＩＤのデータとが一致するか否かが検出される。
【００２１】
３つの一致検出器７１、７２、７３からの出力はＡＮＤ回路７４に入力される。このＡＮＤ回路７４からは、上記３つの一致検出器７１、７２、７３からの信号が全て一致するときにシンクパルスが出力される。
【００２２】
このようにして、シンク検出器５８では、２つの同期ブロックのシンク及び識別符号ＩＤを用いてシンクを検出している。
【００２３】
【発明が解決しようとする課題】
ところで、ビットシフト検出器３２で用いる８種類のプレ検出ワードは、各４ビットであるので、互いのハミング距離は１〜４である。よって、プレ検出ワードの基であるシンクデータに、わずか１ビットでも復号エラーが生じると、このシンクデータのパターンは、正しいプレ検出ワードのパターンとは異なり、別のプレ検出ワードのパターンと一致するパターンとなる場合が生じる。例えば、ＰＨＡＳＥ ０の‘０１１１’において、最後の‘１’が‘０’に誤ることにより、ＰＨＡＳＥ ７の‘０１１０’と同じ値となる。
【００２４】
これにより、従来のビットシフト検出器においては、シンクデータに１ビット以上の復号エラーが生じたときには、確実にビットシフト値を検出することができない。
【００２５】
そこで、本発明は上述の実情に鑑み、シンクのビットシフト値の検出を確実に行うことができるビットシフト検出回路を用いる同期信号検出回路を提供するものである。
【００２６】
【課題を解決するための手段】
本発明に係る同期信号検出回路は、同期ブロックに含まれる同期信号を検出する同期信号検出回路において、上記同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離をそれぞれ算出し、上記複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量検出手段と、上記ビットシフト量検出手段からのビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせるシフト手段と、上記シフト手段からの上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力する同期信号出力手段とを備え、上記同期信号出力手段は、上記同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第１のハミング距離算出手段と、上記次の同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第２のハミング距離算出手段と、上記同期ブロックに含まれる識別符号と、上記次の同期ブロックに含まれる識別符号とのハミング距離を算出する第３のハミング距離算出手段とを備え、上記第１のハミング距離算出手段、上記第２のハミング距離算出手段及び上記第３のハミング距離算出手段からの各出力の総和値が、予め設定されたハミング距離の値以下である際には、同期信号を出力することを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２９】
図１には、本発明に係る同期信号検出回路の実施の形態に用いられるビットシフト検出回路の概略的な構成を示す。
【００３０】
このビットシフト検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号パターンとのハミング距離をそれぞれ算出するハミング距離算出手段であるハミング距離算出器１〜７と、上記ハミング距離算出器１〜７からの複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量出力手段である比較器１１〜１７及びエンコーダ１８とを備えて成る。
【００３１】
また、図２には、図１のビットシフト検出回路を用いる同期信号検出回路であって、ハミング距離を用いてシンク及び識別符号ＩＤの比較を行うことにより同期信号、即ちシンクを検出する同期信号検出回路いわゆるシンク検出回路の実施の形態の概略的な構成を示す。
【００３２】
このシンク検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離をそれぞれ算出し、上記複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量検出手段であるビットシフト検出器３２と、上記ビットシフト検出器３２からのビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせるシフト手段であるバリアブルシフトレジスタ３３、３４と、上記バリアブルシフトレジスタ３３、３４からの上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力する同期信号出力手段であるシンク・ＩＤ比較器４０とを備えて成る。
【００３３】
先ず、図１のビットシフト検出回路について具体的に説明する。
【００３４】
図１のビットシフト検出回路には、シンクＳＹの先頭から１０ビットのデータがハミング距離算出器１〜７にそれぞれ入力される。また、ハミング距離算出器１〜７には、１０ビットのＰＨＡＳＥ ０〜６までの各プレ検出ワードがそれぞれ入力される。これにより、ハミング距離算出器１〜７では、シンクＳＹの１０ビットのデータと各プレ検出ワードとのハミング距離が算出される。
【００３５】
ここで、ビットシフト検出器３２に送られる正確なシンクＳＹ0、ＳＹ1の値が、例えば図３Ａに示すように、１６進数表示で‘７６・Ｂ４’であるときには、２進数データとして、ＬＳＢ ｆｉｒｓｔで、‘０１１０１１１０００１０１１０１’となる。この‘７６・Ｂ４’の値は、後述するハミング距離算出器４１、４２に送られるシンクワードの値でもある。このシンクワードの値を用いて、図３Ｂに示すように、各１０ビットずつ、シンクワードに対して０ビットのシフト量となるＰＨＡＳＥ ０から６ビットのシフト量となるＰＨＡＳＥ ６までの７種類の異なるパターンをプレ検出ワードとして用意する。
【００３６】
これらのＰＨＡＳＥ ０〜６のプレ検出ワードのパターンの互いのハミング距離は５以上である。これにより、シンクデータに対して２ビット以内の復号エラーが生じた場合にも、ビットシフト値の検出時に、どのプレ検出ワードであったのかを判別することができる。即ち、シンクの復号エラーが２ビット以内であるならば、ビットシフト値を検出することが可能である。
【００３７】
具体的には、図４Ａに示すように、正確な先頭のビットはＳで示す位置であるシンクＳＹ0のビット列が、図１のハミング距離算出器１〜７に入力された場合に、各ハミング距離算出器１〜７では、図４ＢのＰＨＡＳＥ ０〜６までのプレ検出ワードが、範囲Ｗの１０ビットのデータと比較されて、それぞれのハミング距離が求められる。
【００３８】
上記ハミング距離算出器１〜７で算出されたハミング距離は、比較器１１〜１７にそれぞれ送られる。
【００３９】
上記比較器１１〜１７には、値‘２’がそれぞれ送られており、比較器１１〜１７では、送られた各ハミング距離が２以下であるか否かが検出される。これらの比較器１１〜１７からの出力結果は、データＩＮ1〜ＩＮ7としてそれぞれエンコーダ１８に送られる。
【００４０】
エンコーダ１８では、図５に示す真理表に基づいて、送られた７ビットのデータＩＮ1〜ＩＮ7が３ビットのデータとして出力される。
【００４１】
尚、０〜６ビットシフトのどのプレ検出ワードに対しても、シンクＳＹのパターンはハミング距離２以内でないときには、７ビットシフトであると考える。
【００４２】
上述の構成により、０〜７までのビットシフトに対する、８種類の範囲Ｗの１０ビットのパターンのハミング距離がそれぞれ５以上となるようなシンクパターンを選択し、上記複数のプレ検出ワードの内で、実際に入力されるシンクＳＹのパターンと比較してハミング距離２以内となるパターンを検出することにより、ビットシフト値を検出する。
【００４３】
尚、シンクＳＹの値、即ちシンクワードの値としては、‘７６・Ｂ４’以外にも、以下に示す値等が考えられる。
【００４４】
‘８９・４Ｂ’（‘１００１０００１１１０１００１０’）
‘２Ｄ・６Ｅ’（‘１０１１０１０００１１１０１１０’）
‘Ｄ２・９１’（‘０１００１０１１１０００１００１’）
これにより、シンクＳＹに２ビットの復号エラーが生じていても、このシンクＳＹに対して確実に正しいビットシフト値を検出することができる。
【００４５】
次に、図２のシンク検出回路について具体的に説明する。
【００４６】
図２のシンク検出回路のシンク・ＩＤ比較器４０は、同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第１のハミング距離算出手段であるハミング距離算出器４１と、上記次の同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第２のハミング距離算出手段であるハミング距離算出器４２と、上記同期ブロックに含まれる識別符号と、上記次の同期ブロックに含まれる識別符号とのハミング距離を算出する第３のハミング距離算出手段であるハミング距離算出器４３とを備え、上記ハミング距離算出器４１、４２、４３からの各出力の総和値が、予め設定されたハミング距離の値以下である際には、同期信号を出力する。
【００４７】
具体的には、図２のシンク検出回路には、データに２バイトのシンク及び３バイトの識別符号ＩＤ等が付加された所定のサイズの同期ブロックのシンク及び識別符号ＩＤが、８ビットのパラレルデータとして入力される。先に入力される同期ブロックのシンク及び識別符号ＩＤは、遅延メモリ６１で１同期ブロック分遅延されて、バリアブルシフトレジスタ６３に送られる。また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ６４に送られると共に、ビットシフト検出器６２に送られる。
【００４８】
ビットシフト検出器６２は、図１のビットシフト検出回路と同様の処理動作を行うものであり、後に入力された同期ブロックのシンクＳＹの最初のビット位置のシフト量が検出される。このシフト量は、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４にそれぞれ出力される。これにより、バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４では、送られたシフトが正しいビット位置に区切り直される。
【００４９】
上記バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４からは、正しいビット位置のシンクＳＹ及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ出力される。
【００５０】
シンク・ＩＤ比較器４０では、具体的には、バリアブルシフトレジスタ６３からの出力データの内の先頭の０ビット〜１５ビットまでの１６ビットのシンクＳＹのデータは、ハミング距離算出器４１に送られる。また、１６ビット〜３９ビットまでの２４ビットの識別符号ＩＤのデータは、ハミング距離算出器４３に送られる。
【００５１】
一方、バリアブルシフトレジスタ６４からの出力データの内の先頭の０ビット〜１５ビットまでの１６ビットのシンクＳＹのデータは、ハミング距離算出器４２に送られる。また、１６ビット〜３９ビットまでの２４ビットの識別符号ＩＤのデータは、ハミング距離算出器４３に送られる。
【００５２】
ハミング距離算出器４１では、１同期ブロック分遅延後の先の同期ブロックの１６ビットのシンクＳＹのデータと、予め設定された１６ビットのシンクワードとのハミング距離が算出され、ハミング距離算出器４２では、１同期ブロック分遅延前の後の同期ブロックの１６ビットのシンクＳＹのデータと上記１６ビットのシンクワードとのハミング距離が算出される。また、ハミング距離算出器４３では、１同期ブロック分遅延前の２４ビットの識別符号ＩＤのデータと１同期ブロック分遅延後の２４ビットの識別符号ＩＤのデータとのハミング距離が算出される。
【００５３】
上記３つのハミング距離算出器４１、４２、４３からの出力は、加算器４４に入力されて加算され、３つのハミング距離の総和値が出力される。この加算器４４からの出力は比較器４５に送られる。
【００５４】
この比較器４５では、上記加算器４４からの出力と、予め設定されて入力される許容ハミング距離とが比較される。この比較により、上記加算器４４からの総和値が許容ハミング距離の値、具体的には２以下であるならば、シンクを検出したと判別され、シンクパルスが出力される。
【００５５】
このように、図１のビットシフト検出回路を、ハミング距離２以内のシンク・ＩＤ比較器４０と組み合わせることにより、正しいビットシフト値を検出することができるシフト検出回路を実現することができる。
【００５６】
次に、図１のビットシフト検出回路を用いたシンク検出回路の他の実施の形態の概略的な構成を図６に示す。
【００５７】
このシンク検出回路は、前戻り型シンク検出回路であり、同期信号出力手段であるシンク・ＩＤ比較器４０からの同期信号を、シフト手段であるバリアブルシフトレジスタ６４からの上記次の同期ブロックの識別符号の値に基づいて、同期ブロック単位で遅延させて出力する制御手段である制御回路２１を備える。
【００５８】
尚、図６のシンク検出回路において、図２のシンク検出回路に示す符号と同じ符号で示される各部は、図２のシンク検出回路で説明した動作と同様の動作を行うものである。
【００５９】
具体的には、この前戻り型シンク検出回路に、先に入力される同期ブロックのパラレルデータは、遅延メモリ６１で１同期ブロック分遅延されて、この同期ブロックのシンク及び識別符号ＩＤはバリアブルシフトレジスタ６３に送られる。
【００６０】
また、上記同期ブロックに続いて入力される同期ブロックのシンク及び識別符号ＩＤは、バリアブルシフトレジスタ６４に送られると共に、ビットシフト検出器６２に送られる。
【００６１】
ビットシフト検出器６２では、入力された同期ブロックのシンクＳＹのビット位置のシフト量が検出され、３ビットのビットシフト位相情報としてバリアブルシフトレジスタ６３、６４及び制御回路２１にそれぞれ出力される。
【００６２】
バリアブルシフトレジスタ６３及びバリアブルシフトレジスタ６４では、送られたシフトが正しいビット位置に区切り直され、正しいビット位置のシンク及び識別符号ＩＤがシンク・ＩＤ比較器４０にそれぞれ出力される。シンク・ＩＤ比較器４０では、入力されるシンク及び識別符号ＩＤのハミング距離が算出されて、これらのハミング距離と、入力される許容ハミング距離、具体的には２以内の許容ハミング距離との比較により、シンクパルスが制御回路２１に出力される。
【００６３】
また、上記バリアブルシフトレジスタ６４からは、識別符号ＩＤ0の８ビットのデータが制御回路２１に出力される。この制御回路２１では、識別符号ＩＤ0の値に基づいて、送られたビットシフト値及びシンクパルスに対して同期ブロック単位で遅延量を可変する前戻り処理が行われる。
【００６４】
例えば、図７Ａに示す、トラックあるいはセクタの先頭の同期ブロックからのシンク及び識別符号ＩＤが入力されるときに、この入力された同期ブロック毎のデータは遅延メモリ６１で１同期ブロック分遅延されて、図７Ｂに示すデータがバリアブルシフトレジスタ６３に入力される。このバリアブルシフトレジスタ６３で、シンクのビット位置が正しく区切られた後、シンク・ＩＤ比較器４０で、正常にシンク検出することができた場合には、図７Ｂの各同期ブロックに対応する、図７Ｃに示すシンクパルスが出力されることになる。この後、制御回路２１では、シンク・ＩＤ比較器４０からのシンクパルス、バリアブルシフトレジスタ６４からの識別符号ＩＤ0、及びビットシフト検出器６２からのビットシフト値を５同期ブロック分遅延させて、図７Ｄの同期ブロックのシンク及び識別符号ＩＤをバリアブルシフトレジスタ２３に出力し、この図７Ｄの同期ブロックに対応する、図７Ｅのシンクパルスを出力する。
【００６５】
ここで、図７Ａと同様の、図８Ａに示す、トラックあるいはセクタの先頭の同期ブロックからのシンク及び識別符号ＩＤが、遅延メモリ６１で１同期ブロック分遅延された、同期ブロック毎のデータは図７Ｂに示すものである。この同期ブロック毎のデータをシンク・ＩＤ比較器４０に入力したときに、先頭の４つの同期ブロックにシンク検出エラーが生じてシンクパルスが出力されない場合を考える。
【００６６】
この場合、制御回路２１においては、シンクを検出することができた同期ブロックの識別符号ＩＤ0を調べる。このシンクを検出することができた同期ブロックが、例えば先頭から５番目の、識別符号ＩＤ0の値が１６進数表示で‘ＦＢ’の同期ブロックであるとするならば、図８Ｃのシンクパルスを１同期ブロック分遅延して、先頭の４つの同期ブロック分の識別符号ＩＤ0を、周期性を利用して補間することにより、図８Ｂの同期ブロックのデータよりも５同期ブロック分遅延した時間から、図８Ｄの識別符号ＩＤ0が‘ＦＦ’の先頭の同期ブロックの、図８Ｅに示すシンクパルスを出力することができる。
【００６７】
このような前戻り処理により検出されたシンクパルスは外部に出力され、ビットシフト値はバリアブルシフトレジスタ２３に送られる。
【００６８】
ここで、上記遅延メモリ６１で１同期ブロック分された先の同期ブロックのデータは、遅延メモリ２２に送られる。この遅延メモリ２２では、上記前戻り処理により遅延される同期ブロック分、例えば図８においては５同期ブロック分、上記送られた同期ブロックのデータが遅延される。この遅延された同期ブロックのデータは、バリアブルシフトレジスタ２３に送られる。
【００６９】
このバリアブルシフトレジスタ２３では、制御回路２１からの前戻り処理後のビットシフト値に基づいて、同期ブロックのシンクＳＹ0のビット位置が正しく区切り直されて、出力される。
【００７０】
上述のシンク検出回路では、図１のビットシフト検出回路を用いることにより、シンクＳＹの２ビット以内の復号エラーが生じていても、このシンクＳＹに対して確実に正しいビットシフト値を検出することができるので、シンク検出エラーが生じても、前戻り処理により、先頭の同期ブロックからシンクパルスを出力することができる。
【００７１】
【発明の効果】
以上の説明からも明かなように、本発明に係るビットシフト検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号パターンとのハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力することにより、同期ブロックのシンクパターンに復号エラーが存在する場合にも、シンクパターンに対して確実に正しいビットシフト値を検出することができる。
【００７２】
また、本発明に係る同期信号検出回路は、同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力し、このビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせ、上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力することにより、パラレル処理で、シンクパターンに対して確実に正しいビットシフト値を検出した後に、シンク検出を確実に行うことができるので、シンク検出処理に使用するクロック周波数として、バイト単位の低いクロック周波数を使用して、消費電力を低くすることができる。また、シンク検出エラーレートを低く抑え、高性能なシンク検出を行うことができる。
【図面の簡単な説明】
【図１】本発明に係るビットシフト検出回路の実施の形態の概略的な構成図である。
【図２】本発明に係る同期信号検出回路の実施の形態の概略的な構成図である。
【図３】ビットシフト値の検出を説明するための図である。
【図４】ビットシフト値の検出を具体的に説明するための図である。
【図５】エンコーダの真理表を示す図である。
【図６】本発明に係る同期信号検出回路の他の実施の形態の概略的な構成図である。
【図７】図６の同期信号検出回路の処理における信号のタイミングを示す図である。
【図８】図６の同期信号検出回路の処理における他の信号のタイミングを示す図である。
【図９】ディジタルＶＴＲの概略的な構成図である。
【図１０】従来のシンク検出回路の概略的な構成図である。
【図１１】従来のシンク検出回路のビットシフト検出動作を説明するための図である。
【符号の説明】
１、２、３、４、５、６、７ ハミング距離算出器
１１、１２、１３、１４、１５、１６、１７ 比較器
１８ エンコーダ
３１ 遅延メモリ
３２ ビットシフト検出器
３３、３４ バリアブルシフトレジスタ
４０ シンク・ＩＤ比較器
Claims (1)
- 同期ブロックに含まれる同期信号を検出する同期信号検出回路において、
上記同期信号のパターンを１ビットずつシフトして成る、互いのハミング距離が所定値以上の複数ビットの複数の検出パターンと、上記同期信号のパターンとのハミング距離をそれぞれ算出し、上記複数のハミング距離を所定値でそれぞれ比較した結果に応じて、上記同期信号のビットシフト量を出力するビットシフト量検出手段と、
上記ビットシフト量検出手段からのビットシフト量に応じて、上記同期ブロック及び上記同期ブロックに連続する次の同期ブロックの同期信号のビット位置をそれぞれシフトさせるシフト手段と、
上記シフト手段からの上記同期ブロックの同期信号と上記次の同期ブロックの同期信号との比較に応じて同期信号を出力する同期信号出力手段と
を備え、
上記同期信号出力手段は、
上記同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第１のハミング距離算出手段と、
上記次の同期ブロックの同期信号と基準の同期信号パターンとのハミング距離を算出する第２のハミング距離算出手段と、
上記同期ブロックに含まれる識別符号と、上記次の同期ブロックに含まれる識別符号とのハミング距離を算出する第３のハミング距離算出手段とを備え、
上記第１のハミング距離算出手段、上記第２のハミング距離算出手段及び上記第３のハミング距離算出手段からの各出力の総和値が、予め設定されたハミング距離の値以下である際には、同期信号を出力する
ことを特徴とする同期信号検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28223695A JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
| US08/736,731 US6128358A (en) | 1995-10-30 | 1996-10-25 | Bit shift detecting circuit and synchronizing signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28223695A JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130742A JPH09130742A (ja) | 1997-05-16 |
| JP3766993B2 true JP3766993B2 (ja) | 2006-04-19 |
Family
ID=17649836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28223695A Expired - Fee Related JP3766993B2 (ja) | 1995-10-30 | 1995-10-30 | 同期信号検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6128358A (ja) |
| JP (1) | JP3766993B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11195593B2 (en) | 2016-11-28 | 2021-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer and method for analyzing hamming-distance |
| TWI757583B (zh) * | 2018-06-18 | 2022-03-11 | 台灣積體電路製造股份有限公司 | 用以測試記憶體的測試裝置及方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0983660A1 (en) * | 1997-06-02 | 2000-03-08 | Nokia Corporation | A circuit and method for receiving data |
| US6215876B1 (en) * | 1997-12-31 | 2001-04-10 | Transcrypt International, Inc. | Apparatus for and method of detecting initialization vector errors and maintaining cryptographic synchronization without substantial increase in overhead |
| US6738945B2 (en) * | 2001-03-14 | 2004-05-18 | Silicon Integrated System Corp. | Signal transmission device and method for avoiding transmission error |
| US7032140B2 (en) * | 2001-05-07 | 2006-04-18 | Hitachi Global Storage Technologies Netherlands B.V. | Method and system for synchronization in the presence of thermal asperity |
| US7012965B2 (en) * | 2001-12-26 | 2006-03-14 | Hewlett-Packard Development Company, L.P. | High speed leading or trailing bit value detection |
| US20050111556A1 (en) * | 2003-11-26 | 2005-05-26 | Endress William B. | System and method for real-time decompression and display of Huffman compressed video data |
| US7974034B1 (en) * | 2006-06-07 | 2011-07-05 | Marvell International Ltd. | Systems and methods for sync mark detection using correlation |
| US8614858B2 (en) * | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| JP6210187B2 (ja) * | 2012-10-23 | 2017-10-11 | セイコーエプソン株式会社 | 集積回路装置、物理量測定装置、電子機器および移動体 |
| US10515710B2 (en) * | 2016-11-28 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3656109A (en) * | 1970-03-13 | 1972-04-11 | Sperry Rand Corp | Hamming distance and magnitude detector and comparator |
| US3710026A (en) * | 1971-03-01 | 1973-01-09 | Bell Telephone Labor Inc | Interconnected loop digital transmission system |
| US3818442A (en) * | 1972-11-08 | 1974-06-18 | Trw Inc | Error-correcting decoder for group codes |
| FR2480049B1 (fr) * | 1980-04-03 | 1987-08-14 | Bousquet Jean Claude | Systeme de transmission de donnees numeriques par paquets de synchronisation |
| US4389636A (en) * | 1980-11-03 | 1983-06-21 | Riddle H S Jun | Encoding/decoding syncronization technique |
| NL8200560A (nl) * | 1982-02-15 | 1983-09-01 | Philips Nv | Stelsel voor kommunikatie middels herhaald uitgezonden berichten alsmede stations voor gebruik in zo een stelsel. |
| US4649543A (en) * | 1985-08-30 | 1987-03-10 | Motorola, Inc. | Synchronization sequence decoder for a digital radiotelephone system |
| US4914535A (en) * | 1988-01-06 | 1990-04-03 | Digital Equipment Corporation | Synchronization for stored data |
| US5148453A (en) * | 1991-05-02 | 1992-09-15 | The Institute For Space And Terrestrial Science | Parallel sync detection |
| US5406569A (en) * | 1991-10-31 | 1995-04-11 | Sony Corporation | Error correcting apparatus for digital data and digital synchronizing detecting apparatus |
-
1995
- 1995-10-30 JP JP28223695A patent/JP3766993B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-25 US US08/736,731 patent/US6128358A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11195593B2 (en) | 2016-11-28 | 2021-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hamming-distance analyzer and method for analyzing hamming-distance |
| TWI757583B (zh) * | 2018-06-18 | 2022-03-11 | 台灣積體電路製造股份有限公司 | 用以測試記憶體的測試裝置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6128358A (en) | 2000-10-03 |
| JPH09130742A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237152B2 (ja) | ディジタル情報信号の記録装置 | |
| JP3766993B2 (ja) | 同期信号検出回路 | |
| US4455635A (en) | Coding system for recorded digital audio | |
| US5805469A (en) | Digital audio signal processing apparatus and method for error concealment | |
| JPH11176081A (ja) | フレーム番号検出装置及び方法 | |
| EP0858074B1 (en) | Encoding device and decoding device suitable for dubbing | |
| CA1260145A (en) | Synchronizing signal decoding | |
| US4809087A (en) | Apparatus for recording a discriminative signal | |
| US5854876A (en) | Circuit and method for sync detection and protection | |
| JP2811802B2 (ja) | 情報伝送装置 | |
| EP0405885A1 (en) | Recording device and reproducing device | |
| EP0318227A2 (en) | Frame synchronising method and system | |
| JPH09130741A (ja) | 同期信号検出回路 | |
| JP3060742B2 (ja) | 符号化信号復号化装置 | |
| JP3259359B2 (ja) | データ再生装置及び方法 | |
| KR0127222B1 (ko) | 디지탈브이씨알의 식별코드 처리회로 | |
| JPH0998371A (ja) | 同期信号検出回路 | |
| US20010046369A1 (en) | Digital information signal recording apparatus and reproducing apparatus | |
| JP2778024B2 (ja) | アドレス再生装置 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 | |
| KR0148183B1 (ko) | Sd-vcr의 iti섹터 신호검출방법 및 그 장치 | |
| US20010040901A1 (en) | Information processing apparatus, information processing method, and recording medium | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JP3593755B2 (ja) | ディジタル信号再生回路および再生方法 | |
| JPH087984B2 (ja) | アドレス番号再生方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |