JP2778024B2 - アドレス再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルVTR等のディジタルデータの記
録再生装置で、データに同期パターンおよびアドレス情
報を付加して１つのブロックを形成し、このブロックを
単位として記録再生を行うものにおいて、エラーの混入
等によりアドレス情報が誤った場合に、正しいアドレス
情報を復元するアドレス再生装置に関するものである。 従来の技術 第２図にブロックの構成の一例を示す。同図におい
て、301はブロックの先頭を示す同期パターンである。
ここでは、同期パターン301は16ビットの長さの２進パ
ターンとする。通常、同期パターン301にはデータの中
に含まれる可能性の小さい特殊なパターンが用いられ
る。302はデータの画面上の位置等に対応するアドレス
を、誤り検出等を考慮して符号化したIDコードである。
303はこのブロックに含まれるデータであり、通常誤り
訂正符号化されている。 再生時には、同期パターン301をパターン一致回路に
よって検出することで、８ビットごとのワード同期を取
る。また同期パターンからのワード数に従って、IDコー
ド302、データ303を抽出する。抽出したIDコード302を
デコードすることで、データ303のアドレスを得、これ
に従ってデータ303をメモリ上の正しい位置に書き込む
ことができる。 上述の構成のブロックがトラック上に連続して記録再
生される。このとき、IDコードで示されるアドレスは例
えば第３図に示すように、ブロックごとに順番に、規則
的に変化するように付けられている。 第３図で、401は複数のブロックが記録された１本の
トラックであり、402はそれぞれのブロックである。ア
ドレスは各ブロック402に対して、図中に示したように
例えば、0,1,2,3,……というように順番の番号となるよ
うに付ける。 従って、再生時にはブロックごとにアドレスが規則的
に変化するので、従来は出力したアドレスから予め次の
ブロックのアドレスの推定値を求めておき、記録，再生
時の雑音の混入等でIDコードが誤り、正しいアドレスが
求められなかった場合には、上述の推定値で誤ったアド
レスを置きかえていた。 発明が解決しようとする問題点 しかしながら上記のような方法では、誤りを含むIDコ
ードのデコードにおいて誤りを検出できなかった場合、
抽出したIDコードから求めたアドレス（以下検出値と呼
ぶ）と、１つ前のブロックに対して出力したアドレスか
らの推定値とが異る値となるが、検出値と推定値のどち
らを出力値とするか決定する手段がなかった。 また、ディジタルVTRにおける特殊再生時のように、
再生ヘッドがトラックを斜めに横切り、１つのトラック
から次のトラックへ移り変わる時、再生されるブロック
のアドレス値は不規則な変化をするため検出値と推定値
は異る値となるが、この場合もどちらを出力とするが決
定することができなかった。 従って、従来例においては、IDコードのデコードによ
って検出できなかった誤りは、修正することができなか
った。 本発明はかかる点に鑑み、IDコードのデコードによっ
て検出できなかった誤りをも修正することが可能なアド
レス再生装置を提供することを目的とする。 問題点を解決するための手段 本発明は、同期パターンを検出して同期信号を得、ID
を抽出しデコードして得たアドレスを連続する２ブロッ
ク分記憶するレジスタと、それに連続する１つ前のブロ
ックに対して出力したアドレスを記憶するレジスタと、
これらの連続する３つのブロックに対する３つのアドレ
スのうち、第１番目のアドレスから第２番目のアドレス
の推定値を求める推定器と、第３番目のアドレスから第
２番目のアドレスの推定値を求める推定器と、これらの
推定値を比較する比較器と、これらの第２番目のブロッ
クに対するアドレスの検出値と前記２つの推定値とから
１つの出力を選ぶマルチプレクサを有し、第２番目のア
ドレスの誤り検出信号と第１番目のアドレスからの推定
値と第３番目のアドレスからの推定値との比較によっ
て、これらの推定値と検出値のどちらが正しいかを判断
し、アドレスの誤りを修正するアドレス再生装置であ
る。 作用 本発明は上述の構成により、IDコードにデコードによ
って検出できなかった誤りが発生した時でも、その前後
のブロックに対するアドレスに誤りがなければ、第１番
目のアドレスからの推定値と、第３番目のアドレスから
の推定値が等しくなり、これをもって第２番目のブロッ
クに対するアドレスとすることにより、検出できなかっ
た誤りを含む第２番目のアドレスを修正することができ
る。 また、特殊再生時に、再生ヘッドがトラックを移りか
わる場合には、第１のアドレスからの推定値と第３のア
ドレスからの推定値は異なる値となり、第２番目のアド
レスを誤って修正することを防げる。 実施例 第１図は本発明の一実施例におけるブロック図であ
る。同図で、101は再生シリアルデータの入力端子、102
は同期パターンを検出するためのシフトレジスタ、103
はIDコード抽出のためのシフトレジスタ、104はシフト
レジスタ102からの16ビット並列パターンと、所定の同
期パターンを比較する同期パターン検出回路、105は同
期パターン検出回路からの検出パルス106によって、ID
コードをシフトレジスタ103から並列に読み込むＤ−F
F、107は抽出したIDコード108をデコードし、アドレス1
09を求めるIDデコーダ、110は同期パターン検出回路104
からのブロックパルス111に従ってアドレス109を読み込
み、第３番目のアドレス112を記憶するレジスタ、113は
ブロックパルス111に従って第２番目のアドレス114を記
憶するレジスタ、115は第３番目のアドレス112からの推
定値116を求める推定器、117は推定器115によって得ら
れた推定値116と第２番目のアドレス114と後述の推定器
121によって得られた推定値122との３つの値から１つの
値を選択するマルチプレクサであり、202は後述の比較
器123の比較出力118と第２番目のアドレス114に基づ
き、前述の３つの値122,114,116のうちから出力とすべ
き１つの値を決定し、マルチプレクサ117に選択信号を
送る制御回路である。119はマルチプレクサ117によって
選ばれた出力アドレスを取り込み第１番目のアドレス12
0を記憶するレジスタ、121は第１番目のアドレス120か
らの推定値122を求める推定器、123は２つの推定値116,
122を比較する比較器、124はアドレスの出力端子であ
る。 再生シリアルデータは端子101に入力され、再生され
たビットクロックに従ってシフトレジスタ103,102をシ
フトして行く。シフトレジスタ102は、同期パターン長
のシフトレジスタであり、その内容は並列に出力され同
期検出回路104に送られる。同期検出回路104では、入力
されたパターンとあらかじめ設定した同期パターンの比
較を行い、再生シリアルデータ列の中からの同期パター
ンの検出を行い、検出パルス106および、ブロック周期
のブロックパルス111を出力する。一方、シフトレジス
タ103は、IDコード長のシフトレジスタであり、同期検
出回路104より出力される検出パルス106に従ってシフト
レジスタ103の内容は、Ｄ−FF105に取り込まれる。これ
により、同期パターンに続いて再生されるIDコードが抽
出される。この抽出されたIDコード108は、IDデコーダ1
07で、エラー検出，訂正，デコード等を行い、アドレス
109が得られる。アドレス109は、レジスタ110,113,119
によってブロック周期のパルス111に従いシフトするの
で、各レジスタの出力には、連続する３つのブロックに
対するアドレスが時系列的に、第１番目のアドレス120
がレジスタ119の出力に第２番目のアドレス114がレジス
タ113の出力に、第３番目のアドレス112がレジスタ110
に得られる。通常、再生時には、連続するブロックに対
するアドレスは、第３図に示したように規則的に変化す
るので、第１番目のアドレスからは、次のブロックのア
ドレスである第２番目のアドレスの値が、第３番目のア
ドレスからは、その１つ前のブロックである第２番目の
アドレスの値が推定できる。推定器115,121はこれらの
推定を行い、２つの推定値116,122を得る。比較器123は
これらの推定値116,122を比較し、これらが互いに等し
いときは、マルチプレクサ117によって、第３番目のア
ドレスからの推定値116を選択し、等しくないときは、
第２番目のアドレスの検出値114を選択し出力するよう
に制御回路202を制御する選択信号118を出力する。この
実施例においては、抽出され、デコードされたアドレス
が全て正しい場合には、推定値116を選択する。このと
き、２つの推定値116と122および検出値114は互いに等
しく、従って正しいアドレスが出力される。次に、IDコ
ードに誤りが発生し、デコードによってこの誤りが検出
された場合には、制御回路202は検出値114に付加したエ
ラーフラグから第２番目のアドレスが正しくないことを
知り、マルチプレクサ117を切換えて第１のアドレスか
らの推定値122を選択し出力する。ただし、誤りの伝搬
を防ぐために、この動作は連続して行わず、次のブロッ
クのアドレスもまた誤りが検出された場合には、比較出
力118に従って制御回路202により検出値114または推定
値116のいずれか一方を選択する。また、IDコードのデ
コードにおいて検出されなかった誤りがあった場合も、
比較出力118に従って制御回路202により検出値114また
は推定値116のいずれか一方を選択することによって、
正しいアドレス値が出力される。さらに、特殊再生時
に、再生ヘッドがトラックを移り再生データから抽出、
デコードしたアドレスが不規則に変化する場合でも、２
つの推定値122,116は互いに等しくならないので検出ア
ドレス114が選択され、誤って修正することはない。 発明の効果 以上述べてきたように本発明によれば、誤り訂正符号
化されたIDコードを復号した時、IDコードにエラーが含
まれる場合は誤り検出を行い、誤り検出情報が付加され
た復号の第２番目のアドレス情報を第１番目のアドレス
情報からの推定値によって修正すると同時に、誤り訂正
符号の能力の限界を越えたエラーがIDコードに含まれる
ために、誤り検出によってこのエラーを検出できなかっ
た場合でも、この検出できなかったエラーを含む第２番
目のアドレス情報を、第１番目のアドレス情報からの推
定値と第３番目のアドレス情報からの推定値との比較に
基づいて第３番目のアドレス情報からの推定値によって
修正することを、３つのアドレスレジスタと２つのアド
レス値の推定器と１つのアドレス値の比較器からなる最
小限の回路規模で実現することができるという効果を有
するものである。

【図面の簡単な説明】 第１図は本発明における一実施例のアドレス再生装置の
ブロック図、第２図は記録データのブロック構成図、第
３図はアドレスの一例を示すトラック構成図である。 110……レジスタ、111……ブロックパルス、112……第
３番目のアドレス、113……レジスタ、114……第２番目
のアドレス、115……推定器、116……推定値、117……
マルチプレクサ、119……レジスタ、120……第１番目の
アドレス、121……推定器、122……推定値。

Claims (1)

1. (57)【特許請求の範囲】 １．一定の個数のデータと同期パターンとデータのアド
   レスを誤り訂正符号化したIDコードとを含むディジタル
   データの集合により１つのブロックを構成し、前記ブロ
   ックの複数個をトラック上に直列に連続して記録・再生
   するディジタル記録再生装置において、再生されたディ
   ジタルデータから前記同期パターンを検出して得た同期
   信号に従って前記IDコードを抽出し、抽出した前記IDコ
   ードをデコードして誤り検出情報を含むアドレス情報を
   得、連続する２つのブロックに対応する第２番目と第３
   番目のアドレス情報を記憶するレジスタと、前記連続す
   る２つのブロックに連続する１つ前のブロックに対して
   出力した第１番目のアドレス情報を記憶するレジスタ
   と、前記第１番目のアドレス情報から第２番目のアドレ
   ス情報の推定値を求める推定器と、前記第３番目のアド
   レス情報から第２番目のアドレス情報の推定値を求める
   推定器と、前記２つの推定器からの２つのアドレス情報
   の推定値を比較し一致不一致情報を出力する比較器と、
   前記２つのアドレス情報の推定値と前記第２番目のアド
   レス情報との３つのアドレス情報から１つのアドレス情
   報を選択し出力するマルチプレクサと、前記比較器の出
   力する前記一致不一致情報と前記第２番目のアドレス情
   報から得られる誤り検出情報に基づいて、前記第２番目
   のアドレス情報で誤りが検出されている場合には前記第
   １番目のアドレス情報から推定した推定値を、前記第２
   番目のアドレス情報で誤りが検出されておらず前記２つ
   の推定値が一致する場合には前記第３番目のアドレス情
   報から推定した推定値を、前記第２番目のアドレス情報
   で誤りが検出されておらず前記２つの推定値が一致しな
   い場合には前記第２番目のアドレス情報をそれぞれ選択
   するように前記マルチプレクサを制御し正しいアドレス
   情報を出力させる制御回路とを有し、前記第２番目のア
   ドレス情報の誤りを修正することを特徴とするアドレス
   再生装置。