JPH05325431A - 磁気ディスク装置 - Google Patents
磁気ディスク装置Info
- Publication number
- JPH05325431A JPH05325431A JP4131168A JP13116892A JPH05325431A JP H05325431 A JPH05325431 A JP H05325431A JP 4131168 A JP4131168 A JP 4131168A JP 13116892 A JP13116892 A JP 13116892A JP H05325431 A JPH05325431 A JP H05325431A
- Authority
- JP
- Japan
- Prior art keywords
- demodulation
- demodulation start
- mark
- plosync
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B2020/1476—Synchronisation patterns; Coping with defects thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Abstract
(57)【要約】
【目的】 復調開始同期マークの検出不良による不良セ
クタの発生を抑える。 【構成】 再生データ列の復調開始位置を示す復調開始
同期マークとして、クロック同期用ＰＬＯＳＹＮＣの２
倍の周波数でかつパルス数がそれぞれ異なるパルス列を
複数個分散してクロック同期用ＰＬＯＳＹＮＣと同一周
波数のパルス列の中に配置したパターンを使用し、復調
開始同期マーク検出手段１２として、クロック同期用Ｐ
ＬＯＳＹＮＣのパルス列の１周期の時間単位でパターン
の一致を確認し、復調開始同期マークのパターンと完全
一致または一定数以上の一致により復調開始同期マーク
と認識する手段を備えている。また、復調開始同期マー
ク中の周波数変化位置では再生パルスを前後１ビットの
ビットシフトを許容する手段を備えることにより、復調
開始同期マークの検出余裕度を大きくしかつ正確な検出
ができる。
クタの発生を抑える。 【構成】 再生データ列の復調開始位置を示す復調開始
同期マークとして、クロック同期用ＰＬＯＳＹＮＣの２
倍の周波数でかつパルス数がそれぞれ異なるパルス列を
複数個分散してクロック同期用ＰＬＯＳＹＮＣと同一周
波数のパルス列の中に配置したパターンを使用し、復調
開始同期マーク検出手段１２として、クロック同期用Ｐ
ＬＯＳＹＮＣのパルス列の１周期の時間単位でパターン
の一致を確認し、復調開始同期マークのパターンと完全
一致または一定数以上の一致により復調開始同期マーク
と認識する手段を備えている。また、復調開始同期マー
ク中の周波数変化位置では再生パルスを前後１ビットの
ビットシフトを許容する手段を備えることにより、復調
開始同期マークの検出余裕度を大きくしかつ正確な検出
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の外部
記憶装置として使用するフロッピーディスク装置やハー
ドディスク等の磁気ディスク装置に関する。
記憶装置として使用するフロッピーディスク装置やハー
ドディスク等の磁気ディスク装置に関する。
【０００２】
【従来の技術】図７は従来の磁気ディスク装置における
データ読み込み回路の構成を示している。図７におい
て、１はクロック同期回路、２は復調開始同期マーク検
出回路、３は復調回路、４はエラー訂正回路である。
データ読み込み回路の構成を示している。図７におい
て、１はクロック同期回路、２は復調開始同期マーク検
出回路、３は復調回路、４はエラー訂正回路である。
【０００３】図８は上記従来の磁気ディスクデータ読み
込み回路におけるセクタフォーマットのデータフィール
ドを示している。図８において、５はクロック同期用Ｐ
ＬＯＳＹＮＣ、６は復調開始同期マーク、７はデータ記
録エリア、８はエラー訂正用パリティーバイトである。
データ記録エリア７と、エラー訂正用パリティーバイト
８は、１−７ＲＬＬＣ（Run Length Limited Code ）、
２−７ＲＬＬＣ等に変調される。
込み回路におけるセクタフォーマットのデータフィール
ドを示している。図８において、５はクロック同期用Ｐ
ＬＯＳＹＮＣ、６は復調開始同期マーク、７はデータ記
録エリア、８はエラー訂正用パリティーバイトである。
データ記録エリア７と、エラー訂正用パリティーバイト
８は、１−７ＲＬＬＣ（Run Length Limited Code ）、
２−７ＲＬＬＣ等に変調される。
【０００４】次に上記従来例の動作について説明する。
図７および図８において、クロック同期回路１は、再生
信号を２値化した再生パルスａを入力され、クロック同
期用ＰＬＯＳＹＮＣ５を用いてクロック同期を確立し、
被復調パルスｂを出力する。被復調パルスｂは、復調開
始同期マーク検出回路２および復調回路３に入力され
る。復調開始同期マーク検出回路２は、復調開始同期マ
ーク６を検出すると、復調開始指示ｃを復調回路３に与
えて復調を開始させる。復調回路３は、データ記録エリ
ア７およびエラー訂正用パリティーバイト８をＮＲＺ
（Non-return-to-zero）に復調した復調データｄを出力
し、エラー訂正回路４に入力する。エラー訂正回路４
は、エラー訂正用パリティーバイト８を用いて、復調デ
ータｄにエラーが有れば訂正して、データ記録エリア７
の再生データｅを出力する。
図７および図８において、クロック同期回路１は、再生
信号を２値化した再生パルスａを入力され、クロック同
期用ＰＬＯＳＹＮＣ５を用いてクロック同期を確立し、
被復調パルスｂを出力する。被復調パルスｂは、復調開
始同期マーク検出回路２および復調回路３に入力され
る。復調開始同期マーク検出回路２は、復調開始同期マ
ーク６を検出すると、復調開始指示ｃを復調回路３に与
えて復調を開始させる。復調回路３は、データ記録エリ
ア７およびエラー訂正用パリティーバイト８をＮＲＺ
（Non-return-to-zero）に復調した復調データｄを出力
し、エラー訂正回路４に入力する。エラー訂正回路４
は、エラー訂正用パリティーバイト８を用いて、復調デ
ータｄにエラーが有れば訂正して、データ記録エリア７
の再生データｅを出力する。
【０００５】従来の磁気ディスク装置では、復調開始同
期マーク６として、クロック同期用ＰＬＯＳＹＮＣ５と
異なる周波数の特定のパターンを使用し、また復調開始
同期マーク６の検出には、パターンの完全一致を利用し
ていた。
期マーク６として、クロック同期用ＰＬＯＳＹＮＣ５と
異なる周波数の特定のパターンを使用し、また復調開始
同期マーク６の検出には、パターンの完全一致を利用し
ていた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、データ記録エリア７にエラーがない場
合、またはエラーがあってもエラー訂正できる場合のい
ずれかにおいても、復調開始同期マーク６の検出にエラ
ーがあった場合には、不良セクタになってしまうという
問題点を有していた。
来の構成では、データ記録エリア７にエラーがない場
合、またはエラーがあってもエラー訂正できる場合のい
ずれかにおいても、復調開始同期マーク６の検出にエラ
ーがあった場合には、不良セクタになってしまうという
問題点を有していた。
【０００７】本発明は、上記従来の問題点を解決するも
のであり、復調開始同期マークの検出不良による不良セ
クタの発生を最小限に抑えた磁気ディスク装置を提供す
ることを目的とする。
のであり、復調開始同期マークの検出不良による不良セ
クタの発生を最小限に抑えた磁気ディスク装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の磁気ディスク装置は、復調開始同期マーク
として、クロック同期用ＰＬＯＳＹＮＣの２倍の周波数
でかつパルス数がそれぞれ異なるパルス列を複数個分散
してクロック同期用ＰＬＯＳＹＮＣと同一周波数のパル
ス列の中に配置したパターンを使用し、この復調開始同
期マークを検出するための手段として、クロック同期用
ＰＬＯＳＹＮＣのパルス列の１周期の時間単位でパター
ンの一致を確認し、復調開始同期マークのパターンと完
全一致または一定数以上の一致により復調開始同期マー
クと認識する手段を備えている。
に、本発明の磁気ディスク装置は、復調開始同期マーク
として、クロック同期用ＰＬＯＳＹＮＣの２倍の周波数
でかつパルス数がそれぞれ異なるパルス列を複数個分散
してクロック同期用ＰＬＯＳＹＮＣと同一周波数のパル
ス列の中に配置したパターンを使用し、この復調開始同
期マークを検出するための手段として、クロック同期用
ＰＬＯＳＹＮＣのパルス列の１周期の時間単位でパター
ンの一致を確認し、復調開始同期マークのパターンと完
全一致または一定数以上の一致により復調開始同期マー
クと認識する手段を備えている。
【０００９】本発明はまた、上記復調開始同期マークを
検出するための手段が、復調開始同期マーク中の周波数
変化位置では再生パルスを前後１ビットのビットシフト
を許容する手段を備えている。
検出するための手段が、復調開始同期マーク中の周波数
変化位置では再生パルスを前後１ビットのビットシフト
を許容する手段を備えている。
【００１０】
【作用】本発明は、上記構成によって、復調開始同期マ
ークの一部欠落による復調開始同期マークの検出不良率
を極めて減少させることができるため、復調開始同期マ
ークの検出不良に伴う不良セクタの発生を最小限に抑え
ることができる。
ークの一部欠落による復調開始同期マークの検出不良率
を極めて減少させることができるため、復調開始同期マ
ークの検出不良に伴う不良セクタの発生を最小限に抑え
ることができる。
【００１１】本発明はまた、上記構成によって、ピーク
シフトによる復調開始同期マークの検出不良率を極めて
減少させることができるため、復調開始同期マークの検
出不良に伴う不良セクタの発生を最小限に抑えることが
できる。
シフトによる復調開始同期マークの検出不良率を極めて
減少させることができるため、復調開始同期マークの検
出不良に伴う不良セクタの発生を最小限に抑えることが
できる。
【００１２】
【実施例】以下、本発明の第１の実施例について、エラ
ー訂正用パリティーバイトとして２−７ＲＬＬＣを用い
た場合を例にして説明する。図１は本実施例の磁気ディ
スク装置におけるデータ読み込み回路の構成を示してい
る。１１はクロック同期回路、１２は復調開始同期マー
ク検出回路、１３は復調回路、１４はエラー訂正回路で
ある。
ー訂正用パリティーバイトとして２−７ＲＬＬＣを用い
た場合を例にして説明する。図１は本実施例の磁気ディ
スク装置におけるデータ読み込み回路の構成を示してい
る。１１はクロック同期回路、１２は復調開始同期マー
ク検出回路、１３は復調回路、１４はエラー訂正回路で
ある。
【００１３】図２は上記実施例におけるセクタフォーマ
ットのデータフィールドを示すものである。図２におい
て、１５は９バイト長のクロック同期用ＰＬＯＳＹＮ
Ｃ、１６は３バイト長の復調開始同期マーク、１７は５
１２バイト長のデータ記録エリア、１８は３２バイト長
のエラー訂正用パリティーバイトである。
ットのデータフィールドを示すものである。図２におい
て、１５は９バイト長のクロック同期用ＰＬＯＳＹＮ
Ｃ、１６は３バイト長の復調開始同期マーク、１７は５
１２バイト長のデータ記録エリア、１８は３２バイト長
のエラー訂正用パリティーバイトである。
【００１４】クロック同期用ＰＬＯＳＹＮＣ１５は、図
３（ａ）に示すように、３Ｔ（Ｔはリファレンスクロッ
ク周期である。）周期が４８個のパルス列である。復調
開始同期マーク１６は、図３（ｂ）に示すように、先頭
から順番に６Ｔが１個、３Ｔが４個、６Ｔが２個、３Ｔ
が６個のパルス列である。
３（ａ）に示すように、３Ｔ（Ｔはリファレンスクロッ
ク周期である。）周期が４８個のパルス列である。復調
開始同期マーク１６は、図３（ｂ）に示すように、先頭
から順番に６Ｔが１個、３Ｔが４個、６Ｔが２個、３Ｔ
が６個のパルス列である。
【００１５】図４は上記実施例における復調開始同期マ
ーク検出回路１２の構成を示している。２０は４８ビッ
トシフトレジスタ、２１〜３６は３ビットコンパレー
タ、３７〜４４は１ビットフルアダー、４５〜４８は２
ビットフルアダー、４９と５０は３ビットフルアダー、
５１は４ビットフルアダー、５２は４ビットコンパレー
タ、５３はオアゲートである。
ーク検出回路１２の構成を示している。２０は４８ビッ
トシフトレジスタ、２１〜３６は３ビットコンパレー
タ、３７〜４４は１ビットフルアダー、４５〜４８は２
ビットフルアダー、４９と５０は３ビットフルアダー、
５１は４ビットフルアダー、５２は４ビットコンパレー
タ、５３はオアゲートである。
【００１６】以下、上記実施例の動作について説明す
る。図１において、クロック周期回路１１は、再生信号
を２値化した再生パルスａを入力され、クロック同期用
ＰＬＯＳＹＮＣ１５を用いてクロック同期を確立し、被
復調パルスｂを出力する。被復調パルスｂは、復調開始
同期マーク検出回路１２および復調回路１３に入力され
る。復調回路同期マーク検出回路１２は、復調開始同期
マーク１６を検出すると、復調開始指示ｃを復調回路１
３に与えて復調を開始させる。復調回路１３は、データ
記録エリア１７およびエラー訂正用パリティーバイト１
８をＮＲＺに復調した復調データｄを出力し、エラー訂
正回路１４に入力する。エラー訂正回路１４は、エラー
訂正用パリティーバイト１８を用いて、復調データｄに
エラーが有れば訂正して、データ記録エリア１７の再生
データｅを出力する。
る。図１において、クロック周期回路１１は、再生信号
を２値化した再生パルスａを入力され、クロック同期用
ＰＬＯＳＹＮＣ１５を用いてクロック同期を確立し、被
復調パルスｂを出力する。被復調パルスｂは、復調開始
同期マーク検出回路１２および復調回路１３に入力され
る。復調回路同期マーク検出回路１２は、復調開始同期
マーク１６を検出すると、復調開始指示ｃを復調回路１
３に与えて復調を開始させる。復調回路１３は、データ
記録エリア１７およびエラー訂正用パリティーバイト１
８をＮＲＺに復調した復調データｄを出力し、エラー訂
正回路１４に入力する。エラー訂正回路１４は、エラー
訂正用パリティーバイト１８を用いて、復調データｄに
エラーが有れば訂正して、データ記録エリア１７の再生
データｅを出力する。
【００１７】次に復調回路同期マーク検出回路１２の動
作について、図４を参照して説明する。図４において、
被復調データｆとその同期クロックｇは、４８ビットシ
フトレジスタ２０に入力される。４８ビットシフトレジ
スタ２０の４８本のレジスタ出力は、３本毎に順番に３
ビットコンパレータ２１〜３６に入力される。１クロッ
ク進む毎に、図３（ｂ）に示される４８ビットの復調開
始同期マークのパターンと３ビット毎に１６個の３ビッ
トコンパレータ２１〜３６で比較され、その１６個の３
ビットコンパレータ２１〜３６の一致出力は、２本ずつ
８個の１ビットフルアダー３７〜４４に入力される。フ
ルアダー３７〜５１で和算をそれぞれ行なうことによ
り、１６個の３ビットコンパレータ２１〜３６の一致数
を算出し、最終段の４ビットフルアダー５１の和算出力
を４ビットコンパレータ５２に入力する。また、４ビッ
トフルアダー５１のキャリー出力（１６個の３ビットコ
ンパレータ２１〜３６のすべてが一致するときアクティ
ブになる。）をオアゲート５３に入力する。４ビットコ
ンパレータ５２は、４ビットフルアダー５１からの和算
入力値と実数「１５」とを比較し、一致出力をオアゲー
ト５３に入力する。オアゲート５３は、４ビットフルア
ダー５１のキャリー出力または４ビットコンパレータ５
２の一致出力を復調開始指示ｃとして出力する。したが
って、クロック同期用ＰＯＬＳＹＮＣ１５の１クロック
毎に被復調データｆの４８ビットをチェックし、被復調
データｆの４８ビットを３ビットずつ分けた１６組のう
ち１５以上が復調開始同期マークと一致すると復調開始
指示ｃがアクティブとなる。
作について、図４を参照して説明する。図４において、
被復調データｆとその同期クロックｇは、４８ビットシ
フトレジスタ２０に入力される。４８ビットシフトレジ
スタ２０の４８本のレジスタ出力は、３本毎に順番に３
ビットコンパレータ２１〜３６に入力される。１クロッ
ク進む毎に、図３（ｂ）に示される４８ビットの復調開
始同期マークのパターンと３ビット毎に１６個の３ビッ
トコンパレータ２１〜３６で比較され、その１６個の３
ビットコンパレータ２１〜３６の一致出力は、２本ずつ
８個の１ビットフルアダー３７〜４４に入力される。フ
ルアダー３７〜５１で和算をそれぞれ行なうことによ
り、１６個の３ビットコンパレータ２１〜３６の一致数
を算出し、最終段の４ビットフルアダー５１の和算出力
を４ビットコンパレータ５２に入力する。また、４ビッ
トフルアダー５１のキャリー出力（１６個の３ビットコ
ンパレータ２１〜３６のすべてが一致するときアクティ
ブになる。）をオアゲート５３に入力する。４ビットコ
ンパレータ５２は、４ビットフルアダー５１からの和算
入力値と実数「１５」とを比較し、一致出力をオアゲー
ト５３に入力する。オアゲート５３は、４ビットフルア
ダー５１のキャリー出力または４ビットコンパレータ５
２の一致出力を復調開始指示ｃとして出力する。したが
って、クロック同期用ＰＯＬＳＹＮＣ１５の１クロック
毎に被復調データｆの４８ビットをチェックし、被復調
データｆの４８ビットを３ビットずつ分けた１６組のう
ち１５以上が復調開始同期マークと一致すると復調開始
指示ｃがアクティブとなる。
【００１８】以上のように、本実施例によれば、データ
の記録・再生に２−７ＲＬＬＣ変復調方式を採用し、復
調開始同期マークとして、図３（ｂ）に示すパターンを
使用し、復調開始同期マーク検出手段として、同期クロ
ックの１クロック毎に被復調データｆの４８ビットをチ
ェックし、被復調データｆの４８ビットを３ビットずつ
分けた１６組のうち１５以上の復調開始同期マークとの
一致により、復調開始同期マークと認識する復調開始同
期マーク検出回路１２を設けることにより、復調開始同
期マーク検出失敗率、すなわち復調できないことに起因
する不良セクタの発生率は、図６に示す一点鎖線Ａにな
る。一方、従来の復調できないことに起因する不良セク
タの発生率は、図６に示す点線Ｂであり、通常エラーレ
ートが１０の−４乗以下での使用となるため、本実施例
では従来に比較してエラーレートが著しく改善されてい
る。
の記録・再生に２−７ＲＬＬＣ変復調方式を採用し、復
調開始同期マークとして、図３（ｂ）に示すパターンを
使用し、復調開始同期マーク検出手段として、同期クロ
ックの１クロック毎に被復調データｆの４８ビットをチ
ェックし、被復調データｆの４８ビットを３ビットずつ
分けた１６組のうち１５以上の復調開始同期マークとの
一致により、復調開始同期マークと認識する復調開始同
期マーク検出回路１２を設けることにより、復調開始同
期マーク検出失敗率、すなわち復調できないことに起因
する不良セクタの発生率は、図６に示す一点鎖線Ａにな
る。一方、従来の復調できないことに起因する不良セク
タの発生率は、図６に示す点線Ｂであり、通常エラーレ
ートが１０の−４乗以下での使用となるため、本実施例
では従来に比較してエラーレートが著しく改善されてい
る。
【００１９】次に本発明の第２の実施例について、図５
を参照して説明する。この第２の実施例は、上記第１の
実施例における図４に示す復調開始同期マーク検出回路
中の３ビットコンパレータ２６，２８，３０，３４，３
６を図５のピークシフト許容３ビットコンパレータ回路
に置き換えたものである。図５において、６１〜６３は
インバータゲート、６４〜６６はオアゲート、６７はＮ
ＡＮＤゲートである。ｋはシフトレジスタ出力接続用入
力１、ｉはシフトレジスタ出力接続用入力２、ｊはシフ
トレジスタ出力用接続入力３、ｋはアダー入力接続用出
力である。
を参照して説明する。この第２の実施例は、上記第１の
実施例における図４に示す復調開始同期マーク検出回路
中の３ビットコンパレータ２６，２８，３０，３４，３
６を図５のピークシフト許容３ビットコンパレータ回路
に置き換えたものである。図５において、６１〜６３は
インバータゲート、６４〜６６はオアゲート、６７はＮ
ＡＮＤゲートである。ｋはシフトレジスタ出力接続用入
力１、ｉはシフトレジスタ出力接続用入力２、ｊはシフ
トレジスタ出力用接続入力３、ｋはアダー入力接続用出
力である。
【００２０】本実施例は、上記第１の実施例の中の復調
開始同期マーク検出回路１２の３ビットコンパレータ２
６，２８，３０，３４，３６の動作を除いて同じである
ため、図５のピークシフト許容３ビットコンパレータ回
路を取り入れた動作について図４をもとに説明する。
開始同期マーク検出回路１２の３ビットコンパレータ２
６，２８，３０，３４，３６の動作を除いて同じである
ため、図５のピークシフト許容３ビットコンパレータ回
路を取り入れた動作について図４をもとに説明する。
【００２１】被復調データｆとその同期クロックｇは、
４８ビットシフトレジスタ２０に入力される。４８ビッ
トシフトレジスタ２０の４８本のレジスタ出力は、３本
毎に順番に３ビットコンパレータ２１〜２５，２７，２
９，３１〜３３，３５とピークシフト許容３ビットコン
パレータ回路２６’，２８’，３０’，３４’，３６’
（図４の２６，２８，３０，３４，３６を図５の回路図
に書き換えたもの。）に入力される。１クロック進む毎
に、図３（ｂ）に示される４８ビットの復調開始同期マ
ークのパターンと３ビット毎に１１個の３ビットコンパ
レータ２１〜２５，２７，２９，３１〜３３，３５と５
個のピークシフト許容３ビットコンパレータ回路２
６’，２８’，３０’，３４’，３６’で比較され、そ
の１６個の回路の一致出力は、２本ずつ８個の１ビット
フルアダー３７〜４４に入力される。フルアダー３７〜
５１で和算をそれぞれ行なうことにより、１６個の３ビ
ットコンパレータ２１〜２５，２７，２９，３１〜３
３，３５と２６’，２８’，３０’，３４’，３６’の
一致数を算出し、最終段の４ビットフルアダー５１の和
算出力を４ビットコンパレータ５２に入力する。また、
４ビットフルアダー５１のキャリー出力（１１個の３ビ
ットコンパレータ２１〜２５，２７，２９，３１〜３
３，３５のすべてが一致し５個のピークシフト許容３ビ
ットコンパレータ回路２６’，２８’，３０’，３
４’，３６’の出力のすべてがアクティブになるときア
クティブになる。）をオアゲート５３に入力する。４ビ
ットコンパレータ５２は、４ビットフルアダー５１から
の和算入力値と実数「１５」を比較し、一致出力をオア
ゲート５３に入力する。オアゲート５３は、４ビットフ
ルアダー５１のキャリー出力または４ビットコンパレー
タ５２の一致出力を復調開始指示ｃとして出力する。し
たがって、クロック周期用ＰＬＯＳＹＮＣ１５の１クロ
ック毎に被復調データｆの４８ビットをチェックし、被
復調データｆの４８ビットを３ビットずつ分けた１６組
の内１５以上が復調開始同期マークと一致する（１６組
のうち５組が１ビットピークシフトを許容する。）と復
調開始指示ｃがアクティブとなる。
４８ビットシフトレジスタ２０に入力される。４８ビッ
トシフトレジスタ２０の４８本のレジスタ出力は、３本
毎に順番に３ビットコンパレータ２１〜２５，２７，２
９，３１〜３３，３５とピークシフト許容３ビットコン
パレータ回路２６’，２８’，３０’，３４’，３６’
（図４の２６，２８，３０，３４，３６を図５の回路図
に書き換えたもの。）に入力される。１クロック進む毎
に、図３（ｂ）に示される４８ビットの復調開始同期マ
ークのパターンと３ビット毎に１１個の３ビットコンパ
レータ２１〜２５，２７，２９，３１〜３３，３５と５
個のピークシフト許容３ビットコンパレータ回路２
６’，２８’，３０’，３４’，３６’で比較され、そ
の１６個の回路の一致出力は、２本ずつ８個の１ビット
フルアダー３７〜４４に入力される。フルアダー３７〜
５１で和算をそれぞれ行なうことにより、１６個の３ビ
ットコンパレータ２１〜２５，２７，２９，３１〜３
３，３５と２６’，２８’，３０’，３４’，３６’の
一致数を算出し、最終段の４ビットフルアダー５１の和
算出力を４ビットコンパレータ５２に入力する。また、
４ビットフルアダー５１のキャリー出力（１１個の３ビ
ットコンパレータ２１〜２５，２７，２９，３１〜３
３，３５のすべてが一致し５個のピークシフト許容３ビ
ットコンパレータ回路２６’，２８’，３０’，３
４’，３６’の出力のすべてがアクティブになるときア
クティブになる。）をオアゲート５３に入力する。４ビ
ットコンパレータ５２は、４ビットフルアダー５１から
の和算入力値と実数「１５」を比較し、一致出力をオア
ゲート５３に入力する。オアゲート５３は、４ビットフ
ルアダー５１のキャリー出力または４ビットコンパレー
タ５２の一致出力を復調開始指示ｃとして出力する。し
たがって、クロック周期用ＰＬＯＳＹＮＣ１５の１クロ
ック毎に被復調データｆの４８ビットをチェックし、被
復調データｆの４８ビットを３ビットずつ分けた１６組
の内１５以上が復調開始同期マークと一致する（１６組
のうち５組が１ビットピークシフトを許容する。）と復
調開始指示ｃがアクティブとなる。
【００２２】以上のように、上記第２の実施例によれ
ば、上記第１の実施例の復調開始同期マーク検出回路１
２の中で図３（ａ）の復調開始同期マーク中の周波数の
変化位置に相当する位置の５組の３ビットコンパレータ
２６，２８，３０，３４，３６をピークシフト許容３ビ
ットコンパレータ２６’，２８’，３０’，３４’，３
６’に置き換えることにより、復調開始同期マーク検出
失敗率、すなわち復調できないことに起因する不良セク
タの発生率が上記第１の実施例よりさらに改善される。
ば、上記第１の実施例の復調開始同期マーク検出回路１
２の中で図３（ａ）の復調開始同期マーク中の周波数の
変化位置に相当する位置の５組の３ビットコンパレータ
２６，２８，３０，３４，３６をピークシフト許容３ビ
ットコンパレータ２６’，２８’，３０’，３４’，３
６’に置き換えることにより、復調開始同期マーク検出
失敗率、すなわち復調できないことに起因する不良セク
タの発生率が上記第１の実施例よりさらに改善される。
【００２３】
【発明の効果】以上のように、本発明は、復調開始同期
マークとして、クロック同期用ＰＬＯＳＹＮＣの２倍の
周波数でかつパルス数がそれぞれ異なるパルス列を複数
個分散してクロック同期用ＰＬＯＳＹＮＣと同一周波数
のパルス列の中に配置したパターンを使用し、復調開始
同期マークを検出するための手段として、クロック同期
用ＰＬＯＳＹＮＣのパルス列の１周期の時間単位でパタ
ーンの一致を確認し、復調開始同期マークと完全一致ま
たは一定数以上の一致により復調開始同期マークと認識
する手段を備えているので、復調できないことに起因す
る不良セクタの発生率を大幅に低減することができる優
れた磁気ディスク装置を実現することができる。
マークとして、クロック同期用ＰＬＯＳＹＮＣの２倍の
周波数でかつパルス数がそれぞれ異なるパルス列を複数
個分散してクロック同期用ＰＬＯＳＹＮＣと同一周波数
のパルス列の中に配置したパターンを使用し、復調開始
同期マークを検出するための手段として、クロック同期
用ＰＬＯＳＹＮＣのパルス列の１周期の時間単位でパタ
ーンの一致を確認し、復調開始同期マークと完全一致ま
たは一定数以上の一致により復調開始同期マークと認識
する手段を備えているので、復調できないことに起因す
る不良セクタの発生率を大幅に低減することができる優
れた磁気ディスク装置を実現することができる。
【００２４】本発明はまた、上記復調開始同期マークを
検出する手段が、復調開始同期マーク中の周波数変化位
置では再生パルスを前後１ビットのビットシフトを許容
する手段を備えているので、ピークシフトによる復調開
始同期マークの検出時の失敗数を低減できるため、復調
開始同期マーク検出失敗率、すなわち復調できないこと
に起因する不良セクタの発生率をさらに改善することが
できる。
検出する手段が、復調開始同期マーク中の周波数変化位
置では再生パルスを前後１ビットのビットシフトを許容
する手段を備えているので、ピークシフトによる復調開
始同期マークの検出時の失敗数を低減できるため、復調
開始同期マーク検出失敗率、すなわち復調できないこと
に起因する不良セクタの発生率をさらに改善することが
できる。
【図１】本発明の第１の実施例における磁気ディスク装
置のデータ読み込み回路の概略ブロック図
置のデータ読み込み回路の概略ブロック図
【図２】本発明の第１の実施例におけるセクタフォーマ
ットのデータフィールド図
ットのデータフィールド図
【図３】（ａ）本発明の第１の実施例におけるＰＬＯＳ
ＹＮＣのＮＲＺと２−７ＲＬＬＣの対応図 （ｂ）本発明の第１の実施例における復調開始同期マー
クパルス列図
ＹＮＣのＮＲＺと２−７ＲＬＬＣの対応図 （ｂ）本発明の第１の実施例における復調開始同期マー
クパルス列図
【図４】本発明の第１の実施例における復調開始同期マ
ーク検出回路の回路図
ーク検出回路の回路図
【図５】本発明の第２の実施例における復調開始同期マ
ーク検出回路の部分回路図
ーク検出回路の部分回路図
【図６】本発明と従来例における復調開始同期マーク検
出失敗率を示す特性図
出失敗率を示す特性図
【図７】従来のセクタフォーマットのデータフィールド
図
図
【図８】従来の磁気ディスク装置のデータ読み込み回路
の概略ブロック図
の概略ブロック図
１１ クロック同期回路 １２ 復調開始同期マーク検出回路 １３ 復調回路 １４ エラー訂正回路 １５ クロック同期用ＰＬＯＳＹＮＣ １６ 復調開始同期マーク １７ データ記録エリア １８ エラー訂正用パリティーバイト ２９，４８ ビットシフトレジスタ ２１〜３８ ３ビットコンパレータ ３７〜４４ １ビットフルアダー ４５〜４８ ２ビットフルアダー ４９，５０ ３ビットフルアダー ５１ ４ビットフルアダー ５２ ４ビットコンパレータ ５３ オアゲート ａ 再生パルス ｂ 被復調パルス ｃ 復調開始指示 ｄ 復調データ ｅ 再生データ ｆ 被復調データ ｇ 被復調データ同期クロック
Claims (2)
- 【請求項１】 データの記録・再生に変復調方式を採用
し、再生データ列の復調開始位置を示す復調開始同期マ
ークとして、クロック同期用ＰＬＯＳＹＮＣの２倍の周
波数でかつパルス数がそれぞれ異なるパルス列を複数個
分散してクロック同期用ＰＬＯＳＹＮＣと同一周波数の
パルス列の中に配置したパターンを使用し、前記復調開
始同期マークを検出するための手段として、クロック同
期用ＰＬＯＳＹＮＣのパルス列の１周期の時間単位でパ
ターンの一致を確認し、復調開始同期マークのパターン
と完全一致または一定数以上の一致により復調開始同期
マークと認識する手段を備えた磁気ディスク装置。 - 【請求項２】 復調開始同期マークを検出するための手
段が、復調開始同期マーク中の周波数変化位置では再生
パルスを前後１ビットのビットシフトを許容する手段を
備えた請求項１記載の磁気ディスク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131168A JPH05325431A (ja) | 1992-05-22 | 1992-05-22 | 磁気ディスク装置 |
| US08/061,241 US5402276A (en) | 1992-05-22 | 1993-05-17 | Magnetic disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131168A JPH05325431A (ja) | 1992-05-22 | 1992-05-22 | 磁気ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05325431A true JPH05325431A (ja) | 1993-12-10 |
Family
ID=15051603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4131168A Pending JPH05325431A (ja) | 1992-05-22 | 1992-05-22 | 磁気ディスク装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5402276A (ja) |
| JP (1) | JPH05325431A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3428327B2 (ja) * | 1996-10-11 | 2003-07-22 | 株式会社日立製作所 | データ同期信号検出装置 |
| US6856660B1 (en) | 1996-10-11 | 2005-02-15 | Hitachi, Ltd. | Signal processing method and apparatus and disk device using the method and apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164276A (ja) * | 1986-01-13 | 1987-07-20 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
| JPS62202361A (ja) * | 1986-02-28 | 1987-09-07 | Sharp Corp | 同期情報の検出装置 |
| NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
| JPS6390089A (ja) * | 1986-10-02 | 1988-04-20 | Victor Co Of Japan Ltd | デジタル信号再生装置 |
-
1992
- 1992-05-22 JP JP4131168A patent/JPH05325431A/ja active Pending
-
1993
- 1993-05-17 US US08/061,241 patent/US5402276A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5402276A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974678B2 (ja) | データ誤り検出方式 | |
| JPH07254231A (ja) | 記録媒体およびその信号記録装置ならびに信号再生装置 | |
| EP0234957B1 (en) | Sync signal detection apparatus | |
| JPH05282785A (ja) | ディスクプレーヤの再生データ処理回路 | |
| JPH11176081A (ja) | フレーム番号検出装置及び方法 | |
| JPH04243063A (ja) | 磁気ディスク装置 | |
| JP2592054B2 (ja) | データ記録方法 | |
| JPS61168173A (ja) | 記録再生方式 | |
| JPH05325431A (ja) | 磁気ディスク装置 | |
| JPH08249831A (ja) | 情報再生装置 | |
| JPH1049997A (ja) | 記録媒体およびその記録装置ならびに再生装置 | |
| JP2588530B2 (ja) | 同期情報の記録検出装置 | |
| JPS61261873A (ja) | 同期信号記録方法 | |
| JPS6390070A (ja) | 同期信号検出方式 | |
| KR0162222B1 (ko) | 의사동기신호 제거장치 | |
| JPS60195783A (ja) | デジタル復調装置 | |
| JPS6330026A (ja) | Ｐｃｍデ−タ再生装置 | |
| JPH03176867A (ja) | データ記録再生装置 | |
| JPH01312779A (ja) | 同期パターン検出回路 | |
| JPH038176A (ja) | デジタルデータ記録用ベリファイ方法および装置 | |
| JPS6390075A (ja) | デイジタル信号復調装置 | |
| KR100257622B1 (ko) | 데이터복조방법 | |
| JPH01251371A (ja) | 光ディスク記録再生方式 | |
| JPS6123594B2 (ja) | ||
| JP2000057692A (ja) | ビットスリップのキャンセル装置及び方法 |