JPH0865316A

JPH0865316A - データ送受信装置

Info

Publication number: JPH0865316A
Application number: JP6224215A
Authority: JP
Inventors: Hideki Sekikawa; 英樹関川; Katsuyoshi Koide; 勝義小出
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1994-08-25
Filing date: 1994-08-25
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】中央処理装置によるデータ転送負担を軽減
し、特別の転送制御プログラム無しにデータ転送を行
う。【構成】中央処理装置３は主記憶装置４に送信データ
７Ａを書き込むと、共有メモリ５に送信コマンド８Ａと
ＤＭＡＣ情報９を書き込み、起動信号１０Ａを出力し送
信指示を終える。この起動信号は通信制御装置２に受信
される前に転送制御部６が取得する。そして、転送制御
部６は送信データ７Ａを主記憶装置４から共有メモリ５
へ転送する。その後、転送制御部６が起動信号１０Ａを
通信制御装置２に送る。従って、通信制御装置２はあた
かも中央処理装置３が送信データを共有メモリ５に直接
書き込み、起動信号１０Ａを送出したと同様のタイミン
グで通信回線１に対し送信データ７Ａを送信できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ローカルエリアネット
ワーク等の通信回線と接続され、通信制御装置を介して
主記憶装置上のデータを処理する場合に、主記憶装置と
共有メモリとの間の自動データ転送制御を行う機能を持
つデータ送受信装置に関する。

【０００２】

【従来の技術】例えば、従来のローカルエリアネットワ
ーク等の通信回線に接続されたデータ送受信装置は、通
信回線と通信制御装置を介してデータ授受を行う。デー
タ送受信装置は中央処理装置により制御され、中央処理
装置は主記憶装置上のデータを処理する。一方、通信制
御装置は送受信のために中央処理装置と共同で使用する
共有メモリを備える。この種の構成の装置では、送信デ
ータが主記憶装置から共有メモリに転送された後送信さ
れ、受信データは共有メモリに受信され、その後主記憶
装置に送信される。

【０００３】この場合の主記憶装置と共有メモリ間のデ
ータ転送方式として、ＴＲＣ方式とＣＰ方式とが知られ
ている。ＴＲＣ方式というのは中央処理装置によるＭＯ
Ｖ命令（データ転送命令）によって主記憶装置と共有メ
モリ間のデータ転送を行い、ＣＰ方式は転送制御のため
に別にプロセッサを備える。そして、中央処理装置と転
送制御用のプロセッサの間でプロセッサ間通信を行い、
主記憶装置と共有メモリとの間のデータ転送を制御す
る。

【０００４】

【発明が解決しようとする課題】ところで、上記のよう
な従来の方法では、次のような解決すべき課題があっ
た。中央処理装置のＭＯＶ命令によるデータ転送方法
では中央処理装置がデータ転送と通信制御装置に対する
送受信命令の制御とを行う。従って、中央処理装置の負
荷が増え、主記憶装置と中央処理装置とを結ぶバスライ
ンのトラフィックが増大する。一方、転送制御用のマイ
クロプロセッサを別に備える方法では中央処理装置の負
担は軽減されるが、中央処理装置とマイクロプロセッサ
との間でプロセッサ間通信を行うため、プロセッサ間通
信制御用のプログラムが必要となる。従って、ＬＡＮに
おいては一般に広く採用されているＬＡＮドライバ、即
ちＬＡＮ制御用のソフトウェアをそのまま使用できない
といった問題がある。

【０００５】

【課題を解決するための手段】本発明は上記の点を解決
するため次の構成を採用する。本発明の装置は、データ
送信の場合、中央処理装置が主記憶装置に書き込み、こ
の主記憶装置から共有メモリへ転記された送信データ
を、通信制御装置が通信回線に向けて送信するものにお
いて、主記憶装置から共有メモリへ送信データを転送す
る転送制御部を設け、中央処理装置は、送信データを主
記憶装置に書き込んで通信制御装置に対して送信命令を
出す。転送制御装置は、送信命令が通信制御装置に認識
される前に当該送信命令を認識して、主記憶装置中の送
信データを共有メモリに転送し、通信制御装置は、共有
メモリに送信データが転送された後送信命令を認識し
て、通信回線への送信データの送信を実行する。

【０００６】また、受信時には、通信回線を通じて受信
した受信データを通信制御装置が共有メモリに書き込
み、この共有メモリから主記憶装置に転送された受信デ
ータを中央処理装置が読み取って処理するものにおい
て、共有メモリから主記憶装置へ受信データを転送する
転送制御部を設け、中央処理装置は、通信制御装置に対
して受信命令を出す。通信制御装置は、受信命令に従っ
て受信データを共有メモリに書き込んで、中央処理装置
に対して受信完了通知を返し、転送制御装置は、受信完
了通知が中央処理装置に認識される前に当該受信完了通
知を認識して、共有メモリ中のデータを主記憶装置に転
送し、中央処理装置は、主記憶装置に受信データが転送
された後受信完了通知を認識して、主記憶装置中の受信
データをアクセスする。

【０００７】

【作用】中央処理装置は主記憶装置に送信データを書き
込むと、共有メモリに送信コマンドとＤＭＡＣ情報を書
き込み、起動信号を出力し送信指示を終える。この起動
信号は通信制御装置に受信される前に転送制御部が取得
する。そして、転送制御部は送信データを主記憶装置か
ら共有メモリへ転送する。その後、転送制御部が起動信
号を通信制御装置に送る。従って、通信制御装置はあた
かも中央処理装置が送信データを共有メモリに直接書き
込み、起動信号を送出したと同様のタイミングで通信回
線に対し送信データを送信できる。

【０００８】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の装置の実施例を示すブロック
図である。この図は、本発明の装置の送信時における動
作を書き込んだブロック図である。また、図２は、本発
明の装置の受信時における動作を書き込んだブロック図
である。まず、図１において、本発明の装置は、通信回
線１に対し通信制御装置２を介して接続されている。こ
の装置には、中央処理装置３と主記憶装置４と共有メモ
リ５と転送制御部６が設けられる。中央処理装置３は主
記憶装置４に書き込んだデータ等を処理して装置全体の
動作を制御する。この場合、データ送受信の制御のみな
らず送受信されたデータの一般的な情報処理も行う。共
有メモリ５は通信制御装置２がデータ送受信のために送
信データや受信データを書き込むために設けられてい
る。

【０００９】転送制御部６は、本発明において、中央処
理装置３が通信制御装置２に対しデータの送受信命令を
行う場合の起動信号１０Ａや完了信号１０Ｂ（図２）を
中継し主記憶装置４と共有メモリ５との間のデータ転送
処理を行う部分である。この中には図示していないが、
よく知られたダイレクトメモリアクセスコントローラや
起動信号１０Ａ、完了信号１０Ｂを一時的に保持し転送
するためのレジスタ等が設けられている。この転送制御
部６の動作は後で詳細に説明するが、構成は起動信号１
０Ａや完了信号１０Ｂを受け入れるレジスタとＤＭＡ転
送が完了した後、そのレジスタの出力を開放し、起動信
号１０Ａや完了信号１０Ｂを出力するゲート等から構成
される。中央処理装置３は、データの送信時及び受信時
に共有メモリ５に対し送信コマンド８ＡやＤＭＡＣ情報
９を書き込んで通信制御装置２に対し送信動作や受信動
作を指示する構成とする。

【００１０】図３に、本発明の装置の具体的なハードウ
ェア実施例ブロック図を示す。本発明の装置は、具体的
にはこの図のような構成とされる。即ち、バスライン１
３には、中央処理装置３と主記憶装置４と共有メモリ５
とインテリジェントＤＭＡＣ１６が接続されている。イ
ンテリジェントＤＭＡＣ１６は、図１に示した転送制御
部６に該当する。また、共有メモリ５にはＬＡＮ制御Ｌ
ＳＩ１２を介してＬＡＮ１１が接続されている。この実
施例では図１に示した通信制御装置２としてＬＡＮ制御
ＬＳＩ１２を示した。また、通信回線１としてＬＡＮ１
１を示した。以下、図に示すようなＬＡＮ制御装置２０
を含む本発明のデータ送受信装置の動作を具体的に説明
する。

【００１１】図４は、本発明の装置の送信時動作シーケ
ンスチャート（その１）を示す。図５には、本発明の装
置の受信時動作シーケンスチャート（その１）を示す。
本発明の装置の送信時はこの図に示すような手順で動作
する。まず、中央処理装置３は送信命令を共有メモリ５
に設定する（ステップＳ１）。なお、この際、ステップ
Ｓ２に示すように、共有メモリ５には送信命令と共にＤ
ＭＡＣ情報が書き込まれる。

【００１２】図６には、共有メモリ中の制御情報説明図
を示す。上記送信命令は、図６（ａ）に示すように、送
信データの共有メモリ上の格納先頭アドレスと送信デー
タ長とその他の情報から構成される。また、ＤＭＡＣ情
報は、（ｂ）に示すように、主記憶装置上の送信データ
格納先頭アドレスを示す。この主記憶装置上の送信デー
タ格納先頭アドレスは、後でインテリジェントＤＭＡＣ
１６が主記憶装置４から共有メモリ５に対し送信データ
を転送する場合に必要な情報となる。なお、送信データ
の共有メモリ上の格納先頭アドレスは、この転送の際の
共有メモリ５への書込みアドレスを示し、またＬＡＮ制
御ＬＳＩ１２が送信データをＬＡＮに対し送信する場合
に共有メモリから送信データを読み出すための情報とな
る。送信データ長はこのための情報に含まれる。

【００１３】図４に戻って、ステップＳ３において、中
央処理装置３がインテリジェントＤＭＡＣ１６に対し送
信起動信号を送る。本発明の装置においては、この送信
起動信号はＬＡＮ制御ＬＳＩ１２に取り込まれる前に、
インテリジェントＤＭＡＣ１６に取り込まれる。そし
て、インテリジェントＤＭＡＣ１６はその送信起動信号
に応答して共有メモリ５から送信命令を読み出す（ステ
ップＳ４）。更に、先に説明したＤＭＡＣ情報を共有メ
モリ５から読み出す（ステップＳ５）。そして、これら
の情報を基にインテリジェントＤＭＡＣ１６は主記憶装
置４から送信データを読み出し共有メモリ５に転送する
（ステップＳ６）。その後、インテリジェントＤＭＡＣ
１６は送信起動信号をＬＡＮ制御ＬＳＩ１２に対し転送
する（ステップＳ７）。ＬＡＮ制御ＬＳＩ１２は送信起
動信号を受信すると共有メモリ５をアクセスし、ステッ
プＳ８において送信命令を読み出す。もちろん、この場
合に送信データ長も同時に読み込む。そして、ステップ
Ｓ９において、共有メモリ５から送信データを読み出
し、ＬＡＮに対し送信データの送信を行う。

【００１４】次に、受信時は、図５に示すような動作を
行う。まず、中央処理装置３は、ステップＳ１において
共有メモリ５に対し受信命令を設定する。そして、ステ
ップＳ２において、同じく共有メモリ５に対しＤＭＡＣ
情報を書き込む。図６の（ｃ）にはこの受信命令の内
容、（ｄ）にはＤＭＡＣ情報が示されている。即ち、受
信命令は受信データの共有メモリ上の格納先頭アドレス
と受信データ長を示す。なお、受信データの共有メモリ
上の格納先頭アドレスは、ステップＳ１において、中央
処理装置３が共有メモリ５に書き込む。一方、受信デー
タ長は受信したとき判明するもので、ＬＡＮ制御ＬＳＩ
１２がデータを受信した後に共有メモリ５に書き込む。
ＤＭＡＣ情報は主記憶装置上の受信データ格納先頭アド
レスである。

【００１５】図５のステップＳ３において、中央処理装
置３は受信起動信号をＬＡＮ制御ＬＳＩ１２に向けて送
出する。ＬＡＮ制御ＬＳＩ１２はこの受信起動信号を受
けて共有メモリ５から受信命令を読み取る（ステップＳ
４）。そして、ＬＡＮからデータの受信を行う（ステッ
プＳ５）。こうして受信が完了すると、ＬＡＮ制御ＬＳ
Ｉ１２は先に説明した通り、受信データ長を共有メモリ
５に書き込むと共に、受信完了信号を出力する（ステッ
プＳ６）。この受信完了信号は図３に示した構成を採用
したことにより中央処理装置３に送り込まれる前にイン
テリジェントＤＭＡＣ１６が中継をする。そして、イン
テリジェントＤＭＡＣ１６はこの受信完了信号に応答し
て共有メモリ５から受信命令を読み出す（ステップＳ
７）。更にＤＭＡＣ情報も読み出す（ステップＳ８）。
これらの情報を得て、インテリジェントＤＭＡＣ１６は
共有メモリ５から主記憶装置４に対し受信データの転送
を行う（ステップＳ９）。受信データの転送が完了する
と、インテリジェントＤＭＡＣ１６は取り込んでいた受
信完了信号を中央処理装置３に転送する（ステップＳ１
０）。こうして中央処理装置３はその後主記憶装置４に
転送された受信データを使用して所定の情報処理を行
う。

【００１６】次に、本発明の別の実施例を説明する。こ
の実施例では装置の構成自体は同様であるが、メモリの
マッピングが異なる。図７に、本発明の変形例メモリマ
ップ説明図を示す。上記の実施例では共有メモリに常に
ＤＭＡＣ情報がセットされる。この変形例では、このＤ
ＭＡＣ情報のセットが省略できる。即ち、図７に示すよ
うに、共有メモリ５が１メガバイトの容量を持つとする
と、全く同一の容量でアドレス下位２０ビットが同一と
なるようなメモリ領域を主記憶装置４の上に確保してい
る。インテリジェントＤＭＡＣ１６は、主記憶装置４と
共有メモリ５との間のデータ転送を下位２０ビット同一
のアドレスを用いて実行する。従って、ＤＭＡＣ情報無
しに自動的に主記憶装置４への書込みアドレスや共有メ
モリ５への書込みアドレスを設定して処理を実行でき
る。

【００１７】図８に、この実施例での本発明の装置の送
信時動作シーケンスチャート（その２）を示す。まず、
ステップＳ１において、中央処理装置３は送信命令を共
有メモリ５に設定し、ステップＳ２において、送信起動
信号を送出する。なお、この送信命令中には、送信デー
タの共有メモリ上の書込み先頭アドレスとデータ長が含
まれている。この信号はインテリジェントＤＭＡＣ１６
が受信し、その応答として共有メモリ５から送信命令を
読み出す（ステップＳ３）。ここで、インテリジェント
ＤＭＡＣ１６は、演算により自動的に送信データの主記
憶装置上の格納先頭アドレスを求めて、ステップＳ４に
おいて、主記憶装置４から共有メモリ５に対し送信デー
タのＤＭＡ転送を行う。この演算は図７に示すように、
共有メモリ上の書込みアドレスに上位ビット「××」を
付加するだけでよい。そして、ステップＳ５において、
送信起動信号をＬＡＮ制御ＬＳＩ１２に送出し、これを
受けたＬＡＮ制御ＬＳＩ１２はステップＳ６において、
共有メモリ５から送信データを読み出しＬＡＮに対し送
信する。

【００１８】このシーケンスチャートに示すように、メ
モリマッピングの選定によって、中央処理装置３による
ＤＭＡＣ情報の書込みやインテリジェントＤＭＡＣ１６
によるＤＭＡＣ情報の読み出し等の動作が省略され、処
理が更に高速簡略化される。

【００１９】図９に、本発明の装置の受信時動作シーケ
ンスチャート（その２）を示す。受信時においては、中
央処理装置３は、ステップＳ１において受信命令を共有
メモリ５に設定する。同時に受信データの共有メモリ上
の先頭アドレスも書き込まれる。そして、ステップＳ２
において、図８の実施例と同様、ＤＭＡＣ情報は設定せ
ずに直ちに受信起動信号を送信する。これは、ＬＡＮ制
御ＬＳＩ１２に受信され、共有メモリ５から受信命令が
読み出される（ステップＳ３）。こうして読み出した受
信命令に従ってＬＡＮ制御ＬＳＩ１２はＬＡＮから受信
データを受信し、受信データ長と共に共有メモリ５に書
き込む（ステップＳ４）。そして、ＬＡＮ制御ＬＳＩ１
２は受信完了信号を中央処理装置３に向けて送出する。
この信号はインテリジェントＤＭＡＣ１６に中継され、
その応答としてインテリジェントＤＭＡＣ１６は共有メ
モリ５から受信命令を読み出す（ステップＳ６）。そし
て、インテリジェントＤＭＡＣ１６は、演算により求め
た主記憶装置上の格納先頭アドレスに従って共有メモリ
５から受信データを主記憶装置４に転送する（ステップ
Ｓ７）。その後、インテリジェントＤＭＡＣ１６は取り
込んでいた受信完了信号を中央処理装置３に転送する
（ステップＳ８）。こうして中央処理装置３は主記憶装
置４に書き込まれた受信データの処理を開始する。

【００２０】本発明は以上の実施例に限定されない。上
記実施例では通信回線としてＬＡＮを例にとって説明し
たが、これは各種のデータ通信回線により構成して差し
支えない。また、通信制御装置、転送制御部等は上記の
機能を持つよく知られた回路を組み合わせて構成してよ
い。更に、上記変形例において、主記憶装置側のアドレ
スの上位ビットが固定的に設定されていてもよいし、そ
の他各種の手段を用いて、可変アドレスにしても差し支
えない。また、転送制御部が中央処理装置の出力する送
信命令を通信制御装置が認識する前に認識する方法は、
共有メモリに送信命令が書き込まれ、起動信号を中継し
て取り込むという上記の実施例の他、送信命令そのもの
を受け入れて中継するといった方法も可能である。

【００２１】

【発明の効果】以上説明した本発明のデータ送受信装置
は、転送制御部が、中央処理装置から送出された送出命
令を通信制御装置に認識される前に認識し、主記憶装置
中の送信データを共有メモリに転送した後に通信制御装
置が送信命令を認識し、通信回線への送信を行うように
したので、中央処理装置自身がデータ転送制御を行う負
担を軽減される。また、中央処理装置は見かけ上、直接
通信制御装置を制御するために起動信号を出力するとい
った構成が採用できるため、転送制御のためのプロセッ
サ間通信等を必要とせず、制御プログラムも従来のもの
をそのまま採用し、ＬＡＮ等との送受信ドライバを構成
することができる。受信の場合も同様で、通信制御装置
の出力する完了信号を転送制御部が中継するため、中央
処理装置は自動的に主記憶装置に転送された受信データ
を処理することができ、その負担が軽減される。

【図面の簡単な説明】

【図１】本発明の装置の実施例ブロック図（送信時）で
ある。

【図２】本発明の装置の実施例ブロック図（受信時）で
ある。

【図３】本発明の装置の具体的なハードウェアブロック
図である。

【図４】本発明の装置の送信時動作シーケンスチャート
（その１）である。

【図５】本発明の装置の受信時動作シーケンスチャート
（その１）である。

【図６】共有メモリ中の制御情報説明図である。

【図７】本発明の変形例メモリマップ説明図である。

【図８】本発明の装置の送信時動作シーケンスチャート
（その２）である。

【図９】本発明の装置の受信時動作シーケンスチャート
（その２）である。

【符号の説明】

１通信回線２通信制御装置３中央処理装置４主記憶装置５共有メモリ６転送制御部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 29/10 9371−5ＫＨ０４Ｌ 13/00 ３０９Ｃ

Claims

【特許請求の範囲】

【請求項１】中央処理装置が主記憶装置に書き込み、
この主記憶装置から共有メモリへ転記された送信データ
を、通信制御装置が通信回線に向けて送信するものにお
いて、前記主記憶装置から前記共有メモリへ送信データを転送
する転送制御部を設け、前記中央処理装置は、前記送信データを主記憶装置に書き込んで前記通信制御
装置に対して送信命令を出し、前記転送制御装置は、前記送信命令が前記通信制御装置に認識される前に当該
送信命令を認識して、前記主記憶装置中の送信データを
前記共有メモリに転送し、前記通信制御装置は、前記共有メモリに送信データが転送された後前記送信命
令を認識して、通信回線への送信データの送信を実行す
ることを特徴とするデータ送受信装置。
【請求項２】通信回線を通じて受信した受信データを
通信制御装置が共有メモリに書き込み、この共有メモリ
から主記憶装置に転送された受信データを中央処理装置
が読み取って処理するものにおいて、前記共有メモリから前記主記憶装置へ受信データを転送
する転送制御部を設け、前記中央処理装置は、前記通信制御装置に対して受信命令を出し、前記通信制御装置は、前記受信命令に従って前記受信デ
ータを前記共有メモリに書き込んで、前記中央処理装置
に対して受信完了通知を返し、前記転送制御装置は、前記受信完了通知が前記中央処理装置に認識される前に
当該受信完了通知を認識して、前記共有メモリ中のデー
タを前記主記憶装置に転送し、前記中央処理装置は、前記主記憶装置に前記受信データ
が転送された後前記受信完了通知を認識して、前記主記
憶装置中の受信データをアクセスすることを特徴とする
データ送受信装置。
【請求項３】請求項１において、中央処理装置は、送信命令を出す前に、共有メモリに対し、通信制御装置による送信処理のため
に、送信データの共有メモリ上の格納先頭アドレスと送
信データ長とを書き込み、かつ、共有メモリに対し、転送制御装置による転送処理
のために、主記憶装置上の送信データ格納先頭アドレス
を書き込むことを特徴とするデータ送受信装置。
【請求項４】請求項２において、中央処理装置は、受信命令を出す前に、共有メモリに対し、通信制御装置による受信処理のため
に、受信データの共有メモリ上の格納先頭アドレスを書
き込み、かつ、共有メモリに対し、転送制御装置による転送処理
のために、主記憶装置上の受信データ格納先頭アドレス
を書き込み、通信制御装置は、データ受信後前記共有メモリ上に受信データ長を書き込
むことを特徴とするデータ送受信装置。
【請求項５】請求項３または請求項４において、送信データもしくは受信データの主記憶装置上での格納
アドレスの下位ビットと共有メモリ上の格納アドレスと
を一致させたことを特徴とするデータ送受信装置。