JP2003258922A - ３段通信バッファを利用した通信装置 - Google Patents
３段通信バッファを利用した通信装置Info
- Publication number
- JP2003258922A JP2003258922A JP2003049470A JP2003049470A JP2003258922A JP 2003258922 A JP2003258922 A JP 2003258922A JP 2003049470 A JP2003049470 A JP 2003049470A JP 2003049470 A JP2003049470 A JP 2003049470A JP 2003258922 A JP2003258922 A JP 2003258922A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- data
- communication buffer
- buffer
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Abstract
(57)【要約】
【課題】 中央処理処置と通信器の3段通信バッファ同
時アクセスによる、エラーを防ぎ、かつ遅延の少ない3
段通信バッファを有する通信装置を提供する。 【解決手段】 通信装置を、シリアル通信器600と、シ
リアル通信器600からの受信データを処理する中央処理
処置700と、中央処理処置700にインタラプト信号を出力
するインタラプト発生器900と、通信装置を同期させる
クロック信号を提供するシステムクロック発生器1000
と、中央処理処置700からの送信データを一時格納して
シリアル通信器600に提供する第1通信バッファ(BUF1)
と、前記クロック信号によりイネーブルされてデータを
入出力する第3通信バッファ(BUF3)と、BUF1とBUF3間に
接続されて、前記クロック信号によりイネーブルされて
BUF1からのデータを入出力する第2通信バッファ(BUF2)
とを含んで構成する。
時アクセスによる、エラーを防ぎ、かつ遅延の少ない3
段通信バッファを有する通信装置を提供する。 【解決手段】 通信装置を、シリアル通信器600と、シ
リアル通信器600からの受信データを処理する中央処理
処置700と、中央処理処置700にインタラプト信号を出力
するインタラプト発生器900と、通信装置を同期させる
クロック信号を提供するシステムクロック発生器1000
と、中央処理処置700からの送信データを一時格納して
シリアル通信器600に提供する第1通信バッファ(BUF1)
と、前記クロック信号によりイネーブルされてデータを
入出力する第3通信バッファ(BUF3)と、BUF1とBUF3間に
接続されて、前記クロック信号によりイネーブルされて
BUF1からのデータを入出力する第2通信バッファ(BUF2)
とを含んで構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、3段通信バッファ
を利用した通信装置及びデータの送/受信装置に係るも
ので、詳しくは、3段通信バッファを利用し、シリアル
通信装置と中央処理処置とが前記3段通信バッファに常
時アクセスし得るようにした通信装置に関するものであ
る。
を利用した通信装置及びデータの送/受信装置に係るも
ので、詳しくは、3段通信バッファを利用し、シリアル
通信装置と中央処理処置とが前記3段通信バッファに常
時アクセスし得るようにした通信装置に関するものであ
る。
【０００２】
【従来の技術】一般に、シリアル通信端末装置に使用さ
れる通信LSI回路チップや通信回路ボードは、シリアル
通信器(serial communication device)(例えば、ユニ
バーサル非同期送受信機(Universal Asynchronous Re
ceiver/Transmitter；UART))と、データを一時格納する
通信バッファとを内蔵しているが、該通信バッファは、
2個の周辺装置がアクセスし得るように構成されてい
る。このような通信バッファの周辺装置としては、線路
を通して外部機器と送/受信するシリアル通信器(serial
communication device)と、該シリアル通信器から受
信されたり、または、該シリアル通信器を通して伝送す
るデータを処理する中央処理処置と、が挙げられる。
れる通信LSI回路チップや通信回路ボードは、シリアル
通信器(serial communication device)(例えば、ユニ
バーサル非同期送受信機(Universal Asynchronous Re
ceiver/Transmitter；UART))と、データを一時格納する
通信バッファとを内蔵しているが、該通信バッファは、
2個の周辺装置がアクセスし得るように構成されてい
る。このような通信バッファの周辺装置としては、線路
を通して外部機器と送/受信するシリアル通信器(serial
communication device)と、該シリアル通信器から受
信されたり、または、該シリアル通信器を通して伝送す
るデータを処理する中央処理処置と、が挙げられる。
【０００３】前記送/受信装置及び中央処理処置は、非
同期的に通信バッファを使用するため、ある一時点で、
送/受信装置と中央処理処置とが同時に通信バッファに
アクセスし得るという長所があるが、不完全なデータの
アクセスが発生して、意図しないデータの読み込み及び
書き込みのようなエラーが発生するという短所がある。
同期的に通信バッファを使用するため、ある一時点で、
送/受信装置と中央処理処置とが同時に通信バッファに
アクセスし得るという長所があるが、不完全なデータの
アクセスが発生して、意図しないデータの読み込み及び
書き込みのようなエラーが発生するという短所がある。
【０００４】以下、このようなエラーに対し、図面に基
づいて説明する。
づいて説明する。
【０００５】図３(A)及び(B)は、従来の一つの通信バッ
ファを利用した通信装置の問題点を示した例示図であっ
て、図３(A)はデータの同時性が破られた場合を示し、
図３(B)は不完全なデータの読み込みが発生する場合を
示している。
ファを利用した通信装置の問題点を示した例示図であっ
て、図３(A)はデータの同時性が破られた場合を示し、
図３(B)は不完全なデータの読み込みが発生する場合を
示している。
【０００６】図３(A)は、シリアル通信器100及び中央処
理処置(CPU)200が、一つの通信バッファ300にデータを
書き込んだり読み込む場合を示したものである。この
時、前記書き込み及び読み込む動作は特定の方向性を有
する。即ち、中央処理処置200はデータを通信バッファ3
00の上位から下位にデータを格納させ、シリアル通信器
100はその通信バッファ300の上位から下位に順次読み込
んでデータを外部機器(図示せず)に伝送する。
理処置(CPU)200が、一つの通信バッファ300にデータを
書き込んだり読み込む場合を示したものである。この
時、前記書き込み及び読み込む動作は特定の方向性を有
する。即ち、中央処理処置200はデータを通信バッファ3
00の上位から下位にデータを格納させ、シリアル通信器
100はその通信バッファ300の上位から下位に順次読み込
んでデータを外部機器(図示せず)に伝送する。
【０００７】しかし、このような過程で、中央処理処置
200とシリアル通信器100の非同期性に起因して発生され
た処理速度の差により、前記中央処理処置200がデータ
の書き込みを終了してない状態で、シリアル通信器100
が送信するデータを読み込んだり、シリアル通信器100
が新しく受信されたデータを通信バッファ300に格納す
る以前に、中央処理処置200が通信バッファ300に既に格
納されたデータを読み込むと、データがアップデートさ
れなくなり、データの同時性がなくなるという問題点が
発生する。
200とシリアル通信器100の非同期性に起因して発生され
た処理速度の差により、前記中央処理処置200がデータ
の書き込みを終了してない状態で、シリアル通信器100
が送信するデータを読み込んだり、シリアル通信器100
が新しく受信されたデータを通信バッファ300に格納す
る以前に、中央処理処置200が通信バッファ300に既に格
納されたデータを読み込むと、データがアップデートさ
れなくなり、データの同時性がなくなるという問題点が
発生する。
【０００８】また、図３(B)は、通信バッファ300の同様
な格納領域をシリアル通信器100と中央処理処置200が同
時にアクセスする場合を示しているが、前記シリアル通
信器100と中央処理処置200が前記同様な通信バッファ30
0の格納領域を同時にアクセスすると、データが不完全
に読み込まれるという問題点がある。
な格納領域をシリアル通信器100と中央処理処置200が同
時にアクセスする場合を示しているが、前記シリアル通
信器100と中央処理処置200が前記同様な通信バッファ30
0の格納領域を同時にアクセスすると、データが不完全
に読み込まれるという問題点がある。
【０００９】このような一つの通信バッファを利用する
場合に発生する問題点を解決するために、3段の通信バ
ッファを利用した通信装置が提案された。
場合に発生する問題点を解決するために、3段の通信バ
ッファを利用した通信装置が提案された。
【００１０】以下、このような従来の3段通信バッファ
を利用した通信装置及びデータの送/受信方法に対し、
図面に基づいて説明する。
を利用した通信装置及びデータの送/受信方法に対し、
図面に基づいて説明する。
【００１１】図４は、従来の3段通信バッファを利用し
た通信装置の構成図で、図示されたように、前記通信装
置は、外部機器(図示せず)とシリアルデータを送/受信
するシリアル通信器100と、外部機器のデータにアクセ
スして処理したり、内部機器のデータを処理する中央処
理処置200と、前記データを一時格納して、各ポインタ
(DOUT1_BUF_PTR、DOUT2_BUF_PTR、DOUT3_BUF_PTR)によ
りそれぞれ指定される3段の通信バッファ(BUF1、BUF2、
BUF3)と、前記中央処理処置200にインタラプト信号を発
生させるインタラプト発生部500と、前記各通信バッフ
ァ(BUF1、BUF2、BUF3)の状態を中央処理処置200に伝送
する状態バッファ400と、を含んで構成されている。
た通信装置の構成図で、図示されたように、前記通信装
置は、外部機器(図示せず)とシリアルデータを送/受信
するシリアル通信器100と、外部機器のデータにアクセ
スして処理したり、内部機器のデータを処理する中央処
理処置200と、前記データを一時格納して、各ポインタ
(DOUT1_BUF_PTR、DOUT2_BUF_PTR、DOUT3_BUF_PTR)によ
りそれぞれ指定される3段の通信バッファ(BUF1、BUF2、
BUF3)と、前記中央処理処置200にインタラプト信号を発
生させるインタラプト発生部500と、前記各通信バッフ
ァ(BUF1、BUF2、BUF3)の状態を中央処理処置200に伝送
する状態バッファ400と、を含んで構成されている。
【００１２】以下、このように構成された従来の3段通
信バッファを利用した通信装置及びデータの送/受信方
法に対して説明する。
信バッファを利用した通信装置及びデータの送/受信方
法に対して説明する。
【００１３】前記各通信バッファ(BUF1〜BUF3)の機能
は、読み込み、書き込み、待機及び使用してない状態に
それぞれ設定される。このような設定は、状態バッファ
400に格納される。すると、前記通信装置は、前記状態
バッファ400に格納された状態情報を利用して、各ポイ
ンタ(DOUT1_BUF_PTR、DOUT2_BUF_PTR、DOUT3_BUF_PTR)
に通信バッファ(BUF1〜BUF3)をそれぞれ指定して読み込
んだり書き込む動作が可能であるため、シリアル通信器
100と中央処理処置200の処理速度及び処理位置の重複に
よる問題が発生しなくなり、前記各通信バッファに常時
アクセスが可能になる。
は、読み込み、書き込み、待機及び使用してない状態に
それぞれ設定される。このような設定は、状態バッファ
400に格納される。すると、前記通信装置は、前記状態
バッファ400に格納された状態情報を利用して、各ポイ
ンタ(DOUT1_BUF_PTR、DOUT2_BUF_PTR、DOUT3_BUF_PTR)
に通信バッファ(BUF1〜BUF3)をそれぞれ指定して読み込
んだり書き込む動作が可能であるため、シリアル通信器
100と中央処理処置200の処理速度及び処理位置の重複に
よる問題が発生しなくなり、前記各通信バッファに常時
アクセスが可能になる。
【００１４】以下、従来3段通信バッファを利用した通
信装置及びデータ送/受信方法に対して説明する。
信装置及びデータ送/受信方法に対して説明する。
【００１５】1)データを受信する方法
シリアル通信器100は、一つの通信バッファ(BUF1)を選
択してデータ記録状態にする。前記通信バッファ(BUF1)
を選択したことは一例であって、他の通信バッファ(BUF
2、BUF3)を選択することもできる。このように通信バッ
ファ(BUF1)を指定した後、その通信バッファ(BUF1)に受
信されたデータを記録する。
択してデータ記録状態にする。前記通信バッファ(BUF1)
を選択したことは一例であって、他の通信バッファ(BUF
2、BUF3)を選択することもできる。このように通信バッ
ファ(BUF1)を指定した後、その通信バッファ(BUF1)に受
信されたデータを記録する。
【００１６】次いで、前記シリアル通信器100は、前記
データの受信が終了されると、前記通信バッファ(BUF1)
を最新データが格納されている通信バッファにその状態
を変更する。このような状態情報は状態バッファ400に
格納される。
データの受信が終了されると、前記通信バッファ(BUF1)
を最新データが格納されている通信バッファにその状態
を変更する。このような状態情報は状態バッファ400に
格納される。
【００１７】また、データ受信が終了されると、シリア
ル通信器100は、データの受信が終了されたことを知ら
せるインタラプト信号を発生させ、前記インタラプト発
生部500により中央処理処置200に印加される。次いで、
中央処理処置200は、前記状態バッファ400を確認して、
どの通信バッファに最新データが格納されているかを確
認する。
ル通信器100は、データの受信が終了されたことを知ら
せるインタラプト信号を発生させ、前記インタラプト発
生部500により中央処理処置200に印加される。次いで、
中央処理処置200は、前記状態バッファ400を確認して、
どの通信バッファに最新データが格納されているかを確
認する。
【００１８】中央処理処置200が状態バッファ400を確認
すると、最新データが格納された通信バッファ(BUF1)は
読み込み状態に転換され、前記中央処理処置200は読み
込み状態に転換された通信バッファ(BUF1)に接近して格
納されたデータを読み入れる。
すると、最新データが格納された通信バッファ(BUF1)は
読み込み状態に転換され、前記中央処理処置200は読み
込み状態に転換された通信バッファ(BUF1)に接近して格
納されたデータを読み入れる。
【００１９】このように、データ受信過程中、3個の通
信バッファ(BUF1〜BUF3)中少なくとも何れか一つの通信
バッファは使用してない状態または最新データを格納し
た状態であるため、中央処理処置200は常時データにア
クセスすることができるので、中央処理処置200とシリ
アル通信器100間の衝突及び干渉が発生されない。
信バッファ(BUF1〜BUF3)中少なくとも何れか一つの通信
バッファは使用してない状態または最新データを格納し
た状態であるため、中央処理処置200は常時データにア
クセスすることができるので、中央処理処置200とシリ
アル通信器100間の衝突及び干渉が発生されない。
【００２０】2)データを送信する方法
前記受信方法とは反対に、中央処理処置200は、読み込
み可能な通信バッファを状態バッファ400を通して確認
した後、読み込み可能な通信バッファ(BUF3)に送信デー
タを格納させて、前記通信バッファ(BUF3)の状態情報を
出力するデータが格納された状態に変換する。次いで、
シリアル通信器100は、外部機器からデータの送信を要
求すると、前記データが格納された通信バッファ(BUF3)
の状態を読み込み可能な状態に指定し、前記データを読
み込んで前記外部機器に送信する。
み可能な通信バッファを状態バッファ400を通して確認
した後、読み込み可能な通信バッファ(BUF3)に送信デー
タを格納させて、前記通信バッファ(BUF3)の状態情報を
出力するデータが格納された状態に変換する。次いで、
シリアル通信器100は、外部機器からデータの送信を要
求すると、前記データが格納された通信バッファ(BUF3)
の状態を読み込み可能な状態に指定し、前記データを読
み込んで前記外部機器に送信する。
【００２１】このような従来3段通信バッファを利用し
た通信装置は、中央処理処置200とシリアル通信器100間
に動作が重複されたり干渉することがなくて、安定した
データの処理が可能になるという長所がある。
た通信装置は、中央処理処置200とシリアル通信器100間
に動作が重複されたり干渉することがなくて、安定した
データの処理が可能になるという長所がある。
【００２２】
【発明が解決しようとする課題】しかるに、従来の3段
通信バッファを利用した通信装置においては、実際の動
作において、中央処理処置200がインターラプト発生時
または送信データの記録時、常に状態バッファ400を読
み込んで各通信バッファの状態情報を確認し、該当の状
態を有する通信バッファを探して、データの読み込みま
たは書き込み動作を行うため、その動作が複雑になり、
それによる時間遅延が発生されるという不都合な点があ
った。
通信バッファを利用した通信装置においては、実際の動
作において、中央処理処置200がインターラプト発生時
または送信データの記録時、常に状態バッファ400を読
み込んで各通信バッファの状態情報を確認し、該当の状
態を有する通信バッファを探して、データの読み込みま
たは書き込み動作を行うため、その動作が複雑になり、
それによる時間遅延が発生されるという不都合な点があ
った。
【００２３】本発明は、このような従来の課題に鑑みて
なされたもので、中央処理処置とシリアル通信器の3段
通信バッファを同時に接近することで、データの読み込
み/書き込みから発生するエラーを防止し得る3段通信バ
ッファを利用した通信装置を提供することを目的とす
る。
なされたもので、中央処理処置とシリアル通信器の3段
通信バッファを同時に接近することで、データの読み込
み/書き込みから発生するエラーを防止し得る3段通信バ
ッファを利用した通信装置を提供することを目的とす
る。
【００２４】そして、中央処理処置とシリアル通信器間
の相互干渉がなくて、常時アクセスすることができ、各
通信バッファの状態を確認する手続を行わないことで、
遅延要素を除去し得る3段通信バッファを利用した通信
装置を提供することを目的とする。
の相互干渉がなくて、常時アクセスすることができ、各
通信バッファの状態を確認する手続を行わないことで、
遅延要素を除去し得る3段通信バッファを利用した通信
装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る3段通信バッファを利用した通信
装置においては、他の通信機器からデータを受信し、該
他の通信機器にデータを送信するシリアル通信器(Seria
l Communication Device)と、該シリアル通信器から
の受信データを読み込んで処理し、他の通信機器に送信
するデータをシリアル通信器に提供する中央処理処置
と、前記シリアル通信器のデータ受信が終了すると、前
記中央処理処置にインタラプト信号を発生させて出力す
るインタラプト発生器と、前記通信装置を同期させるた
めのクロック信号を発生させて提供するシステムクロッ
ク発生器と、前記シリアル通信器に接続されて、シリア
ル通信器から受信されたデータを一時格納し、中央処理
処置から前記他の通信装置に送信するデータを一時格納
してシリアル通信器に提供する第1通信バッファと、前
記システムクロック発生器からの前記クロック信号の立
ち上がりエッジ(rising edge)または立ち下がりエッジ
(falling edge)でイネーブルされて、データを受信し
て一時格納したり、格納していたデータを出力する第3
通信バッファ(BUF3)と、前記第1通信バッファと第3通信
バッファ間に接続されて、第3通信バッファをイネーブ
ルするシステムクロック発生器からの前記クロック信号
のエッジと他のエッジで前記クロック信号によりイネー
ブルされて、第1通信バッファからのデータを受信して
一時格納したり、格納していたデータを第1通信バッフ
ァに出力する第2通信バッファと、を含んで構成される
ことを特徴とする。
るため、本発明に係る3段通信バッファを利用した通信
装置においては、他の通信機器からデータを受信し、該
他の通信機器にデータを送信するシリアル通信器(Seria
l Communication Device)と、該シリアル通信器から
の受信データを読み込んで処理し、他の通信機器に送信
するデータをシリアル通信器に提供する中央処理処置
と、前記シリアル通信器のデータ受信が終了すると、前
記中央処理処置にインタラプト信号を発生させて出力す
るインタラプト発生器と、前記通信装置を同期させるた
めのクロック信号を発生させて提供するシステムクロッ
ク発生器と、前記シリアル通信器に接続されて、シリア
ル通信器から受信されたデータを一時格納し、中央処理
処置から前記他の通信装置に送信するデータを一時格納
してシリアル通信器に提供する第1通信バッファと、前
記システムクロック発生器からの前記クロック信号の立
ち上がりエッジ(rising edge)または立ち下がりエッジ
(falling edge)でイネーブルされて、データを受信し
て一時格納したり、格納していたデータを出力する第3
通信バッファ(BUF3)と、前記第1通信バッファと第3通信
バッファ間に接続されて、第3通信バッファをイネーブ
ルするシステムクロック発生器からの前記クロック信号
のエッジと他のエッジで前記クロック信号によりイネー
ブルされて、第1通信バッファからのデータを受信して
一時格納したり、格納していたデータを第1通信バッフ
ァに出力する第2通信バッファと、を含んで構成される
ことを特徴とする。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。
し、図面を用いて説明する。
【００２７】図１は、本発明に係る3段通信バッファを
利用した通信装置の構成図で、図示されたように、本発
明に係る通信装置の第１実施形態においては、他の通信
機器からのデータを受信したり、後述する中央処理処置
からのデータを前記他の通信機器に送信するシリアル通
信器(Serial Communication Device)600(例えば、ユ
ニバーサル非同期送受信機(Universal Asynchronous
Receiver/Transmitter；UART))と、該シリアル通信器か
ら受信されたデータを読み込んで処理したり、他の通信
機器に送信するデータをシリアル通信器600に提供する
中央処理処置(Central Processing Unit；CPU)700
と、シリアル通信器のデータ受信が終了されると、中央
処理処置700にインタラプト信号を発生させて出力する
インタラプト発生器900と、前記シリアル装置を同期さ
せるためのクロック信号を発生させて提供するシステム
クロック発生器1000と、前記シリアル通信器600に接続
されて、該シリアル通信器600から受信されたデータを
一時格納したり、中央処理処置700から他の通信装置に
送信するデータを一時格納してシリアル通信器600に提
供する第1通信バッファ(BUF1)と、システムクロック発
生器1000の前記クロック信号の立ち上がりエッジ(risin
g edge)または立ち下がりエッジ(falling edge)でイ
ネーブルされて、データを受信して一時格納したり、格
納していたデータを出力する第3通信バッファ(BUF3)
と、前記第1通信バッファ(BUF1)と第3通信バッファ(BUF
3)間に接続されて、第3通信バッファ(BUF3)をイネーブ
ルするシステムクロック発生器1000からの前記クロック
信号のエッジ及び他のエッジで前記クロック信号により
イネーブルされて、第1通信バッファ(BUF1)からデータ
を受信して一時格納したり、格納していたデータを第1
通信バッファ(BUF1)に出力する第2通信バッファ(BUF2)
と、を含んで構成されている。
利用した通信装置の構成図で、図示されたように、本発
明に係る通信装置の第１実施形態においては、他の通信
機器からのデータを受信したり、後述する中央処理処置
からのデータを前記他の通信機器に送信するシリアル通
信器(Serial Communication Device)600(例えば、ユ
ニバーサル非同期送受信機(Universal Asynchronous
Receiver/Transmitter；UART))と、該シリアル通信器か
ら受信されたデータを読み込んで処理したり、他の通信
機器に送信するデータをシリアル通信器600に提供する
中央処理処置(Central Processing Unit；CPU)700
と、シリアル通信器のデータ受信が終了されると、中央
処理処置700にインタラプト信号を発生させて出力する
インタラプト発生器900と、前記シリアル装置を同期さ
せるためのクロック信号を発生させて提供するシステム
クロック発生器1000と、前記シリアル通信器600に接続
されて、該シリアル通信器600から受信されたデータを
一時格納したり、中央処理処置700から他の通信装置に
送信するデータを一時格納してシリアル通信器600に提
供する第1通信バッファ(BUF1)と、システムクロック発
生器1000の前記クロック信号の立ち上がりエッジ(risin
g edge)または立ち下がりエッジ(falling edge)でイ
ネーブルされて、データを受信して一時格納したり、格
納していたデータを出力する第3通信バッファ(BUF3)
と、前記第1通信バッファ(BUF1)と第3通信バッファ(BUF
3)間に接続されて、第3通信バッファ(BUF3)をイネーブ
ルするシステムクロック発生器1000からの前記クロック
信号のエッジ及び他のエッジで前記クロック信号により
イネーブルされて、第1通信バッファ(BUF1)からデータ
を受信して一時格納したり、格納していたデータを第1
通信バッファ(BUF1)に出力する第2通信バッファ(BUF2)
と、を含んで構成されている。
【００２８】例えば、前記データは、5バイト(Bytes)の
データ量を有するバイナリデータ(binary data)であっ
て、1バイトずつ前記第1〜第3通信バッファ(BUF1-3)の
指定されたアドレスの各格納領域に格納される。第1〜
第3通信バッファ(BUF1-3)の前記各格納領域は、それぞ
れフリップフロップ(Flip Flop)で構成される。第1〜
第3通信バッファ(BUF1-3)の前記各格納領域がフリップ
フロップで構成される場合、第1通信バッファ(BUF1)の
各フリップフロップは、シリアル通信器600または中央
処理器700から受信されたデータ中、データ送信開始を
示すデータを検出する度毎に通信クロック信号を発生さ
せる通信クロック発生器(図示せず)によりイネーブルさ
れ、一方、第2通信バッファ(BUF2)の各フリップフロッ
プは、前記システムクロック発生器1000からのクロック
信号の立ち上がりエッジで同時にイネーブルされて、並
列的にデータを第1通信バッファ(BUF1)から受信した
り、または、格納していたデータを並列に第1通信バッ
ファ(BUF1)に出力する。第3通信バッファ(BUF3)の各フ
リップフロップは、前記クロック信号の立ち下がりエッ
ジで同時にイネーブルされて、並列にデータを第2通信
バッファ(BUF2)から受信したり、または格納していたデ
ータを並列に第2通信バッファ(BUF1)に出力する。第2通
信バッファ(BUF2)の各フリップフロップが前記クロック
信号の立ち下がりエッジで同時にイネーブルされるよう
に構成する場合、第3通信バッファ(BUF3)の各フリップ
フロップは、前記クロック信号の立ち上がりエッジで同
時にイネーブルされるように構成される。
データ量を有するバイナリデータ(binary data)であっ
て、1バイトずつ前記第1〜第3通信バッファ(BUF1-3)の
指定されたアドレスの各格納領域に格納される。第1〜
第3通信バッファ(BUF1-3)の前記各格納領域は、それぞ
れフリップフロップ(Flip Flop)で構成される。第1〜
第3通信バッファ(BUF1-3)の前記各格納領域がフリップ
フロップで構成される場合、第1通信バッファ(BUF1)の
各フリップフロップは、シリアル通信器600または中央
処理器700から受信されたデータ中、データ送信開始を
示すデータを検出する度毎に通信クロック信号を発生さ
せる通信クロック発生器(図示せず)によりイネーブルさ
れ、一方、第2通信バッファ(BUF2)の各フリップフロッ
プは、前記システムクロック発生器1000からのクロック
信号の立ち上がりエッジで同時にイネーブルされて、並
列的にデータを第1通信バッファ(BUF1)から受信した
り、または、格納していたデータを並列に第1通信バッ
ファ(BUF1)に出力する。第3通信バッファ(BUF3)の各フ
リップフロップは、前記クロック信号の立ち下がりエッ
ジで同時にイネーブルされて、並列にデータを第2通信
バッファ(BUF2)から受信したり、または格納していたデ
ータを並列に第2通信バッファ(BUF1)に出力する。第2通
信バッファ(BUF2)の各フリップフロップが前記クロック
信号の立ち下がりエッジで同時にイネーブルされるよう
に構成する場合、第3通信バッファ(BUF3)の各フリップ
フロップは、前記クロック信号の立ち上がりエッジで同
時にイネーブルされるように構成される。
【００２９】以下、このように構成された本発明に係る
3段通信バッファを利用した通信装置の第１実施形態の
動作に対して説明する。
3段通信バッファを利用した通信装置の第１実施形態の
動作に対して説明する。
【００３０】まず、他の通信機器からデータを受信する
場合、本発明に係る3段通信バッファを利用した通信装
置の第１実施形態の動作を説明する。この時、他の通信
機器は、本発明の第１実施形態のように構成されて、本
発明の通信装置と通信する他の通信装置か、または、そ
の他の本発明の通信装置とデータを通信する通信装置で
ある。
場合、本発明に係る3段通信バッファを利用した通信装
置の第１実施形態の動作を説明する。この時、他の通信
機器は、本発明の第１実施形態のように構成されて、本
発明の通信装置と通信する他の通信装置か、または、そ
の他の本発明の通信装置とデータを通信する通信装置で
ある。
【００３１】他の通信装置からデータが送信され、シリ
アル通信器600がこのようなデータを受信すると、該受
信するデータはシリアル通信器600から第1通信バッファ
(BUF1)に1バイトずつ順次格納される。例えば、5バイト
のデータが受信された場合、このようなデータは、第1
通信バッファ(BUF1)内のアドレス00、アドレス01、アド
レス02、アドレス03、アドレス04及びアドレス05のフリ
ップフロップにそれぞれ1バイトずつ格納される。次い
で、システムクロック発生器1000から第2通信バッファ
(BUF2)に入力される前記クロック信号が立ち下がりエッ
ジであると、第2通信バッファ(BUF2)はイネーブルされ
て、第1通信バッファ(BUF1)から前記5バイトのデータを
同時に並列に受信する。即ち、第1通信バッファ(BUF1)
内のアドレス00、アドレス01、アドレス02、アドレス0
3、アドレス04及びアドレス05のフリップフロップにそ
れぞれ1バイトずつ格納されていた受信データが同時に
並列に、前記のようにイネーブルされた第2通信バッフ
ァ(BUF2)内のアドレス00、アドレス01、アドレス02、ア
ドレス03、アドレス04及びアドレス05のフリップフロッ
プに出力されて一時格納される。
アル通信器600がこのようなデータを受信すると、該受
信するデータはシリアル通信器600から第1通信バッファ
(BUF1)に1バイトずつ順次格納される。例えば、5バイト
のデータが受信された場合、このようなデータは、第1
通信バッファ(BUF1)内のアドレス00、アドレス01、アド
レス02、アドレス03、アドレス04及びアドレス05のフリ
ップフロップにそれぞれ1バイトずつ格納される。次い
で、システムクロック発生器1000から第2通信バッファ
(BUF2)に入力される前記クロック信号が立ち下がりエッ
ジであると、第2通信バッファ(BUF2)はイネーブルされ
て、第1通信バッファ(BUF1)から前記5バイトのデータを
同時に並列に受信する。即ち、第1通信バッファ(BUF1)
内のアドレス00、アドレス01、アドレス02、アドレス0
3、アドレス04及びアドレス05のフリップフロップにそ
れぞれ1バイトずつ格納されていた受信データが同時に
並列に、前記のようにイネーブルされた第2通信バッフ
ァ(BUF2)内のアドレス00、アドレス01、アドレス02、ア
ドレス03、アドレス04及びアドレス05のフリップフロッ
プに出力されて一時格納される。
【００３２】次いで、システムクロック発生器1000から
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)から前記5
バイトのデータを同時に並列に受信する。即ち、第2通
信バッファ(BUF2)内のアドレス00、アドレス01、アドレ
ス02、アドレス03、アドレス04及びアドレス05のフリッ
プフロップにそれぞれ格納されていた1バイトずつのデ
ータは、同時に、第3通信バッファ(BUF3)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに出力されて格納さ
れる。
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)から前記5
バイトのデータを同時に並列に受信する。即ち、第2通
信バッファ(BUF2)内のアドレス00、アドレス01、アドレ
ス02、アドレス03、アドレス04及びアドレス05のフリッ
プフロップにそれぞれ格納されていた1バイトずつのデ
ータは、同時に、第3通信バッファ(BUF3)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに出力されて格納さ
れる。
【００３３】一方、インターラプト発生器900は、シリ
アル通信器600の出力と接続されていて、シリアル通信
器600から出力される受信データを通信プロトコル(prot
ocol)により予め設定及び格納された"送信終了"を示す
データと比較することで、データの受信終了可否をチェ
ックし、予め格納された"送信終了"を示すデータと同様
なデータがシリアル通信器600から出力される受信デー
タに存在すると、受信終了状態であることを認識して、
これを示すインターラプト信号を中央処理処置700に出
力する。
アル通信器600の出力と接続されていて、シリアル通信
器600から出力される受信データを通信プロトコル(prot
ocol)により予め設定及び格納された"送信終了"を示す
データと比較することで、データの受信終了可否をチェ
ックし、予め格納された"送信終了"を示すデータと同様
なデータがシリアル通信器600から出力される受信デー
タに存在すると、受信終了状態であることを認識して、
これを示すインターラプト信号を中央処理処置700に出
力する。
【００３４】中央処理処置700は、インターラプト信号
の受信によって新しいデータの受信を認識し、予め決定
された優先順位、即ち、プログラム的に予め決定されて
格納された処理の優先順位に従って、遂行中の処理を中
断したり、遂行中の処理を終了した後、第3通信バッフ
ァ(BUF3)から受信されたデータを読み込んで処理するこ
とで、受信動作が終了される。
の受信によって新しいデータの受信を認識し、予め決定
された優先順位、即ち、プログラム的に予め決定されて
格納された処理の優先順位に従って、遂行中の処理を中
断したり、遂行中の処理を終了した後、第3通信バッフ
ァ(BUF3)から受信されたデータを読み込んで処理するこ
とで、受信動作が終了される。
【００３５】一方、本発明に係る3段通信バッファを利
用した通信装置の第１実施形態が他の通信機器にデータ
を送信する場合、本発明に係る3段通信バッファの第１
実施形態を利用した通信装置の動作を説明する。
用した通信装置の第１実施形態が他の通信機器にデータ
を送信する場合、本発明に係る3段通信バッファの第１
実施形態を利用した通信装置の動作を説明する。
【００３６】即ち、中央処理処置700が他の通信装置に
送信する5バイトのデータを第3通信バッファ(BUF3)に書
き込むと(write)(即ち、出力すると)、第3通信バッファ
(BUF3)は、送信する5バイトのデータをそれぞれ1バイト
ずつ各第3通信バッファ(BUF3)内のアドレス00、アドレ
ス01、アドレス02、アドレス03、アドレス04及びアドレ
ス05のフリップフロップにそれぞれ格納する。以後、シ
ステムクロック発生器1000から第3通信バッファ(BUF3)
に入力される前記クロック信号が立ち上がりエッジであ
ると、第3通信バッファ(BUF3)はイネーブルされて、第2
通信バッファ(BUF2)に前記5バイトのデータを同時に並
列に送信する。即ち、第3通信バッファ(BUF3)内のアド
レス00、アドレス01、アドレス02、アドレス03、アドレ
ス04及びアドレス05のフリップフロップにそれぞれ格納
されていた1バイトずつのデータは、同時に、第2通信バ
ッファ(BUF2)内のアドレス00、アドレス01、アドレス0
2、アドレス03、アドレス04及びアドレス05のフリップ
フロップに出力されて格納される。
送信する5バイトのデータを第3通信バッファ(BUF3)に書
き込むと(write)(即ち、出力すると)、第3通信バッファ
(BUF3)は、送信する5バイトのデータをそれぞれ1バイト
ずつ各第3通信バッファ(BUF3)内のアドレス00、アドレ
ス01、アドレス02、アドレス03、アドレス04及びアドレ
ス05のフリップフロップにそれぞれ格納する。以後、シ
ステムクロック発生器1000から第3通信バッファ(BUF3)
に入力される前記クロック信号が立ち上がりエッジであ
ると、第3通信バッファ(BUF3)はイネーブルされて、第2
通信バッファ(BUF2)に前記5バイトのデータを同時に並
列に送信する。即ち、第3通信バッファ(BUF3)内のアド
レス00、アドレス01、アドレス02、アドレス03、アドレ
ス04及びアドレス05のフリップフロップにそれぞれ格納
されていた1バイトずつのデータは、同時に、第2通信バ
ッファ(BUF2)内のアドレス00、アドレス01、アドレス0
2、アドレス03、アドレス04及びアドレス05のフリップ
フロップに出力されて格納される。
【００３７】次いで、システムクロック発生器1000から
第2通信バッファ(BUF2)に入力される前記クロック信号
が立ち下がりエッジであると、第2通信バッファ(BUF2)
はイネーブルされて、第1通信バッファ(BUF1)に前記5バ
イトのデータを同時に並列に送信する。即ち、第2通信
バッファ(BUF2)内のアドレス00、アドレス01、アドレス
02、アドレス03、アドレス04及びアドレス05のフリップ
フロップにそれぞれ1バイトずつ格納されていた送信す
るデータが同時に並列に、第1通信バッファ(BUF1)内の
アドレス00、アドレス01、アドレス02、アドレス03、ア
ドレス04及びアドレス05のフリップフロップに出力され
て一時格納される。最後に、シリアル通信器600は、第1
通信バッファ(BUF1)内に格納されている送信するデータ
を1バイトずつ読み込んで、送信先の通信器に順次送信
することで送信動作が終了される。
第2通信バッファ(BUF2)に入力される前記クロック信号
が立ち下がりエッジであると、第2通信バッファ(BUF2)
はイネーブルされて、第1通信バッファ(BUF1)に前記5バ
イトのデータを同時に並列に送信する。即ち、第2通信
バッファ(BUF2)内のアドレス00、アドレス01、アドレス
02、アドレス03、アドレス04及びアドレス05のフリップ
フロップにそれぞれ1バイトずつ格納されていた送信す
るデータが同時に並列に、第1通信バッファ(BUF1)内の
アドレス00、アドレス01、アドレス02、アドレス03、ア
ドレス04及びアドレス05のフリップフロップに出力され
て一時格納される。最後に、シリアル通信器600は、第1
通信バッファ(BUF1)内に格納されている送信するデータ
を1バイトずつ読み込んで、送信先の通信器に順次送信
することで送信動作が終了される。
【００３８】以上説明したように、本発明に係る3段通
信バッファを利用した通信装置の第１実施形態は、共通
のバッファに対するアクセスがクロック信号の相互異な
るエッジで、即ち、他の時点で行われるため、相互干渉
がなくて、不完全なデータの読み込み/書き込みが基本
的に防止される。また、各通信バッファの状態を示すポ
インタを状態に応じて常に更新しなければならなく、接
近するバッファを選択するポインタを管理する必要がな
いため、希望する時点で、いつでも該当のバッファを通
してデータを受信及び送信することができる。
信バッファを利用した通信装置の第１実施形態は、共通
のバッファに対するアクセスがクロック信号の相互異な
るエッジで、即ち、他の時点で行われるため、相互干渉
がなくて、不完全なデータの読み込み/書き込みが基本
的に防止される。また、各通信バッファの状態を示すポ
インタを状態に応じて常に更新しなければならなく、接
近するバッファを選択するポインタを管理する必要がな
いため、希望する時点で、いつでも該当のバッファを通
してデータを受信及び送信することができる。
【００３９】図２は、本発明に係る3段通信バッファを
利用した通信装置の第２実施形態を示したブロック図
で、図示されたように、本発明に係る通信装置の第２実
施形態においては、他の通信機器からデータを受信した
り、後述する中央処理処置からデータを前記他の通信機
器に送信するシリアル通信器(Serial CommunicationDe
vice)600(例えば、ユニバーサル非同期送受信機(Univer
sal Asynchronous Receiver/Transmitter；UART)と、
該シリアル通信器から受信されたデータを読み込んで処
理したり、他の通信機器に送信するデータをシリアル通
信器600に提供する中央処理処置(Central Processing
Unit；CPU)700と、シリアル通信器600のデータ受信が
終了されると、シリアル処理処置700にインタラプト信
号を発生させて出力するインタラプト発生器900と、前
記通信装置を同期させるためのクロック信号を発生させ
て提供するシステムクロック発生器1000と、前記シリア
ル通信器600に接続されて、該シリアル通信器600から受
信されたデータを一時格納したり、中央処理処置700か
ら他の通信装置に送信するデータを一時格納してシリア
ル通信器600に提供する第1通信バッファ(BUF1)と、シス
テムクロック発生器1000の前記クロック信号の立ち上が
りエッジ(rising edge)または立ち下がりエッジ(falli
ng edge)でイネーブルされて、データを受信して一時
格納したり、格納していたデータを出力する第3通信バ
ッファ(BUF3)と、前記第1通信バッファ(BUF1)と第3通信
バッファ(BUF3)間に接続されて、第3通信バッファ(BUF
3)をイネーブルするシステムクロック発生器1000からの
前記クロック信号のエッジ及び他のエッジで前記クロッ
ク信号によりイネーブルされて、第1通信バッファ(BUF
1)からデータを受信して一時格納したり、格納していた
データを第1通信バッファ(BUF1)に出力する第2通信バッ
ファ(BUF2)と、第1通信バッファ(BUF1)と第2通信バッフ
ァ(BUF2)間に接続されて、第1通信バッファ(BUF1)から
第2通信バッファ(BUF2)に、または、第2通信バッファ(B
UF2)から第1通信バッファ(BUF1)にデータの伝送を許容
したり遮断する第1ゲート(G1)と、第2通信バッファ(BUF
2)と第3通信バッファ(BUF3)間に接続されて、第2通信バ
ッファ(BUF2)から第3通信バッファ(BUF3)に、または、
第3通信バッファ(BUF3)から第2通信バッファ(BUF2)にデ
ータの伝送を許容したり遮断する第2ゲート(G2)と、中
央処理処置700からの命令信号に応答して、第2ゲート(G
2)にデータの伝送を許容することを命令する第1命令信
号(1st instructing signal)を出力したり、シリアル
通信器600から、または、中央処理処置700から送信終了
を示すデータを受信した時、第1ゲートにデータの伝送
許容を命令する第2命令信号(2nd instructing signa
l)を発出するゲート制御器800と、を含んで構成され、
この時、第1ゲート(G1)は、ゲート制御器800から第2命
令信号(2nd instructing signal)が受信される時デー
タの伝送を許容し、第2ゲート(G2)は、ゲート制御器800
から第1命令信号(1st instructing signal)が受信さ
れる時データの伝送を許容する。
利用した通信装置の第２実施形態を示したブロック図
で、図示されたように、本発明に係る通信装置の第２実
施形態においては、他の通信機器からデータを受信した
り、後述する中央処理処置からデータを前記他の通信機
器に送信するシリアル通信器(Serial CommunicationDe
vice)600(例えば、ユニバーサル非同期送受信機(Univer
sal Asynchronous Receiver/Transmitter；UART)と、
該シリアル通信器から受信されたデータを読み込んで処
理したり、他の通信機器に送信するデータをシリアル通
信器600に提供する中央処理処置(Central Processing
Unit；CPU)700と、シリアル通信器600のデータ受信が
終了されると、シリアル処理処置700にインタラプト信
号を発生させて出力するインタラプト発生器900と、前
記通信装置を同期させるためのクロック信号を発生させ
て提供するシステムクロック発生器1000と、前記シリア
ル通信器600に接続されて、該シリアル通信器600から受
信されたデータを一時格納したり、中央処理処置700か
ら他の通信装置に送信するデータを一時格納してシリア
ル通信器600に提供する第1通信バッファ(BUF1)と、シス
テムクロック発生器1000の前記クロック信号の立ち上が
りエッジ(rising edge)または立ち下がりエッジ(falli
ng edge)でイネーブルされて、データを受信して一時
格納したり、格納していたデータを出力する第3通信バ
ッファ(BUF3)と、前記第1通信バッファ(BUF1)と第3通信
バッファ(BUF3)間に接続されて、第3通信バッファ(BUF
3)をイネーブルするシステムクロック発生器1000からの
前記クロック信号のエッジ及び他のエッジで前記クロッ
ク信号によりイネーブルされて、第1通信バッファ(BUF
1)からデータを受信して一時格納したり、格納していた
データを第1通信バッファ(BUF1)に出力する第2通信バッ
ファ(BUF2)と、第1通信バッファ(BUF1)と第2通信バッフ
ァ(BUF2)間に接続されて、第1通信バッファ(BUF1)から
第2通信バッファ(BUF2)に、または、第2通信バッファ(B
UF2)から第1通信バッファ(BUF1)にデータの伝送を許容
したり遮断する第1ゲート(G1)と、第2通信バッファ(BUF
2)と第3通信バッファ(BUF3)間に接続されて、第2通信バ
ッファ(BUF2)から第3通信バッファ(BUF3)に、または、
第3通信バッファ(BUF3)から第2通信バッファ(BUF2)にデ
ータの伝送を許容したり遮断する第2ゲート(G2)と、中
央処理処置700からの命令信号に応答して、第2ゲート(G
2)にデータの伝送を許容することを命令する第1命令信
号(1st instructing signal)を出力したり、シリアル
通信器600から、または、中央処理処置700から送信終了
を示すデータを受信した時、第1ゲートにデータの伝送
許容を命令する第2命令信号(2nd instructing signa
l)を発出するゲート制御器800と、を含んで構成され、
この時、第1ゲート(G1)は、ゲート制御器800から第2命
令信号(2nd instructing signal)が受信される時デー
タの伝送を許容し、第2ゲート(G2)は、ゲート制御器800
から第1命令信号(1st instructing signal)が受信さ
れる時データの伝送を許容する。
【００４０】前記データは、第１実施形態のように、5
バイト(Bytes)のデータ量を有するバイナリデータ(bina
ry data)であって、1バイトずつ前記第1〜第3通信バッ
ファ(BUF1-3)の指定されたアドレスの各格納領域に格納
される。第1〜第3通信バッファ(BUF1-3)の前記各格納領
域は、第１実施形態のように、通信クロック信号または
システムクロック発生器1000からのクロック信号、即
ち、システムクロック信号によってイネーブルされる各
フリップフロップ(Flip Flop)で構成される。
バイト(Bytes)のデータ量を有するバイナリデータ(bina
ry data)であって、1バイトずつ前記第1〜第3通信バッ
ファ(BUF1-3)の指定されたアドレスの各格納領域に格納
される。第1〜第3通信バッファ(BUF1-3)の前記各格納領
域は、第１実施形態のように、通信クロック信号または
システムクロック発生器1000からのクロック信号、即
ち、システムクロック信号によってイネーブルされる各
フリップフロップ(Flip Flop)で構成される。
【００４１】前記第1ゲート(G1)は並列に接続されて、
入出力方向が相互異なる1対の受信用及び送信用ANDゲー
トで構成され、この時、受信用ANDゲートの一つの入力
端子は、ゲート制御器800の第2命令信号出力に接続さ
れ、他の一つの入力端子は第1通信バッファ(BUF1)に接
続され、出力端子は第2通信バッファ(BUF2)に接続さ
れ、送信用ANDゲートの一つの入力端子もゲート制御器8
00の第2命令信号出力に接続され、他の一つの入力端子
は第2通信バッファ(BUF2)に接続され、出力端子は第1通
信バッファ(BUF1)に接続される。
入出力方向が相互異なる1対の受信用及び送信用ANDゲー
トで構成され、この時、受信用ANDゲートの一つの入力
端子は、ゲート制御器800の第2命令信号出力に接続さ
れ、他の一つの入力端子は第1通信バッファ(BUF1)に接
続され、出力端子は第2通信バッファ(BUF2)に接続さ
れ、送信用ANDゲートの一つの入力端子もゲート制御器8
00の第2命令信号出力に接続され、他の一つの入力端子
は第2通信バッファ(BUF2)に接続され、出力端子は第1通
信バッファ(BUF1)に接続される。
【００４２】又、第2ゲート(G2)も第1ゲート(G1)と同様
に並列に接続され、入出力方向が相互異なる1対の受信
用及び送信用ANDゲートで構成され、この時、受信用AND
ゲートの一つの入力端子は、ゲート制御器800の第1命令
信号出力に接続され、他の一つの入力端子は第2通信バ
ッファ(BUF2)に接続され、出力端子は第3通信バッファ
(BUF3)に接続され、送信用ANDゲートの一つの入力端子
はゲート制御器800の第1命令信号出力に接続され、他の
一つの入力端子は第3通信バッファ(BUF3)に接続され、
出力端子は第2通信バッファ(BUF2)に接続される。
に並列に接続され、入出力方向が相互異なる1対の受信
用及び送信用ANDゲートで構成され、この時、受信用AND
ゲートの一つの入力端子は、ゲート制御器800の第1命令
信号出力に接続され、他の一つの入力端子は第2通信バ
ッファ(BUF2)に接続され、出力端子は第3通信バッファ
(BUF3)に接続され、送信用ANDゲートの一つの入力端子
はゲート制御器800の第1命令信号出力に接続され、他の
一つの入力端子は第3通信バッファ(BUF3)に接続され、
出力端子は第2通信バッファ(BUF2)に接続される。
【００４３】前記ゲート制御器800は、第２実施形態と
して、前記第1及び第2ゲート(G1、G2)のデータ伝送の許
容を命令する中央処理処置700からの信号であって、バ
イナリ"1"を受信する度毎に、この信号を第1及び第2ゲ
ート(G1、G2)に出力する簡単な命令バッファで構成され
る。
して、前記第1及び第2ゲート(G1、G2)のデータ伝送の許
容を命令する中央処理処置700からの信号であって、バ
イナリ"1"を受信する度毎に、この信号を第1及び第2ゲ
ート(G1、G2)に出力する簡単な命令バッファで構成され
る。
【００４４】以下、このように構成された本発明に係る
3段通信バッファを利用した通信装置の第２実施形態に
ついて説明する。
3段通信バッファを利用した通信装置の第２実施形態に
ついて説明する。
【００４５】まず、他の通信機器からデータを受信する
場合、本発明に係る3段通信バッファを利用した通信装
置の第２実施形態の動作を説明する。
場合、本発明に係る3段通信バッファを利用した通信装
置の第２実施形態の動作を説明する。
【００４６】他の通信装置からデータが送信され、シリ
アル通信器600がこのようなデータを受信すると、該受
信するデータは、シリアル通信器600から第1通信バッフ
ァ(BUF1)に1バイトずつ順次格納される。例えば、5バイ
トのデータが受信された場合、このようなデータは、第
1通信バッファ(BUF1)内のアドレス00、アドレス01、ア
ドレス02、アドレス03、アドレス04及びアドレス05のフ
リップフロップに1バイトずつそれぞれ格納される。こ
の時、ゲート制御器800はシリアル通信器600に接続され
て、シリアル通信器600が受信したデータ中、送信終了
を示すデータがあると予め設定された通信プロトコルに
係る送信終了を示す基準データと比較し、一致すると、
データの受信が終了されたことを認知して、第1ゲート
(G1)にデータの伝送許容を命令する第2命令信号、例え
ば、バイナリ"1"信号を発出する。次いで、システムク
ロック発生器1000から第2通信バッファ(BUF2)に入力さ
れる前記クロック信号が立ち下がりエッジであると、第
2通信バッファ(BUF2)はイネーブルされて、第1通信バッ
ファ(BUF1)から前記5バイトのデータを同時に並列に受
信する。即ち、第1通信バッファ(BUF1)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに1バイトずつそれ
ぞれ格納されていた受信データが同時に並列に、前記イ
ネーブルされた第2通信バッファ(BUF2)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに出力されて一時格
納される。
アル通信器600がこのようなデータを受信すると、該受
信するデータは、シリアル通信器600から第1通信バッフ
ァ(BUF1)に1バイトずつ順次格納される。例えば、5バイ
トのデータが受信された場合、このようなデータは、第
1通信バッファ(BUF1)内のアドレス00、アドレス01、ア
ドレス02、アドレス03、アドレス04及びアドレス05のフ
リップフロップに1バイトずつそれぞれ格納される。こ
の時、ゲート制御器800はシリアル通信器600に接続され
て、シリアル通信器600が受信したデータ中、送信終了
を示すデータがあると予め設定された通信プロトコルに
係る送信終了を示す基準データと比較し、一致すると、
データの受信が終了されたことを認知して、第1ゲート
(G1)にデータの伝送許容を命令する第2命令信号、例え
ば、バイナリ"1"信号を発出する。次いで、システムク
ロック発生器1000から第2通信バッファ(BUF2)に入力さ
れる前記クロック信号が立ち下がりエッジであると、第
2通信バッファ(BUF2)はイネーブルされて、第1通信バッ
ファ(BUF1)から前記5バイトのデータを同時に並列に受
信する。即ち、第1通信バッファ(BUF1)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに1バイトずつそれ
ぞれ格納されていた受信データが同時に並列に、前記イ
ネーブルされた第2通信バッファ(BUF2)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに出力されて一時格
納される。
【００４７】次いで、中央処理処置700が受信されたデ
ータを読み込むために、命令信号をゲート制御器800に
出力すると、ゲート制御器800は、この命令信号に応答
して第1命令信号、例えば、バイナリ"1"信号を第2ゲー
ト(G2)に出力し、該第2ゲート(G2)、即ち、受信用ANDゲ
ートはデータの伝送を許容する状態となる。
ータを読み込むために、命令信号をゲート制御器800に
出力すると、ゲート制御器800は、この命令信号に応答
して第1命令信号、例えば、バイナリ"1"信号を第2ゲー
ト(G2)に出力し、該第2ゲート(G2)、即ち、受信用ANDゲ
ートはデータの伝送を許容する状態となる。
【００４８】次いで、システムクロック発生器1000から
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)から前記5
バイトのデータを第2ゲート(G2)の受信用ANDゲートを通
して同時に並列に受信する。即ち、第2通信バッファ(BU
F2)内のアドレス00、アドレス01、アドレス02、アドレ
ス03、アドレス04及びアドレス05のフリップフロップに
それぞれ格納されていた1バイトずつのデータは、同時
に、前記第3通信バッファ(BUF3)内のアドレス00、アド
レス01、アドレス02、アドレス03、アドレス04及びアド
レス05のフリップフロップに出力されて格納される。
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)から前記5
バイトのデータを第2ゲート(G2)の受信用ANDゲートを通
して同時に並列に受信する。即ち、第2通信バッファ(BU
F2)内のアドレス00、アドレス01、アドレス02、アドレ
ス03、アドレス04及びアドレス05のフリップフロップに
それぞれ格納されていた1バイトずつのデータは、同時
に、前記第3通信バッファ(BUF3)内のアドレス00、アド
レス01、アドレス02、アドレス03、アドレス04及びアド
レス05のフリップフロップに出力されて格納される。
【００４９】一方、インタラプト発生器900は、シリア
ル通信器600の出力と接続されていて、シリアル通信器6
00から出力される受信データを通信プロトコル(protoco
l)により予め設定及び格納された"送信終了"を示すデー
タと比較することで、データの受信終了可否をチェック
し、予め格納された"送信終了"を示すデータと同様なデ
ータがシリアル通信器600から出力される受信データに
存在すると、受信終了状態であることを認識して、これ
を示すインタラプト信号を中央処理処置700に出力す
る。
ル通信器600の出力と接続されていて、シリアル通信器6
00から出力される受信データを通信プロトコル(protoco
l)により予め設定及び格納された"送信終了"を示すデー
タと比較することで、データの受信終了可否をチェック
し、予め格納された"送信終了"を示すデータと同様なデ
ータがシリアル通信器600から出力される受信データに
存在すると、受信終了状態であることを認識して、これ
を示すインタラプト信号を中央処理処置700に出力す
る。
【００５０】該中央処理処置700は、インタラプト信号
の受信によって新しいデータの受信を認識し、予め決定
された優先順位、即ち、プログラムにより予め決定され
て格納された処理の優先順位に従って、遂行中の処理を
中断したり、遂行中の処理を終了した後、命令信号をゲ
ート制御器800に出力して、第3通信バッファ(BUF3)から
受信されたデータを読み込んで処理することで、受信動
作が終了される。
の受信によって新しいデータの受信を認識し、予め決定
された優先順位、即ち、プログラムにより予め決定され
て格納された処理の優先順位に従って、遂行中の処理を
中断したり、遂行中の処理を終了した後、命令信号をゲ
ート制御器800に出力して、第3通信バッファ(BUF3)から
受信されたデータを読み込んで処理することで、受信動
作が終了される。
【００５１】一方、本発明に係る3段通信バッファを利
用した通信装置の第１実施形態が他の通信機器にデータ
を送信する場合、本発明に係る3段通信バッファを利用
した通信装置の第２実施形態の動作を説明する。
用した通信装置の第１実施形態が他の通信機器にデータ
を送信する場合、本発明に係る3段通信バッファを利用
した通信装置の第２実施形態の動作を説明する。
【００５２】例えば、中央処理処置700が他の通信装置
に送信する5バイトのデータを第3通信バッファ(BUF3)に
書き込むと(write)(即ち、出力すると)、第3通信バッフ
ァ(BUF3)は送信する5バイトのデータをそれぞれ1バイト
ずつ第3通信バッファ(BUF3)内のアドレス00、アドレス0
1、アドレス02、アドレス03、アドレス04及びアドレス0
5のフリップフロップに格納する。
に送信する5バイトのデータを第3通信バッファ(BUF3)に
書き込むと(write)(即ち、出力すると)、第3通信バッフ
ァ(BUF3)は送信する5バイトのデータをそれぞれ1バイト
ずつ第3通信バッファ(BUF3)内のアドレス00、アドレス0
1、アドレス02、アドレス03、アドレス04及びアドレス0
5のフリップフロップに格納する。
【００５３】また、中央処理処置700は、送信する5バイ
トのデータの第3通信バッファ(BUF3)に伝送が終了され
ると、ゲート制御器800に命令信号を発出し、ゲート制
御器800は、この命令信号に応答して第1及び第2命令信
号を第2ゲート(G2)及び第1ゲート(G1)にそれぞれ出力す
ることで、第2ゲート(G2)及び第1ゲート(G1)はデータ伝
送の許容状態で制御される。
トのデータの第3通信バッファ(BUF3)に伝送が終了され
ると、ゲート制御器800に命令信号を発出し、ゲート制
御器800は、この命令信号に応答して第1及び第2命令信
号を第2ゲート(G2)及び第1ゲート(G1)にそれぞれ出力す
ることで、第2ゲート(G2)及び第1ゲート(G1)はデータ伝
送の許容状態で制御される。
【００５４】次いで、システムクロック発生器1000から
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)に前記5バ
イトのデータを第2ゲート(G2)を通して並列に同時に送
信する。即ち、第3通信バッファ(BUF3)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップにそれぞれ格納され
ていた1バイトずつのデータは、同時に、第2通信バッフ
ァ(BUF2)内のアドレス00、アドレス01、アドレス02、ア
ドレス03、アドレス04及びアドレス05のフリップフロッ
プに出力されて格納される。
第3通信バッファ(BUF3)に入力される前記クロック信号
が立ち上がりエッジであると、第3通信バッファ(BUF3)
はイネーブルされて、第2通信バッファ(BUF2)に前記5バ
イトのデータを第2ゲート(G2)を通して並列に同時に送
信する。即ち、第3通信バッファ(BUF3)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップにそれぞれ格納され
ていた1バイトずつのデータは、同時に、第2通信バッフ
ァ(BUF2)内のアドレス00、アドレス01、アドレス02、ア
ドレス03、アドレス04及びアドレス05のフリップフロッ
プに出力されて格納される。
【００５５】次いで、システムクロック発生器1000から
第2通信バッファ(BUF2)に入力される前記クロック信号
が立ち下がりエッジであると、第2通信バッファ(BUF2)
はイネーブルされて、第1通信バッファ(BUF1)に前記5バ
イトのデータを第1ゲート(G1)を通して並列に同時に送
信する。即ち、第2通信バッファ(BUF2)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに1バイトずつそれ
ぞれ格納されていた送信するデータが、並列に同時に第
1通信バッファ(BUF1)内のアドレス00、アドレス01、ア
ドレス02、アドレス03、アドレス04及びアドレス05のフ
リップフロップに出力されて一時格納される。
第2通信バッファ(BUF2)に入力される前記クロック信号
が立ち下がりエッジであると、第2通信バッファ(BUF2)
はイネーブルされて、第1通信バッファ(BUF1)に前記5バ
イトのデータを第1ゲート(G1)を通して並列に同時に送
信する。即ち、第2通信バッファ(BUF2)内のアドレス0
0、アドレス01、アドレス02、アドレス03、アドレス04
及びアドレス05のフリップフロップに1バイトずつそれ
ぞれ格納されていた送信するデータが、並列に同時に第
1通信バッファ(BUF1)内のアドレス00、アドレス01、ア
ドレス02、アドレス03、アドレス04及びアドレス05のフ
リップフロップに出力されて一時格納される。
【００５６】最後に、シリアル通信器600は、第1通信バ
ッファ(BUF1)内に格納されている送信するデータを1バ
イトずつ読み込み、送信先の通信器に順次送信すること
で、送信動作が終了される。
ッファ(BUF1)内に格納されている送信するデータを1バ
イトずつ読み込み、送信先の通信器に順次送信すること
で、送信動作が終了される。
【００５７】
【発明の効果】以上説明したように、本発明に係る3段
通信バッファを利用した通信装置の第２実施形態におい
ては、第１実施形態が有する長所の他に、送信及び受信
時、通信バッファに完全な受信データまたは送信データ
が格納された時点でアクセスを許容するように構成する
ことで、本発明の第１実施形態より通信信頼度を一層向
上し得るという効果がある。
通信バッファを利用した通信装置の第２実施形態におい
ては、第１実施形態が有する長所の他に、送信及び受信
時、通信バッファに完全な受信データまたは送信データ
が格納された時点でアクセスを許容するように構成する
ことで、本発明の第１実施形態より通信信頼度を一層向
上し得るという効果がある。
【００５８】又、本発明の他の実施形態として、前記ゲ
ート制御器800を使用せずに、特定のアドレスまたは最
後のアドレスにデータが記録されると、自動的に次の通
信バッファにデータが伝送されるように構成することも
できる。即ち、データの受信時、前記第1通信バッファ
の特定の番地または最後のアドレスにデータが記録され
ると、自動的に第2通信バッファに前記データを伝送さ
せることで、中央処理処置700とシリアル通信器600とが
相互干渉してエラーを発生させる現象を防止することが
できる。
ート制御器800を使用せずに、特定のアドレスまたは最
後のアドレスにデータが記録されると、自動的に次の通
信バッファにデータが伝送されるように構成することも
できる。即ち、データの受信時、前記第1通信バッファ
の特定の番地または最後のアドレスにデータが記録され
ると、自動的に第2通信バッファに前記データを伝送さ
せることで、中央処理処置700とシリアル通信器600とが
相互干渉してエラーを発生させる現象を防止することが
できる。
【００５９】又、本発明の又他の実施形態として、シス
テムクロック発生器1000と第2通信バッファ(BUF2)間、
または、システムクロック発生器1000と第3通信バッフ
ァ(BUF3)間に時間遅延回路を接続し、第1通信バッファ
(BUF1)と第3通信バッファ(BUF3)が第2通信バッファ(BUF
2)にそれぞれアクセスする場合に時間差を発生させて、
不完全なデータ伝送を構成することもできる。
テムクロック発生器1000と第2通信バッファ(BUF2)間、
または、システムクロック発生器1000と第3通信バッフ
ァ(BUF3)間に時間遅延回路を接続し、第1通信バッファ
(BUF1)と第3通信バッファ(BUF3)が第2通信バッファ(BUF
2)にそれぞれアクセスする場合に時間差を発生させて、
不完全なデータ伝送を構成することもできる。
【００６０】又、本発明の又他の実施形態として、第2
通信バッファ(BUF2)の代りに、デュアル・ポートRAM(Du
al Port Random Access Memory)を使用して、両方
向からのアクセスは可能で、同時アクセスは不可能にな
るように構成することもできる。
通信バッファ(BUF2)の代りに、デュアル・ポートRAM(Du
al Port Random Access Memory)を使用して、両方
向からのアクセスは可能で、同時アクセスは不可能にな
るように構成することもできる。
【図１】本発明に係る3段通信バッファを利用した通信
装置の第１実施形態を示したブロック図である。
装置の第１実施形態を示したブロック図である。
【図２】本発明に係る3段通信バッファを利用した通信
装置の第２実施形態を示したブロック図である。
装置の第２実施形態を示したブロック図である。
【図３】従来一つの通信バッファを利用した通信装置の
問題点を示した例示図で、(A)はデータの同時性が破ら
れた場合を示す図であり、(B)は不完全なデータの読み
込みが発生する場合を示す図である。
問題点を示した例示図で、(A)はデータの同時性が破ら
れた場合を示す図であり、(B)は不完全なデータの読み
込みが発生する場合を示す図である。
【図４】従来の3段通信バッファを利用した通信装置を
示したブロック図である。
示したブロック図である。
600…直列通信器
700…中央処理処置
900…インターラプト発生器
BUF1〜BUF3…第1〜第3通信バッファ
Claims (8)
- 【請求項１】 他の通信機器からデータを受信し、該他
の通信機器にデータを送信するシリアル通信器と、 該シリアル通信器から受信されたデータを読み込んで処
理し、他の通信機器に送信するデータを前記シリアル通
信器に提供する中央処理処置と、 前記シリアル通信器のデータ受信が終了すると、前記中
央処理処置にインタラプト信号を発生させて出力するイ
ンタラプト発生器と、 前記通信装置を同期させるためのクロック信号を発生さ
せて提供するシステムクロック発生器と、 前記シリアル通信器に接続されて、該シリアル通信器か
ら受信されたデータを一時格納したり、前記中央処理処
置から前記他の通信装置に送信するデータを一時格納し
て前記シリアル通信器に提供する第1通信バッファと、 前記システムクロック発生器からの前記クロック信号の
立ち上がりエッジまたは立ち下がりエッジいずれか一方
のエッジでイネーブルされて、データを受信して一時格
納し、格納していたデータを出力する第3通信バッファ
と、 前記第1通信バッファと前記第3通信バッファ間に接続さ
れて、前記システムクロック発生器からの前記第3通信
バッファをイネーブルする前記クロック信号の他方のエ
ッジで前記クロック信号によりイネーブルされて、前記
第1通信バッファからデータを受信して一時格納し、格
納していたデータを前記第1通信バッファに出力する第2
通信バッファと、を含んで構成されることを特徴とする
3段通信バッファを利用した通信装置。 - 【請求項２】 前記第2通信バッファと前記第3通信バッ
ファ間に接続されて、前記第2通信バッファから前記第3
通信バッファに、または、前記第3通信バッファから前
記第2通信バッファにデータの伝送を許容したり遮断す
るゲート手段と、 前記中央処理処置からの命令信号に応答して、前記ゲー
ト手段にデータ伝送を許容することを命令する命令信号
を出力するゲート制御器と、を更に含んで構成されるこ
とを特徴とする請求項１記載の3段通信バッファを利用
した通信装置。 - 【請求項３】 前記ゲート手段は、 データを入力する一つの入力端子と、 前記ゲート制御器からの命令信号を入力する他の一つの
入力端子と、 データを出力する出力端子と、を具備するANDゲートで
あることを特徴とする請求項２記載の3段通信バッファ
を利用した通信装置。 - 【請求項４】 前記ゲート制御器は、 前記中央処理処置からの命令信号を前記ゲート手段に出
力するバッファであることを特徴とする請求項２記載の
3段通信バッファを利用した通信装置。 - 【請求項５】 前記第1通信バッファと前記第2通信バッ
ファ間に接続されて、前記第1通信バッファから前記第2
通信バッファに、または、前記第2通信バッファから前
記第1通信バッファにデータの伝送を許容したり遮断す
る第1ゲート手段と、 前記第2通信バッファと前記第3通信バッファ間に接続さ
れて、前記第2通信バッファから前記第3通信バッファ
に、または、前記第3通信バッファから前記第2通信バッ
ファにデータ伝送を許容したり遮断する第2ゲート手段
と、 前記中央処理処置からの命令信号に応答して、前記第2
ゲート手段にデータの伝送を許容することを命令する第
1命令信号を出力し、前記シリアル通信器から、また
は、前記中央処理処置から送信終了を示すデータを受信
した時、前記第1ゲート手段にデータの伝送許容を命令
する第2命令信号を出力するゲート制御器と、を更に含
んで構成されることを特徴とする請求項１記載の3段通
信バッファを利用した通信装置。 - 【請求項６】 前記各第2通信バッファ及び前記第3通信
バッファは、 前記システムクロック発生器からの前記クロック信号の
エッジに依存してイネーブルされて、データを受信して
一時格納し、格納されたデータを出力する複数のフリッ
プフロップを含んで構成されることを特徴とする請求項
１記載の3段通信バッファを利用した通信装置。 - 【請求項７】 前記第2通信バッファは、 両方向からのアクセスは可能で、同時アクセスは不可能
なデュアル・ポートRAMであることを特徴とする請求項
１記載の3段通信バッファを利用した通信装置。 - 【請求項８】 前記システムクロック発生器と前記第2
通信バッファ間、または前記システムクロック発生器と
前記第3通信バッファ間に接続されて、前記第1通信バッ
ファと前記第3通信バッファが前記第2通信バッファにそ
れぞれアクセスする場合、時間差を発生させる時間遅延
回路を更に含んで構成されることを特徴とする請求項１
記載の3段通信バッファを利用した通信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-010303 | 2002-02-26 | ||
| KR10-2002-0010303A KR100464257B1 (ko) | 2002-02-26 | 2002-02-26 | 통신장치의 3단 통신 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258922A true JP2003258922A (ja) | 2003-09-12 |
| JP3559272B2 JP3559272B2 (ja) | 2004-08-25 |
Family
ID=27751960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049470A Expired - Lifetime JP3559272B2 (ja) | 2002-02-26 | 2003-02-26 | ３段通信バッファを利用した通信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6772242B2 (ja) |
| JP (1) | JP3559272B2 (ja) |
| KR (1) | KR100464257B1 (ja) |
| CN (1) | CN100361433C (ja) |
| DE (1) | DE10308159B4 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060129713A1 (en) * | 2004-12-15 | 2006-06-15 | Xie Ian Z | Pipeline architecture for content creation for the portable media player from the internet |
| CN100372406C (zh) * | 2005-02-25 | 2008-02-27 | 华为技术有限公司 | 基站板间传输数据的方法及装置 |
| US8291143B1 (en) * | 2009-02-11 | 2012-10-16 | Brocade Communication Systems, Inc. | Single line communication |
| CN103901831B (zh) * | 2012-12-30 | 2018-10-16 | 比亚迪股份有限公司 | 多控制器之间的通信系统 |
| CN109240947A (zh) * | 2018-08-13 | 2019-01-18 | 武汉普利商用机器有限公司 | 智能卡数据接收方法及装置 |
| DE102019131603A1 (de) * | 2019-11-22 | 2021-05-27 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Vorrichtung und verfahren zur gepufferten übertragung von daten |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833655A (en) * | 1985-06-28 | 1989-05-23 | Wang Laboratories, Inc. | FIFO memory with decreased fall-through delay |
| US5245553A (en) * | 1989-12-14 | 1993-09-14 | Options Unlimited Research | Full-duplex video communication and document generation system |
| GB9019022D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Work station or similar data processing system including interfacing means to microchannel means |
| JPH0872327A (ja) * | 1994-09-07 | 1996-03-19 | Fujitsu Ltd | 電子写真式ページプリンタ |
| US5515007A (en) * | 1994-12-22 | 1996-05-07 | National Semiconductor Corporation | Triple buffered amplifier output stage |
| JP3344139B2 (ja) * | 1995-02-03 | 2002-11-11 | 松下電器産業株式会社 | 通信装置 |
| JP2770782B2 (ja) * | 1995-05-31 | 1998-07-02 | 日本電気株式会社 | Ｌａｎ間接続装置 |
| KR100227308B1 (ko) * | 1997-06-30 | 1999-11-01 | 김영환 | Mpu 보드에서 프로그램 가능한 장치 및 방법 |
| EP0907178A3 (en) * | 1997-10-03 | 1999-11-24 | Hewlett-Packard Company | Variable rate reading and writing |
| US6079024A (en) * | 1997-10-20 | 2000-06-20 | Sun Microsystems, Inc. | Bus interface unit having selectively enabled buffers |
| JP4176920B2 (ja) * | 1999-06-28 | 2008-11-05 | 株式会社ルネサステクノロジ | データ処理装置 |
-
2002
- 2002-02-26 KR KR10-2002-0010303A patent/KR100464257B1/ko active IP Right Grant
-
2003
- 2003-02-24 US US10/370,729 patent/US6772242B2/en not_active Expired - Lifetime
- 2003-02-26 CN CNB031063691A patent/CN100361433C/zh not_active Expired - Lifetime
- 2003-02-26 DE DE10308159A patent/DE10308159B4/de not_active Expired - Lifetime
- 2003-02-26 JP JP2003049470A patent/JP3559272B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100464257B1 (ko) | 2005-01-03 |
| US6772242B2 (en) | 2004-08-03 |
| KR20030070773A (ko) | 2003-09-02 |
| CN1441566A (zh) | 2003-09-10 |
| CN100361433C (zh) | 2008-01-09 |
| DE10308159B4 (de) | 2005-11-03 |
| US20030163607A1 (en) | 2003-08-28 |
| JP3559272B2 (ja) | 2004-08-25 |
| DE10308159A1 (de) | 2003-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4606216B2 (ja) | 通信データ制御装置 | |
| JP2003258922A (ja) | ３段通信バッファを利用した通信装置 | |
| JPS6019821B2 (ja) | シリアルデ−タ受信方式 | |
| JP2006119724A (ja) | Ｃｐｕシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
| KR102167621B1 (ko) | 시리얼 인터페이스를 이용한 데이터 전송장치 | |
| JP2724323B2 (ja) | 信号切換装置および信号切換方法 | |
| JP2001092804A (ja) | Ｅｅｐｒｏｍインターフェース内蔵マイクロコンピュータ | |
| JPH0234518B2 (ja) | ||
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPH02189049A (ja) | 回線制御装置 | |
| JP2639248B2 (ja) | 通信インターフェイス装置 | |
| US8051230B2 (en) | Synchronous data transmission method | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0426255A (ja) | Ｈｄｌｃフレーム送信制御方式 | |
| JPS60158750A (ja) | 高速通信回線のインターフェース回路 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JP2017187909A (ja) | マイクロコンピュータ及び電子制御装置 | |
| JP2008310717A (ja) | 半導体装置 | |
| JPH06236348A (ja) | データ伝送方式 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
| JPH01106250A (ja) | データ通信装置 | |
| JPH11340876A (ja) | シリアル通信装置およびそれを備えた通信システム | |
| JPH063928B2 (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3559272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |