KR102167621B1 - 시리얼 인터페이스를 이용한 데이터 전송장치 - Google Patents

시리얼 인터페이스를 이용한 데이터 전송장치 Download PDF

Info

Publication number
KR102167621B1
KR102167621B1 KR1020180135614A KR20180135614A KR102167621B1 KR 102167621 B1 KR102167621 B1 KR 102167621B1 KR 1020180135614 A KR1020180135614 A KR 1020180135614A KR 20180135614 A KR20180135614 A KR 20180135614A KR 102167621 B1 KR102167621 B1 KR 102167621B1
Authority
KR
South Korea
Prior art keywords
serial interface
data
serial
path
connection
Prior art date
Application number
KR1020180135614A
Other languages
English (en)
Other versions
KR20200053017A (ko
Inventor
고동범
Original Assignee
에스앤즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스앤즈 주식회사 filed Critical 에스앤즈 주식회사
Priority to KR1020180135614A priority Critical patent/KR102167621B1/ko
Publication of KR20200053017A publication Critical patent/KR20200053017A/ko
Application granted granted Critical
Publication of KR102167621B1 publication Critical patent/KR102167621B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치는 외부의 제1 장치와의 시리얼 통신을 위한 제1 시리얼 인터페이스; 외부의 제2 장치와의 시리얼 통신을 위한 제2 시리얼 인터페이스; 상기 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스 중 어느 하나로부터 데이터를 입력받아 다른 하나로 전송을 수행하는 전송부; 및 상기 제1 시리얼 인터페이스, 제2 시리얼 인터페이스 및 전송부 중 적어도 하나를 제어하는 제어부;를 포함한다.

Description

시리얼 인터페이스를 이용한 데이터 전송장치{DATA TRANSFER APPARATUS USING SERIAL INTERFACE}
본 발명은 데이터 전송장치에 관한 것으로, 구체적으로는 슬레이브로 동작하는 2개의 시리얼 인터페이스를 구비하되, 이러한 시리얼 인터페이스는 각각 호스트 인터페이스를 갖는 컴퓨터 시스템과 연결하여 동시에 두 호스트 컴퓨터 시스템으로부터 읽기(Read) 및 쓰기(Write)가 가능한 저장장치로서의 기능과, 두 호스트 간 제어신호 및 데이터를 전송할 수 있는 데이터 전송장치에 관한 것이다.
현재 일반적으로 사용되는 시리얼 인터페이스를 구비한 저장장치의 경우 USB, SPI, UART 등의 시리얼 슬레이브 인터페이스를 가지고 호스트 제어기와 연결되어 읽기(Read) 또는 쓰기(Write) 기능을 수행하는데, 이는 단일 호스트와 통신하는 구조이므로 두개의 호스트와 동시에 접속하는 것이 어려운 상황이다.
특히, USB의 경우 호스트와 슬레이브 사이를 연결하는 구조인데, USB 호스트와 USB 호스트는 연결이 불가능하며, 나아가 USB OTG의 경우 호스트와 슬레이브를 변경할 수 있으므로 두 개의 호스트를 직접 연결할 수 있지만 저속으로만 데이터의 전송이 가능하다는 문제점이 있다.
한편, 하기 선행기술문헌에는 고속 시리얼 인터페이스 플래시 메모리 저장 모듈에 대한 내용만 개시하고 있을 뿐 본 발명의 기술적 요지는 개시하고 있지 않다.
대한민국 공개특허공보 제10-2004-0079484호
본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치는 전술한 문제점을 해결하기 위하여 다음과 같은 해결과제를 목적으로 한다.
2개의 시리얼 인터페이스를 구비하되, 2개의 호스트와 동시에 접속이 가능하며, 두 개의 호스트로부터 동시에 데이터의 읽기 또는 쓰기 기능을 수행이 가능하며, 나아가 두 개의 호스트 간 데이터의 전송이 가능한 시리얼 인터페이스를 이용한 데이터 전송장치를 제공하는 것이다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당해 기술분야에 있어서의 통상의 지식을 가진 자에게 명확하게 이해되어 질 수 있을 것이다.
본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치는 외부의 제1 장치와의 시리얼 통신을 위한 제1 시리얼 인터페이스; 외부의 제2 장치와의 시리얼 통신을 위한 제2 시리얼 인터페이스; 상기 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스 중 어느 하나로부터 데이터를 입력받아 다른 하나로 전송을 수행하는 전송부; 및 상기 제1 시리얼 인터페이스, 제2 시리얼 인터페이스 및 전송부 중 적어도 하나를 제어하는 제어부;를 포함한다.
상기 전송부를 통해 입력된 데이터를 저장하는 저장부;를 더 포함하는 것이 바람직하다.
상기 제1 시리얼 인터페이스 및 상기 제2 시리얼 인터페이스 사이에 형성된 제1 경로; 상기 제1 시리얼 인터페이스 및 상기 전송부 사이에 형성된 제2 경로; 및 상기 제2 시리얼 인터페이스 및 상기 전송부 사이에 형성된 제3 경로;를 더 포함하는 것이 바람직하다.
상기 제1 장치 및 제2 장치의 접속이 각각 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스에 의하여 감지되는 경우, 접속 감지 순서에 기초하여 선접속이 감지되는 장치는 마스터로 정의되고, 후접속이 감지되는 장치는 슬레이브로 정의되는 것이 바람직하다.
상기 슬레이브는 상기 제1 경로를 통하여 상기 슬레이브의 정보를 상기 마스터로 전송하면, 상기 마스터는 상기 제2 경로 및 제3 경로를 통하여 상기 슬레이브의 정보와 대응되는 데이터를 상기 슬레이브로 전송하는 것이 바람직하다.
상기 접속 감지 순서는 물리적 커넥션 및 소프트웨어에 의한 커넥션 중 적어도 하나에 기초하여 결정되는 것이 바람직하다.
본 발명의 일 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치는 2개의 호스트가 동시에 마스터로 동작하는 구조에서 중간 매개체의 역할을 수행함으로써 2개의 호스트 사이의 고속의 시리얼 데이터 전송을 담보하는 효과를 기대할 수 있다.
또한, 다양한 미디어 프로토콜의 변환을 수행할 수 있도록 구성됨으로써 2개의 시리얼 인터페이스는 각각 다른 표준 프로토콜을 지원할 수 있으며, 나아가 시리얼 인터페이스에 이더넷(ethernet)을 구비함으로써 호스트 PC 뿐만 아니라 네트워크와의 연결도 가능하다는 장점이 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당해 기술분야에 있어서의 통상의 지식을 가진 자에게 명확하게 이해되어질 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치를 도시한 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치를 도시한 블록도이다.
도 3은 본 발명의 일 실시예 및 다른 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치를 FPGA/ASIC을 통해 구현하기 위한 구성도이다.
도 4는 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송 방법을 시계열적으로 도시한 플로우차트이다.
첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
이하, 도 1 내지 도 4를 참조하여 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치에 대하여 설명하도록 한다.
본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치(300)는 도 1 및 도 2에 도시된 바와 같이 제1 시리얼 인터페이스(310), 제2 시리얼 인터페이스(320), 전송부(330), 저장부(340) 및 제어부(350)를 포함하도록 구성된다.
제1 시리얼 인터페이스(310)는 외부의 제1 장치(100), 즉 PC와 같은 제1 호스트와 시리얼 통신을 위하여 구비된 구성이며, 제2 시리얼 인터페이스(320)는 외부의 제2 장치(200), 즉 PC와 같은 제2 호스트와 시리얼 통신을 위하여 구비된 구성이다.
이러한 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320)는 USB, SPI, UART, RS232 등의 규격의 시리얼 인터페이스일 수 있다.
한편, 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320)는 상호 동일한 규격의 인터페이스로 구성될 수도 있으며, 필요에 따라 다른 규격의 인터페이스로 구성될 수도 있을 것이다.
예를 들어 제1 시리얼 인터페이스는 USB 규격의 인터페이스로 구성되고, 제2 시리얼 인터페이스는 RS232 규격의 인터페이스로 구성될 수 있으며, 이 경우 후술할 전송부(330) 또는 제어부(350)에는 제1 시리얼 인터페이스의 USB 표준 프로토콜을 RS232 미디어 프로토콜로 변환하는 기능이나 그 반대의 기능을 구비하는 것이 바람직하다.
전송부(330)는 상기 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320) 중 어느 하나로부터 데이터를 입력받아 다른 하나로 전송을 수행하는 구성으로, 데이터의 원활한 전송을 위하여 SRAM(Static Random Access Memory)를 포함할 수 있으며, 나아가 DMA(Direct Memory Access) 기능을 구비할 수 있다.
저장부(340)는 전송부(330)를 통하여 입력된 데이터를 저장하는 기능을 수행하는 구성이며, 플레시 메모리로 구성되는 것이 바람직하다.
아울러, 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치(300)는 각 구성 간 데이터를 전송하기 위한 제1 경로(path1), 제2 경로(path2) 및 제3 경로(path3)가 형성되어 있다.
제1 경로(path1)는 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320) 사이에 형성되어 있는 경로이고, 제2 경로(path2)는 제1 시리얼 인터페이스(310) 및 전송부(330) 사이에 형성된 경로이고, 제3 경로(path3)는 제2 시리얼 인터페이스(320) 및 전송부(330) 사이에 형성된 경로이며, 이에 대한 자세한 내용은 후술하도록 한다.
상술한 내용에 기초하여 본 발명의 일 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치의 동작에 대하여 도 1을 참조하여 설명하도록 한다.
본 발명의 시리얼 인터페이스를 이용한 데이터 전송장치(300)는 외부의 제1 장치(100) 및 제2 장치(200)와 연결되어 있으며, 구체적으로 외부의 제1 장치(100)는 데이터 전송장치(300)의 제1 시리얼 인터페이스(310)와 연결되며, 외부의 제2 장치(200)는 데이터 전송장치(300)의 제2 시리얼 인터페이스(320)와 연결된다.
제1 장치(100)는 제1 시리얼 인터페이스(310)를 통하여 데이터 전송장치(300)에 구비된 저장부(340)에 저장된 데이터의 읽기(read) 기능을 수행할 수 있으며, 반대로 저장부(340) 상에 데이터 쓰기(write) 기능을 수행할 수 있다.
제2 장치(200) 또한 제2 시리얼 인터페이스(320)를 통하여 데이터 전송장치(300)에 구비된 저장부(340) 상에서 데이터의 읽기(read) 및 쓰기(write) 기능을 수행할 수 있는데, 이는 제1 시리얼 인터페이스(310)를 통하여 수행되는 제1 장치(100)에 의한 읽기 및 쓰기 기능과 독립적으로 수행될 수 있다.
따라서 제1 장치(100) 및 제2 장치(200)는 데이터 전송장치(300)에 구비된 저장부(340)의 내용을 동시에 볼 수 있으며, 제1 장치(100)에 의한 데이터 전송장치(300)의 저장부(340)의 쓰기 동작이 완료되는 경우 제2 장치(200)는 제1 장치(100)가 쓴 저장부(340)의 데이터를 바로 읽어 올 수 있다.
반대로, 제2 장치(200)에 의한 데이터 전송장치(300)의 저장부(340)의 쓰기 동작이 완료되는 경우 제1 장치(100)는 제2 장치(200)가 쓴 저장부(340)의 데이터를 바로 읽어 올 수 있게 되며, 상술한 과정을 통하여 제1 장치(100)와 제2 장치(200) 사이의 데이터 전송을 수행할 수 있게 된다.
한편, 데이터 전송장치(300)의 저장부(340)에 데이터의 저장이 필요하지 않은 경우라면 데이터 전송 속도를 높이기 위하여 저장부(340) 내의 데이터 저장 과정을 거치지 않고 전송부(340) 내의 SRAM 및 DMA를 이용하여 제1 장치(100) 및 제2 장치(200) 간의 데이터 전송의 수행이 가능하다.
이하, 상술한 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치의 구성에 대한 설명 내용과 도 2를 참조하여 본 발명의 다른 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송방법에 대하여 설명하도록 한다.
도 2에 도시된 시리얼 인터페이스를 이용한 데이터 전송방법은 외부의 제1 장치(100) 및 제2 장치(200) 사이에 버추얼 커넥션(Virtual Connection)을 형성하여 제1 장치(100) 및 제2 장치(200) 간의 데이터 전송을 수행하는 내용이다.
한편, 상술한 버추얼 커넥션을 형성함에 있어서, 제1 장치(100) 및 제2 장치(200)의 마스터 및 슬레이브의 결정이 요구되는데, 본 발명의 다른 실시예에 따른 시리얼 인터페이스를 이용한 데이터 전송장치에서는 시리얼 인터페이스를 접속하는 순서에 기초하여 마스터 및 슬레이브가 결정된다.
구체적으로 제1 장치(100) 및 제2 장치(200)의 접속이 각각 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320)에 의하여 감지되는 경우, 접속 감지 순서에 기초하여 선접속이 감지되는 장치는 마스터로 정의되고, 후접속이 감지되는 장치는 슬레이브로 정의된다.
예를 들어, 제1 장치(100)가 먼저 제1 시리얼 인터페이스(310)에 물리적으로 접속되는 것으로 감지되거나 또는 소프트웨어적으로 커넥션이 형성된 것으로 감지되면, 제1 장치(100)가 마스터가 되고 제2 장치(200)가 슬레이브가 되는 커넥션이 형성된다.
이후 데이터 전송장치(300)의 제1 경로(path1)을 통해 슬레이브인 제2 장치(200)의 정보(파일 시스템 정보 등)를 마스터인 제1 장치(100)로 전송함으로써, 제1 장치(100)에서 제2 장치(200)로 데이터를 전송할 위치를 결정한 후 제1 장치(100)는 제1 시리얼 인터페이스(310)를 통해 데이터 전송장치(300)에 데이터를 전송하면, 전송된 데이터는 제2 경로(path2), 제3 경로(path3) 및 제2 시리얼 인터페이스(320)를 경유하여 제2 장치(200)로 전달된다.
또한, 전송 커넥션이 연결된 상태에서 다른 데이터 전송이 시작되는 경우 또 다른 버추얼 커넥션이 생성될 수도 있다.
반대로 제2 장치(200)가 먼저 제2 시리얼 인터페이스(320)에 물리적으로 접속되는 것으로 감지되거나 또는 소프트웨어적으로 커넥션이 형성된 것으로 감지되면, 제2 장치(200)가 마스터가 되고 제1 장치(100)가 슬레이브가 되는 커넥션이 형성된다.
이후 데이터 전송장치(300)의 제1 경로(path1)을 통해 슬레이브인 제1 장치(100)의 정보(파일 시스템 정보 등)를 마스터인 제2 장치(200)로 전송함으로써, 제2 장치(200)에서 제1 장치(100)로 데이터를 전송할 위치를 결정한 후 제2 장치(200)는 제2 시리얼 인터페이스(320)를 통해 데이터 전송장치(300)에 데이터를 전송하면, 전송된 데이터는 제3 경로(path3), 제2 경로(path2) 및 제1 시리얼 인터페이스(310)를 경유하여 제1 장치(100)로 전달된다.
나아가, 상기 실시예에서 슬레이브로 동작하는 장치는 마스터로부터 데이터가 전달되는 시점을 시리얼 인터페이스를 통해 알 수 있으며, 구체적으로 도 2에 도시된 바와 같이 인터럽트(Interrupt)를 통해 인지하고 저장부(340) 또는 전송부(330)로부터 데이터를 읽어올 수 있다.
이하, 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치와 관련하여 소형화 및 저가화를 위한 FPGA/ASIC을 통한 구현예에 대하여 도 3을 참조하여 설명하도록 한다.
데이터 전송장치의 FPGA/ASIC 구현예는 도 3에 도시된 바와 같이 MCU, SE, EMC, DMA, SRAM, Flash, USB 포트, PMU, CLKU, RSTU 등의 구성들을 포함하고 있으며, 각 구성들은 Inter-Connection architecture를 통하여 상호 연결되어 있다.
상기 구성들 중 MCU(Main Control Unit)는 각 구성들을 전체적으로 제어하는 구성으로 상술한 제어부(350)에 해당하는 구성이며, SE(Security Engine)는 외부의 제1 장치(100) 및 제2 장치(200)와의 통신시 데이터 보안을 위한 암호화 기능을 담당한다.
EMC(External Memory Controller)는 외부 실행프로그램을 가져오거나 관련 기능 수행에 필요한 관리 테이블을 가져오는 역할을 수행하며, 나아가 SRAM 및 DMA 엔진은 상술한 전송부(330)의 기능을 수행하는 구성으로 제1 경로(path1), 제2 경로(path2) 및 제3 경로(path3)를 통한 데이터 및 제어신호의 전송을 컨트롤하는 구성이다.
Flash는 외부 장치인 제1 장치(100) 및 제2 장치(200)로부터 전달받은 데이터를 저장하는 구성으로 상술한 저장부(340)에 해당하는 구성이며, 2개의 USB 포트는 상술한 제1 시리얼 인터페이스(310) 및 제2 시리얼 인터페이스(320)에 해당하는 구성으로, 도 3에서는 USB 포트로 기재되어 있으나 여기에 한정되지 않고 시리얼 통신을 수행할 수 있는 다양한 인터페이스의 적용이 가능하다.
아울러, PMU(Power Management Unit)은 내부 전력을 관리하기 위한 구성이고, CLKU(Clock Management Unit)은 내부 신호의 동기화를 위한 클럭(Clock)을 관리하기 위한 구성이며, RSTU(Reset Management Unit)은 데이터 전송장치(300)의 리셋 동작을 관리하기 위한 구성이다.
이하, 도 4를 참조하여 본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치(300)의 동작에 대하여 설명하도록 한다.
본 발명에 따른 시리얼 인터페이스를 이용한 데이터 전송장치(300)에는 시리얼 통신에 필요한 기본적인 모듈을 구비하고 있으며, 제1 장치(100) 또는 제2 장치(200)의 접속이 감지되는 경우 먼저 시리얼 통신 초기화가 수행된다.
이후 제1 장치(100) 또는 제2 장치(200)의 데이터 전송이 가능한 상황인지 여부를 확인하는 과정이 수행되고, 이후 데이터를 송신하는 주체가 제1 장치(100)인지 제2 장치(200)인지 판단하는 과정이 수행된다.
데이터를 송신하는 주체가 제1 장치(100)인 것으로 판단되면, 제1 장치(100)로부터 제2 장치(200)까지의 데이터 전송을 위한 버추얼 커넥션이 셋업(setup)되고, 이후 셋업된 버추얼 커넥션을 통하여 제1 장치(100)의 데이터를 제2 장치(200)로 전달한다.
반대로 데이터를 송신하는 주체가 제2 장치(200)인 것으로 판단되면, 제2 장치(200)로부터 제1 장치(100)까지의 데이터 전송을 위한 버추얼 커넥션이 셋업되고, 이후 셋업된 버추얼 커넥션을 통하여 제2 장치(200)의 데이터를 제1 장치(100)로 전달한다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것이 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당해 기술분야에 있어서의 통상의 지식을 가진 자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 장치
200: 제2 장치
300: 데이터 전송장치
310: 제1 시리얼 인터페이스
320: 제2 시리얼 인터페이스
330: 전송부
340: 저장부
350: 제어부

Claims (6)

  1. 외부의 제1 장치와의 시리얼 통신을 위한 제1 시리얼 인터페이스;
    외부의 제2 장치와의 시리얼 통신을 위한 제2 시리얼 인터페이스;
    상기 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스 중 어느 하나로부터 데이터를 입력받아 다른 하나로 전송을 수행하는 전송부;
    상기 제1 시리얼 인터페이스, 제2 시리얼 인터페이스 및 전송부 중 적어도 하나를 제어하는 제어부;
    상기 전송부를 통해 입력된 데이터를 저장하는 저장부;
    상기 제1 시리얼 인터페이스 및 상기 전송부 사이에 형성된 제2 경로; 및
    상기 제2 시리얼 인터페이스 및 상기 전송부 사이에 형성된 제3 경로;
    를 포함하고,
    상기 제1 장치 및 제2 장치의 접속이 각각 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스에 의하여 감지되는 경우, 접속 감지 순서에 기초하여 선접속이 감지되는 장치는 마스터로 정의되고, 후접속이 감지되는 장치는 슬레이브로 정의되되, 상기 제1 시리얼 인터페이스 및 제2 시리얼 인터페이스 사이에는 버추얼 커넥션(Virtual Connection)인 제1 경로가 형성되고,
    상기 슬레이브는 상기 제1 경로를 통하여 상기 슬레이브의 파일 시스템 정보를 상기 마스터로 전송하고, 상기 마스터는 상기 파일 시스템 정보에 기초하여 데이터를 전송할 위치를 결정한 후 상기 제2 경로 및 제3 경로를 통하여 데이터를 상기 슬레이브로 전달하는 시리얼 인터페이스를 이용한 데이터 전송장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 접속 감지 순서는 물리적 커넥션 및 소프트웨어에 의한 커넥션 중 적어도 하나에 기초하여 결정되는 시리얼 인터페이스를 이용한 데이터 전송장치.
KR1020180135614A 2018-11-07 2018-11-07 시리얼 인터페이스를 이용한 데이터 전송장치 KR102167621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180135614A KR102167621B1 (ko) 2018-11-07 2018-11-07 시리얼 인터페이스를 이용한 데이터 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135614A KR102167621B1 (ko) 2018-11-07 2018-11-07 시리얼 인터페이스를 이용한 데이터 전송장치

Publications (2)

Publication Number Publication Date
KR20200053017A KR20200053017A (ko) 2020-05-18
KR102167621B1 true KR102167621B1 (ko) 2020-10-20

Family

ID=70912765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135614A KR102167621B1 (ko) 2018-11-07 2018-11-07 시리얼 인터페이스를 이용한 데이터 전송장치

Country Status (1)

Country Link
KR (1) KR102167621B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077031A (ja) * 2007-09-19 2009-04-09 Nec Corp 携帯通信装置、モバイルコンピュータ、組織内システム、プログラム、外部通信接続制御システム、および、外部通信接続制御方法
JP2015184844A (ja) * 2014-03-24 2015-10-22 日本電気株式会社 通信システム、通信制御方法および通信制御プログラム
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465834B1 (ko) * 2002-12-28 2005-01-13 매그나칩 반도체 유한회사 시리얼 인터페이스 장치
KR20040079484A (ko) 2003-03-07 2004-09-16 (주)비트와이어 고속 시리얼 인터페이스 플래시 메모리 저장 모듈

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077031A (ja) * 2007-09-19 2009-04-09 Nec Corp 携帯通信装置、モバイルコンピュータ、組織内システム、プログラム、外部通信接続制御システム、および、外部通信接続制御方法
JP2015184844A (ja) * 2014-03-24 2015-10-22 日本電気株式会社 通信システム、通信制御方法および通信制御プログラム
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置

Also Published As

Publication number Publication date
KR20200053017A (ko) 2020-05-18

Similar Documents

Publication Publication Date Title
US9052829B2 (en) Methods and structure for improved I/O shipping in a clustered storage system
US7058748B1 (en) ATA device control via a packet-based interface
JP4799417B2 (ja) ホストコントローラ
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
CN105335326A (zh) 一种基于fpga的pcie转sata接口阵列的装置
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
KR19990067732A (ko) 복합 유니버설 시리얼 버스 제어기에 인터페이스를 제공하기 위한 장치 및 방법
JPH0916735A (ja) Ｐｃカード
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
TWM584452U (zh) 具資料存取、傳輸及電源管理的整合電子裝置
KR102167621B1 (ko) 시리얼 인터페이스를 이용한 데이터 전송장치
US20070005847A1 (en) Data transfer control device and electronic instrument
KR20080065873A (ko) 호스트 컨트롤러에서의 디스크립터 추적 장치 및 그 추적방법
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN106980474B (zh) 一种基于pcie接口的数据记录仪
CN111198837B (zh) 基于fpga的sdio接口系统、控制器桥接方法
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
CN208077160U (zh) 基于spi模式的sd卡驱动器
CN113886297A (zh) 一种基于dma的spi并发通讯se装置及方法
JP3559272B2 (ja) ３段通信バッファを利用した通信装置
TWI694331B (zh) 共享記憶體的雙模網路通訊裝置
CN102207921A (zh) 基于uasp协议实现多端口储存媒体的系统及其方法
CN116132383B (zh) 信息传输装置、系统及方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant